Patent ID: 7733173

Claim:
A method for realizing unilateralization of amplified high-frequency signal comprising the step of: establishing a multi-port feedback circuit defining a two-port input circuit and a two-port output circuit having a capacitive shunt component connected to an input line of said two-port input circuit and an output line of said two-port output circuit to make an output high-frequency signal amplified by a power transistor unilateral, said unilateral amplified high-frequency signal having an admittance value that is close to zero, said multi-port feedback circuit being a 4-port feedback circuit; wherein said unilateral feedback power amplifier utilizes a matrix; Y L = ( - Y 24 f ⁢ Y 33 f ⁢ Y 41 f ⁢ Y 21 d + Y 23 f ⁢ Y 34 f ⁢ Y 41 f ⁢ Y 21 d + Y 24 f ⁢ Y 31 f ⁢ Y 43 f ⁢ Y 21 d - Y 21 f ⁢ Y 34 f ⁢ Y 43 f ⁢ Y 21 d - Y 23 f ⁢ Y 31 f ⁢ Y 44 f ⁢ Y 21 d + Y 21 f ⁢ Y 33 f ⁢ Y 44 f ⁢ Y 21 d + Y 34 f ⁢ Y 41 f ⁢ Y 12 d ⁢ Y 21 d - Y 31 f ⁢ Y 44 f ⁢ Y 12 d ⁢ Y 21 d + Y 24 f ⁢ Y 32 f ⁢ Y 41 f ⁢ Y 22 d - Y 22 f ⁢ Y 34 f ⁢ Y 41 f ⁢ Y 22 d - Y 24 f ⁢ Y 33 f ⁢ Y 42 f ⁢ Y 22 d + Y 21 f ⁢ Y 34 f ⁢ Y 42 f ⁢ Y 22 d + Y 22 f ⁢ Y 31 f ⁢ Y 44 f ⁢ Y 22 d - Y 21 f ⁢ Y 32 f ⁢ Y 44 f ⁢ Y 22 d - Y 34 f ⁢ Y 41 f ⁢ Y 11 d ⁢ Y 22 d - Y 34 f ⁢ Y 41 f ⁢ Y 11 f ⁢ Y 22 d + Y 31 f ⁢ Y 44 f ⁢ Y 11 f ⁢ Y 22 d + Y 24 f ⁢ Y 32 f ⁢ Y 41 f ⁢ Y opt - Y 24 f ⁢ Y 32 f ⁢ Y 42 f ⁢ Y opt - Y 21 f ⁢ Y 34 f ⁢ Y 42 f ⁢ Y opt + Y 22 f ⁢ Y 31 f ⁢ Y 44 f ⁢ Y opt - Y 34 f ⁢ Y 41 f ⁢ Y 11 d ⁢ Y opt + Y 31 f ⁢ Y 44 f ⁢ Y 11 d ⁢ Y opt + Y 24 f ⁢ Y 32 f ⁢ Y 21 d ⁢ Y opt - Y 21 f ⁢ Y 44 f ⁢ Y 21 d ⁢ Y opt ) ( Y 23 f ⁢ Y 31 f ⁢ Y 21 d - Y 21 f ⁢ Y 33 f ⁢ Y 21 d + Y 31 f ⁢ Y 12 d ⁢ Y 21 d - Y 22 f ⁢ Y 31 f ⁢ Y 22 d + Y 21 f ⁢ Y 32 f ⁢ Y 22 d - Y 31 f ⁢ Y 11 d ⁢ Y 22 d - Y 22 f ⁢ Y 31 f ⁢ Y opt + Y 21 f ⁢ Y 32 f ⁢ Y opt - Y 31 f ⁢ Y 11 d ⁢ Y opt + Y 21 f ⁢ Y 21 d ⁢ Y opt ) to match the admittance value, where Y mn f , (m, nεN, 1≦m, n≦4) are 4-port admittance matrix parameters of said 4-port feedback circuit, Y 21 d (m, nεN, 1≦m, n≦2) are 2-port admittance matrix parameters of said power transistor, Y L is a load admittance at the maximum output power, and Y opt is the admittance at the output terminal of said power transistor.