audio audioduration (s) 30 30 | text stringlengths 26 462 |
|---|---|
<|0.00|>為： 公式 6.3：解析度 R 等於 k1 乘以波長<|2.00|><|2.00|>除以流體折射率 n fluid 與數值孔徑<|6.00|><|6.00|>NA 的乘積。 在公式 (6.3) 和<|10.00|><|10.00|>公式 (6.1) 之間唯一的區別是 n fluid<|14.00|><|14.00|>這表示物鏡和晶圓之間的流體折射率<|18.00|><|18.00|>當流體是空氣時，折射率近似於 1<|22.00|><|22.00|>公式 (6.3) 變為公式 (6.1<|26.00|><|26.00|>公式 (6.3) 可以看出<|30.00|> | |
<|0.00|>1.1.4 特徵尺寸和晶圓尺寸<|4.40|><|4.80|>西元兩千年之前<|6.60|><|6.80|>半導體產業的特徵尺寸<|9.00|><|9.10|>feature size<|10.10|><|10.30|>通常以微米為單位<|12.20|><|12.40|>等於一米的百萬分之一<|14.40|><|14.50|>是十億分之<|15.80|><|16.00|>以μm表示<|17.40|><|17.70|>舉例<|18.40|><|18.50|>人類頭髮的直徑<|20.10|><|20.10|>約爲五十至一百微米<|22.30|><|22.70|>西元兩千年後<|24.30|><|24.50|>半導體技術推... | |
<|0.00|>圖 5.38(b) 顯示了熱退火後晶體復原和摻雜活化的情況<|4.70|><|5.20|>年代之前，爐管廣泛用於進行佈植後退<|9.80|><|10.30|>火。爐管退火製程是批量處理的製<|13.20|><|13.70|>通常在充滿氮氣和氧氣環境下<|16.60|><|17.00|>操作在 攝氏八百五十度至一千度 的範圍內進行 三十 分鐘。使<|22.40|><|22.90|>用少量的氧氣有助於防止暴露的矽晶圓表面形成氮化矽。爐<|28.40|><|29.00|>管閒置狀態時，仍維持在 攝氏六百五十度至八百五十度 的高<|30.00|> | |
<|0.00|>清洗晶圓表面的污染物和微粒<|1.20|><|1.20|>因此是一種移除製程<|3.20|><|3.20|>圖案化蝕刻和整面蝕刻<|6.00|><|6.00|>也屬於移除製程<|7.80|><|7.80|>一起使用機械研磨和化學反應<|10.80|><|10.80|>來去除晶圓表面的材料<|13.00|><|13.00|>達到使晶圓表面平坦化的<|15.60|><|15.60|>化學機械研磨<|17.00|><|17.00|>CMP) 也同樣屬於這個範疇<|20.20|><|20.20|>在輻射製程中<|21.80|><|21.80|>晶圓被光子或微粒束輻射<|24.60|><|24.60|>而無需添加、移除<|26... | |
<|0.00|>例如約 26 奈米的圖案線距<|0.10|><|0.70|>或 EUV 光罩上的 104 奈米圖案線距<|4.70|><|5.20|>因此，EUV 光罩檢驗需要更高的解析度<|9.10|><|9.50|>但這超出出光學光罩檢驗儀的靈敏度限制<|13.10|><|13.70|>理想情況下<|14.80|><|15.10|>應使用波長 13.5 奈米的 EUV 微影進行 EUV 光罩的檢驗<|21.20|><|21.60|>稱為有感（actinic）檢驗<|23.70|><|24.40|>理論上，EUV actinic 檢驗可以捕捉由表面缺陷和相位缺陷引起的所有可列印缺陷<|30.00|> | |
<|0.00|>封裝材料需要考慮熱導率、熱膨脹係數和楊氏彈性模數<|2.00|><|2.76|>晶片經過測試後<|4.28|><|4.56|>晶圓通常會在表面塗上一層保護層<|7.76|><|8.08|>並在背面進行機械研磨以減少晶圓厚度<|12.00|><|12.52|>背面減薄過程有助於去除晶圓製程中的背面塗層<|17.36|><|17.68|>並改善金屬塗層與矽基板的接觸<|20.76|><|21.28|>它還減少了晶片的厚度<|23.16|><|23.56|>從正常的 600 到 775 mu m 減到 250到350 m<|30.00|> | |
<|0.00|>逐漸取代記憶體中的鋁合金連線<|0.40|><|1.30|>193nm 浸潤式微影技術可提高圖案解析度<|6.00|><|6.40|>從 45nm 技術節點開始廣泛應用於 IC 製造<|11.20|><|11.80|>多重圖形化技術可進一步提高圖案密度<|15.80|><|16.00|>已應用在 32nm 及以後的技術節點中<|20.30|><|21.00|>EUV 微影已在次 N7 邏輯 IC 製程中啟用<|25.40|><|25.80|>並在 N5 及更高技術節點中得到廣泛的應用<|30.00|> | |
<|0.00|>2022 年達到 232 層堆疊的產品<|3.60|><|4.10|>對於平面邏輯 IC 元件<|6.20|><|6.50|>接觸閘極圖案通常會有最小圖案間距<|10.20|><|10.70|>技術節點定義為接觸閘極間距的<|14.80|><|15.30|>例如，一個 20 奈米的邏輯元件應該有 80 奈米的接觸閘極間距<|21.20|><|21.70|>當然，從表 1.2 和圖 1.10 我們知道<|25.60|><|25.90|>在 FinFET 取代了平面 MOSFET 之後，就不再是這樣了<|30.00|> | |
<|0.00|>由於應力襯墊主要將應力直接施加在閘極電極上<|1.60|><|2.00|>而不是直接施加在通道上，因此它對通道應變的效果有限<|7.10|><|7.80|>隨著元件不斷縮小，人們發現通過使用選擇<|13.00|><|13.10|>SiGe），可以在 PMOS 通道上產生更高的壓應變<|17.80|><|18.50|>圖 4.31 顯示了採用混合應變技術的 CMOS 截面圖<|23.90|><|24.40|>其中 PMOS 通道壓應變通過選擇性磊晶生長（SE<|30.00|> | |
<|0.00|>6.4.4 浸潤式微影技術<|4.00|><|4.00|>透過在顯微鏡的物鏡和樣品之間的空隙中<|8.00|><|8.00|>浸入水或油，可以提高顯微鏡影像的解析度<|12.00|><|12.00|>這種概念同樣可以應用於光學微影<|16.00|><|16.00|>透過在物鏡與晶圓表面之間的空隙中<|20.00|><|20.00|>去離子水，可以顯著提高解析<|24.00|><|24.00|>潤式微影的解析度可以表示<|28.00|><|28.00|>為： 公式 6.3：解析度 R 等於 k1 乘以波長<|30.00|> | |
<|0.00|>6.8 本章總結<|2.30|><|2.30|>1) 光學微影是一種圖案化製<|5.70|><|5.70|>它使用光線將光罩或倍縮光罩上設計的圖案<|9.90|><|9.90|>轉移到暫時塗佈在晶圓表面的光阻上<|13.30|><|13.30|>2) 正光阻在曝露於紫外線後會變成可溶性的<|18.20|><|18.20|>負光阻會因為聚合物交連作用而成為不可溶性<|22.80|><|22.80|>正光阻因為有較高的解析度而較常使用<|26.80|><|26.80|>3) 光阻是由聚合物、感光劑、溶劑和添加劑組成<|30.00|> | |
<|0.00|>在這種情況下，良好的晶片會被挑起，並將其與處理晶圓上 KGD 對準<|4.80|><|5.40|>以便晶片的背面凸塊可以準確地與 KGD 的正面接合墊片接<|11.20|><|11.20|>加熱過程熔化焊料凸點形成電性連接將兩個晶粒焊接在一起<|18.10|> | |
<|0.00|>5.2 加熱製程的硬體設備<|3.30|><|3.90|>5.2.1 簡介<|5.70|><|6.20|>加熱製程通常在高溫爐管中進行<|9.50|><|9.90|>爐管一般稱為擴散爐<|12.10|><|12.40|>這是因為爐管在早期的半導體工業中<|15.70|><|15.80|>廣泛應用於擴散摻雜<|18.00|><|18.60|>爐管分為水平式和直立式兩種<|21.70|><|22.00|>由石英管和加熱元件在系統內的放置方式決定<|26.50|><|26.90|>爐管必須具有穩定性、均勻性<|29.90|> | |
<|0.00|>它可以激發二次電子（SE<|2.20|><|2.20|>透過對主電子束掃描的位置<|4.80|><|4.80|>稱為像素）所發出的二次電子數量進行繪圖<|9.40|><|9.40|>可以形成一個解析度從微米到奈米範圍的掃描電子顯微鏡（SEM）影像<|16.40|><|16.40|>其解析度取決於系統設計和成像束條件<|20.60|><|20.60|>如電子能量和電子束流等<|23.60|><|23.60|>圖案的邊角具有較高的二次電子產生率<|27.40|><|27.40|>漸圖6.35括弧A<|29.80|><|29.80|>因此在掃描電子顯微鏡影像中顯示為較亮的區域<|30.00|> | |
<|0.00|>2.4.5 離子佈植區除了蝕刻區外，佈植區是晶圓經過微影製程後進行操作的製程區域<|10.10|><|10.50|>離子佈植機和快速熱退火 (RTA) 系統都在這個區域<|15.60|><|16.10|>離子佈植是在半導體基板中加入摻雜物改變導電率的一種添加過程<|22.60|><|22.90|>RTA 是一種加熱過程，可以在高溫下不需要透過移除或增加晶圓表面的材料而修復晶格結構的損傷<|30.00|> | |
<|0.00|>1. **1000 攝氏度加熱反應<|2.50|><|2.50|>矽烷 分解生成 磊晶矽 加上 兩個氫氣<|7.00|><|7.00|>2. **1100 攝氏度加熱反應<|10.00|><|10.00|>二氯矽烷 分解生成 磊晶矽 加上 兩個氯化氫<|15.00|><|15.00|>3. **1100 攝氏度加熱反應<|18.50|><|18.50|>三氯矽烷 加上 氫氣<|21.00|><|21.00|>反應生成 磊晶矽 加上 三個氯化氫<|25.00|><|25.00|>晶矽可以在薄膜成長時摻雜<|28.50|><|28.50|>藉著通入摻雜氣體<|30.00|> | |
<|0.00|>保持穩定的氮氣氣流和製程腔體溫度<|1.50|><|1.70|>升高晶圓塔架<|3.10|><|3.70|>關閉氮氣氣流<|5.00|><|5.20|>抽真空將腔體氣壓降低到基本氣壓<|8.80|><|9.20|>重新通入氮氣以穩定晶圓溫度<|12.00|><|12.50|>關閉氮氣並將氣壓降到基本氣壓<|15.70|><|16.20|>通入氮氣和氨氣以設定並穩定製程氣壓<|20.10|><|20.60|>關閉氮氣並打開二氯矽烷以進行氮化矽沉積<|25.20|><|25.70|>關閉所有的氣流<|27.20|><|27.40|>將腔體氣壓降到基本氣壓<|29.90|> | |
<|0.00|>矽中的硼原子趨向於<|1.00|><|1.00|>被吸引到二氧化矽<|3.00|><|3.00|>造成矽與二氧化矽<|5.00|><|5.00|>界面處硼濃度的匱乏<|7.00|><|7.00|>磷、砷和銻等 氮型（N型<|9.00|><|9.00|>摻雜則有相反的效應<|11.00|><|11.00|>當氧化物往矽生長時<|13.00|><|13.00|>這些摻雜會被<|15.00|><|15.00|>驅入矽的更深處<|17.00|><|17.00|>就像鏟雪機將雪堆積起來一樣<|19.00|><|19.00|>氮型摻雜在矽與<|21.00|><|21.00|>二氧化矽界面的濃度<|23.00|><|23.00|>... | |
<|0.00|>有些系統甚至將旋轉塗佈機和顯影機堆疊起來<|1.00|><|1.20|>進一步減少面積和節省寶貴的無塵室空間<|5.10|> | |
<|0.10|>和局部連線不再需要矽化物<|3.50|><|4.20|>接觸孔底部需要矽化物<|6.30|><|6.80|>這可以通過快速熱退火 (RTA) 過程中<|10.40|><|10.70|>Ti 襯墊層與 Si 或 SiGe 之間的化學反應形成<|15.80|><|16.50|>Ti 襯墊層可以留在接觸孔的側壁上<|19.70|><|20.20|>在填充金屬 CMP 過程中<|22.40|><|22.70|>可以去除晶圓表面的 Ti 襯墊層<|25.40|><|25.90|>因此不需要剝離未反應的 Ti<|28.60|><|29.30|>HKMG 開始替代二氧化矽和多晶矽<|30.00|> | |
<|0.00|>鍺為 0.67eV<|1.64|><|2.20|>化鎵為 $1.40\text{eV<|5.12|><|5.68|>雖然多數電子都停留在價帶<|8.24|><|8.72|>但總有部分的熱電子會跳到傳導帶中傳導電流<|13.08|><|13.68|>這可以透過波茲曼分佈解釋<|16.00|><|16.48|>這部分內容將在第七章介紹<|18.96|><|19.64|>對於本質矽而言<|21.08|><|21.36|>室溫時傳導帶中的電子密度為 1.5 乘以10的10<|28.00|><|28.60|>帶中的電子密度為每立方公分 10的1<|30.00|> | |
<|0.00|>CVD)、蝕刻、物理氣相沉積<|3.40|><|3.50|>PVD) 和化學機械研磨 (CMP<|7.10|><|7.40|>都需要使用超高純度以及極低微粒密度的氣體<|11.80|><|12.00|>以確保生產的良率<|13.70|><|14.20|>許多半導體製作的原料有毒<|17.10|><|17.20|>易燃、易爆、有腐蝕性<|19.70|><|19.90|>有些是強氧化劑<|21.50|><|22.00|>這些化學品需要專業人員才能處理<|25.20|><|25.70|>除非受過良好訓練且百分百確定<|28.90|><|29.10|>否則不應打開氣體或液體管線<|30.00|> | |
<|0.00|>晶圓需要被發送到另一個設計用來做這個製程的腔體<|0.20|><|0.90|>退火步驟結束後<|2.30|><|2.50|>就將加熱燈管關掉<|4.10|><|4.40|>晶圓開始冷卻<|5.80|><|6.00|>轉移腔體內的機器手臂<|7.90|><|8.10|>會將熾熱的晶圓送到冷卻腔體<|10.90|><|11.30|>最後再將晶圓放入晶圓盒內<|14.00|><|14.80|>電質已經開始從常用的二氧化<|18.50|><|18.80|>矽（介電常數 k 等於 三<|21.20|><|21.50|>發展為氮化矽氧化物（SiON<|24.50|><|24.80|>然後發展使用具有高介電常數（高 k）的介電質層... | |
<|0.00|>鎳矽化物<|0.80|><|0.80|>化學式NiSide<|2.60|><|2.60|>已經被使用作爲<|4.10|><|4.10|>高速邏輯集成電路的矽化物材料<|7.60|><|7.60|>主要原因是<|8.70|><|8.70|>一矽化鎳可以在較低溫度<|11.20|><|11.20|>約設施450度下形成<|13.90|><|13.90|>並具有與二矽化鉤<|16.00|><|16.00|>和二矽化鈦相當的變組<|18.60|><|18.60|>這是一個非常重要的優勢<|20.80|><|20.80|>因爲它可以顯著降低熱積存<|23.40|><|23.40|>以滿足多個邏輯<|25.10|><|25.10... | |
<|0.00|>可儲存多個光罩<|1.10|><|1.40|>在不產生任何微粒下<|3.20|><|3.40|>從光罩臺上卸載和載入光罩<|5.90|><|6.40|>EUV 掃描機也配有進出腔<|8.90|><|9.20|>load-lock）用於晶圓的載入和卸載<|12.10|><|12.40|>以及量測站<|13.50|><|13.70|>metrology station）可先量測並繪製晶圓上<|17.00|><|17.00|>每一個倍縮光罩的曝光區塊的對立圖<|20.10|><|20.50|>以及晶圓臺<|21.60|><|21.80|>wafer stage）用在 EUV 光學路徑末端<|25.30|><|25.50|>... | |
<|0.00|>本章涵蓋電漿的基本特性及其在半導體製程上的應用<|1.50|><|1.50|>特別是蝕刻與化學氣相沉積<|5.00|> | |
<|0.00|>2.4.3 黃光區 微影製程是 IC 製造中最重要的製程之一<|6.60|><|7.00|>它將設計的圖案從光罩或光罩倍縮轉移到塗在晶圓表面的光阻上<|13.30|><|13.80|>在黃光區，經常能看到整合型的軌道掃描機系統<|18.40|><|18.80|>該系統執行底層和光阻塗佈、烘烤、校正和曝光及光阻顯影製程步驟<|26.30|><|26.80|>步進機是最常用的<|28.50|><|28.80|>通過用紫外 (UV) 線或深紫外 (DUV) 線對光阻進行照射<|30.00|> | |
<|0.00|>氟自由基會和鎢產生反應形成具有揮發性的六氟化鎢（WF6<|2.60|><|3.00|>透過真空泵能將六氟化鎢從腔體內抽除<|6.70|><|7.20|>電漿腔體的清潔步驟能夠透過監測氟元素在電漿中的發光特性而自動終止<|14.20|><|14.40|>以避免引起腔體過度清潔<|16.60|><|17.10|>本書第十章將對這些內容詳細討論<|20.40|><|20.90|>間隙填充<|21.90|><|22.20|>當金屬線之間的縫隙縮小到「零點二五微米」而深寬比為「四比一<|28.30|><|28.60|>大部分 CVD 方法無法做到無空洞的縫隙填充<|30.00|> | |
<|0.00|>系統閒置狀態下通入吹淨氮氣<|1.50|><|2.10|>推入晶圓<|3.10|><|3.30|>溫度升高和溫度穩定的各個步驟中<|6.40|><|6.50|>加入氧氣<|7.40|><|7.90|>有助於在晶圓表面上<|10.00|><|10.10|>生長一層高品質的乾式氧化薄層<|12.90|><|13.40|>減數百i<|14.30|><|14.90|>式氧化薄層作為質量較差的<|17.50|><|17.50|>蒸氣氧化層的阻擋層<|19.20|><|19.40|>有助於減少矽、二氧化矽介面的缺陷<|22.80|><|23.40|>蒸氣氧化反應之後就可以關閉氫氣<|26.50|><|27.00|>氧氣繼續通入製... | |
<|0.00|>1.1 簡史 1.1.1 世界上第一顆電晶體<|6.04|><|6.04|>半導體時代開始於 1947 年聖誕節前夕<|10.32|><|10.32|>AT&T 貝爾 (Bell) 實驗室的兩位科學<|13.56|><|13.56|>約翰·巴丁 (John Bardeen<|15.76|><|15.76|>1908年5月23日-1991年1月30日<|20.32|><|20.32|>和華特·布拉頓 (Walter Br<|23.36|><|23.36|>1902年2月10日-1987年10月13日<|27.96|><|28.00|>展示了一種半導體材料<|30.00|> | |
<|0.00|>塑膠封裝技術採取鑄型技術<|1.28|><|1.64|>利用塑膠將 IC 晶片和引線架密封<|4.84|><|5.40|>打線接合製程後<|6.80|><|7.16|>將引線架放置在封裝機臺的頂槽與底槽之間<|11.36|><|11.84|>將加熱的上下凹槽閉合<|13.88|><|14.16|>就可以在晶片與引線架之間形成一個空腔<|17.68|><|18.16|>熔化的塑膠流入空腔<|20.24|><|20.56|>並經過冷卻及凝固後<|22.44|><|22.72|>就能將晶片密封住<|24.20|><|24.68|>圖 2.28 為塑膠晶片封裝技術的鑄型系統<|28.64|><|28.84|>對於濕氣及其他的... | |
<|0.00|>根據聯邦標準 209E<|3.00|><|3.00|>M之1 級無塵室中<|5.00|><|5.00|>每立方公尺內直徑大於 0.5 微米的微粒數目必須少於 10<|11.00|><|11.00|>或者每立方英呎內直徑大於 0.5 微米的微粒數目必須少於 0.28 個<|18.00|><|18.00|>表 2.1 為無塵室分級的定義<|22.00|> | |
<|0.00|>管閒置狀態時，仍維持在 攝氏六百五十度至八百五十度 的高<|5.00|><|5.50|>所以晶圓必須緩慢推進或拉出爐管以避免晶圓彎曲<|10.80|><|11.30|>由於緩慢地進出<|12.70|><|12.90|>晶舟承載架或塔架兩端的晶圓有不同的退火時間<|17.50|><|17.90|>這就可能造成晶圓和晶圓之間的不均勻<|21.40|><|21.90|>爐管退火的另一個問題是熱積存<|25.00|><|25.20|>或是在退火過程中的摻雜地擴散問題<|28.60|><|29.10|>爐管退火製程需要相當長時間<|30.00|> | |
<|0.00|>3.2.3 二極體** 不同於電阻和電容特性，二<|5.50|><|5.50|>極體是一個非線性元件，電<|8.50|><|8.50|>流對電壓的反應不是線性關係。圖<|11.50|><|11.50|>3.12 為二極體的符號和一個 PN 接面二極體。 當<|17.50|><|17.50|>電壓為順向偏壓時，二<|20.50|><|20.50|>極體將透過單一方向的電流<|23.50|><|23.50|>但如果所加的電壓是逆向偏壓<|26.50|><|26.50|>電流就無法通過<|28.50|><|29.00|>如圖 3.13 所示<|30.00|> | |
<|0.00|>應變矽和矽絕緣體上應變矽<|0.90|><|1.30|>利用頂層的應變矽製造微電子和奈米電子元件的晶圓<|6.30|><|6.80|>然而，科學家和工程師們發現<|9.60|><|10.00|>透過使用現有的製程技術<|12.20|><|12.50|>可以在一般的矽晶圓上產生局部應變<|15.90|><|16.40|>因為只有 MOSFET 的閘極氧化層下方的通道需要應變<|21.20|><|21.50|>沒有必要使整個矽晶圓表面應變<|24.20|><|24.70|>PMOS 和 NMOS 通道需要不同類型的應<|28.90|><|29.30|>PMOS 傾向壓應變提高電洞遷移率<|30.00|> | |
<|0.00|>6.3 微影製程<|2.40|><|2.40|>微影製程包括三個主要步驟<|5.40|><|5.40|>光阻塗佈、曝光和顯影<|8.70|><|8.70|>為了獲得高解析度<|10.60|><|10.60|>微影技術也會用到烘烤和冷卻步驟<|14.60|><|14.60|>對於舊式純手動製程技術<|17.40|><|17.40|>整個微影製程流程需要八個步驟<|20.90|><|20.90|>清洗晶圓、預烘烤、旋轉塗佈底漆層和光阻<|26.20|><|26.40|>軟烘烤、對準和曝光、顯影、圖案檢驗及硬烘烤<|30.00|> | |
<|0.00|>和極紫外線 (EUV) 微影<|2.00|><|2.00|>當 193 奈米浸潤式微影技術在等效 134 奈米波長下<|7.90|><|7.90|>表現出明顯的優勢時<|10.10|><|10.10|>且它不需要開發新的氟氣準分子雷射光源<|14.00|><|14.00|>和新的基於氟化鈣的光學系統<|17.00|><|17.00|>157 奈米微影的發展已經被淘汰<|20.80|><|20.80|>離子束微影和 X 光微影的發展<|23.80|><|23.80|>也早在很久以前就已停止<|26.30|><|26.30|>因為它們無法達成大批量製造<|29.10|><|29.10|>奈米壓印、極紫外線和多電子<|30... | |
<|0.00|>所以帶電粒子將沿著磁場線呈螺旋狀<|3.40|><|3.40|>這種運動稱為迴轉運動<|6.00|><|6.00|>Gyro-motion<|7.40|><|7.40|>帶電粒子在磁場中的迴轉運動<|10.40|><|10.40|>是電漿的一個非常重要特質<|13.20|><|13.20|>在半導體製程上有許多應用<|16.40|><|16.40|>許多電容耦合型電漿蝕刻腔體<|19.60|><|19.60|>都帶有磁場線圈產生磁場<|22.60|><|22.60|>形成電子的迴轉運動<|25.00|><|25.00|>這有助於在低壓下產生<|27.40|><|27.40|>並維持高密度的電漿<|29.40|> | |
<|0.00|>接觸式曝光製程中，光罩與晶圓上的光阻直接接觸<|3.40|><|4.00|>紫外線從光罩的透明圖案穿過並將下面的光阻曝光<|9.00|><|9.70|>接觸式曝光機可以獲得非常好的解析度<|13.10|><|13.50|>接近光罩上可以達到的解析度<|16.00|><|16.70|>然而由於光罩與晶圓有不同的曲率<|19.80|><|20.20|>晶圓上只有少數幾個點真正的與光罩直接接觸<|24.40|><|25.10|>在晶圓表面上的大部分區域<|27.20|><|27.60|>光罩與光阻之間都有大約 1 到 2 微米的空氣間隙<|30.00|> | |
<|0.00|>3.5.3 CMOS 製程 (1990 年代技術<|4.70|><|5.30|>在 1990 年，IC 晶片的特徵尺寸持續縮小<|9.90|><|10.30|>meter 縮小到 0.18 m<|15.40|><|16.00|>IC 製造採用了多項新技術<|18.60|><|19.20|>當特徵尺寸小於 0.35 mi<|23.00|><|23.30|>淺溝槽隔離 (STI) 取代 LOCOS 用於隔離形成<|28.20|><|28.90|>矽化物被廣泛用於形成閘極和局部連線<|30.00|> | |
<|0.00|>只保留接合墊片的開口以供測試和銲接用<|3.00|> | |
<|0.00|>氧化物厚度會逐漸變化<|1.60|><|2.20|>晶圓的顏色也會相應改變<|4.60|><|5.00|>這樣就可以產生一種顏色圖案<|7.40|><|7.60|>逐漸且週期性變化的彩虹晶圓<|10.40|><|11.00|>要準確測量二氧化矽的厚度<|13.40|><|13.60|>使用反射光譜技術<|15.40|><|15.70|>它能夠測量不同波長的反射光後的強度<|19.30|><|19.80|>再透過光的波長和反射光強度之間的關係<|23.60|><|23.80|>將薄膜的厚度計算出來<|25.80|><|26.90|>對於閘極氧化層<|28.60|><|28.80|>測量其崩潰電壓和固定電荷非常重要<|3... | |
<|0.00|>大約為百萬分之一到千萬分之一<|2.32|><|2.32|>或小於0.0001%<|5.40|><|5.40|>帶有兩個平行平板電極的<|7.64|><|7.64|>電漿蝕刻腔體<|9.36|><|9.36|>離子化率稍高一些<|11.32|><|11.32|>爲0.01%左右<|13.84|><|13.84|>甚至對於感應式耦合電漿<|16.32|><|16.32|>ICP）和電子迴旋共振<|19.00|><|19.00|>ECR）這兩種最普遍的高密度電漿源<|23.28|><|23.28|>離子化率仍很低<|25.24|><|25.24|>大約為百分之一到百分之五<|28.08|><|28.08|>電漿反應器的離... | |
<|0.00|>5.2.5 排氣系統<|2.28|><|2.56|>製程中的副產物和沒有用到的源氣體<|5.40|><|5.64|>都透過排氣系統從製程管或腔體中排放出去<|9.80|><|10.40|>廢氣對稱地從製程管抽出<|12.88|><|13.16|>吹淨氣體也從排氣歧管進入製程管<|16.60|><|16.76|>防止廢氣迴流<|18.16|><|18.80|>如果爐管內含有自燃或易燃氣體<|21.56|><|21.68|>如矽烷（SiH4）和氫氣（H2<|25.16|><|25.64|>就需要再加上一個稱為燃燒箱的腔體<|28.60|><|29.00|>在燃燒箱裡<|30.00|> | |
<|0.00|>以便在矽表面特定區域摻雜<|2.70|><|2.70|>如圖 5.31 所示<|5.20|><|5.20|>與離子佈植摻雜製程相比<|7.70|><|7.70|>擴散摻雜製程有幾個缺點<|10.40|><|10.40|>如擴散摻雜不能獨立控制<|12.70|><|12.70|>摻雜濃度和接面深度<|15.30|><|15.30|>由於擴散是一種等向過程<|18.10|><|18.10|>因此摻雜物總會擴散到<|20.40|><|20.40|>遮蔽氧化層下面部分區域<|22.90|><|22.90|>如圖 5.31 所示<|25.50|><|25.50|>當用在小的特徵尺寸時<|28.00|><|28.00|>擴散摻雜... | |
<|0.00|>在公式 6.1 中，k1 代表系統常數<|2.00|><|2.00|>a 代表光的波長<|4.00|><|4.00|>NA 等於「兩倍的透鏡半徑除以物體與透鏡間的距離<|9.00|><|9.00|>代表數值孔徑<|11.00|><|11.00|>表示透鏡收集繞射光的能力<|14.00|><|14.00|>D 代表物體（例如光罩或倍縮光罩）與透鏡之間的距離<|19.00|><|19.00|>兩倍的透鏡半徑代表透鏡的直徑<|23.00|><|23.00|>從公式 6.1 中，我們可以發現使用較大直徑的透鏡<|28.00|><|28.00|>可以獲得更精細的解析度<|30.00|> | |
<|0.00|>比爐管制程更爲優秀<|1.12|><|1.68|>十二<|2.16|><|2.48|>離子佈置後的RTA製程<|4.60|><|4.84|>是最常使用的RTP製程<|7.04|><|7.44|>不但快速<|8.28|><|8.56|>而且能夠減少摻雜在退火過程中的擴散<|12.08|><|12.48|>並具有極佳的熱積存控制<|14.64|><|15.20|>十三<|15.72|><|16.04|>其他的RTP應用<|17.56|><|17.80|>包括介電制退火<|19.20|><|19.48|>和矽化合物合金制RTA處理<|22.12|><|22.56|>以及RTO<|23.64|><|23.88|>和RTCDD... | |
<|0.00|>無意中在鍺片上做出了<|1.00|><|1.00|>第一個點接觸式雙載子電晶體<|4.00|><|4.00|>單晶半導體材料的缺乏<|6.00|><|6.00|>阻礙了場效電晶體的早期發展<|9.00|><|9.00|>然而 1950 年發明的單晶<|12.00|><|12.00|>和 1952 年發明的單晶矽<|15.00|><|15.00|>改變了這種情況<|17.00|><|17.00|>最後，貝爾實驗室由<|19.00|><|19.00|>M. Atalla 領導的團隊<|21.00|><|21.00|>在 1960 年製作出<|23.00|><|23.00|>第一個實用 MOSFET<|25.00|><|2... | |
<|0.00|>高純度氮氣也用作 IC 製造過程中的氣體<|4.00|><|4.00|>許多晶圓廠必須擁有自己的氮氣工廠，以便從大氣中透過冷凝及蒸發壓縮空氣過程製造和純化氮氣<|14.00|><|14.00|>大多數製程所需氣體儲存在高壓鋼瓶中，這些鋼瓶存放在專門設計的氣櫃中<|22.00|><|22.00|>這些氣櫃位於由厚混凝土牆和門僅向外開啟的小房間內<|27.00|><|27.00|>這種設計可以防止在氣體爆炸時對晶圓廠造成重大破壞<|30.00|> | |
<|0.00|>硝酸和過氧化氫是強氧化劑<|2.60|><|3.00|>在 IC 晶圓廠中，永遠不要假設清澈的液滴就是水<|8.10|><|8.60|>為了安全起見，應始終將透明液滴視為氫氟酸<|13.10|><|13.40|>因為氫氟酸沒有氣味，看起來像水，摸起來像水<|17.70|><|18.10|>濕式製程區附近總是有淋浴站和洗眼器<|21.90|><|22.30|>以便人們在發生意外接觸<|24.70|><|25.00|>例如化學品溢出）時可以立即使用它們<|28.40|><|29.00|>濕式製程屬於移除製程<|30.00|> | |
<|0.00|>水銀燈管的光譜波長如圖 6.22 所示<|3.00|><|3.00|>G-線和 I-線分別是最常用於特徵尺寸為 0.50 微米和 0.35 微米積體電路晶片的微影曝光製程中的光源<|14.00|><|14.00|>在先進積體電路廠的後段製程中仍使用該系統，用於其解析度能滿足需求的層<|22.00|><|22.00|>對最小特徵尺寸為 0.25 微米和 0.18 微米的微影製程，必須使用更短波長的光源<|30.00|> | |
<|0.00|>四年，在一篇名為「量子理論研究」的博士論文中<|5.20|><|5.20|>法國物理學家德布羅意提出一個新的想法<|9.20|><|9.20|>即電子的波粒二象性<|11.60|><|11.60|>電子是一個微小的粒子<|14.00|><|14.00|>這個觀點很快就得到了發現光的波粒二象性的愛因斯坦的贊同<|20.00|><|20.00|>即光是一種電磁波<|22.20|><|22.20|>同時也是一種稱為光子的粒子<|25.60|><|25.60|>1927年<|27.40|><|27.40|>的電子繞射實驗證實了電子的波粒二<|30.00|> | |
<|0.00|>這樣可以防止硼或磷穿過超薄閘極氧化層<|2.00|><|2.00|>進入矽基板造成元件故障<|4.50|><|4.50|>氮化矽阻擋層也可以作為自我對準製程的蝕刻停止層<|9.50|><|9.50|>如圖 5.46 所示<|11.50|><|11.50|>這些前端（FEoL）氮化物<|14.50|><|14.50|>可以藉由 低壓化學氣相沉積（LPCVD）製程沉積而得<|19.50|><|19.50|>對於擴散阻擋層氮化物<|22.00|><|22.00|>一些先進的積體電路晶片製造考慮熱積存問題<|26.00|><|26.50|>使用電漿增強式化學氣相沉積（PECVD<|30.00|> | |
<|0.00|>在進入無塵室之前<|1.00|><|1.00|>一些晶圓廠要求人們通過空氣淋浴<|5.00|><|5.00|>高壓氣流吹走無塵衣表面的微粒<|9.00|><|9.00|>為了達到最佳效果<|11.00|><|11.00|>一個人應該在空氣淋浴期間<|13.00|><|13.00|>抬起雙臂並緩慢旋轉身體<|16.00|><|16.00|>有些晶圓廠不需要空氣淋浴<|19.00|><|19.00|>有些晶圓廠則需要工作人員經過兩次空氣淋浴<|24.00|><|24.00|>完成後纔可進入無塵室<|27.00|><|27.00|>脫掉無塵衣和穿衣是相反的順序<|30.00|> | |
<|0.00|>3.3.3 特殊應用積體電路 (ASIC<|5.00|><|5.00|>ASIC 是特殊應用積體電路的縮寫<|9.00|><|9.00|>許多晶片都屬於這種類別，包括數位信號處理 (DSP) 晶片<|15.00|><|15.00|>功率元件、電視、收音機、互聯網、汽車、無線和電信等晶片<|22.00|><|22.00|>隨著特徵尺寸的縮小，IC 晶片製造的光罩所需的成本急劇增加<|28.00|><|28.00|>對於微處理器和記憶體晶片等大批量產品，光罩的成本可以由數千片晶圓分擔而降低<|30.00|> | |
<|0.00|>如晶圓鋸切的粉末、晶棒末端的切塊和同類的材料<|4.64|><|5.00|>都可以作為起始材料<|6.60|><|7.28|>因為晶棒透過凝固正在轉動的融熔矽而形成<|11.16|><|11.64|>所以單晶矽的晶棒以及從中切片的晶圓都是圓形<|16.36|><|16.88|>在切成晶圓之前將晶棒磨成長柱形製造方形晶圓<|21.64|><|22.12|>然而方形晶圓比較難機械處理<|24.76|><|25.20|>因為方形晶圓的邊角區極易破碎造成晶圓破片<|29.60|> | |
<|0.00|>通入氮氣降低晶圓溫度<|3.00|><|3.00|>然後升起鐘形玻璃罩<|5.00|><|5.00|>通入製程氮氣並卸載晶圓<|9.00|><|9.00|>系統閒置時通入吹淨氮氣<|12.00|><|12.00|>LPCVD 多晶矽沉積過程<|16.00|><|16.00|>主要受製程溫度、總製程壓力<|19.00|><|19.00|>稀釋過程的矽烷分壓及摻雜物的濃度控制<|24.00|><|24.00|>雖然晶圓的間距和負載尺寸<|27.00|><|27.00|>對沉積速率的影響較小<|29.00|><|29.00|>但對晶圓的均勻性相當重要<|30.00|> | |
<|0.00|>都以 MOSFET 為基礎<|1.60|><|1.60|>所以本書將著重討論 MOS<|4.60|><|4.60|>特別是 CMOS 製程步驟<|7.20|><|8.80|>3.4.1 雙載子電晶體製造過程<|13.00|><|13.00|>以雙載子電晶體為基礎的<|15.40|><|15.40|>IC 晶片的主要製程步驟<|18.00|><|18.00|>包括：深埋層摻雜<|20.20|><|20.20|>磊晶矽生長<|21.60|><|21.60|>隔離、電<|22.40|><|22.40|>晶體摻雜、內<|23.60|><|23.60|>連線以<|24.40|><|24.40|>及鈍化。 以<|25.80|><... | |
<|0.00|>圖 6.69 說明瞭 LPP EUV 光源集光<|2.00|><|2.00|>其中，一個微滴產生器的噴嘴<|5.00|><|5.00|>會週期性地滴出錫微滴<|7.50|><|7.50|>而一個強大的雷射指向集光器的焦點<|11.50|><|11.50|>該多組是一個<|13.00|><|13.00|>鍍有漸變多層膜的球形 EUV 反射<|16.50|><|16.50|>這個多層集光<|18.00|><|18.00|>由多組（至少 40 組<|20.00|><|20.00|>7 奈米厚的鉬與矽（Mo/Si）雙層層所組<|25.00|><|25.00|>一旦微滴到達焦點<|27.00|><|27.00|>雷射開啟並將能... | |
<|0.00|>7.1 CVD 製程中的電漿 C<|4.00|><|4.00|>VD 製程中使用電漿的主要優點有： 較<|7.00|><|7.00|>低溫度下獲得高沉積速率。 利<|10.00|><|10.00|>用離子轟擊控制沉積薄膜的<|13.00|><|13.00|>利用含氟的電漿對製程腔體進行乾式清洗<|17.00|><|17.00|>高密度電漿源具有優良的縫隙填充能力<|21.00|><|21.00|>電漿中，透過解離碰撞過程所產生的自由基<|25.00|><|25.00|>能大幅提高化學反應速率<|27.00|><|27.00|>這樣將顯著增加沉積速率<|30.00|> | |
<|0.00|>這些懸浮鍵會引發所謂的界面態電荷<|4.00|><|4.00|>這是一種正電荷<|6.00|><|6.00|>可以對 積體電路 晶片的性能和可靠性<|9.00|><|9.00|>產生很大的影響<|11.00|><|11.00|>這是因為在 積體電路 晶片應用中<|14.00|><|14.00|>氫或其他原子可以擴散到<|17.00|><|17.00|>矽與二氧化矽界面並附著在懸浮鍵上<|20.00|><|20.00|>這會改變界面態電荷<|23.00|><|23.00|>進而改變 金氧半場效電晶體 的臨界電壓<|26.00|><|26.00|>Vt）和 積體電路 元件的性能<|29.00|><|29.00|>矽與二氧... | |
<|0.00|>7.5 離子轟擊<|3.00|><|3.00|>由於電子的移動速度比離子快得多<|7.00|><|7.00|>所以當電漿產生後<|9.00|><|9.00|>任何接近電漿的東西<|11.00|><|11.00|>包括腔體內壁和電極<|14.00|><|14.00|>都會迅速地帶負電<|16.00|><|16.00|>帶負電的電極排斥帶負電的電子<|20.00|><|20.00|>而吸引帶正電的離子<|22.00|><|22.00|>因此電極附近的電子量比離子少<|26.00|><|26.00|>由正電荷與負電荷的差異<|29.00|><|29.00|>在該區域形成一個電場<|30.00|> | |
<|0.00|>5.5.2 合金退火<|3.20|><|3.20|>合金退火是一種利用熱能使不同原子彼此化學鍵結<|7.90|><|7.90|>而形成金屬合金的一種加熱製程<|11.00|><|11.00|>半導體製程中已經使用了數種合金製程<|14.60|><|14.60|>最常見的一種是自我對準矽化物<|17.60|><|17.60|>salicide）製程中的二矽化鈷<|20.40|><|20.40|>化學式：CoSi2）形成<|23.60|><|23.60|>如圖 5.39 所示<|25.90|><|25.90|>在第一次 攝氏四百五十度 的退火形<|29.00|><|29.00|>成 一矽化鈷，在<|30.00|> | |
<|0.00|>形成 NMOS 拉伸應變通道<|3.00|><|3.00|>銅金屬化過程中<|5.00|><|5.00|>氮化矽薄層通常作為層間介電質層<|8.50|><|8.50|>ILD）的蝕刻停止層<|11.00|><|11.00|>而厚的氮化矽<|12.50|><|12.50|>則用於作為積體電路晶片的<|14.50|><|14.50|>鈍化介電質層（PD<|17.00|><|17.00|>圖 5.47 顯示了氮化矽在銅晶片中<|20.50|><|20.50|>作為金屬沉積前的介電質層<|23.00|><|23.00|>PMD）、層間介電質層<|25.50|><|25.50|>ILD）和鈍化介電質層（PD）的應用情況<|29... | |
<|0.00|>一種是使用重氧離子佈植和高溫退火<|1.30|><|1.30|>另一種是使用氫離子佈植和<|5.80|><|5.80|>圖 4.26 所示為使用第一種方式形成的 SOI<|10.80|><|10.80|>這種方法是透過佈植氧離子佈植隔離（SIMOX<|16.30|><|16.30|>首先，高能量和高電流的離子<|20.30|><|20.30|>高達 10 的 18 次方 離子每平方公分<|24.80|><|24.80|>將氧離子佈植到矽基板形成富含氧氣的矽層<|29.30|><|29.30|>高溫（約 1400 攝氏度）退火<|30.00|> | |
<|0.00|>化學放大型光阻（CAR）是為了在 0.25 微米或更小的特徵圖案應用中<|3.10|><|3.60|>針對深紫外線（DUV）微影技術而開發的<|7.20|><|7.90|>催化效應被用於增加這種類型的光阻的感光度<|11.90|><|12.60|>當光阻受到 DUV 曝光時，光阻會產生光酸（photo-acid<|17.60|><|18.10|>在曝光後烘烤（PEB）製程中，晶圓受熱，熱能將驅動酸擴散<|23.90|><|24.10|>並在催化反應中達到放大的效果，如圖 6.5 所示<|28.80|><|29.50|>為了獲得完整的圖案轉移，光阻的解析度要高、抗蝕刻能力要強、附著力要好<|30.00|> | |
<|0.00|>僅次於氧<|0.50|><|0.50|>要獲得矽，不需要去找一座礦場<|3.60|><|3.60|>石英砂主要成份是二氧化矽<|6.40|><|6.40|>在很多地方都能大量找到<|9.20|><|9.20|>隨著矽單晶技術的發展<|11.40|><|11.40|>單晶矽晶片的成本下降<|13.80|><|13.80|>遠低於單晶鍺晶圓或任何其他單晶半導體材料<|18.80|><|18.80|>矽基板的另一個主要優點<|21.00|><|21.00|>是能夠在熱氧化過程中可以輕鬆地生長一層二氧化矽<|26.20|><|26.20|>二氧化矽是一種強且穩定的<|29.80|><|29.80|>然而二氧化鍺很難形成<|3... | |
<|0.00|>可以獲得比單一 100 晶向基板快的速度和大的電流驅動<|1.00|><|1.72|>考慮成本因素<|3.16|><|3.52|>這種技術需要 SOI 晶圓並增加了微影光罩層<|8.48|><|9.04|>如果應變矽等其他技術可以用較低的成本達到相同的元件性能<|15.04|><|15.72|>HOT 技術成為主流 CMOS 技術將面臨很大挑戰<|21.52|> | |
<|0.00|>光學和電子顯微鏡被廣泛用於檢查圖案、輪廓和對準<|2.50|><|2.80|>一些檢測機臺使用紅外線和 X 射線來測量和分析化學成分及其濃度<|10.30|><|10.70|>保持測試和量測機臺於正常的工作狀態非常重要<|15.90|><|16.20|>否則有時會導致誤判，誤以為機臺故障而停機，反而影響了整體的生產效率<|23.80|><|24.30|>因此在使用檢測機臺時，瞭解機臺操作基本原理、保持系統正確校準<|30.00|> | |
<|0.00|>如果晶圓通過了檢驗過程<|2.40|><|2.40|>它們將從黃光區、光學微影區轉移進入下一道製程步驟<|8.00|><|8.00|>即時刻或離子佈置<|10.60|> | |
<|0.00|>採用了許多方法來抑制鳥嘴，其中最常用的方法是多重緩衝 LOCOS (PBL)。較厚<|1.80|><|2.40|>層允許較長的鳥嘴生長，因為氧分子擴散的路徑變得較<|8.60|><|9.10|>寬。使用一層厚度大約為 五百埃 的多晶矽來緩衝 低壓化學氣相沉積（LPCVD）氮化矽的高張力，襯墊<|16.20|><|16.80|>氧化層的厚度能從下降低到 五十到一百埃，這樣可以大大減小氧化物的侵蝕。但是無<|23.90|><|24.50|>論人們如何努力，LOCOS 的兩側仍然有 零點一到零點二微米 的鳥嘴。當<|30.00|> | |
<|0.00|>5.3.8 快速熱氧化與氮化<|4.30|><|4.80|>隨著特徵尺寸的縮小<|6.70|><|7.00|>淺溝槽絕緣<|8.50|><|8.60|>STI）逐漸取代 矽局部氧化<|11.90|><|12.00|>LOCOS）成為隔離相鄰電晶體的技術<|15.30|><|15.80|>這樣在 集成電路 晶片製造中<|18.30|><|18.50|>再也不需要生長一層厚的氧化層<|21.40|><|22.00|>晶圓廠中的大多數的氧化製程<|24.70|><|24.80|>是生長薄的氧化層<|26.60|><|26.90|>如襯墊氧化層<|28.40|><|28.60|>遮罩氧化層<|29.80|><|29.80|>... | |
<|0.00|>蝕刻速率和選擇比由製程的需求決定<|3.00|><|3.00|>由於離子轟擊和自由基在蝕刻中都起重要作用<|7.00|><|7.00|>而且射頻功率可以控制離子轟擊和自由基<|11.00|><|11.00|>所以射頻功率就成為控制蝕刻速率的重要參數<|16.00|><|16.00|>增加射頻功率可以顯著提高蝕刻速率<|20.00|><|20.00|>本書第九章將對這些內容詳細討論<|23.00|><|23.00|>這個也影響蝕刻的選擇比<|26.00|><|26.00|>蝕刻終點<|27.00|><|27.00|>如果沒有電漿，就必須用時間或操作員的目測決定蝕刻終點<|30.00|> | |
<|0.00|>6.4.3 解析度增強技術<|3.80|><|3.80|>為了提升微影技術的解析度<|6.50|><|6.50|>已開發出多種解析度增強技術<|9.50|><|9.50|>並應用於積體電路晶片製造<|12.30|><|12.30|>將光學微影技術延伸 7 奈米<|15.70|><|15.70|>本節將簡要介紹一些重要的解析度增強技術<|20.10|><|20.10|>例如相位移光罩（PSM<|23.30|><|23.30|>光學鄰近校正（OPC<|26.10|><|26.10|>離軸照明和光源光罩最佳化技術<|29.70|><|29.70|>SMO<|30.00|> | |
<|0.00|>加上 三個氯化氫<|2.00|><|2.00|>反應生成 三氯矽烷<|4.00|><|4.00|>加上 氫氣<|5.00|><|5.00|>此時的三氯矽烷蒸氣<|7.00|><|7.00|>透過一連串過濾器<|9.00|><|9.00|>冷凝器和純化器<|11.00|><|11.00|>形成高純度的液態三氯矽烷<|14.00|><|14.00|>純度高於 99.999999<|18.00|><|18.00|>即每十億個矽原子中的雜質少於一個<|22.00|><|22.00|>圖 4.8 為高純度三氯矽烷的<|25.00|><|25.00|>形成過程示意圖<|27.00|><|27.00|>高純度三氯矽烷是矽沉積時<|... | |
<|0.00|>才能送往封裝廠進行測試和封裝<|2.30|><|2.30|>每個製作步驟都會增加一些成本<|5.30|><|5.30|>通常每個晶圓約 1美元<|8.10|><|8.10|>如果我們假設晶圓成本為 200美元<|11.70|><|11.70|>並且需要 1000 個製作步驟<|13.90|><|13.90|>來完成所有晶圓加工<|16.20|><|16.20|>則每個加工晶圓的總成本<|18.50|><|18.50|>為 200 美元（晶圓成本<|21.10|><|21.10|>+ 1000 美元（加工成本<|23.50|><|23.50|>等於 1200 美元<|25.80|><|25.80|>假設100%晶圓良率... | |
<|0.00|>7.8.3 蝕刻腔體設計<|4.00|><|4.00|>如果蝕刻系統具有相同尺寸的射頻電極和接地電極<|9.00|><|9.00|>則兩個電極將獲得基本相等的離子轟擊<|13.00|><|13.00|>蝕刻過程主要依靠離子轟擊移除晶圓表面的材料<|19.00|><|19.00|>離子轟擊除了能物理性地撞擊且脫離基板表面的材料外<|24.00|><|24.00|>更重要的是能打斷化學鍵<|27.00|><|27.00|>使被蝕刻材料的表面分子更容易和蝕刻劑自由基發生反應<|30.00|> | |
<|0.00|>有效的 k1 等於 k1 除以 2<|1.30|><|2.00|>雙重圖案化技術 (DPT) 自從 45 奈米技術節<|6.80|><|7.00|>已應用於積體電路晶片製造中<|9.40|><|9.80|>並廣泛應用於 32 奈米和 22<|13.40|><|14.00|>透過三重和四重圖案化<|16.10|><|16.50|>可以進一步降低有效的 k1 值<|19.00|><|19.20|>並獲得更細微特徵的圖案<|21.40|><|22.00|>多重圖案化技術已經與 193 奈米浸潤微影結合使<|26.60|><|26.90|>用，將技術節點推進到 7<|29.10|><|29.70|>DPT 可以有許多方法實現... | |
<|0.00|>負片經過顯影後所獲得的影像是照相時的相反影像<|4.40|><|4.84|>必須用負光學相紙再次曝光和顯影後才能印出正常的影像<|10.24|><|11.00|>正片價格較高，正片顯影後的影像就是拍照時所見的影像<|16.32|><|16.96|>正片通常用於製作幻燈片<|19.40|><|20.16|>目前大部分先進半導體晶圓廠都使用正光阻<|24.16|><|24.76|>這是因為正光阻能達到奈米特徵尺寸所要求的高解析度<|29.52|> | |
<|0.00|>晶片溫度低、操作溫度範圍廣和較低的時脈複雜性<|4.90|><|5.50|>將 CMOS 和雙載子技術結合形成的 BiCMOS IC 在 1990 年代迅速發<|12.90|><|13.30|>CMOS 電路用於邏輯部分<|15.60|><|15.90|>雙載子電晶體用在輸入 / 輸出以增加元件速<|20.40|><|20.90|>由於 BiCMOS 已經不再是主流產<|24.00|><|24.40|>並且當 IC 的電源供應電壓降到 1V 以下時就會失去應用性<|30.00|> | |
<|0.00|>可以增強次微米圖案的曝光解析度<|1.00|><|1.00|>這部分內容將在本書第六章討論<|4.00|><|4.00|>製造最簡單的 MOS 電晶體至少需要五道微影<|9.00|><|9.00|>領先先進 IC 晶片甚至需要超過 70 道微影<|14.00|><|14.00|>/ 倍縮微影製<|16.00|> | |
<|0.00|>尤其對於第一層鋁金屬化之後<|3.00|><|3.00|>必須在較低溫度下進行金屬連線的製程<|6.00|><|6.00|>PECVD<|8.00|><|8.00|>PECVD 製程是第一層鋁金屬化之後<|11.00|><|11.00|>所需的層間介電質（ILD）沉積的製程<|15.00|><|15.00|>透過比較以矽烷為主的氧化矽 PECVD 和 LPCVD 製程<|20.00|><|20.00|>可以很明顯表現出 PECVD 在低溫（低於四百<|26.00|><|26.00|>矽烷氧化物 PECVD 製程中<|29.00|><|29.00|>某些解離碰撞如下所示<|30.00|> | |
<|0.00|>3.2.4 雙載子電晶體** 圖 3.16 為 NPN 和 PNP 雙載子電晶體的符號和基本<|9.80|><|10.40|>貝爾 (Bell) 實驗室製造出的第一個電晶體是點接觸式雙載子電晶體<|16.10|><|16.70|>現在 IC 晶片上大部分的雙載子電晶體是平面式接面電晶體，如圖 3.17 所示<|24.60|><|25.30|>雙載子電晶體可以當開關使用<|28.20|><|28.60|>因為它的射極和集極間的電流是由基極和射極偏壓控制<|30.00|> | |
<|0.20|>銅 (Cu) 與鉭 (Ta) 或氮化鉭 (TaN) 阻擋層用來作為 IC 晶片的連線<|6.10|><|6.60|>由於銅的電阻率較低且電子遷移抵抗能力高<|10.50|><|10.80|>可以提升 IC 的速度和可靠性<|13.20|><|13.70|>因此在 0.18 微米技術節點後<|16.40|><|16.70|>銅將取代鋁銅合金<|18.80|><|19.30|>在 DRAM 和快閃記憶體記憶體的金屬連線方面<|23.20|><|23.70|>銅也正在取代鋁銅合金<|26.00|><|26.60|>金屬化過程中，PVD 工具（以濺鍍沉積工具為主<|30.00|> | |
<|0.00|>任何可以想像到的碰撞都可能發生<|3.00|><|3.00|>不同的碰撞有不同的發生機率<|6.00|><|6.00|>所以每種碰撞類型的重要性也不相同<|9.00|><|9.00|>對於使用在半導體製程中的電漿<|12.00|><|12.00|>有三種碰撞最重要<|14.00|><|14.00|>離子化碰撞<|16.00|><|16.00|>激發－鬆弛碰撞<|18.00|><|18.00|>以及解離碰撞<|19.00|><|19.00|>7.3.1 離子化 (Ionization<|23.00|><|23.00|>當一個電子與一個原子或分子碰撞時<|26.00|><|26.00|>會將部分能量傳遞給被原子或分子的束... | |
<|0.00|>克·基爾比在 1983 年正式退休後繼續在德州儀器工作。他<|2.70|><|3.30|>因發明 IC 獲得 2000 年諾貝爾物理學獎。圖<|7.80|><|8.40|>1.5 是傑克·基爾比的照片<|11.30|><|11.80|>羅伯特·諾伊斯於 1968 年離開快捷半導體後<|16.30|><|16.70|>ve) 和戈登·摩爾共同創立了英特爾公司 (Intel<|22.60|><|23.10|>後來，他於 1988 年在美國德州奧斯汀市擔任國際半導體製造商聯盟 Sematech 的執行長<|30.00|> | |
<|0.00|>這些光罩的最大尺寸為 150 毫米乘以 150 毫米<|2.00|><|3.00|>因此這些「曝光機」或「對準機」只能曝光 150 毫米<|7.00|><|7.00|>6 吋）或更小的晶圓<|10.00|><|10.00|>在晶圓廠中沒有 200 毫米（8 吋）或 300 毫米（12 吋）的「曝光機<|16.00|><|16.00|>在 300 毫米晶圓廠中，所有微影對準和曝光系統<|20.00|><|20.00|>都是「步進重複」的掃描機或步進機<|24.00|><|24.00|>許多晶圓廠也把倍縮光罩稱為遮罩或光罩<|29.00|> | |
<|0.00|>同時處理多片晶圓的批次處理系統仍在廣泛使用<|2.28|><|2.84|>然而單晶圓、多腔室串集式製程機臺<|6.28|><|6.52|>越來越受到關注和應用<|8.44|><|8.96|>具有多重製程整合能力的串集式機臺<|12.48|><|12.76|>有助於提高製程產能和製程良率<|15.92|><|16.44|>另一個趨勢是在垂直方向上堆疊製程腔體<|20.52|><|20.72|>或製程站臺<|21.80|><|22.12|>以減少機臺的佔地面積<|24.04|><|24.36|>並節省無塵室的空間<|26.12|><|26.68|>無塵室空間變得非常昂貴<|29.16|><|29.60|>特別是對於先進 ... | |
<|0.00|>它的純度可高達 99.99999<|1.00|><|1.00|>然後再將 TCS 與氫在高溫狀態下反應出高純度的多晶矽<|7.00|><|7.00|>稱為電子級矽材料 (EGS<|10.00|><|10.00|>將 EGS 放入旋轉石英坩堝內加熱到 1415°C 熔化<|17.50|><|17.50|>然後慢慢將一個旋轉晶種推進熔融的矽中<|21.50|><|22.00|>再慢慢將其提拉出來<|24.00|><|24.00|>最後產生出超純淨的單晶矽晶柱<|28.00|><|28.00|>單晶矽晶圓就是將圓形晶柱鋸成片狀<|30.00|> | |
<|0.00|>一塊測試電路<|1.20|><|1.20|>如進開隨機存取存儲器<|3.40|><|3.40|>SRAM<|4.30|><|4.30|>到整個測試晶片的良率<|6.40|><|6.40|>可以逐步實現<|8.20|><|8.20|>對缺陷掌握得越快<|10.10|><|10.10|>能縮短開發週期<|12.30|><|12.30|>隨着晶圓跑出量的增加<|14.50|><|14.50|>速應用於良率的學習<|16.50|><|16.50|>良率可以不斷改善、提升<|19.10|><|19.10|>最終穩定在<|20.20|><|20.20|>僅受隨機因素限制的高水平<|23.10|><|23.10|>和大批量製造<|... | |
<|0.00|>而且平均自由路徑也影響製程結果<|1.00|><|1.00|>別是在蝕刻過程中，有時<|3.00|><|3.00|>候會有顯著影響。當電<|6.00|><|6.00|>漿製程腔體的壓力改變時，M<|9.00|><|9.00|>FP 也發生變化。同<|11.00|><|11.00|>離子轟擊能量和離子的方向<|15.00|><|15.00|>也會改變<|16.00|><|16.00|>這樣會改變蝕刻的蝕刻速率和蝕刻輪<|20.00|><|20.00|>廓，以及 PECVD 中的薄膜<|23.00|><|23.00|>電漿的分佈形狀<|25.00|><|25.00|>也會因電子的 MFP 改變而不同<|28.00|><|... | |
<|0.00|>要提高解析度，就必須用較短的波長和較大的數值孔徑<|2.00|><|2.00|>然而這會減少景深<|5.00|><|6.00|>對於先進的微影製程<|8.00|><|8.00|>解析度非常高<|9.00|><|9.00|>所以景深就變得非常小<|12.00|><|12.00|>這就必須使聚焦中心放置在光阻的平面上<|16.00|><|16.00|>以達到最佳製程窗口<|18.00|><|18.00|>如圖 6.46 所示<|20.00|><|20.00|>積體電路晶圓廠中的微影工程師<|23.00|><|23.00|>通常使用聚焦曝光矩陣 (FEM) 來曝光光阻晶圓<|28.00|><|28.00|>以監測製程窗口並... | |
<|0.00|>因位景深很大<|2.00|><|2.00|>所以幾乎所有的東西都是清晰可見的<|5.00|><|5.00|>然而這種相機不能拍出非常清晰的影像<|9.00|><|9.00|>因為小鏡頭的解析度不高<|12.00|><|12.00|>圖 6.45 說明瞭一個光學系統的景深<|16.00|><|16.00|>掃描機系統的景深越大<|18.00|><|18.00|>曝光的光線就越容易聚焦在晶圓表面的光阻中<|23.00|><|23.00|>不幸的是，景深和解析度不能同時兼顧<|27.00|><|27.00|>要提高解析度，就必須用較短的波長和較大的數值孔徑<|30.00|> | |
<|0.00|>此外<|0.40|><|0.70|>您可能會注意到<|1.90|><|2.20|>N7基礎間距<|3.70|><|3.90|>40奈米<|4.70|><|5.00|>大於Intel<|5.90|><|6.10|>10奈米基礎間距<|7.60|><|7.90|>36奈米<|8.90|><|9.40|>意味這些技術來源不同<|11.70|><|12.20|>問題<|12.70|><|13.00|>最小特徵尺寸<|14.30|><|14.50|>是否有其極限<|15.80|><|16.30|>解答<|16.90|><|17.10|>有<|17.50|><|17.80|>矽晶圓上的微電子元件<|19.80|><|20.00|... | |
<|0.00|>因此，若晶圓受到重度轟擊<|0.60|><|0.90|>另一個電極也會受相同的轟擊<|3.60|><|4.00|>不但會產生微粒污染<|5.80|><|6.10|>也會縮短製程腔體內零件的壽命<|9.30|><|9.80|>在這種情況下<|11.00|><|11.30|>直流偏壓 V 下標 1 明顯大於電漿電位 V 下標 2<|16.30|><|16.60|>並且非常接近自偏壓<|18.70|><|19.20|>許多人將射頻熱電極和接地間的電位差，稱為「直流偏壓<|24.30|><|24.60|>也就是自偏壓<|26.00|><|26.40|>它們近到可以忽略電漿電位 V 下標 2<|29.80|> | |
<|0.00|>對於先進的 DRAM 晶片<|1.00|><|1.00|>多晶矽、矽化鎢、氮化鎢和鎢<|4.00|><|4.00|>多晶矽、WSix、WN、W）堆疊是常用的閘極、字<|10.00|><|10.00|>氮化鎢、鎢（WN、W）堆疊被用於位元線<|14.00|><|14.00|>最先進的 DRAM 晶片之一採用埋入字元線（bWL）技術<|20.00|><|20.00|>它採用 氮化鈦與鎢（TiN、W）堆疊於陣列電晶體的閘極和字元線<|27.00|><|28.00|>多晶矽、矽化鎢、氮化鎢與鎢<|30.00|> | |
<|0.00|>如圖 6.24 所示<|2.00|><|2.00|>兩個峯之間的距離等於曝光光線的波長除以兩倍的光阻折射率<|9.00|><|9.00|>當特徵尺寸較大時<|11.00|><|11.00|>駐波效應並不是主要問題<|14.00|><|14.00|>當最小特徵尺寸縮小時<|17.00|><|17.00|>可以使用幾種方法來降低反射引起的駐波效應<|21.00|><|22.00|>在光阻內添加染料可以減少反射強度<|26.00|><|26.00|>在晶圓表面沉積金屬薄膜和介電層作為抗反射鍍膜層<|30.00|> | |
<|0.00|>如圖 2.29 所示，其中 TSV 技術是在電晶體形成後的 IC 晶圓廠和連線形成之前形成的<|0.90|><|1.80|>如圖 2.29(a) 至圖 2.29(e)。晶圓送到封裝工廠後<|7.80|><|8.20|>晶圓背面被減薄到露出埋藏 TSV 的栓塞來形成背面的凸塊<|14.10|><|14.90|>減薄後的晶圓厚度取決於 TSV 的孔深<|18.70|><|19.70|>圖 2.29(f) 顯示了背面的凸塊<|22.90|><|23.40|>這是為 3D 封裝做準備<|25.50|><|26.50|>如果晶圓的晶粒良率較高，可以將晶圓與晶圓堆疊<|30.00|> | |
<|0.00|>晶圓僅通過蝕刻路線形成導線互連<|0.30|><|0.70|>將數十億個元件連接成為功能電路<|4.00|><|4.60|>晶圓製造區通常分隔成幾個製造區間<|8.20|><|8.60|>如圖 2.12 所示<|10.40|><|10.80|>包含濕式區、擴散區、黃光區、蝕刻區、佈植區、薄膜區及 CMP 區間<|18.70|><|19.30|>製程工程師、製程技術人員和生產作業員<|23.40|><|23.60|>主要在這些製程區內工作<|25.70|><|26.20|>而設備工程師和維修技術人員主要在設備區域內工作<|30.00|> | |
<|0.00|>如圖 4.28(c)。圖 4.28(d) 顯示的 CMOS 元件中<|6.80|><|7.24|>PMOS 製造在 110 基板上，而 NMOS 製造在 100 基板<|13.52|><|14.12|>由於單晶矽的電洞遷移率在 110 晶向上比 100 晶向較<|20.24|><|20.84|>使用混合晶向技術製作的 CMOS IC<|24.92|><|25.28|>可以獲得比單一 100 晶向基板快的速度和大的電流驅動<|30.00|> |
End of preview. Expand in Data Studio
README.md exists but content is empty.
- Downloads last month
- 43