Source: https://patents.google.com/patent/JP2002343962A/en
Timestamp: 2019-05-22 09:20:26
Document Index: 388859196

Matched Legal Cases: ['Application No. 08', 'Application No. 08', 'Application No. 08', 'Application No. 08', 'Application No. 2000', 'Application No. 2000']

JP2002343962A - Semiconductor integrated circuit device and its manufacturing method - Google Patents
Semiconductor integrated circuit device and its manufacturing method
JP2002343962A
JP2002343962A JP2001145222A JP2001145222A JP2002343962A JP 2002343962 A JP2002343962 A JP 2002343962A JP 2001145222 A JP2001145222 A JP 2001145222A JP 2001145222 A JP2001145222 A JP 2001145222A JP 2002343962 A JP2002343962 A JP 2002343962A
JP2001145222A
Yukino Ishii
Tomoko Jinbo
英紀 佐藤
雪乃 石井
智子 神保
2001-05-15 Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
2001-05-15 Priority to JP2001145222A priority Critical patent/JP2002343962A/en
2002-11-29 Publication of JP2002343962A publication Critical patent/JP2002343962A/en
PROBLEM TO BE SOLVED: To improve the NBTI life of a device by reducing hydrogen content in a silicon nitride film covering a gate electrode. SOLUTION: A CVD device 100 which is used for deposition of a silicon nitride film has a structure wherein a hot wall furnace 103 for thermally decomposing source gas and a chamber 101 for forming a film on a surface of a wafer 1 are isolated from each other. The hot wall furnace 103 for thermally decomposing the source gas is arranged above the chamber 101, and a heater 104 which can set the inside of the furnace to a high temperature atmosphere whose maximum temperature is almost 1200 deg.C is installed on the outer periphery of the hot wall furnace 103. The source gas which is supplied to the hot wall furnace 103 through pipes 105, 106 is thermally decomposed previously in the furnace, and its decomposed component is supplied above a stage 102 of the chamber 101 and forms a film on the surface of the wafer 1.
【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、ＣＶＤ(Chemical The present invention relates to relates to a semiconductor integrated circuit device and its manufacturing technology, in particular, CVD (Chemical
Vapor Deposition)法を用いて基板上に窒化シリコン膜を堆積する工程を有する半導体集積回路装置に適用して有効な技術に関する。 Vapor Deposition) method relates to a technique effectively applied to a semiconductor integrated circuit device having a step of depositing a silicon nitride film on a substrate using a.
【従来の技術】近年の微細化、高集積化が進んだＬＳＩ In recent years of refinement, advanced high integration LSI
の製造プロセスでは、酸化シリコン膜と窒化シリコン膜とのエッチング速度差を利用することによって、シリコン基板に素子分離溝(Shallow Groove Isolation；ＳＧ In the manufacturing process, by using an etching rate difference between the silicon oxide film and a silicon nitride film, the device isolation trenches in a silicon substrate (Shallow Groove Isolation; SG
Ｉ)を形成したり、ＭＩＳＦＥＴ(Metal Insulator Semi Or to form an I), MISFET (Metal Insulator Semi
conductor Field Effect Transistor)のゲート電極に対してコンタクトホールを自己整合（セルフアライン）で形成したりすることが行われている。 conductor Field Effect Transistor) or to form with self-alignment has been performed a contact hole to the gate electrode of. このような素子分離溝（ＳＧＩ）の形成方法については、例えば特開平１ For such a method of forming isolation trenches (SGI), for example JP-A-1
１−１６９９９号公報などに記載がある。 Such 1-16999 JP is described. また、セルフアライン・コンタクト（Self Align Contact；ＳＡＣ） In addition, self-aligned contact (Self Align Contact; SAC)
の形成方法については、例えば特開平１１−１７１４７ For the method of forming, for example, JP-A-11-17147
号公報などに記載がある。 There is described, for example, in JP.
【０００３】上記した素子分離溝の形成工程やセルフアライン・コンタクトの形成工程で使用される窒化シリコン膜は、一般にモノシラン（ＳｉＨ 4 ）などのシラン系ガスとアンモニア（ＮＨ 3 ）または窒素（Ｎ 2 ）とをソースガスに用いたＣＶＤ法によって形成されるが、この窒化シリコン膜中には、ソースガスに由来する多量の水素が取り込まれることが知られている。 [0003] the above-mentioned isolation trench forming step and self-aligned contact silicon nitride film used in the process of forming is generally monosilane (SiH 4) silane gas and ammonia, such as (NH 3) or nitrogen (N 2 ) and is a formed by a CVD method using a source gas, during the silicon nitride film, it is known that large amount of hydrogen derived from the source gas is captured.
【０００４】特開２０００−５８４８３号公報（峰ら） [0004] Japanese Patent Publication No. 2000-58483 (Minera)
は、ｐ型多結晶シリコン膜を含むゲート電極の上部ないし側面にセルフアライン・コンタクトのストッパ膜となる窒化シリコン膜を堆積すると、ｐ型多結晶シリコン膜中のドーパントであるホウ素（Ｂ）がゲート絶縁膜やシリコン基板に拡散し、フラットバンド電圧（Ｖｆｂ）やしきい電圧（Ｖｔｈ）を変動させたり、ゲート絶縁膜の信頼性を劣化させる、という問題を指摘している。 Upon depositing the p-type polycrystalline silicon film silicon nitride film as a stopper film of the self-aligned contact to the top or side surfaces of the gate electrode including, p-type multi-boron as the dopant of the crystalline silicon film (B) is a gate diffused into the insulating film or a silicon substrate, or varying the flat band voltage (Vfb) and the threshold voltage (Vth), degrades the reliability of the gate insulating film, it is pointed out the problem. このような問題は、窒化シリコン膜中に含まれる原料ガス由来の水素がホウ素の拡散を増加させる（増速拡散）ことが原因であるとされている。 Such problems are said to be caused by hydrogen derived from the raw material gas contained in the silicon nitride film increases the diffusion of boron (enhanced diffusion).
【０００５】この公報は、上記した問題を解決する対策として、水素を含まないソースガスを用いて窒化シリコン膜を堆積し、膜中の水素濃度を１×１０ 21 atom/cc以下に低減することによって、ホウ素の増速拡散を抑制する技術を開示している。 [0005] This publication, as a countermeasure for solving the problems described above, it is deposited a silicon nitride film to reduce the hydrogen concentration in the film to below 1 × 10 21 atom / cc using a source gas containing no hydrogen by, discloses a technique for suppressing enhanced diffusion of boron. 水素を含まないソースガスとしては、ＳｉＦ 4 、ＳｉＣｌ 4 、ＳｉＢｒ 4 、ＳｉＩ 4のようなシリコンのハロゲン化合物と窒素の混合ガスが例示されている。 The source gas not containing hydrogen, SiF 4, SiCl 4, SiBr 4, halogen compounds of the silicon, such as SiI 4 and nitrogen gas mixture is illustrated.
【０００６】特開２０００−１１４２５７号公報（村岡ら）は、モノシラン（ＳｉＨ 4 ）と窒素を用いたプラズマＣＶＤ法で堆積した窒化シリコン膜は、膜中に大量の水素が取り込まれるため、この膜をゲート絶縁膜に用いた場合、ＭＩＳＦＥＴ(MetalInsulator Semiconductor [0006] JP 2000-114257 discloses (Muraoka et al.), Monosilane (SiH 4) silicon nitride deposited by plasma CVD method using nitrogen film, a large amount of hydrogen is taken into the film, the film when using the gate insulating film, MISFET (MetalInsulator Semiconductor
Field Effect Transistor)のホットキャリア劣化やリーク電流増大などの悪影響が生じる、という問題を指摘している。 Caused adverse effects, such as a Field Effect Transistor) of hot carrier degradation and increase in leakage current, has pointed out the problem. 一方、モノシランに代えてＳｉＦ 4のようなシリコンのハロゲン化合物を用いた場合には、膜中に水素が取り込まれることはないが、ハロゲンが大量に取り込まれるため、トラップサイトの増加をもたらす、という問題を指摘している。 On the other hand, in the case of using a halogen compound of silicon such as SiF 4 in place of monosilane, although never incorporated hydrogen in the film, because the halogen is incorporated into the mass, results in an increase of the trap site, that It has pointed out the problem.
【０００７】この公報は、上記した問題を解決する対策として、二フッ化珪素（ＳｉＦ 2 ）と窒素の少なくとも一方を励起して基板に供給することにより、水素やハロゲンの含有量が低い窒化シリコン膜を形成する技術を開示している。 [0007] This publication, as a countermeasure for solving the problems described above, the two silicon fluoride by supplying to the substrate by exciting at least one of (SiF 2) and nitrogen, hydrogen and halogen content is lower silicon nitride It discloses a technique for forming a film. 励起した二フッ化珪素を得る方法としては、四フッ化珪素（ＳｉＦ 4 ）をマイクロ波放電によって電気的に励起させたり、加熱したＳｉの塊に四フッ化珪素を接触させたりする方法が開示されている。 As a method for obtaining excited difluoride silicon, four or electrically excites silicon fluoride and (SiF 4) by microwave discharge, a method of or by contacting the silicon tetrafluoride in mass of heated Si is disclosed It is. また、 Also,
励起したこれらのガスを基板に供給する方法として、これら２つのガスを反応槽に入れる前に、これらのガスの混合のために設けた、反応槽とは異なる予備槽内で混合してから反応槽に供給する方法が開示されている。 Excited these gases as a method for supplying to the substrate, before putting the two gas into the reaction vessel, provided for the mixing of the gases from the reaction were mixed in a different pre-tank to the reaction tank a method of supplying the tank is disclosed.
【０００８】特開平１１−４６０００号公報（坂本） [0008] JP-A-11-46000 Patent Publication (Sakamoto)
は、多結晶シリコンを半導体領域として用いた薄膜トランジスタの製造において、多結晶シリコン膜上にゲート絶縁膜および層間絶縁膜を形成する際、ゲート絶縁膜を酸化シリコン膜で構成し、層間絶縁膜を窒化シリコン膜で構成することによって、これら２層の絶縁膜をドライエッチングして多結晶シリコン薄膜に達するコンタクトホールを形成する工程で多結晶シリコン膜のオーバーエッチング量を低減する技術を開示している。 Is nitrided in the production of a thin film transistor using polycrystalline silicon as a semiconductor region, forming the gate insulating film and the interlayer insulating film on the polysilicon film, the gate insulating film constituted by a silicon oxide film, an interlayer insulating film by constructing a silicon film, discloses a technique for reducing the amount of overetching the polysilicon film an insulating film of two layers in the step of forming a contact hole reaching the polycrystalline silicon thin film is dry-etched.
【０００９】また、この公報では、上記層間絶縁膜を水素含有率が高い下層窒化シリコン膜と水素含有率が低い上層窒化シリコン膜とで構成している。 Further, in this publication, the interlayer insulating film hydrogen content is higher the lower silicon nitride film and the hydrogen content is constituted by a low upper silicon nitride film. 下層窒化シリコン膜の水素含有率を高くすると、多結晶シリコン膜中に多量の水素が供給されるため、多結晶シリコン膜の結晶欠陥が減少してトランジスタ特性が向上する。 A high hydrogen content of the lower silicon nitride film, because a large amount of hydrogen supplied to the polycrystalline silicon film, the transistor characteristics are improved crystal defects of the polycrystalline silicon film is reduced. 一方、上層の窒化シリコン膜の水素含有量を少なくすると、緻密でピンホールが少ない膜が得られるため、トランジスタの絶縁耐圧が向上する。 On the other hand, when reducing the hydrogen content of the upper layer of the silicon nitride film, for dense and pinhole is little film obtained, thereby improving the withstand voltage of the transistor.
【００１０】水素含有率が異なる上記２層の窒化シリコン膜は、プラズマＣＶＤ装置を使って連続して堆積される。 [0010] Silicon nitride hydrogen content differs the two-layered film is deposited continuously by using a plasma CVD apparatus. 水素濃度が高い下層窒化シリコン膜は、基板を温度を低く（２５０℃）して堆積し、水素濃度が低い上層窒化シリコン膜は、基板温度を高く（３９０℃）して堆積する。 The hydrogen concentration is higher the lower silicon nitride film, a low temperature substrate (250 ° C.) was deposited, the hydrogen concentration is low upper silicon nitride film is high (390 ° C.) to deposit the substrate temperature.
【００１１】特開平９−２８９２０９号公報（園田ら） [0011] JP-A-9-289209 Patent Publication (Sonoda et al.)
は、層間絶縁膜やパッシベーション膜として使用される窒化シリコン膜中のＳｉ−Ｈ結合量を０．６×１０ 21 at Is, Si-H bond content of 0.6 × 10 21 at in the silicon nitride film used as an interlayer insulating film and a passivation film
om/cm -3以下にすることによって、ゲート酸化膜またはトンネル酸化膜における電子トラップの発生を抑制し、 By the om / cm -3 or less, and suppress the occurrence of electron trapping in the gate oxide film or a tunnel oxide film,
トランジスタのしきい値変動を防ぐ技術を開示している。 It discloses a technique for preventing the threshold variation of the transistor. 上記窒化シリコン膜は、モノシラン（ＳｉＨ 4 ）やジクロルシラン（Ｓｉ 2 Ｈ The silicon nitride film, monosilane (SiH 4) and dichlorosilane (Si 2 H 6 ）のようなＳｉ−Ｈ結合を有するガスを用いたプラズマＣＶＤ法で堆積される。 It is deposited by a plasma CVD method using a gas having a Si-H bond, such as 6).
【００１２】特開２０００−３４０５６２号公報（伊藤ら）は、最終保護膜（ファイナルパッシベーション膜） [0012] Japanese 2000-340562 discloses (Ito et al.), The final protective film (final passivation film)
などに用いられる窒化シリコン膜に含まれる水素の影響によって、ＭＩＳＦＥＴのしきい値電圧が変動し、デバイス製品の寿命が短くなる、負バイアス温度不安定性(N The influence of the hydrogen contained in the silicon nitride film used for such, varies the threshold voltage of the MISFET, the device product life is shortened, negative bias temperature instability (N
egative Bias Temperature Instability;ＮＢＴＩ)の問題を指摘している。 egative Bias Temperature Instability; points out the NBTI) of the problem.
【００１３】この公報は、窒化シリコン膜中の水素によるデバイスの特性変動を抑制する対策として、Ｓｉ−Ｎ [0013] As this publication, measures for suppressing the characteristic variation of the device according to the hydrogen in the silicon nitride film, Si-N
結合を主構造とし、Ｓｉ−ＮＨ 2結合を従構造とし、Ｆ Combine as a main structure, a Si-NH 2 binding to slave structure, F
ＴＩＲ(Fourier Transform Infrared Spectro-photo;フーリエ変換型赤外分光光度計)にてＳｉ−Ｎ結合強度ピークの積分強度が、Ｓｉ−ＮＨ 2結合強度ピークの積分強度の１０００倍以上となるような窒化シリコン膜を用いることを提案している。 TIR; integrated intensity of Si-N bonds intensity peak at (Fourier Transform Infrared Spectro-photo Fourier transform infrared spectrophotometer) is such that more than 1000 times the integrated intensity of the Si-NH 2 bond strength peaks nitride It proposes using a silicon film.
【００１４】なお、一般のリモートプラズマを用いたＣ [0014] Incidentally, C using a general remote plasma
ＶＤ炉等に関しては、日本特許公開公報、例えば特開平９-１８１０５５号公報（対応米国出願番号０８／５７ With respect to VD furnace or the like, Japanese Patent Publication, for example, Japanese Unexamined 9-181055 Patent Publication (corresponding U.S. Application No. 08/57
００５８；米国出願日９５．１２．１１）、特開平１０ 0058; U.S. filing date 95.12.11), JP-A-10
-１５４７０３号公報（対応米国出願番号０８／７４８ -154703 Patent Application (corresponding to U.S. Application No. 08/748
８８３；米国出願日９６．１１．１３）、特開平１０- 883; U.S. filing date 96.11.13), JP-A-10-
１５４７０６号公報（対応米国出願番号０８／７４６６ 154706 JP (corresponding to U.S. Application No. 08/7466
３１；米国出願日９６．１１．１３）、特開平１０-１ 31; U.S. filing date 96.11.13), JP-A-10-1
６３１８４号公報（対応米国出願番号０８／７４８９６ 63,184 No. (corresponding to U.S. application Ser. No. 08/74896
０；米国出願日９６．１１．１３）、特開平１０-１７ 0; U.S. filing date 96.11.13), JP-A-10-17
８００４号公報（対応米国出願番号０８／７４８０９ 8004 No. (corresponding to U.S. application Ser. No. 08/74809
５；米国出願日９６．１１．１３）、特開平１０-１８ 5; U.S. filing date 96.11.13), JP-A-10-18
９４６７号公報（対応米国出願番号０８／７４８０９ 9467 No. (corresponding to U.S. application Ser. No. 08/74809
４；米国出願日９６．１１．１３）、特開平１０-２５ 4; U.S. filing date 96.11.13), JP-A-10-25
６２４４号公報（対応米国出願番号０８／７４７８３ 6244 No. (corresponding to U.S. application Ser. No. 08/74783
０；米国出願日９６．１１．１３）、特開平１１-７４ 0; U.S. filing date 96.11.13), JP-A-11-74
０９７号公報（対応米国出願番号０８／８３９００７； 097 No. (corresponding to U.S. Application No. 08/839007;
米国出願日９７．４．２３）等に開示されている。 It disclosed in U.S. filing date 97.4.23) and the like.
【発明が解決しようとする課題】セルフアライン・コンタクトの形成工程などで使用される窒化シリコン膜は、 Silicon nitride film to be used in such process of forming the self-aligned contact [0005] is,
通常、モノシラン（ＳｉＨ 4 ）やジクロルシラン（Ｓｉ 2 Usually, monosilane (SiH 4) and dichlorosilane (Si 2
Ｈ 6 ）のようなシラン系ガスとアンモニアガスとを高温で熱分解させるホットウォール型のバッチ式熱ＣＶＤ装置を使って堆積されている。 H 6) is deposited using hot wall type batch type thermal CVD apparatus for thermally decomposing the silane gas and ammonia gas at an elevated temperature, such as.
【００１６】しかし、最近の微細化されたＭＩＳＦＥＴ [0016] However, recent miniaturized MISFET
は、しきい値電圧の低下を防ぐ対策として、ｎチャネル型ＭＩＳＦＥＴのゲート電極をｎ型多結晶シリコン、ｐ As measures to prevent a reduction in the threshold voltage, n-type polycrystalline silicon gate electrode of the n-channel type MISFET, p
チャネル型ＭＩＳＦＥＴのゲート電極をｐ型多結晶シリコンでそれぞれ構成し、両者を共に表面チャネル型とする、いわゆるデュアルゲートＣＭＯＳ（またはＣＭＩＳ The gate electrode of the channel type MISFET constituted respectively p-type polycrystalline silicon, and both surface channel type both, so-called dual-gate CMOS (or CMIS
(Complementary Metal Insulator Semiconductor)ともいう）構造の採用が進められている。 Say (Complementary Metal Insulator Semiconductor) and also) the adoption of the structure has been developed.
【００１７】この場合、ゲート電極形成後の工程で高温の熱処理が加わると、ｐ型多結晶シリコンで構成されたゲート電極中のｐ型不純物（ホウ素）がゲート酸化膜を通じて半導体基板（ウエル）内に拡散し、ＭＩＳＦＥＴ [0017] In this case, the high-temperature heat treatment is applied in a later step forming a gate electrode, p-type polycrystalline silicon in the configured p-type impurity in the gate electrode (boron) is in the semiconductor substrate (well) through the gate oxide film It diffuses into, MISFET
のしきい値電圧を変動させる虞れがあるため、ゲート電極形成後の工程で窒化シリコン膜を堆積する場合は、ソースガスの熱分解温度を下げることが要求される。 Because there is a possibility to vary the threshold voltage of, when depositing silicon nitride film in the step after the gate electrode formation is required to lower the thermal decomposition temperature of the source gas.
【００１８】また、微細化されたＭＩＳＦＥＴの動作特性を向上させるためには、ソース、ドレインを構成するｐｎ接合を浅く形成する必要があるが、ソース、ドレイン形成後の工程で高温の熱処理が加わると、ソース、ドレイン領域の不純物が拡散し、ｐｎ接合が広がってしまうため、ソース、ドレイン形成後の工程で窒化シリコン膜を堆積する場合も、ソースガスの熱分解温度を下げることが要求される。 Further, in order to improve the operating characteristics of the miniaturized MISFET, the source, the drain has to be formed shallow pn junctions constituting the source, high temperature heat treatment in a later step drain formation is applied when the source, and an impurity diffusion of the drain region, since the pn junction widens, source, even when depositing step a silicon nitride film after drain formation, is required to lower the thermal decomposition temperature of the source gas .
【００１９】しかし、シラン系ガス中のＳｉ−Ｈ結合や、アンモニアガス中のＮ−Ｈ結合を完全に解離するためには、約８００℃以上の高温を必要とするため、ソースガスの熱分解温度を下げると、水素を含んだ未解離のＳｉ−Ｈ結合やＮ−Ｈ結合が窒化シリコン膜中に多量に取り込まれ、前記の従来技術で指摘されているようなトランジスタ特性の低下を招来する。 [0019] However, silane Si-H bonds and in the gas, in order to completely dissociate N-H bonds in ammonia gas, requires a high temperature of at least about 800 ° C., the thermal decomposition of the source gas lowering the temperature, Si-H bonds and N-H bonds of undissociated containing hydrogen is taken in a large amount in the silicon nitride film, which lead to deterioration of the transistor characteristics such as pointed out in the prior art .
【００２０】その対策として、比較的低温（約４００ [0020] As a countermeasure, a relatively low temperature (about 400
℃）で成膜が可能なプラズマＣＶＤ装置を使用し、分子中に水素を含まないソースガスをプラズマ分解させることによって窒化シリコン膜の水素含有量を低下させる提案や、プラズマのＲＦパワーを大きくすることによって、シラン系ガス中を完全分解する提案もなされている。 ° C.) in using the film formation capable plasma CVD apparatus, proposals and to reduce the hydrogen content of the silicon nitride film by plasma decomposition of a source gas containing no hydrogen in the molecule, to increase the RF power of the plasma by, have been made completely decomposed proposes a silane gas. しかし、ゲート電極形成直後の工程にプラズマＣＶ However, plasma CV to immediately gate electrode formation step
Ｄ法を適用した場合は、基板の表面やゲート絶縁膜がプラズマのダメージを受けるため、トランジスタ特性の低下が懸念される。 When applying the method D, the surface and the gate insulating film of the substrate for damaged plasma, lowering of the transistor characteristics is concerned. また、プラズマＣＶＤ法は、熱ＣＶＤ The plasma CVD method, thermal CVD
法に比べると膜のカバレージ特性が低いため、微細なゲート電極の隙間に所望の膜厚の窒化シリコン膜を堆積することが困難である。 Is low compared the film coverage characteristics law, it is difficult to deposit a desired film thickness of the silicon nitride film in a gap fine gate electrode.
【００２１】本発明の目的は、パターン密度が疎な領域と密な領域とを有する半導体ウエハ上に熱ＣＶＤ法で窒化シリコン膜を堆積する際に、パターン密度が疎な領域と密な領域とにおける窒化シリコン膜の膜厚差を低減することのできる技術を提供することにある。 An object of the present invention, in depositing the silicon nitride film by thermal CVD on a semiconductor wafer having a dense region and the pattern density sparse region, and the dense regions and the pattern density sparse region It is to provide a technique capable of reducing the thickness difference of the silicon nitride film in.
【００２２】本発明の目的は、トランジスタに熱負荷を与えることなく、水素含有量の少ない窒化シリコン膜を形成することのできる技術を提供することにある。 An object of the present invention, without giving thermal load to the transistor, is to provide a technique capable of forming a small silicon nitride film hydrogen content.
【００２３】本発明の他の目的は、トランジスタにプラズマダメージを与えることなく、水素含有量の少ない窒化シリコン膜を形成することのできる技術を提供することにある。 Another object of the present invention, without giving plasma damage to the transistor, is to provide a technique capable of forming a small silicon nitride film hydrogen content.
【００２４】本発明の他の目的は、トランジスタに熱負荷やプラズマダメージを与えることなく、ステップカバレージの良好な窒化シリコン膜を形成することのできる技術を提供することにある。 Another object of the present invention, without giving thermal load and plasma damage to the transistor, is to provide a technique capable of forming a good silicon nitride film of the step coverage.
【００２５】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【００２７】本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。 The manufacturing method of a semiconductor integrated circuit device of the present invention includes the following steps. （ａ）分子中にシリコンを有する第１のガスと、分子中に窒素を有する第２のガスとを含んだソースガスを加熱処理部に導入し、前記ソースガスを前記第１および第２ (A) a first gas having silicon in the molecule, the second source gas containing a gas having a nitrogen introduced into the heat treatment unit in the molecule, wherein the source gas first and second
のガスの熱分解温度以上の温度で加熱処理する工程、 A step of heat treatment at a thermal decomposition temperature above the temperature of the gas,
（ｂ）前記加熱処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを成膜処理部に供給し、 (B) feeding said heat treatment including the degradation products of the first and second gas produced in unit gas film deposition unit,
前記ソースガスの熱分解温度よりも低い温度に保たれた半導体ウエハの主面上に、窒化シリコン膜を主成分とする第１絶縁膜を堆積する工程。 On the main surface of the semiconductor wafer which is kept at a temperature lower than the thermal decomposition temperature of the source gas, depositing a first insulating film mainly containing silicon nitride film.
【００２８】本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。 The manufacturing method of a semiconductor integrated circuit device of the present invention includes the following steps. （ａ）分子中にシリコンを有する第１のガスと、分子中に窒素を有する第２のガスとを含んだソースガスをプラズマ処理部に導入し、前記ソースガスをプラズマ処理する工程、（ｂ）前記プラズマ処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを成膜処理部に供給し、半導体ウエハの主面上に第１窒化シリコン膜を主成分とする第１絶縁膜を堆積する工程。 Step in which the first gas, the second source gas containing a gas containing nitrogen in the molecule is introduced into the plasma processing unit and a plasma processing said source gas having a Si to (a) molecule, (b ) supplying the plasma processing including the decomposition products of said first and second gas produced in unit gas film deposition unit, the first silicon nitride film as a main component on the main surface of the semiconductor wafer depositing a first insulating film.
【００２９】また、本発明の半導体集積回路装置の製造方法は、前記第１窒化シリコン膜に含まれる水素の濃度を、２×１０ 21 atoms/cm 3以下、好ましくは、１×１０ Further, a method of manufacturing a semiconductor integrated circuit device of the present invention, the concentration of hydrogen contained in the first silicon nitride film, 2 × 10 21 atoms / cm 3 or less, preferably, 1 × 10
21 atoms/cm 3以下、より好ましくは、０．５×１０ 21 ato 21 atoms / cm 3 or less, more preferably, 0.5 × 10 21 ato
ms/cm 3以下とするものである。 It is an ms / cm 3 or less.
【００３０】なお、本願において、半導体集積回路装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin [0030] In the present application, a semiconductor integrated circuit device is particularly well those made on a single crystal silicon substrate, except where explicitly state that especially not the case, SOI (Silicon On Insulator) substrate Ya TFT (Thin
Film Transistor)液晶製造用基板のような他の基板上に作られるものを含むものとする。 Film Transistor) is intended to include those made on another substrate such as a substrate for a liquid crystal manufacturing. また、ウエハとは半導体集積回路装置の製造に用いる単結晶シリコン基板（一般にほぼ円盤形）、ＳＯＩ基板、ガラス基板その他の絶縁、半絶縁または半導体基板などやそれらを複合した基板をいう。 Further, (almost disc-shaped generally) single crystal silicon substrate used for manufacturing a semiconductor integrated circuit device and a wafer, SOI substrate, a glass substrate other insulating, substrate that combines like or semi-insulating or semiconductor substrate thereof.
【００３１】また、本願において、ＳｉＮ、Ｓｉ３Ｎ Further, in the present application, SiN, SI3n
４、シリコンナイトライド、窒化シリコン、窒化珪素等と言うときは、特にそうでない旨明示したものを除き、 4, except silicon nitride, silicon nitride, what if say oxynitride, or the like, that clearly particularly that it is not,
化学量論的なもののみでなく、組成がずれたもの、すなわち窒素リッチなもの、シリコンリッチなもの、他の元素を含むもの、例えば水素を相当量含むもの等、通常半導体産業においてそのように呼ばれているものを含むものとする。 Stoichiometric ones not only, that the composition is displaced, i.e. nitrogen-rich ones, silicon-rich ones, those containing other elements such as hydrogen and those containing significant amounts, so in normal semiconductor industry It is intended to include what is called.
【００３２】また、本発明で規定する窒化シリコン膜中の水素濃度は、成膜直後（as depo）の膜中に含まれる水素をＦＴＩＲ（フーリエ変換型赤外分光光度計）で測定したときの濃度をいうものとする。 Further, the hydrogen concentration in the silicon nitride film defined in the present invention, the hydrogen contained in the film immediately after the film formation (the as depo) FTIR when measured at (Fourier transform infrared spectrophotometer) it is assumed that refers to the concentration.
【００３３】また、ＮＢＴＩ寿命というときは、ゲート電極に負バイアスを印加した状態で８５℃で放置し、しきい値電圧の時間当たりシフト量から製品寿命を算出したものをいう。 Further, the term NBTI lifetime, and left at 85 ° C. while applying a negative bias to the gate electrode, refers to the calculation of the service life from the shift amount per time threshold voltage.
【００３４】コールドウォール型ＣＶＤ装置というときは、一般にウエハをチャンバの内周壁よりも高い温度に加熱する（抵抗加熱、高周波誘導加熱、またはランプ加熱）方式のＣＶＤ装置であって、プラズマなどを直接使用しないものをいう。 [0034] When referred to a cold wall type CVD apparatus, generally heat the wafer to a temperature higher than the inner peripheral wall of the chamber to a CVD apparatus (resistance heating, high frequency induction heating or lamp heating) method, plasma, etc. directly say what you do not want to use.
【００３５】さらに、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。 Furthermore, in the following embodiments, the number, etc. of elements (including number of pieces, values, amount, etc. including range) is limited to principally apparent that specific number when he otherwise stated except when not intended to be limited to the specific number, it may be less specific number or more. さらに、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。 Further, in the following embodiments, components (including element steps) are unless otherwise believed to be the case principally apparent indispensable from explicit, it says it is not necessarily indispensable until no.
【００３６】同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。 [0036] Similarly, in the following embodiments, the shape of such components, when referring to such positional relationship, unless otherwise considered not if expressly and principle clearly dictates otherwise substantially It is intended to include such as those approximating or similar like shape. このことは、上記数値および範囲についても同様である。 This also applies to the above values ​​and ranges.
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be described in detail with reference to embodiments of the present invention with reference to the drawings. なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。 The same reference numerals are designated to have the same function in all the drawings for describing the embodiments, and the repetitive description thereof will be omitted. また、特に必要なとき以外は、同一または同様な部分の説明を原則として繰り返さない。 Also, unless particularly necessary, the description thereof will not be repeated for the same or similar parts in principle.
【００３８】本実施形態の半導体集積回路装置は、ＤＲ The semiconductor integrated circuit device of this embodiment, DR
ＡＭ(Dynamic Random Access Memory)とロジック回路とを同一半導体基板上に形成したＤＲＡＭ−ロジック混載ＬＳＩである。 AM is (Dynamic Random Access Memory) and DRAM- logic hybrid LSI that a logic circuit formed on the same semiconductor substrate. このＬＳＩの製造方法を図１〜図３０を用いて工程順に説明する。 The manufacturing method of the LSI will be described in the order of steps with reference to FIGS. 1 to 30. なお、製造方法を説明する各断面図において、左側および中央の領域はＤＲＡＭ形成領域を示し、右側の領域はロジック回路形成領域を示している。 In each cross-sectional views illustrating a manufacturing method, the left and central region indicates the DRAM formation region, right region shows a logic circuit area.
【００３９】まず、図１に示すように、例えば１〜１０ [0039] First, as shown in FIG. 1, for example 1 to 10
Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンからなる半導体基板（以下、基板という。また、ウエハということもある）１を８００〜８５０℃で熱酸化することによって、基板１の主面にストレス緩和およびアクティブ領域保護を目的とした酸化シリコン膜（パッド酸化膜）２を形成した後、酸化シリコン膜２の上部にＣＶＤ A semiconductor substrate made of p-type single crystal silicon having a specific resistance of about [Omega] cm (hereinafter, referred to as substrate. In addition, there is also the fact that the wafer) by thermal oxidation of 1 at 800 to 850 ° C., the main surface of the substrate 1 after forming the stress relaxation and the silicon oxide film for the purpose of active area protection (pad oxide film) 2, CVD on the silicon oxide film 2
法で窒化シリコン膜３を堆積する。 Law in depositing a silicon nitride film 3.
【００４０】上記窒化シリコン膜３は、ジクロルシラン（ＳｉＨ 2 Ｃｌ 2 ）とアンモニア（ＮＨ 3 ）、あるいはモノシランと窒素（Ｎ 2 ）をソースガスに用いた減圧ＣＶ [0040] The silicon nitride film 3, dichlorosilane vacuum CV using (SiH 2 Cl 2) and ammonia (NH 3), or monosilane and nitrogen (N 2) as a source gas
Ｄ法（ＬＰ−ＣＶＤ法）によって堆積する。 Deposited by D method (LP-CVD method). また、窒化シリコン膜３は、比較的厚い膜厚（例えば１２０ｎｍ） Further, the silicon nitride film 3 is relatively large thickness (e.g., 120 nm)
を必要とするので、ホットウォール炉を備えたバッチ式熱ＣＶＤ装置を使用し、例えば５０枚から１００枚程度の基板１を同時に処理することによって、成膜のスループットを向上させることが望ましい。 Because it requires, using a batch type thermal CVD apparatus provided with a hot-wall furnace, for example, by simultaneously processing 50 sheets 100 sheets about the substrate 1, it is desirable to increase the throughput of the film formation. ホットウォール型の熱ＣＶＤ装置は、ウエハを間接的に加熱する方式（管壁外のヒータによる輻射加熱）を採用したものであり、 Hot wall type heat CVD apparatus, which has adopted the method of heating the wafer indirectly (radiation heating by the heater of Kankabegai)
チャンバ（反応室）の内壁やチャンバ内の雰囲気全体をソースガスの分解温度以上の温度に加熱する構造になっている。 It has a structure to heat the entire atmosphere in the inner wall and the chamber of the chamber (reaction chamber) to the decomposition temperature or more of the source gas.
【００４１】上記窒化シリコン膜３を堆積する際には、 [0041] When depositing the silicon nitride film 3,
ソースガスを８００℃以上の高温で熱分解することが望ましい。 It is desirable to thermally decompose the source gas at a high temperature of at least 800 ° C.. ソースガスを８００℃以上の高温で熱分解した場合は、ソースガスに含まれるＳｉ−Ｈ結合およびＮ− When pyrolyzed source gas at a high temperature of at least 800 ℃, Si-H bonds and contained in the source gas N-
Ｈ結合がほぼ完全に解離されるので、水素含有量の極めて少ない窒化シリコン膜３が得られる。 Since H bonds are substantially completely dissociated, very little silicon nitride film 3 of hydrogen content is obtained. これにより、後述する素子分離溝の形成工程で行われる熱処理時に窒化シリコン膜３から基板１に拡散する水素の量を極めて低レベルにすることができるので、基板１に残留した水素による素子特性の変動を確実に抑制することができる。 This makes it possible to very low levels the amount of hydrogen diffused from the silicon nitride film 3 on the substrate 1 in the heat treatment performed in the step of forming isolation trench to be described later, the element characteristics due to hydrogen remaining in the substrate 1 it is possible to reliably suppress the fluctuation.
【００４２】次に、図２に示すように、フォトレジスト膜６０をマスクにしたドライエッチングで素子分離領域の窒化シリコン膜３と酸化シリコン膜２とを除去する。 Next, as shown in FIG. 2, to remove the photoresist film 60 a silicon nitride film 3 in the element isolation region by dry etching using a mask and the silicon oxide film 2.
続いて、フォトレジスト膜６０を除去した後、図３に示すように、窒化シリコン膜３をマスクにしたドライエッチングで素子分離領域の基板１に深さ３５０ｎｍ程度の素子分離溝４を形成し、続いて基板１を９５０℃程度で熱酸化することによって、素子分離溝４の内壁に酸化シリコン膜５を形成する。 Subsequently, after removing the photoresist film 60, as shown in FIG. 3, the silicon nitride film 3 by dry etching to form an isolation trench 4 having a depth of about 350nm on the substrate 1 in the element isolation region as a mask, Then by thermal oxidation of the substrate 1 at about 950 ° C., thereby forming a silicon oxide film 5 on the inner wall of the isolation trench 4. 酸化シリコン膜５は、素子分離溝４の内壁に生じたエッチングダメージを回復すると共に、次の工程で素子分離溝４の内部に埋め込まれる酸化シリコン膜５のストレスを緩和するために形成する。 Silicon oxide film 5, as well as to recover the etching damage caused to the inner walls of the isolation trench 4 is formed in order to relieve stress in the silicon oxide film 5 which is embedded inside the element isolation trench 4 in the next step.
【００４３】次に、図４に示すように、基板１の主面上にＣＶＤ法で酸化シリコン膜７を堆積し、続いて基板１ Next, as shown in FIG. 4, a silicon oxide film 7 by CVD on the principal surface of the substrate 1, followed by the substrate 1
を１０００℃程度で熱処理して酸化シリコン膜７の膜質を改善した後、化学機械研磨(Chemical Mechanical Pol It was heat-treated at about 1000 ° C. After improving the film quality of the silicon oxide film 7, chemical mechanical polishing (Chemical Mechanical Pol
ishing;ＣＭＰ)法を用いて酸化シリコン膜７を研磨し、 ishing; CMP) method is polished silicon oxide film 7 by using,
その表面を平坦化する。 The surface is flattened. この研磨は、前記窒化シリコン膜３をストッパに用い、素子分離溝４の内部のみに酸化シリコン膜７を残す。 The polishing using the silicon nitride film 3 as a stopper, leaving the silicon oxide film 7 only in the element isolation trench 4. ここまでの工程により、基板１の主面に素子分離溝４が完成する。 By the steps up to this, the isolation trench 4 is completed on the main surface of the substrate 1. 図５に示すように、上記素子分離溝４を形成することにより、ＤＲＡＭ形成領域の基板１には、周囲が素子分離溝４によって囲まれた細長い島状のパターンを有する多数のアクティブ領域Ｌ As shown in FIG. 5, by forming the isolation trench 4, the substrate 1 of the DRAM formation region, a number of active regions L having an elongated island pattern peripherally surrounded by the isolation trench 4
が形成される。 There is formed. なお、図４（および製造方法を説明する各断面図）の左側の領域は、図５のＡ−Ａ線に沿った断面であり、中央の領域はＢ−Ｂ線に沿った断面である。 Incidentally, the left region of the (respective cross-sectional views illustrating a and a manufacturing method) FIG. 4 is a section along the line A-A of FIG. 5, the central region is a section taken along the line B-B.
【００４４】次に、基板１の主面上に残った窒化シリコン膜３を熱リン酸で除去した後、図６に示すように、基板１の一部にＢ（ホウ素）をイオン注入してｐ型ウエル８を形成し、他の一部にＰ（リン）をイオン注入してｎ Next, after removing the remaining silicon nitride film 3 on the main surface of the substrate 1 by thermal phosphoric acid, as shown in FIG. 6, the B (boron) on a part of the substrate 1 by ion implantation forming a p-type well 8, and ion-implanting P (phosphorus) as a part of another n
型ウエル９を形成する。 To form a type well 9. 続いて、基板１の表面に残った酸化シリコン膜２をフッ酸で除去した後、基板１を８５ Subsequently, after removing the silicon oxide film 2 remaining on the surface of the substrate 1 in hydrofluoric acid, the substrate 1 85
０℃程度で湿式酸化することによって、ｐ型ウエル８の表面およびｎ型ウエル９の表面に膜厚６ｎｍ程度の清浄な酸化シリコン膜からなるゲート絶縁膜１０を形成する。 By wet oxidation at about 0 ° C., to form the gate insulating film 10 made of a clean silicon oxide film having a thickness of about 6nm to the surface and the surface of the n-type well 9 of the p-type well 8. ゲート絶縁膜１０は、酸化シリコン膜に代えて酸窒化シリコン膜、窒化シリコン膜、酸化シリコン膜と窒化シリコン膜との複合絶縁膜などによって形成してもよい。 The gate insulating film 10, a silicon oxynitride film instead of the silicon oxide film, a silicon nitride film may be formed by a composite insulating film of a silicon oxide film and a silicon nitride film.
【００４５】次に、図７に示すように、ゲート絶縁膜１ Next, as shown in FIG. 7, the gate insulating film 1
０の上部にＣＶＤ法で膜厚７０ｎｍ程度の多結晶シリコン膜１１を堆積した後、フォトレジスト膜（図示せず） After depositing a polycrystalline silicon film 11 having a thickness of approximately 70nm by CVD on top of 0, a photoresist film (not shown)
をマスクに用いてｐ型ウエル８の上部の多結晶シリコン膜１１にＰ（リン）をイオン注入し、ｎ型ウエル９の上部の多結晶シリコン膜１１にＢ（ホウ素）をイオン注入する。 The P (phosphorus) ions are implanted into the upper portion of the polycrystalline silicon film 11 of the p-type well 8 using the mask, the upper part of the polycrystalline silicon film 11 of the n-type well 9 B (boron) is ion-implanted. これにより、多結晶シリコン膜１１の導電型は、 Thus, the conductivity type of the polycrystalline silicon film 11,
ｐ型ウエル８の上部でｎ型となり、ｎ型ウエル９の上部でｐ型となる。 It becomes n-type at the top of the p-type well 8, a p-type at the top of the n-type well 9. このイオン注入は、ロジック回路を構成するｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩ This ion implantation, n-channel constituting the logic circuit type MISFET and the p-channel type MI
ＳＦＥＴのそれぞれを表面チャネル型にするために行う。 Each SFET do to the surface channel type.
【００４６】次に、多結晶シリコン膜１１の表面をフッ酸で洗浄した後、図８に示すように、多結晶シリコン膜１１の上部にスパッタリング法で膜厚７ｎｍ程度のＷＮ Next, after the surface of the polycrystalline silicon film 11 was washed with hydrofluoric acid, as shown in FIG. 8, having a film thickness of about 7nm by a sputtering method on top of the polycrystalline silicon film 11 WN
X膜１２と膜厚７０ｎｍ程度のＷ膜１３とを連続して堆積する。 A W film 13 of about X film 12 and the film thickness 70nm is deposited continuously. ＷＮ X膜１２は、基板１を熱処理する工程で多結晶シリコン膜１１とＷ膜１３とが反応するのを防ぐバリア層として機能する。 WN X film 12, a polycrystalline silicon film 11 and the W film 13 in the step of heat treating the substrate 1 functions as a barrier layer to prevent the reaction. なお、ＷＮ X膜１２の上部には、Ｗ膜１３に代えてＭｏ（モリブデン）膜を堆積してもよい。 Note that the top of the WN X film 12 may be deposited Mo (molybdenum) film in place of the W film 13. また、多結晶シリコン膜１１に代えて、Ｇｅ In place of the polycrystalline silicon film 11, Ge
（ゲルマニウム）を５％〜５０％程度含んだシリコン膜を使用することもできる。 (Germanium) can also be used with 5% to 50% of inclusive silicon film. シリコンにＧｅを含ませた場合は、シリコンのバンドギャップが狭くなることや、不純物の固溶限界が高くなることに起因して、上層のＷＮ If moistened with Ge in silicon, the band gap of silicon is narrow and, due to the solubility limit of the impurity is high, the upper layer of WN
X膜１２との接触抵抗が低減される利点がある。 Contact resistance between the X film 12 there is an advantage to be reduced. シリコンにＧｅを含ませるには、シリコン膜にＧｅをイオン注入する方法の外、モノシラン（ＳｉＨ 4 ）とＧｅＨ 4とを使ったＣＶＤ法によってＧｅを含んだシリコン膜を堆積する方法がある。 To include Ge in silicon, there is a method of depositing a silicon film containing Ge outside the monosilane CVD method using the (SiH 4) and GeH 4 of the method of ion-implanting Ge into the silicon film.
【００４７】次に、図９に示すように、Ｗ膜１３の上部にＣＶＤ法で膜厚１６０ｎｍ程度の窒化シリコン膜１４ Next, as shown in FIG. 9, the silicon nitride by a CVD method on top of the film thickness of about 160nm of W film 13 film 14
を堆積する。 Depositing a. この窒化シリコン膜１４は、後の工程で形成されるゲート電極の上面を覆うキャップ絶縁膜として使用される。 The silicon nitride film 14 is used as a cap insulating film covering the upper surface of the gate electrode to be formed in a later step. 本実施形態では、この窒化シリコン膜１４ In the present embodiment, the silicon nitride film 14
を次のような装置を使って堆積する。 The deposited using the following apparatus.
【００４８】図１０は、窒化シリコン膜１４の堆積に用いるＣＶＤ装置１００の主要部を示す概略図である。 [0048] Figure 10 is a schematic diagram showing a main part of the CVD apparatus 100 used for depositing the silicon nitride film 14. このＣＶＤ装置１００のチャンバ１０１の中央部には、ウエハ（基板）１を搭載するステージ１０２が設けられている。 At the center of the chamber 101 of the CVD apparatus 100, a stage 102 for mounting a wafer (substrate) 1 is provided. このステージ１０２には、ウエハ１を所望する温度で加熱するヒータ（図示せず）が内蔵されている。 The stage 102, a heater for heating the wafer 1 at a desired temperature (not shown) is incorporated. すなわち、このＣＶＤ装置１００のチャンバ１０１は、その内部全体が一様な温度に加熱されるホットウォール構造ではなく、ステージ１０２上のウエハ１のみを加熱するコールドウォール構造となっている。 That is, the chamber 101 of the CVD apparatus 100 is not a hot wall structure in its entirety inside is heated to a uniform temperature, and has a cold wall structure to heat only the wafer 1 on the stage 102. コールドウォール型のチャンバ１０１は、ソースガスの熱分解成分が内壁に殆ど堆積しないので、スループットの高い成膜が可能である。 Chamber 101 of the cold wall type, the thermal decomposition component of the source gas is hardly deposited on the inner wall, it is possible to highly throughput deposition. また、このＣＶＤ装置１００のチャンバ１０ Further, the chamber 10 of the CVD apparatus 100
１は、ステージ１０２上にウエハ１を１枚ずつ搭載して成膜を行う枚葉方式を採用しているので、バッチ式熱Ｃ Since 1 employs a single wafer method of performing film deposition equipped with a wafer 1 one by one on the stage 102, a batch type heat C
ＶＤ装置に比べた場合、ウエハ１の温度を高精度に設定でき、ウエハ面内での膜厚均一性が良好である。 When compared to VD apparatus, the temperature of the wafer 1 can be set with high accuracy, the film thickness uniformity in the wafer surface is good.
【００４９】なお、最新の枚葉式シリコンナイトライドＣＶＤ炉および同方法に関しては、本発明者らによる日本特許出願２０００-３３２８６３号（日本出願日２０ [0049] Incidentally, for the latest single wafer silicon nitride CVD furnace and the method according to the present inventors Japanese Patent Application No. 2000-332863 (Japanese filing date 20
００年１０月３１日）、日本特許出願２０００-２３２ 00 October 31, 2003), Japanese Patent Application No. 2000-232
１９１号（日本出願日２０００年７月３１日）等に開示されているので、ここではそれらの記載を繰り返さない。 No. 191 are disclosed in (Japan filed on July 31, 2000), etc., it will not be repeated here those described.
【００５０】上記チャンバ１０１の上方には、ソースガスを熱分解するためのホットウォール炉１０３が設けられている。 [0050] Above the chamber 101, the hot-wall furnace 103 for the pyrolysis is provided a source gas. ホットウォール炉１０３は、石英などの耐熱材料で構成されており、その外周には、炉内を最高１２ Hot wall furnace 103 is formed of a heat resistant material such as quartz, in its outer periphery, the highest in the furnace 12
００℃程度の高温雰囲気に設定できるヒータ１０４が設置されている。 00 heater 104 that can be set to a high temperature atmosphere of about ℃ is installed. 配管１０５、１０６を通じてホットウォール炉１０３に供給されたソースガスは、この炉内であらかじめ熱分解され、その分解成分がチャンバ１０１のステージ１０２上に供給されてウエハ１の表面に膜を形成する。 Source gas supplied to the hot wall furnace 103 through the pipe 105, 106 is pre-pyrolyzed this furnace, its decomposition components form a film on the stage 102 is fed onto the surface of the wafer 1 in the chamber 101. ソースガスは、例えばジクロルシラン（ＳｉＨ Source gas, for example, dichlorosilane (SiH
2 Ｃｌ 2 ）とアンモニア（ＮＨ 3 ）である。 2 Cl 2) and ammonia (NH 3).
【００５１】このように、上記ＣＶＤ装置１００は、ソースガスを熱分解するホットウォール炉（加熱処理部） [0051] Thus, the CVD apparatus 100 is thermally decomposed hot wall furnace source gas (heating unit)
１０３と、ウエハ１の表面に膜を形成するチャンバ（成膜処理部）１０１とが互いに分離された構造になっているので、ソースガスの分解温度とウエハ１の温度とを独立に制御することができる。 And 103, since the chamber (film deposition unit) 101 that forms a film on the surface of the wafer 1 is in each other separated structure, be controlled independently and the temperature of the decomposition temperature and the wafer 1 of a source gas can.
【００５２】図１１は、ジクロルシラン（ＳｉＨ 2 Ｃ [0052] FIG. 11, dichlorosilane (SiH 2 C
ｌ 2 ）とアンモニア（ＮＨ 3 ）、およびモノシラン（Ｓｉ l 2) and ammonia (NH 3), and monosilane (Si
Ｈ 4 ）と窒素（Ｎ 2 ）をソースガスに用い、市販の減圧Ｃ H 4) and using nitrogen (N 2) as a source gas, a commercially available vacuum C
ＶＤ装置を使って堆積した窒化シリコン膜中における水素の脱離挙動を、昇温脱離法(Thermal Desorption Spec Desorption behavior of hydrogen in the silicon nitride film deposited using the VD device, Atsushi Nobori spectroscopy (Thermal Desorption Spec
trometry;ＴＤＳ)を使って評価した結果を示すグラフであり、横軸はソースガスの分解温度、縦軸は膜中における水素のイオン強度を表している。 trometry; TDS) is a graph showing the results of evaluation using a horizontal axis decomposition temperature of the source gas, and the vertical axis represents the ionic strength of the hydrogen in the film.
【００５３】図示のように、水素の脱離は、４００℃付近および７５０℃〜８００℃付近でピークが認められる。 [0053] As shown, the desorption of hydrogen is observed peak around and around 750 ℃ ​​~800 ℃ 400 ℃. 窒化シリコン膜中の水素は、Ｓｉ−Ｈ結合およびＮ Hydrogen in the silicon nitride film is, Si-H bonds and N
−Ｈ結合として存在するものと考えられ、Ｓｉ−Ｈ結合はＮ−Ｈ結合よりも結合エネルギーが小さいことから、 Believed to exist as -H bond, Si-H bonds from the binding energy than N-H bonds is small,
４００℃付近の脱離はＳｉ−Ｈ結合に起因し、７５０℃ Elimination of around 400 ° C. is attributed to Si-H bonds, 750 ° C.
〜８００℃付近の脱離はＮ−Ｈ結合に起因するものと推定される。 Desorption near to 800 ° C. is estimated to be due to N-H bonds.
【００５４】この測定結果から、前記ＣＶＤ装置１００ [0054] From this measurement result, the CVD apparatus 100
のホットウォール炉１０３内でソースガスを熱分解する際のヒータ１０４の温度は、Ｎ−Ｈ結合の解離が促進される６００℃付近を下限とすべきであり、それ以下の温度ではＮ−Ｈ結合を含んだ中間体不純物が多く生成されてしまうので実用的でない。 The temperature of the heater 104 at the time of thermally decomposing a source gas in the hot wall furnace 103 should be the lower limit 600 around ℃ dissociation of N-H bonds is promoted, N-H at lower temperatures including binding intermediate impurity is not practical because results are often generated. Ｎ−Ｈ結合を含んだ中間体不純物の生成量を低減するためには、ヒータ１０４の温度を７００℃以上とすることが好ましく、より好ましくは８００℃以上とし、Ｓｉ−Ｈ結合およびＮ−Ｈ結合をほぼ完全に解離させる。 N-H in order to reduce the generation amount of laden intermediate impurity bonds, it is preferable that the temperature of the heater 104 and 700 ° C. or higher, more preferably a 800 ° C. or higher, Si-H bonds and N-H combine to substantially complete dissociation.
【００５５】一方、成膜処理部であるチャンバ１０１ [0055] chamber 101 on the other hand, a film forming process unit
は、ホットウォール炉１０３と分離されているので、ヒータ１０４の温度を８００℃以上に設定した場合でも、 Since is separated from the hot wall furnace 103, even when the temperature of the heater 104 to above 800 ° C.,
ウエハ１を搭載するステージ１０２の温度を室温以下まで下げることが可能である。 The temperature of the stage 102 for mounting the wafer 1 can be lowered to below room temperature. また、チャンバ１０１は、 In addition, the chamber 101,
ステージ１０２上のウエハ１のみを加熱するコールドウォール構造となっているので、ステージ１０２の温度を低温に設定しても、成膜のスループットの低下は少ない。 Since a cold wall structure to heat only the wafer 1 on the stage 102, setting the temperature of the stage 102 to a low temperature, a decrease in formation of the throughput is small.
【００５６】成膜時のステージ１０２の実用的な下限温度は０℃前後であるが、ステージ１０２の温度が低すぎると成膜のスループットが低下したり、ホットウォール炉１０３内で生成したソースガスの中間体がウエハ１の表面に到達する途中で冷却されて不純物を生成したりする虞れがあるので、好ましくは４００℃以上とすべきである。 [0056] Although the practical lower limit temperature of the stage 102 at the time of film formation is around 0 ° C., or the temperature is low too the formation of throughput drops of the stage 102, a source gas produced in the hot wall furnace 103 since intermediate is cooled on the way to reach the surface of the wafer 1 of there is a possibility or generate impurities should be preferably between 400 ° C. or higher. ステージ１０２の上限温度は、ウエハ１の主面に形成されるデバイスの特性上、許容される上限の温度であり、デバイスによって異なるので一概には規定できないが、例えば本実施形態のＤＲＡＭ混載ＬＳＩの場合は、７００℃〜７５０℃である。 The upper limit temperature of the stage 102, the characteristics of the device formed on the main surface of the wafer 1, the temperature of the upper limit permitted, but not unequivocally determined since it differs depending on the device, for example, embedded DRAM LSI of this embodiment case is a 700 ℃ ~750 ℃. ステージ１０２の温度がこの上限温度を超えると、多結晶シリコン膜１１中のＢ（ホウ素）がｎ型ウエル９に拡散し、ロジック回路の一部を構成するｐチャネル型ＭＩＳＦＥＴのしきい値電圧が変動する虞れがある。 When the temperature of the stage 102 is greater than the upper limit temperature, B in the polycrystalline silicon film 11 (boron) is diffused into the n-type well 9, the threshold voltage of the p-channel type MISFET constituting a part of the logic circuit there is a possibility to change.
【００５７】また、ソースガスの圧力は、少なくとも０．０１３ｋＰａ（０．１Ｔｏｒｒ）以上とすべきであるが、成膜のスループットを考慮すると、通常は、４ [0057] The pressure of the source gas, if it should be at least 0.013 kPa (0.1 Torr) or more, taking into account the throughput of the film formation, usually, 4
５．５ｋＰａ（３５０Ｔｏｒｒ）前後とするのが好ましい。 5.5 kPa (350 Torr) is preferable to the back and forth. 一方、ガス圧力の上限は、ソースガスの安全性などを考慮すると、９８．８ｋＰａ（７６０Ｔｏｒｒ）以下とするのが好ましい。 On the other hand, the upper limit of the gas pressure, considering the safety of the source gas, preferably in the 98.8kPa (760Torr) or less.
【００５８】窒化シリコン膜１４の形成に使用するソースガスは、上記したジクロルシラン（ＳｉＨ 2 Ｃｌ 2 ）とアンモニア（ＮＨ 3 ）の組み合わせに限られるものではなく、減圧ＣＶＤ（ＬＰ−ＣＶＤ）装置を用いた窒化シリコン膜の形成に使用されている既知のソースガス、例えばＳｉＨ 4やＳｉ 2 Ｈ 6など、一般にＳｉＨ y Ｘ [0058] The source gas used for forming the silicon nitride film 14 is not limited to the combination of the above-mentioned dichlorosilane (SiH 2 Cl 2) and ammonia (NH 3), use a low pressure CVD (LP-CVD) apparatus known source gases used in the formation of stomach silicon nitride film, for example, SiH 4 and Si 2 H 6, generally SiH y X
(4-y) （Ｘは、Ｆ、Ｃｌ、Ｂｒ、Ｉなどのハロゲン、ｙ (4-y) (X is, F, Cl, Br, a halogen such as I, y
は、０、１、２、３または４）で示されるシリコン化合物と、ＮＨ 3 、Ｎ 2 Ｈ 4またはＮ 2とを組み合わせたものなどを使用することができる。 It may be used such as a combination of a silicon compound represented by 0, 1, 2, 3 or 4), and NH 3, N 2 H 4 or N 2.
【００５９】上記シリコン化合物のうち、分子中に水素を含まないソースガス、例えばＳｉＦ 4 、ＳｉＣｌ 4 、Ｓ [0059] Among the silicon compounds, a source gas containing no hydrogen in the molecule, for example SiF 4, SiCl 4, S
ｉ 2 Ｃｌ 6 、ＳｉＢｒ 4 、ＳｉＩ 4のようなシリコン化合物とＮ i 2 Cl 6, SiBr 4, silicon compounds such as SiI 4 and N 2とを組み合わせたものを使用することによって、 By using a combination of a 2,
窒化シリコン膜中の水素濃度をより一層低減することができる。 The hydrogen concentration in the silicon nitride film can be further reduced. これらのシリコン化合物を使用した場合は、分子中に水素を含むソースガスを使用した場合に比べてステップカバレージが若干低下するが、窒化シリコン膜１ When using these silicon compounds, but the step coverage is reduced slightly as compared with the case of using a source gas containing hydrogen in the molecule, the silicon nitride film 1
４は、平坦な下地の表面に堆積するので支障はない。 4, there is no problem because the deposited on the surface of a flat base.
【００６０】このように、上記したＣＶＤ装置１００を使用することにより、ソースガスを８００℃以上の高温で熱分解することができるので、膜中の水素濃度が極めて低い窒化シリコン膜１４を得ることができる。 [0060] Thus, by using a CVD apparatus 100 described above, since the source gas can be thermally decomposed at a high temperature of at least 800 ° C., the concentration of hydrogen in the film obtaining a very low silicon nitride film 14 can. また、 Also,
成膜中のウエハ（基板）１の温度を低温に設定できるので、熱負荷によるデバイスの特性変動を確実に抑制することができる。 Since the temperature of the wafer (substrate) 1 in the film formation can be set to a low temperature, it is possible to reliably suppress the characteristic fluctuation of the device due to thermal load.
【００６１】次に、図１２に示すように、フォトレジスト膜６１をマスクにして窒化シリコン膜１４、Ｗ膜１ Next, as shown in FIG. 12, a photoresist film 61 as a mask the silicon nitride film 14, W film 1
３、ＷＮ X膜１２および多結晶シリコン膜１１を順次ドライエッチングすることによって、ＤＲＡＭ形成領域のゲート絶縁膜１０上にゲート電極１１ａ（ワード線Ｗ 3, WN X film 12 and by sequentially dry-etching the polysilicon film 11, the gate electrode 11a on the gate insulating film 10 of the DRAM formation region (the word line W
Ｌ）を形成し、ロジック回路形成領域のゲート絶縁膜１ L) is formed, the gate insulating film 1 in the logic circuit forming region
０上にゲート電極１１ｂ、１１ｃを形成する。 0 gate electrode 11b on to form 11c. ゲート電極１１ａ〜１１ｃは、多結晶シリコン膜１１の上部にＷ The gate electrode 11a~11c is, W on top of the polycrystalline silicon film 11
Ｎ X膜１２およびＷ膜１３を積層したポリメタル(Polyme Polymetal obtained by laminating a N X film 12 and W film 13 (Polyme
tal)構造で構成される。 tal) composed of a structure. 図１３に示すように、ＤＲＡＭ As shown in FIG. 13, DRAM
形成領域のゲート電極１１ａは、アクティブ領域Ｌの長辺と直交する方向に延在し、アクティブ領域Ｌ以外の領域でワード線ＷＬを構成する。 The gate electrode 11a of the forming region extends in a direction perpendicular to the long sides of the active region L, which constitute the word lines WL in the region other than the active region L. ゲート電極１１ａのゲート長および隣接するゲート電極１１ａとの間隔は、例えば０．１３〜１．４μｍである。 Distance between the gate length and adjacent gate electrodes 11a of the gate electrode 11a is, for example, 0.13～1.4Myuemu.
【００６２】次に、フォトレジスト膜６１を除去した後、図１４に示すように、フォトレジスト膜（図示せず）をマスクに用いてｐ型ウエル８にＡｓ（ヒ素）をイオン注入し、ｎ型ウエル９にＢ（ホウ素）をイオン注入することにより、ゲート電極１１ａ、１１ｂの両側のｐ Next, after removing the photoresist film 61, as shown in FIG. 14, As the (arsenic) is ion-implanted into the p-type well 8 using a photoresist film (not shown) as a mask, n by B (boron) is ion-implanted into the mold well 9, the gate electrodes 11a, on both sides of 11b p
型ウエル８にｎ -型半導体領域１５を形成し、ゲート電極１１ｃの両側のｎ型ウエル９にｐ -型半導体領域１６ The type well 8 n - -type semiconductor regions 15 are formed, the n-type well 9 on both sides of the gate electrode 11c p - -type semiconductor regions 16
【００６３】次に、図１５に示すように、ゲート電極１ Next, as shown in FIG. 15, the gate electrode 1
１ａ、１１ｂ、１１ｃの上部および側壁を覆う膜厚５０ 1a, the thickness 50 covering 11b, and top and side walls of 11c
ｎｍ程度の窒化シリコン膜１７を堆積する。 Depositing of nm of the silicon nitride film 17. この窒化シリコン膜１７は、前記窒化シリコン膜１４の堆積に用いたＣＶＤ装置１００を使って堆積し、成膜条件（ヒータ１０４およびステージ１０２の温度、ソースガスの種類および圧力）も、窒化シリコン膜１４の成膜条件と同じにする。 The silicon nitride film 17, the use of the CVD apparatus 100 used in the deposition of the silicon nitride film 14 is deposited, (the temperature of the heater 104 and the stage 102, the type and pressure of the source gas) film forming conditions are also the silicon nitride film It is the same as the 14 deposition conditions of. これにより、前記窒化シリコン膜１４と同様、 Thus, similarly to the silicon nitride film 14,
膜中の水素濃度が極めて低い窒化シリコン膜１７を得ることができると共に、熱負荷によるデバイスの特性変動を確実に抑制することができる。 It is possible that the hydrogen concentration in the film obtaining a very low silicon nitride film 17, it is possible to reliably suppress the characteristic fluctuation of the device due to thermal load.
【００６４】図１６は、ゲート電極の上部と側壁とを覆う窒化シリコン膜中のＳｉ−Ｈ結合濃度とＮＢＴＩ寿命（しきい値電圧が２０ｍＶシフトする時間）との関係を評価した結果を示すグラフである。 [0064] Figure 16 is a graph showing the results of Si-H bond concentration and NBTI lifetime in the silicon nitride film covering the upper and side walls of the gate electrode was evaluated the relationship between (the threshold voltage is time to 20mV shift) it is. 窒化シリコン膜は、 Silicon nitride film,
モノシラン（ＳｉＨ 4 ）とアンモニア（ＮＨ 3 ）をソースガスに用い、市販の減圧ＣＶＤ装置を使って堆積し、膜中のＳｉ−Ｈ結合濃度は、フーリエ変換型赤外分光光度計（ＦＴＩＲ)を使って測定した。 Using monosilane (SiH 4) and ammonia (NH 3) as a source gas, depositing with a commercial low pressure CVD apparatus, SiH bond concentration in the film, a Fourier transform infrared spectrophotometer (FTIR) It was measured using. また、モノシラン（ＳｉＨ 4 ）と窒素（Ｎ 2 ）をソースガスに用い、市販のプラズマＣＶＤ装置を使って堆積した窒化シリコン膜についても同様の評価を行った。 Further, using monosilane (SiH 4) and nitrogen (N 2) as a source gas, was evaluated in the same manner also for the silicon nitride films deposited using a commercially available plasma CVD apparatus.
【００６５】この結果、ＮＢＴＩ寿命は、窒化シリコン膜中のＳｉ−Ｈ結合濃度と相関があり、Ｓｉ−Ｈ結合濃度の１．２乗に比例して低下することが判明した。 [0065] As a result, NBTI lifetime, is correlated with the Si-H bond concentration in the silicon nitride film, it has been found to decrease in proportion to the 1.2 power of the Si-H bond concentration. このことから、ゲート電極１１ａ、１１ｂ、１１ｃの上部を覆う前記窒化シリコン膜１４や、側壁を覆う窒化シリコン膜１７の場合、成膜直後の水素の濃度を２×１０ 21 at Therefore, the gate electrode 11a, 11b, and the silicon nitride film 14 where the upper covering of 11c, when the silicon nitride film 17 covering the side walls, 2 × 10 21 The concentration of hydrogen in the as deposited at
oms/cm 3以下、好ましくは１×１０ 21 atoms/cm 3以下、より好ましくは０．５×１０ 21 atoms/cm 3以下とすることにより、デバイスのＮＢＴＩ寿命を確実に向上させることができる。 oms / cm 3 or less, preferably 1 × 10 21 atoms / cm 3 or less, more preferably by a 0.5 × 10 21 atoms / cm 3 or less, it is possible to reliably improve the NBTI lifetime of the device.
【００６６】次に、図１７に示すように、ＤＲＡＭ形成領域の基板１をフォトレジスト膜（図示せず）で覆い、 Next, as shown in FIG. 17, it covers the substrate 1 of the DRAM formation region with a photoresist film (not shown),
回路部の窒化シリコン膜１７を異方的にエッチングすることによって、ロジック回路形成領域のゲート電極１１ By anisotropically etching the silicon nitride film 17 of the circuit portion, the gate electrode 11 of the logic circuit forming region
ｂ、１１ｃの側壁にサイドウォールスペーサ（側壁絶縁膜）１７ｓを形成する。 b, to form the sidewall spacers (sidewall insulation film) 17s on the side walls of 11c. 続いて、フォトレジスト膜（図示せず）をマスクに用いてロジック回路形成領域のｐ型ウエル８にＡｓ（ヒ素）をイオン注入し、ｎ型ウエル９ Subsequently, a photoresist film As (arsenic) is ion-implanted into the p-type well 8 in the logic circuit area (not shown) is used as a mask, n-type well 9
にＢ（ホウ素）をイオン注入することにより、ゲート電極１１ａ、１１ｂの両側のｐ型ウエル８にｎ +型半導体領域（ソース、ドレイン）１８を形成し、ゲート電極１ B (boron) is ion implantation, the gate electrodes 11a, 11b on both sides of the p-type well 8 to the n + -type semiconductor region (source, drain) of 18 was formed, the gate electrode 1
１ｃの両側のｎ型ウエル９にｐ +型半導体領域（ソース、ドレイン）１９を形成する。 On either side of the n-type well 9 and 1c to form the p + -type semiconductor region (source, drain) 19. ここまでの工程により、ロジック回路を構成するｎチャネル型ＭＩＳＦＥＴ By the steps up to here, n-channel type MISFET composing the logic circuit
Ｑｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが完成する。 Qn and the p-channel type MISFETQp is completed.
【００６７】次に、図１８に示すように、ゲート電極１ Next, as shown in FIG. 18, the gate electrode 1
１ａ〜１１ｃの上部に、例えばスピンオングラス膜と２ The top of 1A～11c, for example, spin-on-glass film and 2
層の酸化シリコン膜とからなる層間絶縁膜２０を形成する。 Forming an interlayer insulating film 20 made of a silicon oxide film layer. 層間絶縁膜２０を形成するには、まずゲート電極１ To form the interlayer insulating film 20, first gate electrode 1
１ａ〜１１ｃの上部にスピンオングラス膜をスピン塗布する。 Spin coating a spin-on-glass film on 1A～11c. スピンオングラス膜は、ＣＶＤ法で堆積した酸化シリコン膜に比べて微細な配線間のギャップフィル性に優れているので、ＤＲＡＭ形成領域のゲート電極１１ａ Spin-on-glass film, so compared to the silicon oxide film deposited by CVD is excellent in gap fill property between fine wirings, gate electrodes 11a of the DRAM formation region
（ワード線ＷＬ）間が極めて狭い場合であっても、この隙間を良好に埋め込むことができる。 Even (word line WL) while is a case very narrow, it is possible to embed the gap well. 次に、スピンオングラス膜の上部にＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を化学機械研磨法で研磨、平坦化する。 Then, after depositing a silicon oxide film by CVD on top of the spin-on glass film, polishing the silicon oxide film by chemical mechanical polishing to flatten. 次に、化学機械研磨法で研磨されたときに生じた酸化シリコン膜の表面の微細な傷（マイクロスクラッチ）を補修するために、酸化シリコン膜の上部にＣＶＤ Next, in order to repair the surface of fine scratches of the silicon oxide film produced when it is polished by chemical mechanical polishing (micro scratches), CVD on the silicon oxide film
法で２層目の酸化シリコン膜を堆積する。 Depositing a second layer of silicon oxide film by law.
【００６８】次に、図１９および図２０に示すように、 Next, as shown in FIGS. 19 and 20,
フォトレジスト膜（図示せず）をマスクにしたドライエッチングでＤＲＡＭ形成領域のｎ -型半導体領域１５の上部の層間絶縁膜２０を除去する。 Photoresist film DRAM formation region by dry etching using a (not shown) as a mask the n - removing an upper portion of the interlayer insulating film 20 of the semiconductor region 15. このエッチングは、 This etching,
窒化シリコン膜１４、１７に対する層間絶縁膜２０（スピンオングラス膜および酸化シリコン膜）のエッチングレートが大きくなるような条件で行う。 Under the condition that the etching rate increases the interlayer insulating film 20 (spin-on-glass film and a silicon oxide film) to the silicon nitride film 14 and 17.
【００６９】続いて、上記フォトレジスト膜をマスクにしたドライエッチングでｎ -型半導体領域１５の上部の窒化シリコン膜１７を除去し、ｎ -型半導体領域１５の表面を露出させることによってコンタクトホール２１、 [0069] Then, the photoresist film by dry etching n that a mask - the top of the silicon nitride film 17 of the type semiconductor region 15 is removed, n - contact hole 21 by exposing the surface of the semiconductor region 15 ,
２２を形成する。 22 to the formation. コンタクトホール２１は、その一部がアクティブ領域Ｌから外れて素子分離溝４の上部に延在する。 Contact holes 21 is partially extends to the top of the isolation trench 4 deviates from the active region L.
【００７０】上記窒化シリコン膜１７のエッチングは、 [0070] etching of the silicon nitride film 17,
素子分離溝４に埋め込まれた酸化シリコン膜７に対する窒化シリコン膜１７のエッチングレートが大きくなるような条件で行い、素子分離溝４が深く削れないようにする。 Carried out in such conditions the etching rate is increased isolation trench 4 embedded in the silicon oxide film 7 silicon nitride to film 17, to prevent scraping deep isolation trench 4. また、このエッチングは、窒化シリコン膜１７が異方的にエッチングされるような条件で行い、ゲート電極１１ａ（ワード線ＷＬ）の側壁に窒化シリコン膜１７を残す。 Further, the etching is performed under such conditions that the silicon nitride film 17 is anisotropically etched to leave the silicon nitride film 17 on the side walls of the gate electrode 11a (word line WL). これにより、微細な径を有するコンタクトホール２１、２２がゲート電極１１ａ（ワード線ＷＬ）に対して自己整合で形成される。 Thus, the contact holes 21 and 22 having a minute diameter are formed in self-alignment with the gate electrode 11a (word line WL).
【００７１】次に、図２１に示すように、コンタクトホール２１、２２の内部にプラグ２３を形成する。 Next, as shown in FIG. 21, to form the plug 23 in the contact holes 21 and 22. プラグ２３を形成するには、コンタクトホール２１、２２の内部および層間絶縁膜２０の上部にＰをドープした低抵抗多結晶シリコン膜をＣＶＤ法で堆積し、続いて層間絶縁膜２０の上部の不要な多結晶シリコン膜をドライエッチングによって除去する。 To form the plug 23 by depositing a low-resistance polycrystalline silicon film doped with P on the top of the internal and the interlayer insulating film 20 of the contact holes 21 and 22 by the CVD method, followed unnecessary insulating interlayer 20 the polycrystalline silicon film is removed by dry etching.
【００７２】次に、窒素ガス雰囲気中で基板１を熱処理し、プラグ２３を構成する多結晶シリコン膜中のＰをｎ Next, heat treatment of the substrate 1 in a nitrogen gas atmosphere, the P of the polycrystalline silicon film constituting the plug 23 n
-型半導体領域１５に拡散させることによって、低抵抗のソース、ドレインを形成する。 - by diffusing type semiconductor region 15 to form a low resistance source and drain. ここまでの工程で、Ｄ In the process up to this point, D
ＲＡＭ形成領域にメモリセル選択用ＭＩＳＦＥＴＱｔが形成される。 Memory cell selection MISFETQt is formed in RAM formation region.
【００７３】次に、図２２および図２３に示すように、 [0073] Next, as shown in FIGS. 22 and 23,
層間絶縁膜２０の上部にＣＶＤ法で酸化シリコン膜２４ Silicon oxide film 24 by CVD on top of the interlayer insulating film 20
を堆積した後、フォトレジスト膜（図示せず）をマスクにしたドライエッチングでロジック回路形成領域の酸化シリコン膜２４およびその下層の層間絶縁膜２０をドライエッチングすることによって、ｎチャネル型ＭＩＳＦ After depositing, by a photoresist film oxidation of the logic circuit forming region by dry etching using a (not shown) as a mask the silicon film 24 and the lower interlayer insulating film 20 that is dry etched, n-channel type MISF
ＥＴＱｎのソース、ドレイン（ｎ +型半導体領域１８） ETQn source, drain (n + -type semiconductor region 18)
の上部にコンタクトホール２５を形成し、ｐチャネル型ＭＩＳＦＥＴＱｐのソース、ドレイン（ｐ +型半導体領域１３）の上部にコンタクトホール２６を形成する。 Of forming a contact hole 25 to the upper, p-channel type MISFETQp source, the upper portion of the drain (p + -type semiconductor region 13) to form a contact hole 26. また、ＤＲＡＭ形成領域の酸化シリコン膜２４をエッチングすることによって、コンタクトホール２１の上部にスルーホール２７を形成する。 Further, by etching the silicon oxide film 24 of the DRAM formation region to form a through hole 27 in the upper portion of the contact hole 21.
【００７４】次に、図２４および図２５に示すように、 Next, as shown in FIGS. 24 and 25,
上記コンタクトホール２５、２６およびスルーホール２ The contact holes 25 and 26 and the through-holes 2
７の内部にプラグ２８を形成した後、ＤＲＡＭ形成領域の酸化シリコン膜２４の上部にビット線ＢＬを形成し、 After forming the plug 28 inside of 7, the bit line BL is formed on the silicon oxide film 24 of the DRAM formation region,
ロジック回路形成領域の酸化シリコン膜２４の上部に配線３０〜３３を形成する。 Over the silicon oxide film 24 in the logic circuit area to form a wiring 30-33.
【００７５】プラグ２８を形成するには、例えばコンタクトホール２５、２６およびスルーホール２７の内部を含む酸化シリコン膜２４の上部にスパッタリング法およびＣＶＤ法でＴｉＮ膜およびＷ膜を堆積した後、酸化シリコン膜２４の上部の不要なＷ膜およびＴｉＮ膜を化学機械研磨法で除去する。 [0075] To form the plug 28, for example, after depositing a TiN film and W film by sputtering and CVD on the silicon oxide film 24 including the insides of the contact holes 25, 26 and the through hole 27, a silicon oxide removing unnecessary W film and the TiN film of the upper layer 24 by chemical mechanical polishing. また、ビット線ＢＬおよび配線３０〜３３を形成するには、酸化シリコン膜２４の上部にスパッタリング法でＷ膜を堆積した後、フォトレジスト膜をマスクに用いたドライエッチングでＷ膜をパターニングする。 To form the bit line BL and the wiring 30 to 33 are formed by depositing a W film by sputtering on the silicon oxide film 24, patterning the W film by dry etching using a photoresist film as a mask. ビット線ＢＬは、スルーホール２７およびコンタクトホール２１を通じてメモリセル選択用ＭＩＳ Bit line BL, MIS memory cell selected through the through holes 27 and contact holes 21
ＦＥＴＱｔのソース、ドレインの一方（ｎ -型半導体領域１５）と電気的に接続される。 FETQt source, one drain - are electrically connected to the (n type semiconductor region 15). また、配線３０、３１ In addition, wirings 30 and 31
は、コンタクトホール２５、２５を通じてｎチャネル型ＭＩＳＦＥＴＱｎのソース、ドレイン（ｎ +型半導体領域１８）と電気的に接続され、配線３２、３３は、コンタクトホール２６、２６を通じてｐチャネル型ＭＩＳＦ Is, n-channel type MISFETQn source through a contact hole 25, the drain (n + -type semiconductor region 18) and is electrically connected to the wiring 32 and 33, p-channel type through the contact holes 26, 26 MISF
ＥＴＱｐのソース、ドレイン（ｐ +型半導体領域１９） ETQp source, drain (p + -type semiconductor region 19)
と電気的に接続される。 It is electrically connected to.
【００７６】次に、図２６および図２７に示すように、 [0076] Next, as shown in FIGS. 26 and 27,
ビット線ＢＬおよび配線３０〜３３の上部にＣＶＤ法で酸化シリコン膜３５を堆積し、続いてコンタクトホール２２の上部の酸化シリコン膜３５、２４をドライエッチングしてスルーホール３６を形成した後、スルーホール３６の内部に多結晶シリコン膜からなるプラグ３７を形成する。 Depositing a silicon oxide film 35 by the CVD method over the bit lines BL and the wiring 30 to 33, followed after forming a through hole 36 a silicon oxide film 35,24 of the upper part of the contact hole 22 by dry etching, through to form a plug 37 made of polycrystalline silicon film on the inside of the hole 36. プラグ３７を形成するには、スルーホール３６ In order to form the plug 37, the through-hole 36
の内部および酸化シリコン膜３５の上部にＰ（リン）をドープした多結晶シリコン膜をＣＶＤ法で堆積した後、 After inside and over the silicon oxide film 35 a polycrystalline silicon film doped with P (phosphorus) is deposited by CVD method,
酸化シリコン膜３５の上部の不要な多結晶シリコン膜をドライエッチング（または化学機械研磨）で除去する。 Unnecessary polysilicon film above the silicon oxide film 35 is removed by dry etching (or chemical mechanical polishing).
【００７７】次に、図２８に示すように、酸化シリコン膜３５の上部にＣＶＤ法で窒化シリコン膜３８を堆積し、続いて窒化シリコン膜３８の上部にＣＶＤ法で酸化シリコン膜３９を堆積した後、スルーホール３６の上部の酸化シリコン膜３９と窒化シリコン膜３８とをドライエッチングすることによって溝４０を形成する。 [0077] Next, as shown in FIG. 28, the silicon nitride film 38 by the CVD method on the silicon oxide film 35 is deposited, followed by a CVD method on the silicon nitride film 38 is deposited a silicon oxide film 39 after the silicon oxide film 39 and the silicon nitride film 38 upper part of the through hole 36 to form grooves 40 by dry etching.
【００７８】次に、図２９に示すように、溝４０の内壁に多結晶シリコン膜からなる下部電極４１を形成する。 [0078] Next, as shown in FIG. 29, a lower electrode 41 made of polycrystalline silicon film on the inner wall of the groove 40.
下部電極４１を形成するには、まず溝４０の内部および酸化シリコン膜３９の上部に、Ｐ（リン）をドープしたアモルファスシリコン膜（図示せず）をＣＶＤ法で堆積した後、酸化シリコン膜３９の上部の不要なアモルファスシリコン膜をドライエッチングで除去する。 To form the lower electrode 41, first the upper part of the interior and the silicon oxide film 39 of the groove 40, after depositing P (not shown) amorphous silicon film doped (phosphorus) by a CVD method, a silicon oxide film 39 of unwanted amorphous silicon film of the upper is removed by dry etching. 次に、溝４０の内部に残ったアモルファスシリコン膜の表面をフッ酸系の洗浄液でウェット洗浄した後、減圧雰囲気中でアモルファスシリコン膜の表面にモノシラン（Ｓｉ Then, after the surface of the remaining amorphous silicon film in the trench 40 and wet cleaning with cleaning liquid hydrofluoric acid, monosilane on the surface of the amorphous silicon film in a vacuum atmosphere (Si
Ｈ 4 ）を供給し、続いて基板１を熱処理してアモルファスシリコン膜を多結晶化すると共に、その表面にシリコン粒を成長させる。 H 4) supplies, followed with polycrystallizing the amorphous silicon film by heat-treating the substrate 1, to grow silicon grains on the surface thereof. これにより、表面が粗面化された多結晶シリコン膜からなる下部電極４１が形成される。 Thus, a lower electrode 41 made of polycrystalline silicon film whose surface is roughened is formed. 表面が粗面化された多結晶シリコン膜は、その表面積が大きいので、微細化された情報蓄積用容量素子の蓄積電荷量を増やすことができる。 Polycrystalline silicon film whose surface has been roughened, because the surface area is large, it is possible to increase the amount of charges stored in the miniaturized information storage capacitor.
【００７９】次に、図３０に示すように、溝４０の内部に形成された下部電極４１の上部にＴａ 2 Ｏ 5 （酸化タンタル）膜からなる容量絶縁膜４２を形成し、容量絶縁膜４２の上部にＴｉＮ膜からなる上部電極４３を形成することによって、下部電極４１、容量絶縁膜４２および上部電極４３からなる情報蓄積用容量素子Ｃを形成する。 [0079] Next, as shown in FIG. 30, to form a capacitor insulating film 42 made of Ta 2 O 5 (tantalum oxide) film on the lower electrode 41 formed in the trench 40, the capacitor insulating film 42 by the top to form the upper electrode 43 made of TiN film, to form the information storage capacitor C consisting of the lower electrode 41, capacitive insulating film 42 and the upper electrode 43.
情報蓄積用容量素子Ｃの容量絶縁膜４２は、Ｔａ 2 Ｏ 5膜の他、ＰＺＴ、ＰＬＴ、ＰＬＺＴ、ＰｂＴｉＯ 3 、Ｓｒ Capacitive insulating film 42 of the information storage capacitor C, in addition to the Ta 2 O 5 film, PZT, PLT, PLZT, PbTiO 3, Sr
ＴｉＯ 3 、ＢａＴｉＯ 3 、ＢＳＴ、ＳＢＴまたはＴａ 2 Ｏ 5 TiO 3, BaTiO 3, BST, SBT , or Ta 2 O 5
など、ペロブスカイト型または複合ペロブスカイト型の結晶構造を有する高誘電体または強誘電体を主成分とする膜によって構成してもよい。 Etc., it may be constituted by a membrane composed mainly of high dielectric or ferroelectric having a perovskite or a crystal structure of the complex perovskite. ここまでの工程により、 By the steps up to this point,
メモリセル選択用ＭＩＳＦＥＴＱｔとこれに直列に接続された情報蓄積用容量素子ＣとからなるＤＲＡＭのメモリセルが完成する。 DRAM memory cells of memory cell selecting MISFETQt therewith to the information storage capacitor C connected in series is completed.
【００８０】図示は省略するが、その後、情報蓄積用容量素子Ｃの上部に酸化シリコン膜からなる層間絶縁膜を挟んで２層程度のＡｌ配線を形成し、さらにＡｌ配線の上部に窒化シリコン膜と酸化シリコン膜との積層膜からなるパッシベーション膜を形成することにより、本実施形態のＤＲＡＭが完成する。 [0080] Although illustration is omitted, then across the interlayer insulating film made of the upper silicon oxide film of the information storage capacitor C to form an Al wiring of about 2 layers, further upper silicon nitride film of the Al wiring by forming a passivation film made of a laminated film of a silicon oxide film, DRAM of the present embodiment is completed. パッシベーション膜の一部を構成する窒化シリコン膜は、１μｍ以上の膜厚で堆積するため、スループットの高い成膜を行うことが要求される。 Silicon nitride film constituting a part of the passivation film, to deposit a film thickness of more than 1 [mu] m, it is required to perform a high throughput film deposition. また、メモリセル選択用ＭＩＳＦＥＴＱｔや情報蓄積用容量素子Ｃを形成した後の工程では、低い温度で成膜を行うことが要求される。 Further, in the process after the formation of the memory cell selected MISFETQt and information storage capacitor C, it is required to perform the film formation at low temperatures. 従って、パッシベーション膜の一部を構成する窒化シリコン膜は、前記図１０に示したＣＶＤ装置ではなく、周知のバッチ式プラズマＣ Thus, the silicon nitride film constituting a part of the passivation film is not a CVD apparatus shown in FIG. 10, a known batchwise plasma C
ＶＤ装置を使い、約４００℃の低温で成膜を行う。 Use VD apparatus, forming a film at a low temperature of about 400 ° C..
【００８１】（実施の形態２）本実施形態の半導体集積回路装置は、ＣＭＯＳ−ロジックＬＳＩである。 [0081] The semiconductor integrated circuit device of Embodiment 2 This embodiment is a CMOS- logic LSI. このＬ The L
ＳＩの製造方法を図３１〜図３９を用いて工程順に説明する。 The SI method for manufacturing will be described in the order of steps with reference to FIGS. 31 39.
【００８２】まず、図３１に示すように、前記実施の形態１と同様の方法で基板１に素子分離溝４、ｐ型ウエル８、ｎ型ウエル９を形成する。 [0082] First, as shown in FIG. 31, an element isolation trench 4, p-type well 8, n-type well 9 to the substrate 1 in the same manner as that of the first embodiment. 次に、フッ酸を用いたウェットエッチングで基板１の表面を洗浄した後、図３２ Next, after cleaning the surface of the substrate 1 by wet etching using hydrofluoric acid, 32
に示すように、基板１を約８００〜８５０℃で熱酸化することによって、ｐ型ウエル８、ｎ型ウエル９のそれぞれの表面に清浄なゲート絶縁膜１０を形成し、続いてゲート絶縁膜１０の上部にゲート電極１１ｄ、１１ｅを形成する。 As shown in, by thermal oxidation of the substrate 1 at about 800 to 850 ° C., to form the gate insulating film 10 clean the respective surfaces of the p-type well 8, n-type well 9, followed by the gate insulating film 10 forming a gate electrode 11d, the 11e to the top. ゲート電極１１ｄ、１１ｅは、ゲート絶縁膜１ Gate electrodes 11d, 11e, a gate insulating film 1
０の上部にＣＶＤ法で膜厚２００ｎｍ〜２５０ｎｍ程度の多結晶シリコン膜を堆積し、続いて多結晶シリコン膜の一部にｎ型不純物（リン）をイオン注入し、他の一部にｐ型不純物（ホウ素）をイオン注入した後、フォトレジスト膜をマスクにして多結晶シリコン膜をドライエッチングすることによって形成する。 The thickness 200nm~250nm about polycrystalline silicon film deposited by CVD on top of 0, followed by n-type impurity (phosphorus) are ion-implanted into a portion of the polycrystalline silicon film, p-type in a part of another after impurity (boron) is ion-implanted, it is formed by dry-etching the polysilicon film using a photoresist film as a mask. ゲート電極１１ｄ The gate electrode 11d
は、リンがドープされたｎ型多結晶シリコン膜からなり、ロジック回路の一部を構成するｎチャネル型ＭＩＳ Is phosphorus, an n-type polycrystalline silicon film doped, n-channel type MIS constituting a part of the logic circuit
ＦＥＴ（Ｑｎ）のゲート電極として使用される。 It is used as a gate electrode of the FET (Qn). ゲート電極１１ｅは、ホウ素がドープされたｐ型多結晶シリコン膜からなり、ロジック回路の一部を構成するｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極として使用される。 The gate electrode 11e is boron a p-type polycrystalline silicon film doped, is used as the gate electrode of the p-channel type MISFET constituting a part of the logic circuit (Qp).
【００８３】次に、図３３に示すように、ｐ型ウエル８ [0083] Next, as shown in FIG. 33, p-type well 8
にリンまたはヒ素（Ａｓ）をイオン注入して低不純物濃度のｎ -型半導体領域１５を形成し、ｎ型ウエル９にホウ素をイオン注入して低不純物濃度のｐ -型半導体領域１６を形成した後、基板１の主面上にＣＶＤ法で膜厚５ Phosphorus or arsenic (As) is ion-implanted n of low impurity concentration in the - -type semiconductor region 15, and boron is ion-implanted into the n-type well 9 of a low impurity concentration p - to form a type semiconductor region 16 after the film thickness by the CVD method on the main surface of the substrate 1 5
０ｎｍ程度の窒化シリコン膜２９を堆積する。 Depositing a silicon nitride film 29 of about 0 nm. 本実施形態では、この窒化シリコン膜２９を次のような装置を使って堆積する。 In the present embodiment, depositing the silicon nitride film 29 by using the following apparatus.
【００８４】図３４は、窒化シリコン膜２９の堆積に用いるＣＶＤ装置２００の主要部を示す概略図である。 [0084] Figure 34 is a schematic diagram showing a main part of the CVD apparatus 200 used for depositing the silicon nitride film 29. Ｃ C
ＶＤ装置２００は、成膜処理部であるチャンバ２０１の外部に、マイクロ波などを利用してプラズマを発生するリモートプラズマ部（プラズマ処理部）２０２が設けられている。 VD apparatus 200 outside the chamber 201 is a film deposition unit, the remote plasma unit for generating a plasma by using a micro-wave (plasma treatment) 202 is provided. ソースガスは、このリモートプラズマ部２０ Source gas, this remote plasma unit 20
２内でラジカルに分解された後、チャンバ２０１に導入される。 After being decomposed into radicals in the 2, it is introduced into the chamber 201. チャンバ２０１は、前記実施の形態１のＣＶＤ Chamber 201, CVD of the embodiment 1
装置１００と同様、ステージ２０３上のウエハ１のみを加熱するコールドウォール構造となっている。 Similar to device 100, and has a cold wall structure to heat only the wafer 1 on the stage 203.
【００８５】このように、上記ＣＶＤ装置２００は、ソースガスをプラズマ分解するリモートプラズマ部２０２ [0085] Thus, the CVD apparatus 200 includes a plasma decomposes the remote plasma unit 202 to source gas
とチャンバ２０１とが互いに分離された構造になっているので、ステージ２０３上のウエハ１にはプラズマの影響がほとんど及ばない。 And since the chamber 201 is in each other separated structure, almost beyond the influence of the plasma on the wafer 1 on the stage 203. すなわち、ウエハ１へのダメージを懸念することなく、ＲＦパワーを高電力（例えば周波数４００ｋＨｚ、出力５ｋＷ以上）に設定してソースガスの分解を促進させることができるので、ソースガス中のＳｉ−Ｈ結合およびＮ−Ｈ結合をほぼ完全に解離させることができる。 In other words, without worrying about the damage to the wafer 1, the RF power high power (eg frequency 400kHz, more than one output 5 kW) so set to be able to promote the decomposition of the source gas, Si-H source gas bonds and N-H bonds to be able to almost completely dissociated. 従って、ウエハ１の温度を高温に設定する必要もないので、デバイスの熱負荷を低減することができる。 Accordingly, since the temperature of the wafer 1 is not necessary to set a high temperature, it is possible to reduce the thermal load on the device. さらに、既存のプラズマＣＶＤ装置のように、ウエハ１にバイアスが印加されることもないので、 Furthermore, as in the conventional plasma CVD apparatus, since there is no a bias is applied to the wafer 1,
ステップカバレージの高い成膜が可能となる。 Step coverage high film formation becomes possible.
【００８６】成膜時のステージ２０３の実用的な下限温度は０℃前後であるが、ステージ２０３の温度が低すぎると成膜のスループットが低下したり、リモートプラズマ部２０２内で生成したソースガスの中間体がウエハ１ [0086] Although the practical lower limit temperature of the stage 203 at the time of film formation is around 0 ° C., or the temperature is low too the film formation throughput decreases in stage 203, a source gas produced in the remote plasma unit 202 interior wafer 1 intermediate of
の表面に到達する途中で冷却されて不純物を生成したりする虞れがあるので、好ましくは４００℃以上とすべきである。 Since the cooling on the way to reach the surface of there is a possibility or generate impurities should be preferably between 400 ° C. or higher. ステージ２０３の上限温度は、ウエハ１の主面に形成されるデバイスの特性上、許容される上限の温度であり、例えば本実施形態のＣＭＯＳロジックＬＳＩの場合は、７００℃〜７５０℃である。 The upper limit temperature of the stage 203, the characteristics of the device formed on the main surface of the wafer 1, the temperature of the upper limit permitted, for example, in the case of CMOS logic LSI of the present embodiment is 700 ° C. to 750 ° C..
【００８７】チャンバ２０１の内壁は、例えば１００℃ [0087] the inner wall of the chamber 201, for example 100 ° C.
以下に保持する。 To hold below. 内壁の温度を低温化することにより、 By low temperature the temperature of the inner wall,
チャンバ２０１に導入されたラジカルが内壁に付着し難くなるので、成膜速度が大きくなる。 Since radicals are introduced into the chamber 201 is unlikely to adhere to the inner wall, the film forming speed increases. これにより、ステージ２０３の温度を低くしても短時間で成膜を行うことができ、デバイスの熱負荷がさらに低減される。 Thus, it is possible to form a film in a shorter time by lowering the temperature of the stage 203, the heat load of the device is further reduced.
【００８８】ソースガスの圧力は、０．０１３ｋＰａ [0088] The pressure of the source gas, 0.013kPa
（０．１Ｔｏｒｒ）以上、１．３ｋＰａ（１０Ｔｏｒ (0.1Torr) or more, 1.3kPa (10Tor
ｒ）以下の範囲とし、通常は、０．２ｋＰａ（１．５Ｔ r) the following range, usually, 0.2kPa (1.5T
ｏｒｒ）前後とするのが好ましい。 orr) is preferable to the front and back.
【００８９】窒化シリコン膜１４の形成に使用するソースガスは、減圧ＣＶＤ（ＬＰ−ＣＶＤ）装置を用いた窒化シリコン膜の形成に使用されている既知のソースガス、例えばＳｉＨ 4やＳｉ 2 Ｈ 6など、一般にＳｉＨ y Ｘ [0089] The source gas used for forming the silicon nitride film 14, low pressure CVD (LP-CVD) known source gases used in forming the silicon nitride film using the apparatus, for example, SiH 4 and Si 2 H 6 such as, generally SiH y X
は、０、１、２、３または４）で示されるシリコン化合物と、ＮＨ 3 、Ｎ 2 Ｈ 4またはＮ 2とを組み合わせたものなどを使用することができる。 It may be used such as a combination of a silicon compound represented by 0, 1, 2, 3 or 4), and NH 3, N 2 H 4 or N 2. これらのシリコン化合物のうち、分子中に水素を含まないソースガス、例えばＳｉ Among these silicon compounds, a source gas containing no hydrogen in the molecule, such as Si
Ｆ 4 、ＳｉＣｌ 4 、Ｓｉ 2 Ｃｌ 6 、ＳｉＢｒ 4 、ＳｉＩ 4のようなシリコン化合物とＮ 2とを組み合わせたものを使用した場合は、窒化シリコン膜中の水素濃度をより一層低減することができる。 F 4, SiCl 4, Si 2 Cl 6, SiBr 4, when using a combination of a silicon compound and N 2 as SiI 4, it is possible to further reduce the hydrogen concentration in the silicon nitride film .
【００９０】上記したＣＶＤ装置２００を使用して窒化シリコン膜１２を堆積することにより、成膜直後の膜中に含まれるの水素濃度を２×１０ 21 atoms/cm 3以下、好ましくは１×１０ 21 atoms/cm 3以下、より好ましくは０．５×１０ 21 atoms/cm 3以下とすることができ、デバイスのＮＢＴＩ寿命を確実に向上させることができる。 [0090] By depositing the silicon nitride film 12 by using the CVD device 200 described above, the concentration of hydrogen contained in the film immediately after the film formation 2 × 10 21 atoms / cm 3 or less, preferably 1 × 10 21 atoms / cm 3 or less, more preferably be a 0.5 × 10 21 atoms / cm 3 or less, it is possible to reliably improve the NBTI lifetime of the device.
【００９１】次に、図３５に示すように、上記窒化シリコン膜２９を異方的にドライエッチングすることによって、ゲート電極１１ｄ、１１ｅのそれぞれの側壁にサイドウォールスペーサ２９ｓを形成する。 [0091] Next, as shown in FIG. 35, by dry etching anisotropically the silicon nitride film 29, the gate electrode 11d, to form side wall spacers 29s on each of the side walls of 11e. 次に、図３６に示すように、ｐ型ウエル８にリンまたはヒ素（Ａｓ）をイオン注入して高不純物濃度のｎ +型半導体領域（ソース、ドレイン）１８を形成し、ｎ型ウエル９にホウ素をイオン注入して高不純物濃度のｐ +型半導体領域（ソース、ドレイン）１９を形成する。 Next, as shown in FIG. 36, p-type well 8 phosphorus or arsenic (As) is ion-implanted with a high impurity concentration n + -type semiconductor region (source, drain) 18 is formed, the n-type well 9 p + -type semiconductor region (source, drain) of high impurity concentration boron ions are implanted 19 to the formation. 続いて、フッ酸を用いたウェットエッチングでｎ +型半導体領域（ソース、ドレイン）１８およびｐ +型半導体領域（ソース、ドレイン）１９のそれぞれの表面のゲート絶縁膜１０を除去した後、基板１上にスパッタリング法でＣｏ膜を堆積し、 Subsequently, after removing the gate insulating film 10 of the wet etching in the n + -type semiconductor region (source, drain) 18 and the p + -type semiconductor region (source, drain) 19 each surface of using hydrofluoric acid, the substrate 1 the Co film is deposited by sputtering on top,
熱処理によるシリサイド反応でゲート電極１１ｄ、１１ The gate electrode 11d silicide reaction by heat treatment, 11
ｅ、ｎ +型半導体領域（ソース、ドレイン）１８およびｐ +型半導体領域（ソース、ドレイン）１９のそれぞれの表面にＣｏシリサイド層４５を形成した後、未反応のＣｏ膜をウェットエッチングで除去する。 e, after forming the Co silicide layer 45 on the n + -type semiconductor region (source, drain) 18 and the p + -type semiconductor region (source, drain) 19 each surface of the to remove the unreacted Co film by wet etching . ここまでの工程により、ロジックＬＳＩを構成するｎチャネル型ＭＩ By the steps up to here, n-channel type constituting the logic LSI MI
ＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが形成される。 SFETQn and p-channel type MISFETQp is formed.
【００９２】次に、図３７に示すように、基板１の主面上にＣＶＤ法で膜厚５０ｎｍ程度の窒化シリコン膜４６ [0092] Next, as shown in FIG. 37, a silicon nitride film having a thickness of about 50nm by CVD on the principal surface of the substrate 1 46
を堆積する。 Depositing a. この窒化シリコン膜４６は、窒化シリコン膜２９の堆積に用いた前記ＣＶＤ装置２００を使用して堆積する。 The silicon nitride film 46 is deposited using the CVD apparatus 200 used in the deposition of the silicon nitride film 29. 成膜条件は、前述した窒化シリコン膜４６の成膜条件と同じでよい。 Film forming conditions may be the same as the film formation conditions of the silicon nitride film 46 described above. また、前記実施の形態１のＣＶ Further, the first embodiment CV
Ｄ装置１００を使って窒化シリコン膜２９や窒化シリコン膜４６を堆積してもよい。 Using D device 100 may be a silicon nitride film 29 and silicon nitride film 46.
【００９３】次に、図３８に示すように、例えば酸素とテトラエトキシシランとをソースガスに使ったプラズマＣＶＤ法で窒化シリコン膜４６の上部に酸化シリコン膜４７を堆積した後、フォトレジスト膜（図示せず）をマスクにして酸化シリコン膜４７および窒化シリコン膜４ [0093] Next, as shown in FIG. 38, for example, oxygen and after depositing a silicon oxide film 47 over the silicon nitride film 46 by plasma CVD using tetraethoxysilane as a source gas, a photoresist film ( by the not shown) as a mask the silicon oxide film 47 and the silicon nitride film 4
６を順次ドライエッチングすることにより、ｎ +型半導体領域（ソース、ドレイン）１８およびｐ +型半導体領域（ソース、ドレイン）１９の上部にコンタクトホール４８〜５１を形成する。 Are dry etched successively 6, n + -type semiconductor region (source, drain) 18 and the p + -type semiconductor region (source, drain) to the top of the 19 to form contact holes 48 to 51.
【００９４】上記酸化シリコン膜４７のドライエッチングは、窒化シリコン膜４６をエッチングのストッパに用い、酸化シリコン膜４７のエッチング速度が窒化シリコン膜４６のエッチング速度よりも大きくなる条件で行う。 [0094] Dry etching of the silicon oxide film 47, a silicon nitride film 46 for etching stopper, under the condition where the etching rate of the silicon oxide film 47 is greater than the etching rate of the silicon nitride film 46. また、窒化シリコン膜４６のエッチングは、そのエッチング速度が素子分離溝４に埋め込まれた酸化シリコン膜７のエッチング速度よりも大きくなる条件で行う。 The etching of the silicon nitride film 46 is performed under the condition that the etching rate is greater than the etching rate of the silicon oxide film 7 embedded in the isolation trench 4.
【００９５】次に、図３９に示すように、酸化シリコン膜４７の上部に堆積したメタル膜をパターニングして第１層目の配線５２〜５５を形成する。 [0095] Next, as shown in FIG. 39, a first layer wiring 52 to 55 by patterning a metal film deposited on the silicon oxide film 47.
【００９６】（実施の形態３）本実施形態の半導体集積回路装置は、フラッシュメモリである。 [0096] (Embodiment 3) A semiconductor integrated circuit device of the present embodiment is a flash memory. 以下、このこのフラッシュメモリの製造方法の一例を、図４０〜図５２ Hereinafter, an example of the method of manufacturing the flash memory, FIGS. 40 52
を用いて工程順に説明する。 It is described in the order of steps with reference to.
【００９７】まず、図４０に示すように、前記実施の形態１と同様の方法で基板１の主面に素子分離溝４、ｐ型ウエル８、ゲート絶縁膜１０を形成した後、図４１および図４２に示すように、基板１上にＣＶＤ法で膜厚７０ [0097] First, as shown in FIG. 40, the elements on the main surface of the substrate 1 in the same manner as in the first embodiment the separation grooves 4, p-type well 8, after forming a gate insulating film 10, 41 and as shown in FIG. 42, the thickness 70 on the substrate 1 by the CVD method
ｎｍ〜１００ｎｍ程度の多結晶シリコン膜７１を堆積する。 Depositing a polycrystalline silicon film 71 of about nm to 100 nm. 多結晶シリコン膜７１には、その堆積工程中にｎ型不純物、例えばリン（Ｐ）をドープする。 The polycrystalline silicon film 71 is doped n-type impurity such as phosphorus (P) during the deposition process. あるいは、ノンドープの多結晶シリコン膜を堆積した後にイオン注入法でｎ型不純物をドープしてもよい。 Alternatively, the n-type impurity may be doped by ion implantation after depositing a non-doped polycrystalline silicon film. 多結晶シリコン膜７１は、メモリセルを構成するＭＩＳＦＥＴのフローティングゲート電極として使用される。 Polycrystalline silicon film 71 is used as a floating gate electrode of the MISFET constituting a memory cell.
【００９８】次に、図４３および図４４に示すように、 [0098] Next, as shown in FIGS. 43 and 44,
フォトレジスト膜（図示せず）をマスクにして多結晶シリコン膜７１をドライエッチングすることにより、アクティブ領域の上部に、その延在方向に沿って延在する長い帯状の平面パターンを有する多結晶シリコン膜７１を形成する。 Photoresist film by a by a (not shown) as a mask polycrystalline silicon film 71 is dry etched, the top of the active region, polycrystalline silicon having a long strip-shaped plane pattern extending along the extending direction to form a film 71.
【００９９】次に、図４５および図４６に示すように、 [0099] Next, as shown in FIGS. 45 and 46,
多結晶シリコン膜７１が形成された基板１上に酸化シリコン膜、窒化シリコン膜および酸化シリコン膜からなるＯＮＯ膜７２を形成する。 Polycrystalline silicon film 71 a silicon oxide film on the substrate 1 is formed, to form the ONO film 72 made of silicon nitride film and a silicon oxide film. ＯＮＯ膜７２は、メモリセルを構成するＭＩＳＦＥＴの第２ゲート絶縁膜として使用され、例えば基板１上にＣＶＤ法で膜厚５ｎｍの酸化シリコン膜、膜厚７ｎｍの窒化シリコン膜および膜厚４ｎ ONO film 72 is used as the second gate insulating film of a MISFET composing the memory cell, for example, a silicon oxide film having a film thickness of 5nm on the substrate 1 by the CVD method, a silicon nitride film having a thickness of 7nm and thickness 4n
ｍの酸化シリコン膜を順次堆積することによって形成する。 Formed by sequentially depositing a silicon oxide film of m.
【０１００】次に、図４７および図４８に示すように、 Next, as shown in FIGS. 47 and 48,
ＯＮＯ膜６７の上部にＰ（リン）をドープしたｎ型多結晶シリコン膜７３、ＷＮ X膜７４、Ｗ膜７５および窒化シリコン膜７６を順次堆積する。 Sequentially depositing an ONO n-type polycrystalline silicon film 73 doped with P (phosphorus) on top of the membrane 67, WN X film 74, W film 75 and the silicon nitride film 76. 多結晶シリコン膜７ Polycrystalline silicon film 7
３、ＷＮ X膜７４およびＷ膜７５は、メモリセルを構成するＭＩＳＦＥＴのコントロールゲート電極（ワード線ＷＬ）として使用される。 3, WN X film 74 and W film 75 is used as a control gate electrode of the MISFET constituting a memory cell (word line WL). また、窒化シリコン膜７６ Further, the silicon nitride film 76
は、コントロールゲート電極の上部を保護する絶縁膜として使用される。 It is used as an insulating film for protecting the top of the control gate electrode. 多結晶シリコン膜７３は、Ｇｅ（ゲルマニウム）を最大で５０％前後含んだシリコン膜で構成することもできる。 Polycrystalline silicon film 73 may be composed of a silicon film containing around 50% of Ge (germanium) at maximum.
【０１０１】窒化シリコン膜７６は、前記実施の形態１ [0102] Silicon nitride film 76 is the first embodiment
のＣＶＤ装置１００または前記実施の形態２のＣＶＤ装置２００を使用して堆積する。 It deposited using a CVD apparatus 100 or the CVD apparatus 200 of the second embodiment. これにより、成膜直後の膜中に含まれるの水素の濃度を２×１０ 21 atoms/cm 3以下、好ましくは１×１０ 21 atoms/cm 3以下、より好ましくは０．５×１０ 21 atoms/cm 3以下とすることができ。 Thus, the concentration of hydrogen contained in the film immediately after the film formation 2 × 10 21 atoms / cm 3 or less, preferably 1 × 10 21 atoms / cm 3 or less, more preferably 0.5 × 10 21 atoms / It can be a cm 3 or less.
【０１０２】次に、図４９に示すように、フォトレジスト膜（図示せず）をマスクにして窒化シリコン膜７６、 [0102] Next, as shown in FIG. 49, a photoresist film of silicon nitride by a (not shown) as a mask film 76,
Ｗ膜７５、ＷＮ X膜７４、多結晶シリコン膜７３、ＯＮ W film 75, WN X film 74, polycrystalline silicon film 73, ON
Ｏ膜７２および多結晶シリコン膜７１を順次ドライエッチングすることにより、多結晶シリコン７１からなるフローティングゲート電極７１ｆと、Ｗ膜７５、ＷＮ X膜７４および多結晶シリコン膜７３からなるポリメタル構造のコントロールゲート電極７７ｃ（ワード線ＷＬ）を形成する。 Are dry etched successively O film 72 and the polycrystalline silicon film 71, a floating gate electrode 71f of polycrystalline silicon 71, W film 75, WN X film 74 and control gate of polycrystalline made of a silicon film 73 polymetal structure forming an electrode 77c (word line WL).
【０１０３】次に、図５０に示すように、ＭＩＳＦＥＴ [0103] Next, as shown in FIG. 50, MISFET
のソースおよびドレインを構成するｎ型半導体領域７０ n-type semiconductor region 70 constituting the source and drain
を形成する。 To form. ｎ型半導体領域７０は、ｐ型ウエル３にｎ n-type semiconductor region 70, n to p-type well 3
型不純物（例えばヒ素（Ａｓ））をイオン注入した後、 After the impurity (for example, arsenic (As)) is ion-implanted,
基板１を約９００℃で熱処理し、上記ｎ型不純物をｐ型ウエル３内に拡散させることによって形成する。 Heat treating the substrate 1 at about 900 ° C., it is formed by diffusing the n-type impurity into the p-type well 3.
【０１０４】次に、基板１の表面を洗浄した後、図５１ Next, after cleaning the surface of the substrate 1, FIG. 51
に示すように、基板１上に窒化シリコン膜７９を堆積する。 As shown in, depositing a silicon nitride film 79 on the substrate 1. 窒化シリコン膜７９は、前記実施の形態１のＣＶＤ Silicon nitride film 79, the CVD of the first embodiment
装置１００または前記実施の形態２のＣＶＤ装置２００ CVD apparatus 100 or the second embodiment 200
を使用して堆積する。 Using the deposited by. これにより、成膜直後の膜中に含まれるの水素の濃度を２×１０ 21 atoms/cm 3以下、好ましくは１×１０ 21 atoms/cm 3以下、より好ましくは０． Thus, the concentration of hydrogen contained in the film immediately after the film formation 2 × 10 21 atoms / cm 3 or less, preferably 1 × 10 21 atoms / cm 3 or less, more preferably 0.
５×１０ 21 atoms/cm 3以下とすることができる。 5 × can be 10 21 atoms / cm 3 or less.
【０１０５】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 [0105] Although the invention made by the inventors has been concretely described based on the embodiments, the present invention is not limited to the above embodiments, various modifications possible without departing from the scope of the invention it is needless to say.
【０１０６】一般に、ＤＲＡＭやフラッシュメモリなどのメモリＬＳＩは、一つのチップ内にメモリマットと周辺回路とを含んでいる。 [0106] In general, the memory LSI such as DRAM and flash memory, and a memory mat and a peripheral circuit in a single chip. このうち、メモリマットは、記憶容量の大規模化を実現するために、メモリセルを構成するＭＩＳＦＥＴ同士が極めて密に配置されるが、周辺回路はメモリマットに比べてＭＩＳＦＥＴ同士が疎に配置される。 Among them, the memory mats, in order to realize the scale of the memory capacity, but MISFET that constitute the memory cell are very densely arranged, the peripheral circuit is disposed sparsely MISFET each other than in the memory mat that. そのため、ウエハ上にＭＩＳＦＥＴのゲート電極を形成した場合、ウエハ上に区画された複数のチップ領域のそれぞれには、ゲート電極のパターン密度が疎な領域（周辺回路）と密な領域（メモリマット）とが生じる結果、ゲート電極を覆う窒化シリコン膜の膜厚が周辺回路とメモリマットで異なる現象が発生する。 Therefore, when forming the gate electrode of the MISFET on the wafer, in each of a plurality of chip regions which are partitioned on the wafer, the pattern density is sparse region of the gate electrode (peripheral circuit) and dense regions (memory mat) Doo is resulting, the thickness of the silicon nitride film covering the gate electrode is different phenomenon occurs in the peripheral circuit and the memory mats.
【０１０７】上記のような問題（膜厚の不均一）が生じると、窒化シリコン膜をドライエッチングすることによって、メモリマットのゲート電極の側壁および周辺回路のゲート電極の側壁にサイドウォールスペーサを形成したり、ゲート電極や素子分離領域に対して自己整合でコンタクトホールを形成したりする際、周辺回路に堆積された厚い窒化シリコン膜を完全にエッチングした場合、 [0107] When the above-described problems (non-uniformity of thickness) occurs, by dry etching the silicon nitride film, forming a sidewall spacer on the sidewalls of the gate electrode sidewall and the peripheral circuit of the gate electrode of the memory mat If or when or to form contact holes in self-alignment with the gate electrode and the device isolation region, which was completely etched thick silicon nitride film deposited in a peripheral circuit,
メモリマットに堆積された薄い窒化シリコン膜だけでなく、その下地（ゲート酸化膜や基板）の表面までもが削られてしまうため、メモリセルを構成するＭＩＳＦＥＴ Not only the thin silicon nitride film deposited in the memory mat, since the to the surface of the base (gate oxide film and the substrate) also will be cut, MISFET composing the memory cell
の特性が劣化してしまう。 Characteristics of the deteriorates.
【０１０８】前記実施の形態１のＣＶＤ装置１００または実施の形態２のＣＶＤ装置２００は、あらかじめチャンバの外部でソースガスをほぼ完全に分解してからウエハの表面に供給するので、ゲート電極のパターン密度が疎な領域と密な領域とが存在する場合でも、ゲート電極パターンの疎密に依存しない均一な膜厚の窒化シリコン膜を形成することができる。 [0108] CVD apparatus 200 of the CVD apparatus 100 or the second embodiment of the first embodiment, since the supply from almost completely decompose the source gas at the outside of the pre-chamber to the surface of the wafer, the gate electrode pattern it can be density even when the sparse area and a dense regions are present, to form a silicon nitride film having a uniform thickness which does not depend on the density of the gate electrode pattern.
【０１１０】本願発明の一態様によれば、トランジスタに熱負荷を与えることなく、水素含有量の少ない窒化シリコン膜を形成することができるので、デバイスのＮＢ According to one aspect of the [0110] present invention, without giving thermal load to the transistor, it is possible to form a small silicon nitride film hydrogen content, the device NB
ＴＩ寿命を向上させることができる。 Thereby improving the TI life.
【０１１１】本願発明の他の態様によれば、トランジスタにプラズマダメージを与えることなく、水素含有量の少ない窒化シリコン膜を形成することができるので、デバイスのＮＢＴＩ寿命を向上させることができる。 According to another aspect of the [0111] present invention, without giving plasma damage to the transistor, it is possible to form a small silicon nitride film hydrogen content, can be improved NBTI lifetime of the device.
【図１】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 1 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 2 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図３】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 3 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図４】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 4 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図５】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部平面図である。 5 is a fragmentary plan view of a semiconductor substrate showing the method for manufacturing the DRAM- logic hybrid LSI which is one embodiment of the present invention.
【図６】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 6 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図７】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 7 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図８】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 8 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図９】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 9 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図１０】本発明の一実施形態で使用するＣＶＤ装置の主要部を示す概略図である。 It is a schematic diagram showing a main part of a CVD apparatus used in an embodiment of the present invention; FIG.
【図１１】市販の減圧ＣＶＤ装置を使って堆積した窒化シリコン膜中における水素の脱離挙動を、昇温脱離法 [11] The desorption behavior of hydrogen in a commercial vacuum silicon nitride film deposited using the CVD apparatus, Atsushi Nobori spectroscopy
(ＴＤＳ)を使って評価した結果を示すグラフである。 Is a graph showing the results of evaluation using (TDS).
【図１２】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 12 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図１３】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部平面図である。 13 is a fragmentary plan view of a semiconductor substrate showing the method for manufacturing the DRAM- logic hybrid LSI which is one embodiment of the present invention.
【図１４】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 14 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図１５】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 15 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図１６】ゲート電極の上部と側壁とを覆う窒化シリコン膜中のＳｉ−Ｈ結合濃度とＮＢＴＩ寿命との関係を評価した結果を示すグラフである。 16 is a graph showing the results of evaluation of the relation between the Si-H bond density and NBTI lifetime in the upper silicon nitride cover the side wall film of the gate electrode.
【図１７】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 17 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図１８】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 18 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図１９】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 19 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２０】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部平面図である。 20 is a fragmentary plan view of a semiconductor substrate showing the method for manufacturing the DRAM- logic hybrid LSI which is one embodiment of the present invention.
【図２１】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 21 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２２】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 22 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２３】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部平面図である。 23 is a fragmentary plan view of a semiconductor substrate showing the method for manufacturing the DRAM- logic hybrid LSI which is one embodiment of the present invention.
【図２４】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 24 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２５】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部平面図である。 FIG. 25 is a fragmentary plan view of a semiconductor substrate showing the method for manufacturing the DRAM- logic hybrid LSI which is one embodiment of the present invention.
【図２６】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 26 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２７】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部平面図である。 27 is a fragmentary plan view of a semiconductor substrate showing the method for manufacturing the DRAM- logic hybrid LSI which is one embodiment of the present invention.
【図２８】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 28 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図２９】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 29 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図３０】本発明の一実施形態であるＤＲＡＭ−ロジック混載ＬＳＩの製造方法を示す半導体基板の要部断面図である。 Figure 30 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing certain DRAM- logic hybrid LSI in one embodiment of the present invention.
【図３１】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 31 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３２】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 Figure 32 is a fragmentary cross-sectional view of the semiconductor substrate showing the method for manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３３】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 33 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３４】本発明の他の実施形態で使用するＣＶＤ装置の主要部を示す概略図である。 FIG. 34 is a schematic diagram showing a main part of a CVD apparatus used in another embodiment of the present invention.
【図３５】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 Figure 35 is a fragmentary cross-sectional view of the semiconductor substrate showing the method for manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３６】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 36 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３７】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 Figure 37 is a fragmentary cross-sectional view of the semiconductor substrate showing the method for manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３８】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 38 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図３９】本発明の他の実施形態であるＣＭＯＳ−ロジックＬＳＩの製造方法を示す半導体基板の要部断面図である。 39 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a certain CMOS- logic LSI another embodiment of the present invention.
【図４０】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 40 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４１】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 41 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a flash memory which is another embodiment of the present invention.
【図４２】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 42 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４３】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 43 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４４】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 44 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４５】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 45 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４６】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 46 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a flash memory which is another embodiment of the present invention.
【図４７】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 47 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４８】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 48 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図４９】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 49 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a flash memory which is another embodiment of the present invention.
【図５０】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 Figure 50 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing a flash memory which is another embodiment of the present invention.
【図５１】本発明の他の実施形態であるフラッシュメモリの製造方法を示す半導体基板の要部断面図である。 51 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a flash memory which is another embodiment of the present invention.
１ 半導体基板（ウエハ） ２ 酸化シリコン膜（パッド酸化膜） ３ 窒化シリコン膜 ４ 素子分離溝 ５ 酸化シリコン膜 ７ 酸化シリコン膜 ８ ｐ型ウエル ９ ｎ型ウエル １０ ゲート絶縁膜 １１ 多結晶シリコン膜 １１ａ〜１１ｅ ゲート電極 １２ ＷＮ X膜 １３ Ｗ膜 １４ 窒化シリコン膜 １５ ｎ -型半導体領域 １６ ｐ -型半導体領域 １７ 窒化シリコン膜 １７ｓ サイドウォールスペーサ（側壁絶縁膜） １８ ｎ +型半導体領域（ソース、ドレイン） １９ ｐ +型半導体領域（ソース、ドレイン） ２０ 層間絶縁膜 ２１、２２ コンタクトホール ２３ プラグ ２４ 酸化シリコン膜 ２５、２６ コンタクトホール ２７ スルーホール ２８ プラグ ２９ 窒化シリコン膜 ３０〜３３ 配線 ３５ 酸化シリコン膜 ３６ スルーホール ３７ プラグ ３８ 窒化シリコ 1 a semiconductor substrate (wafer) 2 silicon oxide film (pad oxide film) 3 silicon nitride film 4 device isolation trenches 5 a silicon oxide film 7 of silicon oxide film 8 p-type well 9 n-type well 10 gate insulating film 11 a polycrystalline silicon film 11a~ 11e gate electrode 12 WN X film 13 W film 14 a silicon nitride film 15 n - -type semiconductor region 16 p - -type semiconductor region 17 the silicon nitride film 17s sidewall spacer (sidewall insulation film) 18 n + -type semiconductor region (source, drain) 19 p + -type semiconductor region (source, drain) 20 interlayer insulating film 21 contact hole 23 plug 24 the silicon oxide films 25 and 26 contact hole 27 silicon through hole 28 plug 29 nitride film 30 to 33 wires 35 a silicon oxide film 36 through Hall 37 plug 38 nitride silicon 膜 ３９ 酸化シリコン膜 ４０ 溝 ４１ 下部電極 ４２ 容量絶縁膜 ４３ 上部電極 ４５ Ｃｏシリサイド層 ４６ 窒化シリコン膜 ４７ 酸化シリコン膜 ４８〜５１ コンタクトホール ５２〜５５ 配線 ６０、６１ フォトレジスト膜 ７１ 多結晶シリコン膜 ７１ｆ フローティングゲート電極 ７２ ＯＮＯ膜 ７３ 多結晶シリコン膜 ７４ ＷＮ X膜 ７５ Ｗ膜 ７６ 窒化シリコン膜 ７７ｃ コントロールゲート電極 ７８ ｎ型半導体領域（ソース、ドレイン） ７９ 窒化シリコン膜 １００ ＣＶＤ装置 １０１ チャンバ １０２ ステージ １０３ ホットウォール炉 １０４ ヒータ １０５、１０６ 配管 ２００ ＣＶＤ装置 ２０１ チャンバ ２０２ リモートプラズマ部 ２０３ ステージ ＢＬ ビット線 Ｃ 情報蓄積用容量素子 Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ Film 39 a silicon oxide film 40 groove 41 lower electrode 42 capacitive insulating film 43 upper electrode 45 Co silicide layer 46 a silicon nitride film 47 a silicon oxide film 48 to 51 contact holes 52 to 55 wires 60 and 61 photoresist film 71 a polycrystalline silicon film 71f the floating gate electrode 72 ONO film 73 a polycrystalline silicon film 74 WN X film 75 W film 76 a silicon film 77c control gate electrode 78 n-type nitride semiconductor region (source, drain) 79 silicon nitride film 100 CVD apparatus 101 chamber 102 stage 103 hot wall furnace 104 heater 105, 106 pipe 200 CVD apparatus 201 chamber 202 remote plasma unit 203 stage BL bit lines C information storage capacitor Qn n-channel type MISFET Qp チャネル型ＭＩＳＦＥＴ Ｑｔ メモリセル選択用ＭＩＳＦＥＴ ＷＬ ワード線 Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ ＷＬ ワード線 Channel type MISFET Qt memory cell selecting MISFET WL the word line Qn n-channel type MISFET Qp p-channel type MISFET WL the word line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４６１ Ｈ０１Ｌ 27/08 ３２１Ｋ 27/108 29/78 ３７１ 27/115 27/10 ４３４ 29/788 27/08 ３２１Ｄ 29/792 (72)発明者 石井 雪乃 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 神保 智子 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F048 AB01 AB03 AC03 BB06 BB07 BB08 BE03 BF06 BG13 DA27 5F083 AD31 AD48 AD49 AD62 EP02 EP23 EP55 ER22 JA04 JA06 JA14 JA15 JA17 JA32 JA36 JA39 JA40 MA03 MA06 MA17 MA19 MA20 NA01 PR06 PR21 PR40 PR43 PR44 PR45 PR53 PR54 PR55 ZA05 ZA06 ZA12 5F101 BA07 BA29 BA33 BA36 BB05 BD35 BD36 BH02 BH05 5F140 AA06 AB03 AC32 AC ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) H01L 27/10 461 H01L 27/08 321K 27/108 29/78 371 27/115 27/10 434 29/788 27/08 321D 29/792 (72) inventor Yukino Ishii Ome, Tokyo Shinmachi 3 stock company Hitachi device development in the center of the address 6-chome 16 (72) inventor Tomoko Jinbo of Ome, Tokyo Shinmachi address 6-chome 16 3 stock company Hitachi, device development center, the F-term (reference) 5F048 AB01 AB03 AC03 BB06 BB07 BB08 BE03 BF06 BG13 DA27 5F083 AD31 AD48 AD49 AD62 EP02 EP23 EP55 ER22 JA04 JA06 JA14 JA15 JA17 JA32 JA36 JA39 JA40 MA03 MA06 MA17 MA19 MA20 NA01 PR06 PR21 PR40 PR43 PR44 PR45 PR53 PR54 PR55 ZA05 ZA06 ZA12 5F101 BA07 BA29 BA33 BA36 BB05 BD35 BD36 BH02 BH05 5F140 AA06 AB03 AC32 AC 33 BA01 BD01 BD02 BD05 BD07 BD09 BD10 BE07 BE10 BE15 BF04 BF20 BF21 BF27 BG14 BG22 BG28 BG30 BG32 BG52 BG53 BH15 BJ01 BJ04 BJ11 BJ17 BJ20 BJ27 BK02 BK13 BK27 BK29 BK30 CB04 CC03 CC12 CC14 CC16 CE07 33 BA01 BD01 BD02 BD05 BD07 BD09 BD10 BE07 BE10 BE15 BF04 BF20 BF21 BF27 BG14 BG22 BG28 BG30 BG32 BG52 BG53 BH15 BJ01 BJ04 BJ11 BJ17 BJ20 BJ27 BK02 BK13 BK27 BK29 BK30 CB04 CC03 CC12 CC14 CC16 CE07
【請求項１】 半導体基板の主面上に形成されたＭＩＳ 1. A MIS formed on the main surface of the semiconductor substrate
ＦＥＴと、前記ＭＩＳＦＥＴのゲート電極の少なくとも一部を覆う、第１窒化シリコン膜を主成分とする第１絶縁膜を有し、前記第１窒化シリコン膜に含まれる水素の濃度が２×１０ 21 atoms/cm 3以下であることを特徴とする半導体集積回路装置。 And FET, covering at least a portion of the gate electrode of the MISFET, the first insulating film has a concentration of hydrogen contained in the first silicon nitride film is 2 × 10 21 consisting mainly of first silicon nitride film the semiconductor integrated circuit device, characterized in that it is atoms / cm 3 or less.
【請求項２】 前記第１窒化シリコン膜に含まれる水素の濃度が１×１０ 21 atoms/cm 3以下であることを特徴とする請求項１記載の半導体集積回路装置。 2. A semiconductor integrated circuit device according to claim 1, wherein the concentration of hydrogen contained in the first silicon nitride film is 1 × 10 21 atoms / cm 3 or less.
【請求項３】 前記第１窒化シリコン膜に含まれる水素の濃度が０．５×１０ 21 atoms/cm 3以下であることを特徴とする請求項２記載の半導体集積回路装置。 3. A semiconductor integrated circuit device according to claim 2, wherein the concentration of hydrogen contained in the first silicon nitride film is equal to or is 0.5 × 10 21 atoms / cm 3 or less.
【請求項４】 前記水素は、前記第１窒化シリコン膜に含まれるＳｉ−Ｈ結合の解離によって生じたものであることを特徴とする請求項１記載の半導体集積回路装置。 Wherein said hydrogen semiconductor integrated circuit device according to claim 1, wherein a is caused by the dissociation of the Si-H bonds contained in the first silicon nitride film.
【請求項５】 前記第１窒化シリコン膜は、シラン系ガスと、アンモニアまたは窒素ガスとを含むソースガスを用いたＣＶＤ法によって堆積されたものであることを特徴とする請求項１記載の半導体集積回路装置。 Wherein said first silicon nitride film, a silane-based gas, semiconductor according to claim 1, characterized in that deposited by CVD method using a source gas containing ammonia or nitrogen gas integrated circuit device.
【請求項６】 前記シラン系ガスは、モノシラン（Ｓｉ Wherein said silane-based gas, monosilane (Si
Ｈ 4 ）またはジクロルシラン（ＳｉＨ 2 Ｃｌ 2 ）であることを特徴とする請求項５記載の半導体集積回路装置。 H 4) or dichlorosilane (semiconductor integrated circuit device according to claim 5, characterized in that the SiH 2 Cl 2).
【請求項７】 前記第１窒化シリコン膜は、前記ゲート電極の上面を覆うキャップ絶縁膜、または前記ゲート電極に対して自己整合的にコンタクトホールを形成する際に使用されるエッチングストッパ膜であることを特徴とする請求項１記載の半導体集積回路装置。 Wherein said first silicon nitride film is a etching stopper film used in forming the self-aligned manner with the contact holes with respect to the cap insulating film covering the upper surface of the gate electrode or the gate electrode, the semiconductor integrated circuit device according to claim 1, wherein a.
【請求項８】 前記第１窒化シリコン膜は、前記ゲート電極の側壁を覆う側壁絶縁膜であることを特徴とする請求項１記載の半導体集積回路装置。 Wherein said first silicon nitride film, a semiconductor integrated circuit device according to claim 1, characterized in that the sidewall insulating film covering the sidewalls of the gate electrode.
【請求項９】 前記ＭＩＳＦＥＴが形成された前記半導体基板の主面の最上層に、第２窒化シリコン膜を主成分とする第２絶縁膜をさらに有し、前記第２窒化シリコン膜に含まれる水素の濃度が２×１０ 21 atoms/cm 3よりも高いことを特徴とする請求項１記載の半導体集積回路装置。 9. The top layer of the main surface of the semiconductor substrate on which the MISFET is formed, further comprising a second insulating film composed mainly of the second silicon nitride film, included in the second silicon nitride film the semiconductor integrated circuit device according to claim 1, wherein the concentration of hydrogen is higher than 2 × 10 21 atoms / cm 3 .
【請求項１０】 前記第２窒化シリコン膜は、シラン系ガスと、アンモニアまたは窒素ガスとを含むソースガスを用いたプラズマＣＶＤ法によって堆積されたものであることを特徴とする請求項９記載の半導体集積回路装置。 Wherein said second silicon nitride film, a silane-based gas, according to claim 9, wherein the those deposited by plasma CVD method using a source gas containing ammonia or nitrogen gas The semiconductor integrated circuit device.
【請求項１１】 以下の工程を含む半導体集積回路装置の製造方法：（ａ）分子中にシリコンを有する第１のガスと、分子中に窒素を有する第２のガスとを含んだソースガスを加熱処理部に導入し、前記ソースガスを前記第１および第２のガスの熱分解温度以上の温度で加熱処理する工程、（ｂ）前記加熱処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを成膜処理部に供給し、前記ソースガスの熱分解温度よりも低い温度に保たれた半導体ウエハの主面上に、窒化シリコン膜を主成分とする第１絶縁膜を堆積する工程。 11. The method for producing a semiconductor integrated circuit device comprising the steps of: a first gas having silicon in (a) molecules, a second source gas containing a gas containing nitrogen in the molecule was introduced into a heat treatment unit, the step of heating said source gas in said first and second thermal decomposition temperature above the temperature of the gas, (b) the heating unit of the first and second gas generated in the gas containing decomposition products were supplied to the film deposition unit, over the main surface of the semiconductor wafer which is kept at a temperature lower than the thermal decomposition temperature of the source gases, the mainly containing silicon nitride film 1 depositing an insulating film.
【請求項１２】 前記窒化シリコン膜に含まれる水素の濃度は、２×１０ 21 atoms/cm 3以下であることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。 12. The concentration of hydrogen contained in the silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 11, wherein a is 2 × 10 21 atoms / cm 3 or less.
【請求項１３】 前記窒化シリコン膜に含まれる水素の濃度は、１×１０ 21 atoms/cm 3以下であることを特徴とする請求項１２記載の半導体集積回路装置の製造方法。 13. The concentration of hydrogen contained in the silicon nitride film is, 1 × 10 21 atoms / cm 3 The method of claim 12 semiconductor integrated circuit device, wherein a less.
【請求項１４】 前記窒化シリコン膜に含まれる水素の濃度は、０．５×１０ 21 atoms/cm 3以下であることを特徴とする請求項１３記載の半導体集積回路装置の製造方法。 14. The concentration of hydrogen contained in the silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 13, wherein a is 0.5 × 10 21 atoms / cm 3 or less.
【請求項１５】 前記成膜処理部は、前記半導体ウエハを、前記成膜処理部の内壁よりも高温に加熱するコールドウォール構造を備えていることを特徴とする請求項１ 15. The film forming process unit, according to claim 1, wherein the semiconductor wafer, characterized by comprising a cold wall structure heated to a temperature higher than the inner wall of the film deposition unit
１記載の半導体集積回路装置の製造方法。 The method of manufacturing a semiconductor integrated circuit device as claimed 1.
【請求項１６】 前記成膜処理部は、前記半導体ウエハを枚葉方式で処理する枚葉処理構造を備えていることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。 16. The film deposition unit, the method for manufacturing a semiconductor integrated circuit device according to claim 11, characterized in that it comprises a single wafer processing structure for processing the semiconductor wafer in single-wafer system.
【請求項１７】 前記第１のガスは、モノシラン（Ｓｉ 17. The method of claim 16, wherein the first gas is monosilane (Si
Ｈ 4 ）またはジクロルシラン（ＳｉＨ 2 Ｃｌ 2 ）を含み、 Include H 4) or dichlorosilane (SiH 2 Cl 2),
前記第２のガスは、アンモニア（ＮＨ 3 ）または窒素を含むことを特徴とする請求項１１記載の半導体集積回路装置の製造方法。 It said second gas is ammonia (NH 3) or the method of manufacturing a semiconductor integrated circuit device according to claim 11, characterized in that it comprises nitrogen.
【請求項１８】 前記第１および第２のガスは、分子中に水素を含まないことを特徴とする請求項１１記載の半導体集積回路装置の製造方法。 18. The method of claim 17, wherein the first and second gases, the method of manufacturing a semiconductor integrated circuit device according to claim 11, wherein the free hydrogen in the molecule.
【請求項１９】 前記加熱処理部内で前記ソースガスを加熱処理する温度は、６００℃以上であることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。 19. Temperature of heating the source gas in the heat treatment portion is a method of manufacturing a semiconductor integrated circuit device according to claim 11, wherein a is 600 ° C. or higher.
【請求項２０】 前記加熱処理部内で前記ソースガスを加熱処理する温度は、７００℃以上であることを特徴とする請求項１９記載の半導体集積回路装置の製造方法。 20. A temperature for heating the source gas in the heat treatment portion is a method of manufacturing a semiconductor integrated circuit device according to claim 19, wherein a is 700 ° C. or higher.
【請求項２１】 前記加熱処理部内で前記ソースガスを加熱処理する温度は、８００℃以上であることを特徴とする請求項１９記載の半導体集積回路装置の製造方法。 21. Temperature of heating the source gas in the heat treatment portion is a method of manufacturing a semiconductor integrated circuit device according to claim 19, wherein a is 800 ° C. or higher.
【請求項２２】 前記第１絶縁膜を堆積する際のウエハ温度は、７５０℃以下であることを特徴とする請求項２ 22. The wafer temperature during deposition of the first insulating film, according to claim 2, characterized in that at 750 ° C. or less
【請求項２３】 前記第１絶縁膜を堆積する際のウエハ温度は、４００℃以上であることを特徴とする請求項２ 23. The wafer temperature during deposition of the first insulating film, according to claim 2, characterized in that at 400 ° C. or higher
２記載の半導体集積回路装置の製造方法。 The method of manufacturing a semiconductor integrated circuit device 2 according.
【請求項２４】 前記成膜処理部に供給される前記ガスの圧力は、０．０１３ｋＰａ以上、９８．８ｋＰａ以下の範囲であることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。 Pressure 24. The gas supplied to the film deposition unit is more than 0.013 kPa, a method of manufacturing a semiconductor integrated circuit device according to claim 11, wherein in the range of less 98.8kPa .
【請求項２５】 前記成膜処理部に供給される前記ガスの圧力は、約４５．５ｋＰａであることを特徴とする請求項２４記載の半導体集積回路装置の製造方法。 Pressure 25. The gas supplied to the film deposition unit, the method for manufacturing a semiconductor integrated circuit device according to claim 24, wherein the approximately 45.5KPa.
【請求項２６】 以下の工程を含む半導体集積回路装置の製造方法：（ａ）分子中にシリコンを有する第１のガスと、分子中に窒素を有する第２のガスとを含んだソースガスをプラズマ処理部に導入し、前記ソースガスをプラズマ処理する工程、（ｂ）前記プラズマ処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを成膜処理部に供給し、半導体ウエハの主面上に第１ 26. A method of manufacturing a semiconductor integrated circuit device comprising the steps of: a first gas having silicon in (a) molecules, a second source gas containing a gas containing nitrogen in the molecule was introduced into the plasma treatment unit, the step of plasma processing the source gas, (b) supplying the plasma processing including the decomposition products of said first and second gas produced in unit gas film deposition unit , first on the main surface of the semiconductor wafer
窒化シリコン膜を主成分とする第１絶縁膜を堆積する工程。 Depositing a first insulating film to the silicon nitride film as a main component.
【請求項２７】 前記第１窒化シリコン膜に含まれる水素の濃度は、２×１０ 21 atoms/cm 3以下であることを特徴とする請求項２６記載の半導体集積回路装置の製造方法。 The concentration of 27. Hydrogen contained in the first silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 26, wherein a is 2 × 10 21 atoms / cm 3 or less.
【請求項２８】 前記第１窒化シリコン膜に含まれる水素の濃度は、１×１０ 21 atoms/cm 3以下であることを特徴とする請求項２７記載の半導体集積回路装置の製造方法。 The concentration of 28. Hydrogen contained in the first silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 27, wherein a is 1 × 10 21 atoms / cm 3 or less.
【請求項２９】 前記第１窒化シリコン膜に含まれる水素の濃度は、０．５×１０ 21 atoms/cm 3以下であることを特徴とする請求項２８記載の半導体集積回路装置の製造方法。 29. The concentration of hydrogen contained in the first silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 28, wherein a is 0.5 × 10 21 atoms / cm 3 or less.
【請求項３０】 前記成膜処理部は、前記半導体ウエハを、前記成膜処理部の内壁よりも高温に加熱するコールドウォール構造を備えていることを特徴とする請求項２ 30. The film deposition unit, the semiconductor wafer, according to claim, characterized in that it comprises a cold wall structure heated to a temperature higher than the inner wall of the film deposition unit 2
６記載の半導体集積回路装置の製造方法。 The method of manufacturing a semiconductor integrated circuit device as claimed 6.
【請求項３１】 前記第１のガスは、モノシラン（Ｓｉ 31. The first gas, monosilane (Si
前記第２のガスは、アンモニア（ＮＨ 3 ）または窒素を含むことを特徴とする請求項２６記載の半導体集積回路装置の製造方法。 It said second gas is ammonia (NH 3) or the method of manufacturing a semiconductor integrated circuit device according to claim 26, wherein the containing nitrogen.
【請求項３２】 前記第１および第２のガスは、分子中に水素を含まないことを特徴とする請求項２６記載の半導体集積回路装置の製造方法。 32. The first and second gas, a method of manufacturing a semiconductor integrated circuit device according to claim 26, wherein the free hydrogen in the molecule.
【請求項３３】 前記第１絶縁膜を堆積する際のウエハ温度は、７５０℃以下であることを特徴とする請求項２ 33. The wafer temperature during deposition of the first insulating film, according to claim 2, characterized in that at 750 ° C. or less
【請求項３４】 前記第１絶縁膜を堆積する際のウエハ温度は、４００℃以上であることを特徴とする請求項３ 34. A wafer temperature at the time of depositing the first insulating film, according to claim 3, characterized in that at 400 ° C. or higher
３記載の半導体集積回路装置の製造方法。 3 The method of manufacturing a semiconductor integrated circuit device as claimed.
【請求項３５】 前記成膜処理部に供給される前記ガスの圧力は、０．０１３ｋＰａ以上、１．３ｋＰａ以下の範囲であることを特徴とする請求項２６記載の半導体集積回路装置の製造方法。 Pressure 35. The gas supplied to the film deposition unit is more than 0.013 kPa, a method of manufacturing a semiconductor integrated circuit device according to claim 26, wherein in the range of less 1.3kPa .
【請求項３６】 前記成膜処理部に供給される前記ガスの圧力は、約０．２ｋＰａであることを特徴とする請求項３５記載の半導体集積回路装置の製造方法。 Pressure 36. The gas supplied to the film deposition unit, the method for manufacturing a semiconductor integrated circuit device according to claim 35, wherein the about 0.2 kPa.
【請求項３７】 以下の工程を含む半導体集積回路装置の製造方法：（ａ）半導体ウエハの主面上に第１導電膜を形成する工程、（ｂ）分子中にシリコンを有する第１ 37. A manufacturing method of a semiconductor integrated circuit device comprising the steps of: (a) forming a first conductive film on the main surface of the semiconductor wafer, first with silicon in (b) molecule
のガスと、分子中に窒素を有する第２のガスとを含んだソースガスをＣＶＤ装置の加熱処理部に導入し、前記ソースガスを前記第１および第２のガスの熱分解温度以上の温度で加熱処理する工程、（ｃ）前記加熱処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを前記ＣＶＤ装置の成膜処理部に供給し、前記ソースガスの熱分解温度よりも低温に保たれた前記半導体ウエハの前記第１導電膜上に、窒化シリコン膜を主成分とする第１絶縁膜を堆積する工程、（ｄ）前記第１絶縁膜および前記第１導電膜をパターニングすることによって、前記第１導電膜からなり、その上面が前記第１絶縁膜で覆われたゲート電極を形成する工程。 And gas, the second source gas containing a gas is introduced into the heat treatment unit of the CVD device, the said source gas first and second pyrolysis temperature above the temperature of the gas having a nitrogen in the molecule in the step of heat treatment, (c) feeding said heat treatment including the first and degradation products of the second gas generated in part gas in the film forming process of the CVD apparatus, the heat of the source gas the first conductive film on the semiconductor wafer which is kept at a temperature lower than the decomposition temperature, depositing a first insulating film mainly containing silicon nitride film, (d) said first insulating film and the first by patterning the conductive film, the comprises a first conductive film, forming a gate electrode to which the upper surface is covered with the first insulating film.
【請求項３８】 前記窒化シリコン膜に含まれる水素の濃度は、２×１０ 21 atoms/cm 3以下であることを特徴とする請求項３７記載の半導体集積回路装置の製造方法。 38. The concentration of hydrogen contained in the silicon nitride film is, 2 × 10 21 atoms / cm 3 The method of claim 37 semiconductor integrated circuit device, wherein a less.
【請求項３９】 以下の工程を含む半導体集積回路装置の製造方法：（ａ）半導体ウエハの主面上に第１導電膜を形成する工程、（ｂ）分子中にシリコンを有する第１ 39. The manufacturing method of a semiconductor integrated circuit device comprising the steps of: (a) forming a first conductive film on the main surface of the semiconductor wafer, first with silicon in (b) molecule
のガスと、分子中に窒素を有する第２のガスとを含んだソースガスをＣＶＤ装置のプラズマ処理部に導入し、前記ソースガスをプラズマ処理する工程、（ｃ）前記プラズマ処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを前記ＣＶＤ装置の成膜処理部に供給し、前記半導体ウエハの前記第１導電膜上に、窒化シリコン膜を主成分とする第１絶縁膜を堆積する工程、 And gas, a source gas containing a second gas having a nitrogen in the molecule is introduced into the plasma processing unit of the CVD apparatus, the step of plasma processing the source gas, produced in (c) the plasma processing unit wherein the first and second gas containing decomposition products of the gas supplied to the film deposition unit of the CVD device, on the first conductive layer of the semiconductor wafer, first the main component silicon nitride film depositing a first insulating film,
（ｄ）前記第１絶縁膜および前記第１導電膜をパターニングすることによって、前記第１導電膜からなり、その上面が前記第１絶縁膜で覆われたゲート電極を形成する工程。 ; (D) by first patterning the insulating film and the first conductive film, wherein the comprises a first conductive film, forming a gate electrode to which the upper surface is covered with the first insulating film.
【請求項４０】 前記窒化シリコン膜に含まれる水素の濃度は、２×１０ 21 atoms/cm 3以下であることを特徴とする請求項３９記載の半導体集積回路装置の製造方法。 40. The concentration of hydrogen contained in the silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 39, wherein a is 2 × 10 21 atoms / cm 3 or less.
【請求項４１】 以下の工程を含む半導体集積回路装置の製造方法：（ａ）半導体ウエハの主面上に複数のゲート電極を形成する工程、（ｂ）分子中にシリコンを有する第１のガスと、分子中に窒素を有する第２のガスとを含んだソースガスをＣＶＤ装置の加熱処理部に導入し、 41. A method of manufacturing a semiconductor integrated circuit device comprising the steps of: (a) forming a plurality of gate electrodes on the main surface of the semiconductor wafer, a first gas having silicon in (b) molecule When the second source gas containing a gas containing nitrogen in the molecule is introduced into the heat processing unit of the CVD device,
前記ソースガスを前記第１および第２のガスの熱分解温度以上の温度で加熱処理する工程、（ｃ）前記加熱処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを前記ＣＶＤ装置の成膜処理部に供給し、前記ソースガスの熱分解温度よりも低温に保たれた前記半導体ウエハ上に窒化シリコン膜を主成分とする第１絶縁膜を堆積することにより、前記複数のゲート電極の上面および側壁を前記第１絶縁膜で覆う工程。 Step of heat-treating the source gas in said first and second thermal decomposition temperature or more of the gas, containing the decomposition products of (c) the heat treatment section and the first and second gas generated in by the gas supplied to the film deposition unit of the CVD device, depositing a first insulating film mainly containing silicon nitride film on said semiconductor wafer held at a temperature lower than the decomposition temperature of the source gas , the step of covering the upper surface and sidewalls of the plurality of gate electrodes in the first insulating film.
【請求項４２】 前記窒化シリコン膜に含まれる水素の濃度は、２×１０ 21 atoms/cm 3以下であることを特徴とする請求項４１記載の半導体集積回路装置の製造方法。 42. The concentration of hydrogen contained in the silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 41, wherein a is 2 × 10 21 atoms / cm 3 or less.
【請求項４３】 前記複数のゲート電極の一部は、ホウ素がドープされた多結晶シリコン膜を含むことを特徴とする請求項４１記載の半導体集積回路装置の製造方法。 43. The part of the plurality of gate electrodes, a method of manufacturing a semiconductor integrated circuit device according to claim 41, wherein the containing polycrystalline silicon film boron doped.
【請求項４４】 以下の工程を含む半導体集積回路装置の製造方法：（ａ）半導体ウエハの主面上に複数のゲート電極を形成する工程、（ｂ）分子中にシリコンを有する第１のガスと、分子中に窒素を有する第２のガスとを含んだソースガスをＣＶＤ装置のプラズマ処理部に導入し、前記ソースガスをプラズマ処理する工程、（ｃ）前記プラズマ処理部で生成した前記第１および第２のガスの分解生成物を含んだガスを前記ＣＶＤ装置の成膜処理部に供給し、前記半導体ウエハ上に窒化シリコン膜を主成分とする第１絶縁膜を堆積することにより、前記複数のゲート電極の上面および側壁を前記第１絶縁膜で覆う工程。 44. A manufacturing method of a semiconductor integrated circuit device comprising the steps of: (a) forming a plurality of gate electrodes on the main surface of the semiconductor wafer, a first gas having silicon in (b) molecule When a source gas containing a second gas having a nitrogen in the molecule is introduced into the plasma processing unit of the CVD apparatus, the step of plasma processing the source gas, the first produced in (c) the plasma processing unit by 1 and the second gas containing decomposition products of the gas supplied to the film deposition unit of the CVD device, depositing a first insulating film mainly containing silicon nitride film on said semiconductor wafer, step of covering the upper surface and sidewalls of the plurality of gate electrodes in the first insulating film.
【請求項４５】 前記窒化シリコン膜に含まれる水素の濃度は、２×１０ 21 atoms/cm 3以下であることを特徴とする請求項４４記載の半導体集積回路装置の製造方法。 45. The concentration of hydrogen contained in the silicon nitride film, a method of manufacturing a semiconductor integrated circuit device according to claim 44, wherein a is 2 × 10 21 atoms / cm 3 or less.
【請求項４６】 前記成膜処理部は、前記半導体ウエハを、前記成膜処理部の内壁よりも高温に加熱するコールドウォール構造を備えていることを特徴とする請求項４ 46. ​​The film forming process unit, according to claim 4, wherein the semiconductor wafer, characterized by comprising a cold wall structure heated to a temperature higher than the inner wall of the film deposition unit
４記載の半導体集積回路装置の製造方法。 4 The method of manufacturing a semiconductor integrated circuit device as claimed.
JP2001145222A 2001-05-15 2001-05-15 Semiconductor integrated circuit device and its manufacturing method Withdrawn JP2002343962A (en)
JP2001145222A JP2002343962A (en) 2001-05-15 2001-05-15 Semiconductor integrated circuit device and its manufacturing method
PCT/JP2002/003945 WO2002093635A1 (en) 2001-05-15 2002-04-19 Semiconductor integrated circuit device and production method thereof
CNA02809932XA CN1509497A (en) 2001-05-15 2002-04-19 Semiconductor integrated circuit device and producing method thereof
KR10-2003-7014586A KR20040002947A (en) 2001-05-15 2002-04-19 Semiconductor integrated circuit device and production method thereof
TW091108136A TW591718B (en) 2001-05-15 2002-04-19 Semiconductor integrated circuit device
TW092119751A TW200403763A (en) 2001-05-15 2002-04-19 Manufacturing method of semiconductor integrated circuit device
US10/477,539 US6905982B2 (en) 2001-05-15 2002-04-19 Method of manufacturing a semiconductor integrated circuit device
US11/125,169 US20050218435A1 (en) 2001-05-15 2005-05-10 Semiconductor integrated circuit device and production method thereof
JP2002343962A true JP2002343962A (en) 2002-11-29
ID=18991071
JP2001145222A Withdrawn JP2002343962A (en) 2001-05-15 2001-05-15 Semiconductor integrated circuit device and its manufacturing method
US (2) US6905982B2 (en)
JP (1) JP2002343962A (en)
KR (1) KR20040002947A (en)
CN (1) CN1509497A (en)
TW (2) TW200403763A (en)
WO (1) WO2002093635A1 (en)
WO2004023525A2 (en) * 2002-09-05 2004-03-18 Aviza Technology, Inc. Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
JP2005340814A (en) * 2004-05-21 2005-12-08 Hynix Semiconductor Inc Method of forming semiconductor device
JP2009016688A (en) * 2007-07-06 2009-01-22 Sharp Corp Method of manufacturing semiconductor device
US8552484B2 (en) 2004-07-02 2013-10-08 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
JP2006269673A (en) 2005-03-23 2006-10-05 Nec Electronics Corp Semiconductor device and its manufacturing method
CN103107070B (en) * 2011-11-14 2017-11-07 联华电子股份有限公司 Semiconductor device and method of fabricating an epitaxial layer
JPH0752772B2 (en) * 1986-11-22 1995-06-05 ヤマハ株式会社 Manufacturing method of a semiconductor device
JPH0766139A (en) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp Chemical vapor deposition system
JP2765478B2 (en) * 1994-03-30 1998-06-18 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP3432997B2 (en) 1996-04-23 2003-08-04 株式会社東芝 Insulating film used in a semiconductor device
SG70035A1 (en) 1996-11-13 2000-01-25 Applied Materials Inc Systems and methods for high temperature processing of semiconductor wafers
JPH1117147A (en) 1997-06-27 1999-01-22 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH1116999A (en) 1997-06-27 1999-01-22 Hitachi Ltd Semiconductor integrated circuit device, its manufacture and its design method
JP3382130B2 (en) 1997-07-25 2003-03-04 シャープ株式会社 A method of manufacturing a thin film transistor
JP2000058483A (en) 1998-08-05 2000-02-25 Hitachi Ltd Manufacture of semiconductor device
JP2000114257A (en) 1998-10-06 2000-04-21 Toshiba Corp Manufacture of semiconductor device
JP2000340562A (en) 1999-05-31 2000-12-08 Hitachi Ltd Semiconductor device and manufacture thereof
JP3406250B2 (en) * 1999-08-30 2003-05-12 日本エー・エス・エム株式会社 Method of forming a silicon nitride film
JP4262399B2 (en) 2000-07-31 2009-05-13 株式会社ルネサステクノロジ The method of manufacturing a semiconductor integrated circuit device
JP4849711B2 (en) 2000-10-31 2012-01-11 ルネサスエレクトロニクス株式会社 The method of manufacturing a semiconductor integrated circuit device
2001-05-15 JP JP2001145222A patent/JP2002343962A/en not_active Withdrawn
2002-04-19 CN CNA02809932XA patent/CN1509497A/en not_active IP Right Cessation
2002-04-19 TW TW092119751A patent/TW200403763A/en unknown
2002-04-19 US US10/477,539 patent/US6905982B2/en not_active Expired - Fee Related
2002-04-19 WO PCT/JP2002/003945 patent/WO2002093635A1/en active Application Filing
2002-04-19 TW TW091108136A patent/TW591718B/en not_active IP Right Cessation
2002-04-19 KR KR10-2003-7014586A patent/KR20040002947A/en not_active Application Discontinuation
2005-05-10 US US11/125,169 patent/US20050218435A1/en not_active Abandoned
WO2004023525A3 (en) * 2002-09-05 2004-07-08 Aviza Tech Inc Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
US20050218435A1 (en) 2005-10-06
WO2002093635A1 (en) 2002-11-21
KR20040002947A (en) 2004-01-07
US20040097100A1 (en) 2004-05-20
CN1509497A (en) 2004-06-30
TW200403763A (en) 2004-03-01
US6905982B2 (en) 2005-06-14
TW591718B (en) 2004-06-11
US7759762B2 (en) 2010-07-20 Semiconductor device formed on (111) surface of a Si crystal and fabrication process thereof
CN100447980C (en) 2008-12-31 Process for producing semiconductor integrated circuit device
JP4653949B2 (en) 2011-03-16 Method of manufacturing a semiconductor device
US6943075B2 (en) 2005-09-13 Method for manufacturing flash memory device
US8148269B2 (en) 2012-04-03 Boron nitride and boron-nitride derived materials deposition method
KR100639147B1 (en) 2006-10-31 Plasma processing method
US6833577B2 (en) 2004-12-21 Semiconductor device
2007-03-24 A761 Written withdrawal of application