Source: https://patents.google.com/patent/JP6144430B2/en
Timestamp: 2019-05-22 05:44:34
Document Index: 519958305

Matched Legal Cases: ['Application No. 61', 'Application No. 62', 'Application No. 14', 'Application No. 14', 'art 212', 'art 212']

JP6144430B2 - Power saving techniques in the computing device - Google Patents
Power saving techniques in the computing device Download PDF
JP6144430B2
JP6144430B2 JP2016537459A JP2016537459A JP6144430B2 JP 6144430 B2 JP6144430 B2 JP 6144430B2 JP 2016537459 A JP2016537459 A JP 2016537459A JP 2016537459 A JP2016537459 A JP 2016537459A JP 6144430 B2 JP6144430 B2 JP 6144430B2
JP2016537459A
JP2017502400A (en
ヴィノッド・ハリモハン・カウシク
アッピンダー・シン・ババール
アンドレイ・ダナイラ
ネヴェン・クラカー
ムラリダー・コイムバトレ・クリシュナムーティ
アルン・コイムバトレ・クリシュナムルティ
ヴァイブハヴ・クマール
ヴァニタ・アラヴァムダハン・クマール
アロック・ミトラ
ロシャン・ピウス
2013-12-16 Priority to US61/916,498 priority
2014-06-30 Priority to US62/019,073 priority
2014-12-12 Priority to US14/568,694 priority
2014-12-15 Priority to PCT/US2014/070368 priority patent/WO2015095063A1/en
2014-12-15 Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
2017-01-19 Publication of JP2017502400A publication Critical patent/JP2017502400A/en
2017-06-07 Publication of JP6144430B2 publication Critical patent/JP6144430B2/en
2017-07-06 First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=53368378&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6144430(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
優先権の主張 本願は、参照によりその全体が本明細書に組み込まれる、2013年12月16日出願の「POWER SAVING TECHNIQUES IN COMPUTING DEVICES」という名称の米国仮特許出願第61/916,498号の優先権を主張する。 Claims present application priority, are incorporated by reference in their entirety herein, December 2013 of 16 filed "POWER SAVING TECHNIQUES IN COMPUTING DEVICES" entitled U.S. Provisional Patent Application No. 61 / 916,498 No. of priority claims.
本願はまた、参照によりその全体が本明細書に組み込まれる、2014年6月30日出願の「POWER SAVING TECHNIQUES IN COMPUTING DEVICES」という名称の米国仮特許出願第62/019,073号の優先権を主張する。 This application also incorporated by reference in its entirety herein claims priority to U.S. Provisional Patent Application No. 62 / 019,073, entitled "POWER SAVING TECHNIQUES IN COMPUTING DEVICES" filed June 30, 2014 .
本願はまた、参照によりその全体が本明細書に組み込まれる、2014年12月12日出願の「POWER SAVING TECHNIQUES IN COMPUTING DEVICES」という名称の米国特許出願第14/568,694号の優先権を主張する。 This application also incorporated by reference in its entirety herein claims priority to U.S. Patent Application No. 14 / 568,694, entitled, filed Dec. 12, 2014 "POWER SAVING TECHNIQUES IN COMPUTING DEVICES".
本開示の技術は、一般にはコンピューティングデバイスにおける省電力技法に関する。 The techniques of this disclosure relates generally to power-saving techniques in a computing device.
コンピューティングデバイスは現代社会の中で一般的なものである。 Computing device is commonplace in contemporary society. スマートフォンやタブレットなどの小型のモバイルコンピューティングデバイスから、多数のブレードおよびメモリバンクを備える大型のサーバファームにいたるまで、これらのデバイスは、様々な他の基本機能を提供するとともに、無数のネットワークにわたって通信することが予想される。 From small mobile computing devices such as smartphones, tablet, up to large server farm with multiple blades and the memory banks, these devices, as well as provide a variety of other basic functions, communication over numerous network it is expected to be. デスクトップデバイスおよびサーバは、一般には電力消費についての問題の影響を受けないが、モバイルデバイスは、利用可能な機能と電池寿命との間の適切なバランスを見つけようと常に取り組んでいる。 Desktop devices and servers, although generally not affected by the problems of power consumption, the mobile device is work constantly trying to find an appropriate balance between available functions and battery life. すなわち、より多くの機能が提供されるにつれて、電力消費が増大し、電池寿命が短くなる。 That is, as more functions are provided, and power consumption increases, battery life is shortened. サーバも同様に、大型のサーバファームとしてまとめられるとき、電力消費問題を有し得る。 Similarly server, when combined as a large server farm may have a power consumption problem.
電力消費問題と同時に、ネットワーク通信の改善によってデータ転送速度が向上している。 At the same time and power consumption issues, data transfer speed is enhanced by improvements in network communications. たとえば、銅線がより高帯域幅の光ファイバケーブルに置き換えられ、セルラーネットワークが、初期のAMPS(Advanced Mobile Phone System)およびGSM(登録商標)(Global System for Mobile Communications)プロトコルから、ずっと高いデータ転送速度をサポートすることのできる4GおよびLTE(Long Term Evolution)プロトコルに進化した。 For example, replaced by optical fiber cables higher bandwidth copper wire, cellular network, initial AMPS (Advanced Mobile Phone System) and GSM (R) from (Global System for Mobile Communications) protocol, much higher data transfer 4G and LTE capable of supporting rates evolved (Long Term evolution) protocol. データ転送速度が向上するにつれて、これらの向上したデータ転送速度をコンピューティングデバイス内で処理できる必要も増大した。 As data transfer speed is improved, also it increased need these improved data transfer rates can be processed within the computing device. したがって、初期のモバイルコンピューティングデバイスは、HSIC(High Speed Inter-Chip)規格、ユニバーサルシリアルバス(USB)規格(特にUSB2.0)、またはUART(universal asynchronous receiver/transmitter)規格に従って形成された内部バスを有することがあった。 Therefore, the initial mobile computing device of, HSIC (High Speed ​​Inter-Chip) standard, a Universal Serial Bus (USB) standard (in particular USB2.0), or UART (universal asynchronous receiver / transmitter) Internal bus formed in accordance with standard there was to have. しかし、これらのバスは現在のデータ転送速度をサポートしない。 However, these buses do not support the current data transfer rate.
より高速な内部バスの必要に応えて、PCIe(peripheral component interconnect express)規格、ならびに後の世代のUSB(たとえば、USB3.0および後続のバージョン)が、いくつかのモバイルコンピューティングデバイスに対して採用された。 In response to need more high-speed internal bus, PCIe (peripheral component interconnect express) standard, as well as after the generation USB (e.g., USB3.0 and subsequent versions) are employed for a number of mobile computing devices It has been. しかし、PCIeおよびUSB3.0は、現在使用されている高いデータ転送速度を処理することができるが、そのようなバスの使用の結果、電力消費が過剰となり、充電イベント間の時間が短くなることによって電池寿命に負の影響を与える。 However, PCIe and USB3.0 is able to handle high data transfer rates that are currently used, a result of the use of such a bus, the power consumption is excessive, the time between the charging event is shortened a negative impact on battery life by.
詳細な説明で開示される態様は、コンピューティングデバイスにおける省電力技法を含む。 Aspects disclosed in the detailed description includes power saving technique in a computing device. 具体的には、データがコンピューティングデバイス内のモデムプロセッサによって受信されるとき、モデムタイマの満了までデータが保持される。 Specifically, when the data is received by a modem processor in a computing device, data is held until the expiration of the modem timer. 次いで、データが、PCIe(peripheral component interconnect express)相互接続性バスを介してコンピューティングデバイス内のアプリケーションプロセッサに渡される。 Then, the data is passed to the application processor in a computing device via a PCIe (peripheral component interconnect express) interconnectivity bus. モデムプロセッサからのデータの受信時に、アプリケーションプロセッサは、アプリケーションプロセッサによって保持されるデータを、PCIe相互接続性バスを介してモデムプロセッサに送る。 Upon receipt of data from the modem processor, the application processor, the data held by the application processor sends the modem processor via PCIe interconnectivity bus. アプリケーションプロセッサはまた、アップリンクタイマをも有する。 Application processor also has an up-link timer. アップリンクタイマの満了前にデータがモデムプロセッサから受信されない場合、アプリケーションプロセッサは、アップリンクタイマの満了時に、収集されたデータがあればそれをモデムプロセッサに送る。 If data before expiration of the uplink timer is not received from the modem processor, the application processor at the expiration of the uplink timer, and sends it to the modem processor if any collected data. しかし、データがモデムプロセッサから受信される場合、アップリンクタイマはリセットされる。 However, if data is received from the modem processor, the uplink timer is reset. このようにしてソースプロセッサにおいてデータを保持または蓄積することにより、PCIeバス上の低電力状態とアクティブ状態との間の不要な遷移が削減され、電力が節約される。 By holding or storing data in the source processor in this manner, the unnecessary transitions reduction between the low power state and an active state on the PCIe bus, power is saved.
代替の態様では、ダウンリンクタイマの満了に基づいて(アップリンクタイマの満了とともに、またはアップリンクタイマの満了なしに)データ転送を開始する代わりに、単にアップリンク蓄積タイマの満了に基づいて、蓄積されたデータ転送が開始され得る。 In an alternative embodiment, based on the expiration of the downlink timer (with the expiry of the uplink timer or without expiration uplink timer) instead of starting the data transfer, simply based on the expiration of the uplink storage timer, storage data transfer can be initiated. アップリンク蓄積タイマは、相互接続性バスに関連するホストまたはデバイス内にあり得る。 Uplink accumulation timer may be a host or a device associated with the interconnectivity bus.
別の代替の態様では、データ転送の開始が、バイト蓄積限度カウンタについての事前定義されたしきい値に達することに基づき得る。 In another alternative embodiment, the start of the data transfer, be based on reaching a predefined threshold for byte storage limit counter. バイト蓄積限度カウンタは、他のカウンタに対して相互に排他的ではなく、他の蓄積タイマのうちの1つに対するオーバーライド機構として動作し得る。 Byte storage limit counter, not mutually exclusive to other counter may operate as an override mechanism to one of the other storage timer. そのようなオーバーライドの使用は、バッファスペースおよび/またはバス帯域幅を超過することになる突然のデータのバーストが到来する状況で有用であり得る。 Their use such override may be useful in situations where bursts of sudden data that would exceed the buffer space and / or bus bandwidth arrives. 同様に、多数のパケットまたは特に大きいパケットがネットワークによって送達される状況をカバーするために、バイトカウンタの代わりに、パケットサイズカウンタまたは「パケット総数」カウンタが使用され得る。 Similarly, in order to cover the situation where a large number of packets or particularly large packets are delivered by the network, instead of the byte counter, packet size counter or "total number of packets" counter can be used.
本開示の別の態様では、タイマが他の要素またはパラメータによってオーバーライドされ得る。 In another aspect of the present disclosure, the timer may be overridden by other factors or parameters. そのようなオーバーライドは、バイト蓄積限度カウンタおよびパケット総数カウンタとともに上記で触れられており、タイマとは関わりなくデータ転送を引き起こす。 Such overriding, along with the byte storage limit counter and the packet total counter has been alluded to above, causing no data transfer regardless the timer. 低待ち時間トラフィック(たとえば、制御メッセージ)の存在、アップリンクデータ転送とダウンリンクデータ転送の同期、低待ち時間サービス品質要件などの他のパラメータもタイマをオーバーライドし得る。 Low latency traffic (e.g., control message) the presence of, uplink synchronization of the data transfer and downlink data transfer may override other parameters also timers, such as a low latency service quality requirements. そのようなトラフィックが存在するとき、タイマの満了前にデータ転送を開始するために、割込みコマンドまたは他のコマンドが使用され得る。 When such traffic is present, in order to start the data transfer before the timer expires, an interrupt command, or other commands may be used. デバイスまたはホストが自動ポーリングモードにないことを示す表示などのさらに別の要素がタイマをオーバーライドし得る。 Yet another element, such as a display indicating that the device or the host is not in the automatic polling mode can override timer.
この点で一態様では、モバイル端末が開示される。 In this regard one aspect, a mobile terminal is disclosed. モバイル端末はモデムタイマを備える。 The mobile terminal includes a modem timer. モバイル端末はまた、モデムプロセッサをも備える。 The mobile terminal also comprises a modem processor. モデムプロセッサは、モデムタイマの満了までモデムプロセッサ-アプリケーションプロセッサデータを保持するように構成される。 The modem processor, a modem processor until the expiration of the modem timer - configured to hold the application processor data. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. モバイル端末はまた、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスをも備える。 The mobile terminal also comprises interconnectivity bus that communicatively couple the application processor to the modem processor. アプリケーションプロセッサは、相互接続性バスを通じたモデムプロセッサからのモデムプロセッサ-アプリケーションプロセッサデータの受信まで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成され、モデムプロセッサ-アプリケーションプロセッサデータの受信の後、アプリケーションプロセッサ-モデムプロセッサデータが、相互接続性バスを通じてモデムプロセッサに送られる。 Application processor, a modem processor from the modem processor through the interconnectivity bus - to receive the application processor data, the application processor - is configured to hold a modem processor data, the modem processor - after the application processor receiving data, the application processor - modem processor data is sent to the modem processor through the interconnectivity bus.
別の態様では、コンピューティングデバイス内の電力消費を制御する方法が開示される。 In another aspect, a method of controlling power consumption in a computing device is disclosed. 方法は、ダウンリンクタイマの満了まで、リモートネットワークからモデムプロセッサによって受信されたデータを保持することを含む。 Method until expiration of the downlink timer includes maintaining a data received by the modem processor from a remote network. 方法はまた、モデムプロセッサによって受信されたデータを、相互接続性バスを介してアプリケーションプロセッサに渡すことをも含む。 The method also the data received by the modem processor also includes a pass to the application processor via the interconnectivity bus. 方法はまた、モデムプロセッサからのデータの受信、またはアップリンクタイマの満了のどちらかが最初に生じるまで、アプリケーションプロセッサに関連するアプリケーションによって生成されたアプリケーションデータを保持することをも含む。 The method also includes receiving data from the modem processor, or either uplink timer expires until the first occurring and holds the application data generated by an application associated with the application processor.
別の態様では、モバイル端末が開示される。 In another aspect, a mobile terminal is disclosed. モバイル端末はモデムプロセッサを備える。 The mobile terminal includes a modem processor. モバイル端末はまた、アプリケーションタイマをも備える。 The mobile terminal also comprises an application timer. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. アプリケーションプロセッサは、アプリケーションタイマの満了までアプリケーションプロセッサ-モデムプロセッサデータを保持するように構成される。 Application processor, the application processor to the expiration of the application timer - configured to hold the modem processor data. モバイル端末はまた、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスをも備える。 The mobile terminal also comprises interconnectivity bus that communicatively couple the application processor to the modem processor. モデムプロセッサは、相互接続性バスを通じたアプリケーションプロセッサからのアプリケーションプロセッサ-モデムプロセッサデータの受信まで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成され、アプリケーションプロセッサ-モデムプロセッサデータの受信の後、モデムプロセッサ-アプリケーションプロセッサデータが、相互接続性バスを通じてアプリケーションプロセッサに送られる。 The modem processor, the application processor from the application processor through the interconnectivity bus - to receive the modem processor data, the modem processor - is configured to hold the application processor data, the application processor - after reception of the modem processor data, modem processor - application processor data is sent to the application processor through the interconnectivity bus.
別の態様では、モバイル端末が開示される。 In another aspect, a mobile terminal is disclosed. モバイル端末はモデムバイト蓄積限度カウンタを備える。 The mobile terminal includes a modem byte storage limit counter. モバイル端末はまた、モデムプロセッサをも備える。 The mobile terminal also comprises a modem processor. モデムプロセッサは、モデムバイト蓄積限度カウンタがバイトの事前定義されたしきい値に達するまで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成される。 Modem processor until modem byte storage limit counter reaches a predefined threshold of bytes, modem processor - configured to hold the application processor data. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. モバイル端末はまた、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスをも備える。 The mobile terminal also comprises interconnectivity bus that communicatively couple the application processor to the modem processor. アプリケーションプロセッサは、相互接続性バスを通じたモデムプロセッサからのモデムプロセッサ-アプリケーションプロセッサデータの受信まで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成され、モデムプロセッサ-アプリケーションプロセッサデータの受信の後、アプリケーションプロセッサ-モデムプロセッサデータが、相互接続性バスを通じてモデムプロセッサに送られる。 Application processor, a modem processor from the modem processor through the interconnectivity bus - to receive the application processor data, the application processor - is configured to hold a modem processor data, the modem processor - after the application processor receiving data, the application processor - modem processor data is sent to the modem processor through the interconnectivity bus.
別の態様に関して、モバイル端末が開示される。 Respect another embodiment, the mobile terminal is disclosed. モバイル端末はモデムパケットカウンタを備える。 The mobile terminal includes a modem packet counter. モバイル端末はまた、モデムプロセッサをも備える。 The mobile terminal also comprises a modem processor. モデムプロセッサは、モデムパケットカウンタがパケットの事前定義されたしきい値に達するまで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成される。 Modem processor until modem packet counter reaches a predefined threshold of packet, modem processor - configured to hold the application processor data. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. モバイル端末はまた、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスをも備える。 The mobile terminal also comprises interconnectivity bus that communicatively couple the application processor to the modem processor. アプリケーションプロセッサは、相互接続性バスを通じたモデムプロセッサからのモデムプロセッサ-アプリケーションプロセッサデータの受信まで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成され、モデムプロセッサ-アプリケーションプロセッサデータの受信の後、アプリケーションプロセッサ-モデムプロセッサデータが、相互接続性バスを通じてモデムプロセッサに送られる。 Application processor, a modem processor from the modem processor through the interconnectivity bus - to receive the application processor data, the application processor - is configured to hold a modem processor data, the modem processor - after the application processor receiving data, the application processor - modem processor data is sent to the modem processor through the interconnectivity bus.
別の態様では、モバイル端末が開示される。 In another aspect, a mobile terminal is disclosed. モバイル端末はモデムプロセッサを備える。 The mobile terminal includes a modem processor. モバイル端末はまた、アプリケーションバイトカウンタをも備える。 Mobile terminal also comprises an application byte counter. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. アプリケーションプロセッサは、アプリケーションバイトカウンタがバイトの事前定義されたしきい値に達するまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成される。 Application processor until the application byte counter reaches a predefined threshold of bytes, the application processor - configured to hold the modem processor data. モバイル端末はまた、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスをも備える。 The mobile terminal also comprises interconnectivity bus that communicatively couple the application processor to the modem processor. モデムプロセッサは、相互接続性バスを通じたアプリケーションプロセッサからのアプリケーションプロセッサ-モデムプロセッサデータの受信まで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成され、アプリケーションプロセッサ-モデムプロセッサデータの受信の後、モデムプロセッサ-アプリケーションプロセッサデータが、相互接続性バスを通じてアプリケーションプロセッサに送られる。 The modem processor, the application processor from the application processor through the interconnectivity bus - to receive the modem processor data, the modem processor - is configured to hold the application processor data, the application processor - after reception of the modem processor data, modem processor - application processor data is sent to the application processor through the interconnectivity bus.
別の態様では、モバイル端末が開示される。 In another aspect, a mobile terminal is disclosed. モバイル端末は、モデムプロセッサおよびアプリケーションパケットカウンタを備える。 Mobile terminal includes a modem processor and application packet counters. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. アプリケーションプロセッサは、アプリケーションパケットカウンタがパケットの事前定義されたしきい値に達するまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成される。 Application processor until the application packet counter reaches a predefined threshold of the packet, the application processor - configured to hold the modem processor data. モバイル端末は、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスを備える。 Mobile terminal includes interconnectivity bus that communicatively couple the application processor to the modem processor. モデムプロセッサは、相互接続性バスを通じたアプリケーションプロセッサからのアプリケーションプロセッサ-モデムプロセッサデータの受信まで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成され、アプリケーションプロセッサ-モデムプロセッサデータの受信の後、モデムプロセッサ-アプリケーションプロセッサデータが、相互接続性バスを通じてアプリケーションプロセッサに送られる。 The modem processor, the application processor from the application processor through the interconnectivity bus - to receive the modem processor data, the modem processor - is configured to hold the application processor data, the application processor - after reception of the modem processor data, modem processor - application processor data is sent to the application processor through the interconnectivity bus.
別の態様に関して、方法が開示される。 Respect another aspect, a method is disclosed. 方法は、アプリケーションプロセッサにおいてアプリケーションタイマを開始することを含む。 The method includes initiating an application timer in the application processor. 方法はまた、アプリケーションタイマの満了まで、アプリケーションプロセッサにおいてデータを蓄積することをも含む。 The method also until the expiration of the application timer, also includes storing data in the application processor. 方法は、相互接続性バスを介して、蓄積されたデータをアプリケーションプロセッサからモデムプロセッサに送ることを含む。 Method, via the interconnectivity bus comprises sending the stored data from the application processor to the modem processor. 方法は、アプリケーションプロセッサからの蓄積されたデータの受信まで、モデムプロセッサにおいてモデムプロセッサデータを保持することをさらに含む。 Method, until the reception of the accumulated data from the application processor further comprises holding the modem processor data in the modem processor.
別の態様では、モバイル端末が開示される。 In another aspect, a mobile terminal is disclosed. モバイル端末はモデムタイマを備える。 The mobile terminal includes a modem timer. モバイル端末はまた、モデムプロセッサをも備える。 The mobile terminal also comprises a modem processor. モデムプロセッサは、モデムタイマの満了まで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成される。 Modem processor until the expiration of the modem timer, modem processor - configured to hold the application processor data. モバイル端末はまた、アプリケーションプロセッサをも備える。 The mobile terminal also comprises an application processor. モバイル端末はまた、アプリケーションプロセッサをモデムプロセッサに通信可能に結合する相互接続性バスをも備える。 The mobile terminal also comprises interconnectivity bus that communicatively couple the application processor to the modem processor. アプリケーションプロセッサは、モデムプロセッサ-アプリケーションプロセッサデータの送信後、モデムプロセッサがアプリケーションプロセッサからデータをプルするまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成される。 Application processor, a modem processor - after transmission of the application processor data until the modem processor pulls the data from the application processor, the application processor - configured to hold the modem processor data.
リモートネットワークとともに動作するモバイルコンピューティングデバイスの簡略図である。 It is a simplified diagram of a mobile computing device to operate with a remote network. リモートネットワークとともに動作するモバイル端末の簡略図である。 It is a simplified diagram of a mobile terminal operating with the remote network. 相互接続性バスが図示される、図1Bのモバイル端末の拡大ブロック図である。 Interconnectivity bus is shown an enlarged block diagram of a mobile terminal of FIG 1B. 図1Bのモバイル端末のブロック図である。 It is a block diagram of a mobile terminal of FIG 1B. 従来型コンピューティングデバイスにおける例示的な時間とリンク電力との間の関係のグラフである。 It is a graph of the relationship between the example time and the link power in a conventional computing device. 図1Bのモバイル端末において省電力を達成するための例示的プロセスの流れ図である。 Is a flow diagram of an exemplary process for achieving power saving in the mobile terminal of FIG. 1B. 図4のプロセスを使用するモバイルコンピューティングデバイスにおける例示的な時間とリンク電力との間の関係のグラフである。 It is a graph of the relationship between the example time and the link power in a mobile computing device using the process of FIG. モバイルコンピューティングデバイスにおいて省電力を達成するための別の例示的プロセスの流れ図である。 It is a flowchart of another exemplary process for achieving power saving in the mobile computing device. 図6のプロセスを使用するモバイルコンピューティングデバイスにおける例示的な時間とリンク電力との間の関係のグラフである。 It is a graph of the relationship between the example time and the link power in a mobile computing device using the process of FIG. データ蓄積を制御するためにバイトカウンタを使用する例示的プロセスの流れ図である。 It is a flow diagram of an exemplary process that uses the byte counter for controlling the data storage. データ蓄積を制御するためにパケットカウンタを使用する例示的プロセスの流れ図である。 It is a flow diagram of an example process of using packet counters to control the data storage. ダウンリンク優先順位の観点から示されるオーバーライドを伴う統合蓄積プロセスの流れ図である。 Is a flow diagram of an integrated storage process with an override represented in terms of the downlink priority. 図10の流れ図の続きである。 It is a continuation of the flow diagram of FIG 10. アップリンク優先順位の観点から示されるオーバーライドを伴う統合蓄積プロセスの簡略化した流れ図である。 It is a simplified flow diagram of an integrated storage process with an override represented in terms of the uplink priority.
次に図面を参照しながら、本開示のいくつかの例示的な態様が説明される。 Referring now to the drawings, certain illustrative aspects of the present disclosure are described. 「例示的」という語は、本明細書では「一例、事例、または例示として挙げること」を意味するために使用される。 The word "exemplary" is used herein to mean "example, be mentioned as instance, or illustration." 「例示的」なものとして本明細書で説明されるいずれの態様も、必ずしも他の態様よりも好ましい、または有利であると解釈されるわけではない。 Any aspect described herein as being "exemplary" is not necessarily to be construed as preferred over other aspects or advantageous.
本開示の省電力技法は、スマートフォンやタブレットなどのモバイル端末において使用されることが企図されるが、本開示はそのように限定されるわけではない。 Saving techniques of the present disclosure is to be used in mobile devices such as smartphones and tablets are contemplated, the present disclosure is not so limited. したがって、図1Aおよび図1Bは、本開示の省電力技法の例示的態様を実装し得る、モデムを介してリモートネットワークに結合されたコンピューティングデバイスを示す。 Accordingly, FIGS. 1A and 1B may implement illustrative embodiments of the power saving techniques of the present disclosure, illustrating a computing device coupled to a remote network via a modem. これに関して、図1Aは、ネットワーク12に結合されたコンピューティングデバイス10を示し、例示的態様では、ネットワーク12はインターネットである。 In this regard, FIG. 1A shows a computing device 10 coupled to the network 12, in an exemplary embodiment, network 12 is the Internet. コンピューティングデバイス10は、その中に中央処理装置(CPU)(図示せず)を備えるハウジング14を含み得る。 Computing device 10 may include a housing 14 having a central processing unit (CPU) (not shown) therein. ユーザは、モニタ16(ディスプレイと呼ばれることもある)、キーボード18、および/またはマウス20などの入力/出力要素から形成されるユーザインターフェースを通じてコンピューティングデバイス10と対話し得る。 The user (sometimes referred to as the display) monitor 16, may interact with the computing device 10 through a user interface that is formed from the input / output element such as a keyboard 18, and / or mouse 20. いくつかの態様では、モニタ16はハウジング14内に組み込まれ得る。 In some embodiments, the monitor 16 may be incorporated within the housing 14. キーボード18およびマウス20が、図示される入力デバイスであるが、モニタ16は、入力デバイスとしてのキーボード18およびマウス20を補足し、または置き換え得るタッチスクリーンディスプレイであり得る。 Keyboard 18 and mouse 20, but is an input device that is shown, the monitor 16 may be supplemented with a keyboard 18 and a mouse 20 as input devices, or may replace the touch screen display. よく理解されているように、他の入力/出力デバイスも、デスクトップまたはラップトップスタイルコンピューティングデバイスとともに存在し得る。 As is well understood, other input / output devices may also be present together with a desktop or laptop style computing device. 図1Aには図示されていないが、ハウジング14はまた、その中にモデムをも含み得る。 Although not shown in Figure 1A, the housing 14 may also include a modem therein. よく理解されているように、モデムは、ネットワークインターフェースカード(NIC)上に配置され得る。 As is well understood, the modem may be located on a network interface card (NIC). 同様に、ルータおよび/または追加のモデムがハウジング14の外部にあり得る。 Likewise, routers and / or additional modems may be external to the housing 14. たとえば、よく知られているように、コンピューティングデバイス10は、ルータおよびケーブルモデムを通じてネットワーク12に結合し得る。 For example, as is well known, the computing device 10 may be coupled to the network 12 through a router and a cable modem. しかし、そのような外部ルータおよびモデムが存在する場合であっても、コンピューティングデバイス10は、そのような外部ルータおよびモデムとの通信を達成するために内部モデムを有する可能性が高い。 However, even when such external routers and modems are present, the computing device 10 is likely to have an internal modem in order to achieve the communication with such an external router and modem.
コンピューティングデバイス10に加えて、本開示の例示的態様はまた、モバイル端末上でも実装され得、モバイル端末は、その用語が本明細書で使用されるとき、コンピューティングデバイスの一形態である。 In addition to the computing device 10, an exemplary embodiment of the present disclosure also may be implemented even on a mobile terminal, the mobile terminal, when the term is used herein, is a form of a computing device. この点で、モバイル端末22の例示的態様が図1Bに示されている。 In this regard, exemplary aspects of the mobile terminal 22 is shown in Figure 1B. モバイル端末22は、SAMSUNG GALAXY(商標)やAPPLE iPHONE(登録商標)などのスマートフォンであり得る。 Mobile terminal 22, may be a smart phone, such as SAMSUNG GALAXY (TM) or APPLE iPHONE (registered trademark). スマートフォンの代わりに、モバイル端末22は、セルラー電話、タブレット、ラップトップ、または他のモバイルコンピューティングデバイスであり得る。 Instead of the smart phone, a mobile terminal 22, a cellular phone, a tablet may be a laptop or other mobile computing device. モバイル端末22は、基地局(BS)26に関連するリモートアンテナ24と通信し得る。 Mobile terminal 22 may communicate with a remote antenna 24 associated with the base station (BS) 26. BS26は、パブリックランドモバイルネットワーク(PLMN)28、公衆交換電話網(PSTN、図示せず)、または図1Aのネットワーク12と同様のネットワーク12(たとえば、インターネット)と通信し得る。 BS26 is the public land mobile network (PLMN) 28, a public switched telephone network (PSTN, not shown) may communicate with, or network 12 and a similar network 12 in FIG. 1A (e.g., the Internet). PLMN28が、直接的に、または介在ネットワーク(たとえば、PSTN)を通じてインターネット(たとえば、ネットワーク12)と通信することも可能である。 PLMN28 is directly or intervening network (e.g., PSTN), the Internet (e.g., network 12) through it is possible to communicate with. 最新のモバイル端末22は、ネットワーク12の要素との間の様々なタイプの通信を可能にすることを理解されたい。 Latest mobile terminal 22, it is to be understood that to enable various types of communication between the elements of the network 12. たとえば、ストリーミングオーディオ、ストリーミングビデオ、および/またはウェブブラウジングはすべて、最新のモバイル端末22上で一般的な機能である。 For example, all streaming audio, streaming video, and / or web browsing is a common feature on the latest mobile terminal 22. そのような機能は、モバイル端末22のメモリ内に記憶されたアプリケーションを通じて、モバイル端末22のワイヤレストランシーバを使用して動作可能にされる。 Such functions through the application stored within the memory of the mobile terminal 22 is operable using the wireless transceiver of the mobile terminal 22.
図1Cに示されるように、ストリーミングビデオなどの機能を達成するために、データが、リモートアンテナ24からモバイル端末22のアンテナ30に到来する。 As shown in Figure 1C, in order to achieve functions such as streaming video, data, coming from the remote antenna 24 to the antenna 30 of the mobile terminal 22. データは当初、モバイル端末22のモバイルデバイスモデム(MDM)32において処理され、相互接続性バス36によってアプリケーションプロセッサ34に渡される。 Data are initially processed in the mobile device a modem (MDM) 32 of the mobile terminal 22, passed to the application processor 34 by interconnectivity bus 36. この状況では、アプリケーションプロセッサ34はホストであり得、MDM32はデバイスであり得る。 In this situation, the application processor 34 can be a host, MDM32 may be a device. それらの用語がPCIe規格において使用されるからである。 Those terms since used in PCIe specification. 例示的態様は、PCIe準拠相互接続性バス36を介して動作することを企図するが、相互接続性バス36がHSIC(High Speed Interconnect)、UART(Universal Asynchronous Receiver/Transmitter)、ユニバーサルシリアルバス(USB)などに準拠し得ることが可能である。 Exemplary embodiments include, but contemplates the work through PCIe compliance interconnectivity bus 36, interconnectivity bus 36 HSIC (High Speed ​​Interconnect), UART (Universal Asynchronous Receiver / Transmitter), Universal Serial Bus (USB ) it can be compliant like.
モバイル端末22の構成要素のより詳細な描写が、図2を参照して与えられる。 A more detailed depiction of the components of the mobile terminal 22 is given with reference to FIG. この点で、図1Bのモバイル端末22の要素のいくつかのブロック図が示されている。 In this regard, several block diagram of the elements of the mobile terminal 22 of FIG. 1B. モバイル端末22は、受信機経路38、送信機経路40、アンテナ30(図1Cを参照して上記で述べた)、スイッチ42、モデムプロセッサ44、およびアプリケーションプロセッサ34(やはり図1Cを参照して上記で導入した)を含み得る。 Mobile terminal 22 includes a receiver path 38, the transmitter path 40, (discussed above with reference to FIG. 1C) antenna 30, a switch 42, the modem processor 44 and application processor 34, (again with reference to FIG. 1C above in may include the introduced). 任意選択で、よく理解されているように、別々の制御システム(図示せず)もCPUとともに存在し得る。 Optionally, as is well understood, separate control system (not shown) may also be present together with the CPU. アプリケーションプロセッサ34とモデムプロセッサ44が、相互接続性バス36によって接続される。 Application processor 34 and modem processor 44, are connected by interconnectivity bus 36. アプリケーションプロセッサ34および/または制御システム(存在する場合)は、ユーザインターフェース46およびその中にソフトウェア50が記憶されたメモリ48と相互動作し得る。 Application processor 34 and / or control system (if present), the user interface 46 and the software 50 therein can interoperate with memory 48 stored.
受信機経路38は、基地局(たとえば、図1BのBS26)によって提供される1つまたは複数のリモート送信機から情報ベアリング無線周波数(RF)信号を受信する。 Receiver paths 38, the base station (e.g., BS 26 of FIG. 1B) for receiving one or more information bearing radio frequency (RF) signal from the remote transmitter is provided by. 低雑音増幅器(図示せず)が信号を増幅する。 A low noise amplifier (not shown) to amplify the signal. フィルタ(図示せず)が、受信済み信号内の広帯域干渉を最小限に抑える。 Filter (not shown), to minimize wideband interference in the received signal. ダウンコンバートおよびデジタル化回路(図示せず)が、濾波した受信済み信号を中間またはベースバンド周波数信号にダウンコンバートする。 Downconverting and digitizing circuitry (not shown), down-converts the received signal filtering to an intermediate or baseband frequency signal. 次いで、ベースバンド周波数信号が1つまたは複数のデジタルストリームにデジタル化される。 Then, the baseband frequency signal is digitized into one or more digital streams. 受信機経路38は通常、周波数シンセサイザによって生成される1つまたは複数の混合周波数を使用する。 Receiver paths 38 typically uses one or more mixing frequencies generated by the frequency synthesizer. モデムプロセッサ44は、デジタル化された受信済み信号を処理し、信号内で搬送されたデータビット上の情報を抽出するベースバンドプロセッサ(BBP)(図示せず)を含み得る。 Modem processor 44 processes the digitized received signal may include a baseband processor for extracting information on data bits conveyed in the signal (BBP) (not shown). したがって、BBPは通常、必要または要望に応じて、モデムプロセッサ44内の1つまたは複数のデジタル信号プロセッサ(DSP)として、または別々の集積回路(IC)として実装される。 Therefore, BBP is usually necessary or desired, as one or more digital signal processor in the modem processor 44 (DSP), or implemented as a separate integrated circuit (IC).
引き続き図2を参照すると、送信側では、モデムプロセッサ44が、アプリケーションプロセッサ34が送信のために符号化する、音声、データ、または制御情報を表し得るデジタル化データをアプリケーションプロセッサ34から受信する。 Continuing to refer to FIG. 2, the transmitting side, the modem processor 44, the application processor 34 is encoded for transmission, receiving voice, data, or digital data, which may represent the control information from the application processor 34. 符号化データは送信機経路40に出力され、送信機経路40では符号化データは変調器(図示せず)によって使用され、所望の送信周波数において搬送波信号が変調される。 Encoded data is output to the transmitter path 40, the coded data in the transmitter path 40 is used by a modulator (not shown), the carrier signal is modulated at the desired transmission frequency. RF電力増幅器(図示せず)が、送信に適したレベルに被変調搬送波信号を増幅し、スイッチ42を通じて、増幅され、変調された搬送波信号をアンテナ30に送達する。 RF power amplifier (not shown) amplifies the modulated carrier signal to a level suitable for transmission, through the switch 42, is amplified to deliver the modulated carrier signal to the antenna 30. 集合的に、モデムプロセッサ44、受信機経路38、および送信機経路40は、図1CのMDM32(ワイヤレスモデムと呼ばれることもある)を形成する。 Collectively, the modem processor 44, a receiver path 38 and the transmitter path 40, forms a MDM32 in FIG 1C (sometimes referred to as a wireless modem). セルラー信号に関連するRF信号に関してMDM32が具体的に説明されるが、本開示はそのように限定されるわけではない。 Although MDM32 respect RF signals associated with the cellular signal is specifically described, the present disclosure is not so limited. たとえば、他のワイヤレスプロトコルを使用するワイヤレスモデムも、本開示の態様の包含から恩恵を受ける。 For example, wireless modems using other wireless protocols, benefit from inclusion of aspects of the present disclosure. したがって、Bluetooth(登録商標)、様々なIEEE802.11規格、ユニバーサルモバイル電気通信システム(UMTS)、高速パケットアクセス(HSPA)、LTE(Long Term Evolution)、他のワイヤレスプロトコルなどの規格に従って動作するモデムはすべて、本開示の態様を使用し得る。 Accordingly, Bluetooth (registered trademark), various IEEE802.11 standard, the Universal Mobile Telecommunications System (UMTS), High Speed ​​Packet Access (HSPA), LTE (Long Term Evolution), a modem that operates according to standards such as other wireless protocols all may use aspects of the present disclosure.
引き続き図2を参照すると、ユーザは、マイクロフォン、スピーカ、キーパッド、ディスプレイなどのユーザインターフェース46を介してモバイル端末22と対話し得る。 With continued reference to FIG. 2, the user, a microphone, a speaker, a keypad, may interact with the mobile terminal 22 via the user interface 46 such as a display. 受信済み信号内に符号化されたオーディオ情報が、BBPによって回復され、スピーカを駆動するのに適したアナログ信号に変換される。 Audio information encoded in the received signal is recovered by BBP, it is converted into an analog signal suitable for driving a loudspeaker. キーパッドおよびディスプレイは、ユーザがモバイル端末22と対話することを可能にする。 Keypad and display, that allows a user to interact with the mobile terminal 22. たとえば、キーパッドおよびディスプレイは、ユーザがダイアルすべき番号を入力し、アドレス帳情報にアクセスすることなど、ならびに呼出し進行情報を監視することを可能にし得る。 For example, keypad and display, the user inputs a number to be dialed, etc. to access the address book information, as well as make it possible to monitor the call progress information. メモリ48は、上記のようにその中にソフトウェア50を有し得、ソフトウェア50は本開示の例示的態様を達成し得る。 Memory 48 may have software 50 therein as described above, the software 50 may be achieved illustrative aspects of the present disclosure.
PCIe相互接続性バス(すなわち、相互接続性バス36)を有する従来型モバイル端末においてPCIe規格は、相互接続性バス36をスリープモードに置くことを可能にする。 PCIe interconnectivity bus (i.e., interconnectivity bus 36) PCIe standard in conventional mobile terminal having makes it possible to place the interconnectivity bus 36 to the sleep mode. 相互接続性バス36をスリープモードに置くことは一般に電力を節約するが、そのようなスリープモードは、スリープモードから遷移するとき、比較的大量の電力を消費するという点で欠点を有する。 Placing the interconnectivity bus 36 to the sleep mode will generally save power, but such sleep mode, the transition from the sleep mode, has the disadvantage in that it consumes a relatively large amount of power. この電力消費は、PCIe相互接続性バス36の非同期の性質のために悪化する。 The power consumption is exacerbated due to the asynchronous nature of the PCIe interconnectivity bus 36. すなわち、第1のデータが、第2のデータがアプリケーションプロセッサ34からモデムプロセッサ44に渡される準備ができているときとは異なるとき、アプリケーションプロセッサ34への送信のためにモデムプロセッサ44に到来し得る。 That is, the first data is, when the second data is different from the case is ready to be passed from the application processor 34 to the modem processor 44, it can come to the modem processor 44 for transmission to the application processor 34 . この問題はPCIe相互接続性バス36に固有のものではない。 This problem is not specific to PCIe interconnectivity bus 36.
図3は、所与の時間スロット58内でどれほどダウンリンクデータ54がアップリンクデータ56とは異なる送信時間を有し得るかを強調する、時間とリンク電力との間の関係のグラフ52を示す。 Figure 3 shows a graph 52 of the relationship between the downlink data 54 how in the given time slot 58 emphasize or may have a different transmission time uplink data 56, the time and link power . 具体的には、相互接続性バス36(図2)がスリープモードまたは低電力モードで始まり、ダウンリンクデータ54がアプリケーションプロセッサ34に送信され得るように、遷移60によってアクティブ電力モードに遷移する。 Specifically, interconnectivity bus 36 (FIG. 2) begins in sleep mode or low power mode, the downlink data 54 as can be transmitted to the application processor 34, a transition to the active power mode by a transition 60. しかし、ダウンリンクデータ54は、時間スロット58の全体を占有しないことがあり、相互接続性バス36は低電力状態に戻り得る。 However, the downlink data 54 may not occupy the whole time slot 58, interconnectivity bus 36 may return to a low power state. しかし、その後の、依然として同一の時間スロット58内で、アプリケーションプロセッサ34からのアップリンクデータ56が、モデムプロセッサ44に送られる。 However, subsequent still in the same time slot within 58, uplink data 56 from the application processor 34 is sent to the modem processor 44. したがって、相互接続性バス36は、第2の遷移62によって低電力状態からアクティブ電力状態に再び遷移する。 Thus, interconnectivity bus 36 again transitions to an active power state from the low power state by a second transition 62. 例示的態様では、時間スロット58は約1ミリ秒の長さである。 In an exemplary embodiment, the time slot 58 is the length of about 1 millisecond. したがって、低電力からアクティブ電力への2つの遷移(すなわち、60、62)が時間スロット58ごとに生じる場合、毎秒数千の遷移60、62が生じる。 Thus, two transitions from the low power to the active power (i.e., 60, 62) may occur every time slot 58, the transition 60, 62 of several thousand per second occurs. 数千の遷移60、62は、かなりの電力量を消費し、モバイル端末22の電池寿命を低下させる。 Transition thousands 60,62, it consumes a significant amount of power, reducing the battery life of mobile terminal 22.
本開示の例示的態様は、モデムプロセッサ44およびアプリケーションプロセッサ34からのパケット送信を同期することによって、低電力からアクティブ電力への遷移(すなわち、60、62)の数を低減し、それによって、リンク上の通信が統合され、第2の電力状態遷移が解消されるので、低電力モードでリンクをより効率的に維持することを可能にする。 Exemplary embodiments of the present disclosure, by synchronizing the packet transmission from the modem processor 44 and application processor 34, a transition from the low power to the active power (i.e., 60, 62) to reduce the number of, whereby the link communication above are integrated, the second power state transitions are eliminated, making it possible to maintain the link in the low power mode more effectively. 例示的態様では、モデムプロセッサ44からのデータ(すなわち、モデムデータ)がまず送信され、アプリケーションプロセッサ34からのデータ(すなわち、アプリケーションデータ)が、モデムデータの到来後、かつ相互接続性バス36が低電力状態に戻ることができる前に送られる。 In an exemplary embodiment, data from the modem processor 44 (i.e., modem data) is first transmitted, the data from the application processor 34 (i.e., application data), after the arrival of the modem data, and interconnectivity bus 36 low It sent before it can return to the power state. 同期は、モデムプロセッサ44およびアプリケーションプロセッサ34におけるタイマの使用によって行われる。 Synchronization is performed by use of a timer in the modem processor 44 and application processor 34. タイマは、相互接続性バス36の時間スロット58よりも長いことがある。 Timer may be longer than the time slot 58 of the interconnectivity bus 36.
第1の例示的態様では、アプリケーションプロセッサ34上のタイマは、モデムプロセッサ44上のタイマよりも長い。 In a first exemplary embodiment, a timer on the application processor 34 is longer than the timer on the modem processor 44. 蓄積が論理チャネルごとに行われ得る。 Accumulation may be performed per logical channel. タイマは、相互接続性バス36に適した機構を使用して、アプリケーションプロセッサ34によって構成可能であり得る。 Timer, using the mechanism suitable interconnectivity bus 36 may be configurable by the application processor 34. たとえば、PCIeを介するモデムホストインターフェース(MHI)を使用するフュージョンデバイス上で、タイマが、インバウンドMHIチャネルごとに維持され、タイマによって使用される時間値が、MHIコマンドメッセージ、またはベースアドレスレジスタ(BAR)を介して公開されるPCIeメモリマップド入力/出力(MMIO)デバイス構成レジスタを介して構成される。 For example, on a fusion device using a modem host interface via the PCIe (MHI), timer is maintained for each inbound MHI channel, time values ​​used by the timer, MHI command message or the base address register, (BAR) constructed through the PCIe memory-mapped input / output (MMIO) devices configuration registers that are exposed through. BARは、PCIe規格で定義された機構であり、それによってホストは、デバイスのレジスタを仮想アドレスマップにマッピングする。 BAR is a defined mechanism PCIe standard, whereby the host maps the device registers to the virtual address map. MHIについてのより詳しい情報に関しては、興味のある読者は、参照によりその全体が本明細書に組み込まれる、2013年1月24日出願の米国特許出願第14/163,846号を参照されたい。 For further information about the MHI, the interested reader is incorporated by reference in its entirety herein, see US Patent Application No. 14 / 163,846, filed Jan. 24, 2013. 別の例示的態様では、モデムプロセッサ44上のタイマは、アプリケーションプロセッサ34上のタイマよりも長い。 In another exemplary embodiment, a timer on the modem processor 44 is longer than the timer on the application processor 34. さらに別の例示的態様では、タイマの代わりにカウンタが使用され得る。 In yet another exemplary embodiment, instead of the counter of the timer may be used. カウンタは、ビットカウンタ、パケットカウンタ、パケットサイズカウンタなどであり得る。 Counter, bit counter, packet counter, and the like packet size counter. 別の例示的態様では、そのような代替カウンタの使用がタイマと組み合わされ得る。 In another exemplary embodiment, such use of alternative counter may be combined with the timer. さらに別の例示的態様では、待ち時間を削減し、かつ/またはサービス品質要件を満たすように、別のオーバーライド基準が、タイマまたはカウンタが満了する前にデータを送ることを可能にし得る。 In yet another exemplary embodiment, as to reduce the waiting time, and meet / or quality of service requirements, different override criteria may enable to send data before the timer or counter has expired. 本開示ステップは、これらの態様の各々をステップスルーし、2つのタイマがあり、アプリケーションプロセッサ34がモデムプロセッサ44のタイマよりも長いタイマを有する状況から始まる。 The present disclosure step, each of these aspects and step through, there are two timers, the application processor 34 starts from a situation with a longer timer than the timer of the modem processor 44.
この点で、図4は例示的省電力プロセス70を示す。 In this regard, Figure 4 illustrates an exemplary power saving process 70. プロセス70は、低電力状態の相互接続性バス36から始まる(ブロック72)。 Process 70 begins interconnectivity bus 36 of the low power state (block 72). モデムタイマおよびアプリケーションタイマが開始される(ブロック74)。 Modem timer and application timer is started (block 74). タイマは、要望に応じて、モデムプロセッサ44およびアプリケーションプロセッサ34内に記憶されたソフトウェアであり得、または物理的要素であり得る。 Timer, if desired, may be located to obtain or physical elements, the software stored in the modem processor 44 and the application processor 34. データがアプリケーションプロセッサ34によって生成され、データは、モデムプロセッサ44によってネットワーク12から受信される。 Data is generated by the application processor 34, data is received from the network 12 by the modem processor 44. アプリケーションデータがアプリケーションプロセッサ34に保持され(ブロック76)、タイマが動作中に、モデムデータがモデムプロセッサ44に保持される(ブロック78)。 Application data is held in the application processor 34 (block 76), during the timer operation, the modem data is held in the modem processor 44 (block 78). 上記のように、例示的態様では、相互接続性バス36の時間スロット58は1ミリ秒である。 As described above, in an exemplary embodiment, the time slot 58 of the interconnectivity bus 36 is 1 millisecond. そのような一態様では、モデムタイマは約2から6ミリ秒であり得、アプリケーションタイマは3から7ミリ秒であり、または少なくともモデムタイマよりも長い。 In one such embodiment, the modem timer may be a about 2 6 milliseconds, the application timer is 3 to 7 milliseconds, or longer than at least the modem timer. モデムタイマが満了する(ブロック80)。 Modem timer expires (block 80). モデムデータが存在する場合、モデムデータが、モデムプロセッサ44によって、相互接続性バス36を通じてアプリケーションプロセッサ34に解放される(ブロック82)。 If the modem data is present, the modem data, the modem processor 44, are released to the application processor 34 via interconnectivity bus 36 (block 82).
データ転送のための機構が、モデムプロセッサ44(すなわち、デバイス)によって開始され、制御され得る。 Mechanisms for data transfer, the modem processor 44 (i.e., devices) is initiated by, it may be controlled. たとえば、PCIeを介するMHIを使用するフュージョンデバイス上で、モデムプロセッサ44が、MHIチャネルContext Write Pointerをポーリングし(読み取り)、ダウンリンクパケットが転送され得るデータバッファを決定し得る。 For example, on fusion devices using MHI that via the PCIe, modem processor 44 polls the MHI channel Context Write Pointer (read), the downlink packet can determine the data buffers that can be transferred. アプリケーションプロセッサ34は、インバウンドチャネルドアベルをリンギングすることなく、データ転送記述子をポイントするように、チャネルコンテキストデータ構造のContext Write Pointerフィールドを更新する。 Application processor 34, without ringing the inbound channel doorbell, to point to the data transfer descriptor to update the Context Write Pointer field of the channel context data structure. モデムプロセッサ44は、ダウンリンクトラフィックによって必要とされるとき、Context Write Pointerフィールド上の更新についてポーリングし得る。 The modem processor 44, when required by the downlink traffic may poll for updates on Context Write Pointer field. モデムプロセッサ44がバッファを使い果たし、すなわち転送リングが空であり、ダウンリンクデータを転送するためのバッファが存在しないとき、モデムプロセッサ44は、アプリケーションプロセッサ34に対するイベント(たとえば、「out-of-buffer」)通知を生成し得、その後に割込みが続く。 Modem processor 44 runs out of buffers, i.e., the transfer ring is empty, when the buffer for transferring downlink data is not present, the modem processor 44, the event to the application processor 34 (e.g., "out-of-buffer" ) obtained generates a notification, then the interrupt is followed. モデムプロセッサ44からイベント通知を受信したとき、アプリケーションプロセッサ34は、チャネルContext Write Pointerを更新することによってデータバッファを提供し、インバウンドチャネルドアベルをリンギングする。 When the modem processor 44 receives an event notification, the application processor 34 provides data buffers by updating the channel Context Write Pointer, ringing inbound channel doorbell.
アプリケーションプロセッサ34へのモデムデータの到来後、アプリケーションプロセッサ34は、アプリケーションプロセッサ34において保持されていたアプリケーションデータがあればそれを解放し、アプリケーションタイマをリセットする(ブロック84)。 After arrival of modem data to the application processor 34, an application processor 34, if there is application data held by the application processor 34 to release it to reset the application timer (block 84). アプリケーションタイマは、モデムプロセッサ44またはアプリケーションプロセッサ34上で動作し得ることに留意されたい。 Application timer, it is noted that may operate on the modem processor 44 or the application processor 34. 代替として、モデムプロセッサ44は、別のダウンリンクデータ54活動を検出しなくなるまで、アプリケーションプロセッサ34からアップリンクデータ56を引き続きプルし得る。 Alternatively, the modem processor 44, until no detected another downlink data 54 activity, may continue to pull the uplink data 56 from the application processor 34. すなわち、モデムプロセッサ44は、ダウンリンクデータ54を受信する間に、アップリンクデータ56をプルすることを散らばらせ得る。 That is, the modem processor 44 during the reception of the downlink data 54, may cause spreading out to pull the uplink data 56. しかし、モデムタイマが満了したとき、モデムデータがモデムプロセッサ44に存在しない場合、アプリケーションタイマは続行する(すなわち、別のミリ秒)(ブロック86)。 However, when the modem timer expires, if the modem data is not present in the modem processor 44, an application timer continues (i.e., another milliseconds) (block 86). アプリケーションタイマの満了時に、アプリケーションプロセッサ34は、保持されたデータがある場合はそれを、相互接続性バス36を通じてモデムプロセッサ44に送る(ブロック88)。 Upon expiration of the application timer, an application processor 34, it is when there is data held, and sends to the modem processor 44 via interconnectivity bus 36 (block 88). 次いで、プロセスは最初からやり直すことによって反復する(ブロック90)。 Then, the process repeats by starting over (block 90).
上記のように、例示的態様では、ダウンリンクタイマが満了したときはいつでもアップリンク/ダウンリンク同期を増大させるように、アップリンクタイマ(すなわち、アプリケーションタイマ)は、ダウンリンクタイマ(すなわち、モデムタイマ)よりも長くなるように設計される。 As described above, in the illustrative embodiment, as to increase the uplink / downlink synchronization whenever downlink timer expires, uplink timer (i.e., application timer) is downlink timer (i.e., a modem timer ) it is designed to be longer than. 余分な時間スロットのためにデータを保持することはある程度の待ち時間を増し加えるが、増し加わった短い量は、アプリケーションプロセッサ34によって容易に吸収される。 Holding the data for the extra time slot is added increases the degree of latency, but increases joined short amount is readily absorbed by the application processor 34. 同様に、この待ち時間は、省電力のために許容されるとみなされる。 Similarly, the waiting time is considered to be acceptable for power saving. たとえば、モデムタイマの期間を時間スロット58の期間の2倍にすることによって、低電力-アクティブ電力遷移の数が潜在的には半分になる。 For example, by the duration of the modem timer to twice the duration of time slot 58, low power - the number of active power transition is halved potentially is. 同様に、アプリケーションタイマの期間を時間スロット58の期間の6倍にすることによって、モデムデータによって引き起こされる相互接続性バス36のアクティブ電力状態に「便乗する」ことのできる機会が増大するが、アップリンクデータ56の解放をトリガするためのダウンリンクデータ54がない場合であっても、何らかのアップリンクデータ56が依然として適時に送られるのに十分なほど依然として頻繁である。 Similarly, by the duration of the application timer 6 times the duration of the time slot 58, but opportunities for active power state of interconnectivity bus 36 caused by the modem data be "piggybacking to" increases, up even when there is no downlink data 54 for triggering the release of the link data 56, it is still frequent enough to some uplink data 56 is still sent in a timely manner. 同様の論理が、データリンクを介して複数のプロセッサからのトラフィックを同期することに拡張され得る。 Similar logic may be via a data link extended to synchronize traffic from multiple processors. 例示的態様では、他のプロセッサがそれぞれ、ダウンリンクタイマよりも高い(すなわち、長い)タイマ値を有し得、転送するために利用可能なデータがある場合、あるプロセッサ上のトラフィックが他のプロセッサ上のデータ転送をトリガし得るように、プロセッサはそのデータ可用性情報を交換し得る。 In an exemplary embodiment, each of the other processors, higher than the downlink timer (i.e., longer) have a timer value, if there is data available for transferring traffic on one processor of the other processor as can trigger the transfer of data over the processor may replace the data availability information.
図5は、相互接続性バス36(図2)のアクティブな期間102中にアップリンクデータ56がダウンリンクデータ54の後に続くグラフ100を示す。 Figure 5 shows the interconnectivity bus 36 graph 100 uplink data 56 during an active period 102 is followed by a downlink data 54 (FIG. 2). 図示されるように、時間スロット58当たりの低電力からアクティブ電力への遷移104は1つだけである。 As illustrated, a transition 104 from the low power per time slot 58 to the active power is only one. したがって、データを単一のアクティブな期間102に統合することによって、低電力で過ごす全時間が増大し得、したがって省電力が得られる。 Thus, by integrating data into a single active period 102, obtained total time spent in low power increases, thus saving the power is obtained. さらに、低電力からアクティブ電力状態への遷移に費やされる電力が、第2の遷移62の除去によって削減される。 Furthermore, the power spent on transition from the low power to the active power state is reduced by the removal of the second transition 62.
ダウンリンクデータ54の前にアップリンクデータ56が送られ得る(すなわち、アプリケーションタイマがモデムタイマよりも短い)ことが考えられるが、通常はアップリンクパケットよりもダウンリンクパケットの方がはるかに多いので、そのようなことは一般には最適とは考えられない。 Uplink data 56 may be sent before the downlink data 54 but (i.e., application timer is shorter than the modem timer) may be considered, because normally much more towards Downlink Packet than Uplink Packet , generally it is not considered optimal for such a thing. この態様が使用される場合、アプリケーションプロセッサ34は、モデムプロセッサ44への転送を開始する前に、アップリンクデータパケットをローカルメモリ内にバッファリングし得る。 If this embodiment is used, the application processor 34, before starting the transfer to the modem processor 44 may buffer the uplink data packet in the local memory. これらの蓄積されたパケットが、アップリンク蓄積タイマを介して制御される。 These accumulated packets is controlled via the uplink accumulation timer. 複数のチャネルがある場合、タイマが各チャネルに独立に適用され得る。 If there are multiple channels, the timer may be applied independently to each channel. アプリケーションプロセッサ34がアップリンクタイマを使用不能であり、またはアップリンクタイマを有さないとき、モデムプロセッサ44は、アップリンクタイマをインスタンス化することができ得、アップリンクタイマの満了時に、アプリケーションプロセッサ34からデータをポーリングする。 When the application processor 34 is unavailable uplink timer or no uplink timer, the modem processor 44 may be capable of instantiating uplink timer, at the expiration of the uplink timer, application processor 34 to poll the data from. この例示的態様が、図6および図7を参照して以下でより詳細に説明される。 The exemplary embodiment is described in greater detail below with reference to FIGS.
この点で、図6は例示的省電力プロセス110を示す。 In this regard, FIG. 6 illustrates an exemplary power saving process 110. プロセス110は、低電力状態の相互接続性バス36から始まる(ブロック112)。 Process 110 begins interconnectivity bus 36 of the low power state (block 112). モデムタイマおよびアプリケーションタイマが開始される(ブロック114)。 Modem timer and application timer is started (block 114). タイマは、要望に応じて、モデムプロセッサ44およびアプリケーションプロセッサ34内に記憶されたソフトウェアであり得、または物理的要素であり得る。 Timer, if desired, may be located to obtain or physical elements, the software stored in the modem processor 44 and the application processor 34. データがアプリケーションプロセッサ34によって生成され、データは、モデムプロセッサ44によってネットワーク12から受信される。 Data is generated by the application processor 34, data is received from the network 12 by the modem processor 44. アプリケーションデータがアプリケーションプロセッサ34に保持され(ブロック116)、タイマが動作中に、モデムデータがモデムプロセッサ44に保持される(ブロック118)。 Application data is held in the application processor 34 (block 116), the timer is operating, the modem data is held in the modem processor 44 (block 118). 上記のように、例示的態様では、相互接続性バス36の時間スロット58は1ミリ秒である。 As described above, in an exemplary embodiment, the time slot 58 of the interconnectivity bus 36 is 1 millisecond. そのような一態様では、アプリケーションタイマは約2ミリ秒であり得、モデムタイマは3ミリ秒であり、または少なくともアプリケーションタイマよりも長い。 In one such embodiment, application timer may be about 2 milliseconds, modem timer is 3 milliseconds, or longer than at least the application timer. アプリケーションタイマが満了する(ブロック120)。 Application timer expires (block 120). アプリケーションデータが存在する場合、アプリケーションデータが、アプリケーションプロセッサ34によって、相互接続性バス36を通じてモデムプロセッサ44に解放される(ブロック122)。 If the application data is present, application data, the application processor 34, are released to the modem processor 44 via interconnectivity bus 36 (block 122).
モデムプロセッサ44へのアプリケーションデータの到来後、モデムプロセッサ44は、モデムプロセッサ44において保持されていたモデムデータがあればそれを解放し、モデムタイマをリセットする(ブロック124)。 After arrival of the application data to the modem processor 44, a modem processor 44, if there is a modem data held in the modem processor 44 to release it, to reset the modem timer (block 124). アプリケーションタイマは、モデムプロセッサ44またはアプリケーションプロセッサ34上で動作し得ることに留意されたい。 Application timer, it is noted that may operate on the modem processor 44 or the application processor 34. 同様に、モデムタイマは、モデムプロセッサ44またはアプリケーションプロセッサ34上で動作し得る。 Similarly, the modem timer may operate on the modem processor 44 or the application processor 34.
引き続き図6を参照すると、アプリケーションタイマが満了したとき、アプリケーションデータがアプリケーションプロセッサ34に存在しない場合、モデムタイマは続行する(すなわち、別のミリ秒)(ブロック126)。 With continued reference to FIG. 6, when the application timer has expired, if the application data does not exist in the application processor 34, modem timer continues (i.e., another milliseconds) (block 126). モデムタイマの満了時に、モデムプロセッサ44は、保持されたデータがある場合はそれを、相互接続性バス36を通じてアプリケーションプロセッサ34に送る(ブロック128)。 At the expiration of the modem timer, the modem processor 44, it is when there is data held, and sends to the application processor 34 via interconnectivity bus 36 (block 128). 次いで、プロセスは最初からやり直すことによって反復する(ブロック130)。 Then, the process repeats by starting over (block 130).
上記のように、この例示的態様では、アップリンクタイマ(すなわち、アプリケーションタイマ)は、ダウンリンクタイマ(すなわち、モデムタイマ)よりも短くなるように設計される。 As described above, in this exemplary embodiment, uplink timer (i.e., application timer) is downlink timer (i.e., a modem timer) is designed to be shorter than. 余分な時間スロット58のためにデータを保持することはある程度の待ち時間を増し加えるが、増し加わった短い量は、アプリケーションプロセッサ34によって容易に吸収される。 Holding the data for the extra time slots 58 adds increased some latency, but increases joined short amount is readily absorbed by the application processor 34. 同様に、この待ち時間は、省電力のために許容されるとみなされる。 Similarly, the waiting time is considered to be acceptable for power saving. たとえば、アプリケーションタイマの期間を時間スロット58の期間の2倍にすることによって、低電力-アクティブ電力遷移の数が低下する。 For example, by the duration of the application timer to twice the duration of time slot 58, low power - the number of active power transition is reduced. 同様に、モデムタイマの期間を時間スロット58の期間の6倍にすることによって、アプリケーションデータによって引き起こされる相互接続性バス36のアクティブ電力状態に「便乗する」ことのできる機会が増大するが、ダウンリンクデータ54の解放をトリガするためのアップリンクデータ56がない場合であっても、何らかのダウンリンクデータ54が依然として適時に送られるのに十分なほど依然として頻繁である。 Similarly, by the duration of the modem timer 6 times the duration of the time slot 58, but opportunities capable of "piggybacking" to an active power state of interconnectivity bus 36 caused by the application data increases, down even if there is no uplink data 56 to trigger the release of the link data 54, it is still frequent enough to some downlink data 54 is still sent in a timely manner. 同様の論理が、データリンクを介して複数のプロセッサからのトラフィックを同期することに拡張され得る。 Similar logic may be via a data link extended to synchronize traffic from multiple processors. 例示的態様では、他のプロセッサがそれぞれ、アップリンクタイマよりも高い(すなわち、長い)タイマ値を有し得、転送するために利用可能なデータがある場合、あるプロセッサ上のトラフィックが他のプロセッサ上のデータ転送をトリガし得るように、プロセッサはそのデータ可用性情報を交換し得る。 In an exemplary embodiment, each of the other processors is higher than the uplink timer (i.e., longer) have a timer value, if there is data available for transferring traffic on one processor of the other processor as can trigger the transfer of data over the processor may replace the data availability information.
図7は、相互接続性バス36のアクティブな期間142中にアップリンクデータ56がダウンリンクデータ54に先行するグラフ140を示す。 Figure 7 shows a graph 140 of uplink data 56 precedes the downlink data 54 during an active period 142 of interconnectivity bus 36. 図示されるように、時間スロット58当たりの低電力からアクティブ電力への遷移144は1つだけである。 As shown, the transition 144 from the low power per time slot 58 to the active power is only one. したがって、データを単一のアクティブな期間142に統合することによって、低電力で過ごす全時間が増大し得、したがって省電力が得られる。 Thus, by integrating data into a single active period 142, obtained total time spent in low power increases, thus saving the power is obtained. さらに、低電力からアクティブ電力状態への遷移に費やされる電力が、第2の遷移62の除去によって削減される。 Furthermore, the power spent on transition from the low power to the active power state is reduced by the removal of the second transition 62.
例示的態様では、モデムプロセッサ44は、構成可能なパラメータ(ダウンリンクまたはアップリンク蓄積タイマ、バイトしきい値、パケット数しきい値、パケットサイズしきい値など)の各々のすべての構成された値から最小値、または(たとえば、様々なチャネルの中からの)ダウンリンク蓄積満了タイマ値を有効なダウンリンク蓄積タイマ満了値としてオーバーライドし、選び得る。 In an exemplary embodiment, the modem processor 44, configurable parameters (downlink or uplink accumulation timer, byte threshold, the packet number threshold, the packet size threshold, etc.), all of the configured value of each from the minimum value, or (for example, from among the various channels) override downlink storage expiration timer value as a valid downlink accumulation timer expiration value, may choose. インテリジェントモデムプロセッサ44はまた、ダウンリンクトラフィックパターンに応じてダウンリンク蓄積タイマ値を動的にオーバーライドまたは変更し得、かつ/またはデータについての所望のサービス品質(QoS)を達成し、かつ/またはトラフィックを制御するようにダウンリンク蓄積タイマを調節し得る。 Intelligent modem processor 44 also achieves the desired quality of service (QoS) for the downlink accumulated timer value dynamically override or modified to give a, and / or data according to the downlink traffic patterns, and / or traffic It may regulate downlink accumulation timer to control. 構成の変更は、MHI制御またはQMIシグナリング(プロセス間シグナリングなど)を介して、アプリケーションプロセッサ44またはシステム内の任意の他のプロセッサによってもトリガ/制御され得る。 Configuration changes, via the MHI control or QMI signaling (such as interprocess signaling), may also be triggered / controlled by any other processor applications processor 44 or the system.
ダウンリンクおよびアップリンクタイマに加えて、またはその代わりに、バイト蓄積限度カウンタはまた、ダウンリンクトラフィックのためにモデムプロセッサ44によって使用され、アップリンクトラフィックのためにアプリケーションプロセッサ34によって使用され得る。 In addition to the downlink and uplink timer, or alternatively, byte storage limit counter is also used by the modem processor 44 for downlink traffic, it can be used by the application processor 34 for uplink traffic. この態様は、ネットワークまたはアプリケーションによってプッシュされる突然のデータのバーストがある状況で有利となり得る。 This embodiment may be advantageous in situations where there is a burst of sudden data pushed by a network or application. この態様は相互に排他的ではなく、ダウンリンクタイマまたはアップリンクタイマのどちらかについてのオーバーライド機構として実装され得る。 This embodiment are not mutually exclusive, may be implemented as an override mechanism for either downlink timer or uplink timers. たとえばダウンリンク蓄積タイマが電力を節約するために比較的高く設定される場合、突然のデータのバーストが、モデムプロセッサ44のバッファ容量を超過し得、またはモデムプロセッサ44のメモリ内に蓄積することが可能である場合、このデータのバーストが、アプリケーションプロセッサ34に対するバス帯域幅割振りを超過し得る。 For example, if the downlink accumulation timer is set relatively high in order to save power, that the bursts of sudden data accumulates to exceed the buffer capacity of the modem processor 44 to obtain or in the memory of the modem processor 44, Where possible, the burst of the data may exceed the bus bandwidth allocation to the application processor 34. アプリケーションプロセッサ34は、そのバス帯域幅バジェット、および/またはダウンリンクデータ転送のために予約されたバッファサイズに基づいて最大バイト蓄積限度を決定および構成し得る。 Application processor 34 may determine and configure the maximum byte storage limit on the basis of the buffer size is reserved for the bus bandwidth budget, and / or downlink data transfer. モデムプロセッサ44はまた、ダウンリンクバッファのサイズ、および/または相互接続性リンクデータスループットに基づいて内部バイト蓄積限度を選ぶこともできる。 The modem processor 44 may also be selected internal byte storage limit on the basis of the size of downlink buffers, and / or interconnectivity link data throughput. バイト蓄積限度カウンタを用いて、モデムプロセッサ44は、バッファリングされたデータサイズがバイト蓄積限度カウンタを超過する場合、ダウンリンク蓄積タイマ満了前に、アプリケーションプロセッサ34へのダウンリンクデータ転送を開始し得る。 Using byte storage limit counter, the modem processor 44, if the buffered data size exceeds the byte storage limit counter, before the expiration downlink accumulation timer may initiate a downlink data transfer to the application processor 34 . モデムプロセッサ44とアプリケーションプロセッサ34の両方が、バイト蓄積限度カウンタについての独立した勧告を有し得るので、モデムプロセッサ44は、これらの2つの値の最小値を有効なバイト蓄積限度となるように選択し得る。 Since both the modem processor 44 and application processor 34 may have a separate recommendations for byte storage limit counter, the modem processor 44, selects the minimum of these two values ​​as a valid byte storage limit It can be. 同様のパラメータが、アップリンクデータ56転送を直ちにトリガする(すなわち、アップリンク蓄積タイマをオーバーライドする)ためにアプリケーションプロセッサ34内で維持され得る。 Similar parameters, uplink data 56 immediately trigger a transfer (i.e., to override the uplink accumulation timer) may be maintained in the application processor 34 for.
バイト蓄積限度カウンタの代わりに、またはそれに加えて、パケット数限度カウンタが使用され得る。 Instead of byte storage limit counter, or in addition to, a packet number limit counter can be used. 例示的態様では、パケット数限度カウンタは同様の設計であり得、多数のパケットがネットワークまたはアプリケーションによって送達されるケースをカバーするために、バイト限度ではなくパケット数カウンタ限度を追加するために利用され得る。 In an exemplary embodiment, the packet number limit counter can be a similar design, in order to cover cases where a large number of packets are delivered by the network or application, is utilized to add the packet counter limit instead of bytes limit obtain. この場合も、そのようなパケット限度カウンタが、アプリケーションプロセッサ34またはモデムプロセッサ44にやはり存在し、またはそれに関連付けられ得る。 Again, such a packet limit counter, also present in the application processor 34 or the modem processor 44, or may be associated with it. 蓄積タイマ(アップリンクおよび/またはダウンリンク)、および蓄積パケット数しきい値、蓄積バイトしきい値などの他の構成パラメータが、LTE、HSPA、GERANなどの機能であり得ることに留意されたい。 Accumulation timer (uplink and / or downlink), and stored packet number threshold, other configuration parameters such as the storage byte threshold is noted LTE, HSPA, that can be functional, such as GERAN.
さらに別の例示的態様では、モデムプロセッサ44またはアプリケーションプロセッサ34が、メッセージ転送、たとえば制御メッセージ(フロー制御など)または高QoSデータトラフィックまたは低待ち時間トラフィックを促進する必要があるケースで、モデムプロセッサ44またはアプリケーションプロセッサ34によって決定されるように、ダウンリンクまたはアップリンク蓄積を使用不能にし得る。 In yet another exemplary embodiment, the modem processor 44 or the application processor 34, message transfer, for example, control messages (flow control) or with a high QoS data traffic or case where there is a need to promote the low latency traffic, the modem processor 44 or as determined by the application processor 34 may disable the downlink or uplink accumulation. 蓄積によって導入される待ち時間は、これらのトラフィッククラスに対して許容できないことがある。 Latency introduced by the accumulation may not be acceptable for these traffic classes.
厳密なプロセスではなく、データ量に基づくデータ蓄積に戻ると、図8および図9は2つの例示的態様を示す。 Not a strict process and returns to the data storage based on the amount of data, 8 and 9 show two exemplary embodiments. この点で、図8は、バイトカウンタプロセスを示すプロセス150を示す。 In this regard, FIG. 8 shows a process 150 showing the byte counter process. 具体的には、プロセス150は、低電力状態の相互接続性バス36から始まる(ブロック152)。 Specifically, process 150 begins interconnectivity bus 36 of the low power state (block 152). プロセス150は、モデムバイトカウンタおよびアプリケーションバイトカウンタを開始する(ブロック154)。 Process 150 starts the modem byte counter and the application byte counter (block 154). データが、アプリケーションプロセッサ34(ブロック156)およびモデムプロセッサ44(ブロック158)において保持される。 Data is held by the application processor 34 (block 156) and the modem processor 44 (block 158). 制御システムは、モデムプロセッサ44において保持または蓄積されているデータ量に基づいて、モデムバイトカウンタが事前定義されたしきい値を超過したかどうかを判定する(ブロック160)。 The control system, on the basis of the data amount held or accumulated in the modem processor 44 determines whether the modem byte counter has exceeded a predefined threshold (block 160).
引き続き図8を参照すると、ブロック160に対する答えが肯定である場合、データはモデムプロセッサ44からアプリケーションプロセッサ34に送られる(ブロック162)。 With continued reference to FIG. 8, if the answer to block 160 is yes, the data is sent from the modem processor 44 to the application processor 34 (block 162). モデムプロセッサ44からのデータの受信後、アプリケーションプロセッサ34は、アプリケーションプロセッサ34において蓄積されていたデータ(存在する場合)をモデムプロセッサ44に送る(ブロック164)。 After receiving the data from the modem processor 44, application processor 34 sends data accumulated in the application processor 34 (if any) to the modem processor 44 (block 164). モデムプロセッサ44とアプリケーションプロセッサ34の両方において、蓄積されたデータをクリアすると、プロセスは最初からやり直す(ブロック166)。 In both the modem processor 44 and application processor 34, clearing the stored data, the process start over (block 166).
引き続き図8を参照すると、ブロック160に対する答えが否定である場合、制御システムは、アプリケーションバイトカウンタにおけるデータが事前定義されたしきい値を超過したかどうかを判定する(ブロック168)。 With continued reference to FIG. 8, if the answer to block 160 is no, the control system determines whether the data in the application byte counter has exceeded a predefined threshold (block 168). ブロック168に対する答えが否定である場合、プロセス150はブロック156に戻り、バイトカウンタしきい値を超過するまで、データは引き続き保持される。 If the answer to block 168 is negative, process 150 returns to block 156, until exceeding the byte counter threshold, the data is subsequently held. しかし、ブロック168に対する答えが肯定である場合、データはアプリケーションプロセッサ34からモデムプロセッサ44に送られる(ブロック170)。 However, if the answer to block 168 is yes, the data is sent from the application processor 34 to the modem processor 44 (block 170). アプリケーションプロセッサ34からのデータの受信後、モデムプロセッサ44は、データ(存在する場合)をアプリケーションプロセッサ34に送る(ブロック172)。 After receiving the data from the application processor 34, the modem processor 44 sends data (if any) to the application processor 34 (block 172). モデムプロセッサ44とアプリケーションプロセッサ34の両方において、蓄積されたデータをクリアすると、プロセス150は最初からやり直す(ブロック166)。 In both the modem processor 44 and application processor 34, clearing the stored data, the process 150 start over (block 166).
バイトカウンタは待ち時間を管理する際に有効であり得るが、別の例示的態様はパケットカウンタを使用する。 Byte counter can be effective in managing latency, but another illustrative embodiment uses a packet counter. この点で、図9は、バイトカウンタプロセスを示すプロセス180を示す。 In this regard, FIG. 9 shows a process 180 showing the byte counter process. 具体的には、プロセス180は、低電力状態の相互接続性バス36から始まる(ブロック182)。 Specifically, process 180 begins interconnectivity bus 36 of the low power state (block 182). プロセス180は、モデムパケットカウンタおよびアプリケーションパケットカウンタを開始する(ブロック184)。 Process 180 starts the modem packet counter and application packet counter (block 184). データが、アプリケーションプロセッサ34(ブロック186)およびモデムプロセッサ44(ブロック188)において保持される。 Data is held by the application processor 34 (block 186) and the modem processor 44 (block 188). 制御システムは、モデムプロセッサ44において保持または蓄積されるパケット数に基づいて、モデムパケットカウンタが事前定義されたしきい値を超過したかどうかを判定する(ブロック190)。 The control system, based on the number of packets held or accumulated in the modem processor 44 determines whether the modem packet counter exceeds the predefined threshold (block 190).
引き続き図9を参照すると、ブロック190に対する答えが肯定である場合、データがモデムプロセッサ44からアプリケーションプロセッサ34に送られる(ブロック192)。 With continued reference to FIG. 9, if the answer to block 190 is yes, the data is sent from the modem processor 44 to the application processor 34 (block 192). モデムプロセッサ44からのパケットの受信後、アプリケーションプロセッサ34は、アプリケーションプロセッサ34において蓄積されていたデータ(存在する場合)をモデムプロセッサ44に送る(ブロック194)。 After receiving a packet from the modem processor 44, application processor 34 sends data accumulated in the application processor 34 (if any) to the modem processor 44 (block 194). モデムプロセッサ44とアプリケーションプロセッサ34の両方において、蓄積されたパケットをクリアすると、プロセス180は最初からやり直す(ブロック196)。 In both the modem processor 44 and application processor 34, clearing the stored packet, process 180 start over (block 196).
引き続き図9を参照すると、ブロック190に対する答えが否定である場合、制御システムは、アプリケーションパケットカウンタにおけるパケット数が事前定義されたしきい値を超過したかどうかを判定する(ブロック198)。 With continued reference to FIG. 9, if the answer to block 190 is no, the control system determines whether the number of packets in the application packet counter exceeds a predefined threshold (block 198). ブロック198に対する答えが否定である場合、プロセス180はブロック186に戻り、パケットカウンタしきい値を超過するまで、データは引き続き保持される。 If the answer to block 198 is negative, process 180 returns to block 186, until exceeding the packet counter threshold, the data is subsequently held. しかし、ブロック198に対する答えが肯定である場合、データはアプリケーションプロセッサ34からモデムプロセッサ44に送られる(ブロック200)。 However, if the answer to block 198 is yes, the data is sent from the application processor 34 to the modem processor 44 (block 200). アプリケーションプロセッサ34からのパケットの受信後、モデムプロセッサ44は、データ(存在する場合)をアプリケーションプロセッサ34に送る(ブロック202)。 After receiving a packet from the application processor 34, the modem processor 44 sends data (if any) to the application processor 34 (block 202). モデムプロセッサ44とアプリケーションプロセッサ34の両方において、蓄積されたパケットをクリアすると、プロセス180は最初からやり直す(ブロック196)。 In both the modem processor 44 and application processor 34, clearing the stored packet, process 180 start over (block 196).
特定のバイト数またはパケット数が蓄積したかどうかを判定する代わりに、制御システムがパケットのサイズ、またはシステムのメモリが少なくなっているかどうかを評価する場合、類似のプロセスが使用され得る。 Instead of determining whether the accumulated number of specific bytes or packets, if the control system to evaluate whether the size of the packet or the memory of the system are decreased, similar process may be used. 同様に、一定の優先順位データ(たとえば、低待ち時間を必要とする制御信号または他のデータ)が、本開示のタイマおよび/またはカウンタをオーバーライドするフラグまたは他のインジケータに関連付けられ得ることを理解されたい。 Similarly, understand that certain priority data (e.g., control signals or other data requiring low latency) may be associated to a flag or other indicator to override the timer and / or counter of the present disclosure It should be.
上記のように、本開示の態様は相互に排他的ではなく、組み合わされ得ることを理解されたい。 As described above, aspects of the disclosure should be understood that not mutually exclusive, may be combined. タイマが、モデムプロセッサ44におけるバイトカウンタとともに、アプリケーションプロセッサ34において使用され得(逆も同様である)、モデムプロセッサ44がタイマおよびバイトカウンタとともに働き、一方、アプリケーションプロセッサ34が単にタイマを有するなどの点で、組合せは無数である。 Timer, with the byte counter in the modem processor 44, (The same applies to reverse) obtained is used in the application processor 34, the modem processor 44 acts in conjunction with a timer and byte counters, whereas, the viewpoint of the application processor 34 simply has a timer in, the combination is innumerable. この点で、タイマおよびデータ蓄積カウンタがどのように相互動作し得るかを示す図10〜図12が提供される。 In this regard, FIGS. 10 to 12 that indicates the timer and the data storage counters How can interoperate are provided. すなわち、図10および図11は、ダウンリンクタイマ(モデムプロセッサ44内、またはアプリケーションプロセッサ34内)が、(たとえば、図4および図5に示されるような)データ送信のための基礎としてどのように使用されるか、データ蓄積カウンタと組み合わされ得るか、および高優先順位データオーバーライドによってさらに修正され得るかを示す。 That is, FIGS. 10 and 11, downlink timer (inside the modem processor 44 or the application processor 34), (for example, as shown in FIGS. 4 and 5) how as a basis for data transmission either used, indicate may be further modified by either be combined with the data storage counter, and the high priority data override. 図12は、データ蓄積カウンタと組み合わされたアップリンクタイマが、データオーバーライドによって修正される(たとえば、図6および図7に示されるような)データ送信のための基礎として使用される、簡略化したプロセスを示す。 12, uplink timer combined with data storage counter is modified by the data override (e.g., as shown in FIGS. 6 and 7) is used as a basis for data transmission, simplified It shows the process.
この点で、図10および図11は、開始(ブロック212)から始まる、組み合わされたプロセス210を示す。 In this regard, FIGS. 10 and 11, starting from the start (Block 212), indicating the combined process 210. プロセス210は、ダウンリンク(DL)データ(たとえば、パケット)の到来に進む(ブロック214)。 The process 210 proceeds to the arrival of the downlink (DL) data (e.g., packets) (block 214). 制御システムは、低待ち時間を必要とする優先順位データ、制御メッセージ、および/または他のデータがあるかどうかを評価する(ブロック216)。 The control system evaluates whether the priority data requiring low latency, there is a control message, and / or other data (block 216). ブロック216に対する答えが否定である場合、制御システムは、バイトしきい値を超えたかどうか(すなわち、アキュムレータ内にバイトに値するしきい値よりも多くあるか)を判定する(ブロック218)。 If the answer to block 216 is no, the control system determines whether exceeds the byte threshold (i.e., whether more than a threshold worth of bytes into the accumulator) (block 218). ブロック218に対する答えが否定である場合、制御システムは、パケット数しきい値を超えたかどうか(すなわち、アキュムレータ内にパケットに値するしきい値よりも多くあるか)を判定する(ブロック220)。 If the answer to block 218 is no, the control system determines whether more than a number of packets threshold (i.e., whether more than a threshold worth packets into the accumulator) (block 220). ブロック220に対する答えが否定である場合、制御システムは、システムのメモリが少なくなっているかどうかを判定する(ブロック222)。 If the answer to block 220 is negative, the control system determines whether the memory system is low (block 222). ブロック222に対する答えが否定である場合、制御システムは、ダウンリンク蓄積タイマが実行中であるかどうかを確認する(ブロック224)。 If the answer to block 222 is no, the control system checks whether the downlink accumulation timer is running (block 224). ブロック224に対する答えが肯定である場合、ダウンリンクデータは蓄積を続行し、リンクを介するデータ転送は開始されない(ブロック226)。 If the answer to block 224 is yes, the downlink data to continue the accumulation is not started data transfer over the link (block 226).
しかし、引き続き図10を参照して、ブロック224に対する答えが否定である場合、ダウンリンクタイマが満了しており、またはブロック216、218、220、または222からのオーバーライドのいずれかが肯定的に回答された場合、プロセス210は、モデムプロセッサ44(図ではモデム(44)とも呼ばれることがある)からアプリケーションプロセッサ34(図ではAP(34)とも呼ばれることがある)へのリンクを介して、蓄積されたデータ(現パケットを含む)の転送を開始する(ブロック230)。 However, continuing with reference to FIG. 10, if the answer to block 224 is negative, the downlink timer has expired, or block 216, 218 either affirmatively answered overrides or from 222, If it is, the process 210 (in FIG modem (44) and sometimes also referred to) a modem processor 44 via a link from the application processor 34 (in the figure is sometimes also referred to as AP (34)), is accumulated and it starts to transfer the data (including the current packet) (block 230). 制御システムは、ダウンリンク蓄積タイマを開始または再開し、ダウンリンク蓄積タイマを実行中に設定する(ブロック232)。 The control system starts or resumes a downlink accumulation timer, set during the downlink accumulation timer (block 232). 制御システムは、モデムプロセッサ44がアップリンク(UL)ポーリングモードにあるかどうかを判定する(ブロック234)。 The control system determines whether the modem processor 44 is in the uplink (UL) polling mode (block 234). ブロック234に対する答えが否定である場合、アップリンク転送はない(ブロック236)。 If the answer to block 234 is negative, it is not up link transfer (block 236). しかし、モデムプロセッサ44がアップリンクデバイスをポーリングしている場合、そのポーリングに基づいて、制御システムは、アプリケーションプロセッサ34からの保留中のアップリンクデータがあるかどうかを判定する(ブロック238)。 However, if the modem processor 44 is polling the uplink device, based on the polling control system determines whether there is a pending uplink data from the application processor 34 (block 238). 保留中のデータがある場合(すなわち、ブロック238に対する答えが肯定である場合)、アプリケーションプロセッサ34は、モデムプロセッサ44に対するデータ転送を開始する(ブロック240)。 If there is pending data (i.e., if the answer to block 238 is yes), the application processor 34 starts data transfer to the modem processor 44 (block 240). データ転送が終了した後、またはブロック238でデータがなかった場合、制御システムは、アップリンク蓄積タイマを再開し(ブロック242)、プロセス210は開始212に戻る。 After the data transfer is completed, or when there is no data in block 238, the control system resumes uplink accumulation timer (block 242), process 210 returns to start 212.
引き続き図10を参照すると、ブロック226の後、制御システムは、ダウンリンクタイマが満了したかどうかを判定する(ブロック244)。 With continued reference to FIG. 10, after block 226, the control system determines whether the downlink timer has expired (block 244). ブロック244に対する答えが否定である場合、制御システムは、新しいパケットが到来したかどうかを判定する(ブロック246)。 If the answer to block 244 is no, the control system determines whether a new packet has arrived (block 246). ブロック246に対する答えが否定である場合、プロセス210はブロック244に戻る。 If the answer to block 246 is negative, the process 210 returns to block 244. 新しいパケットが到来した場合、プロセス210は開始212に戻る。 If a new packet has arrived, the process 210 returns to start 212. ブロック244に対する答えが肯定である場合、ダウンリンクタイマが満了しており、制御システムは、ダウンリンク蓄積タイマが満了したことを知る(ブロック248)。 If the answer to block 244 is yes, and the downlink timer has expired, the control system knows that the downlink accumulation timer has expired (block 248). ダウンリンクタイマの満了時に、制御システムは、保留中の蓄積されたダウンリンクデータがあるかどうかを判定する(ブロック250)。 At the expiration of the downlink timer, the control system determines whether there is a stored downlink data pending (block 250). ブロック250でデータがある場合、ブロック230でデータが転送される。 If there is data in block 250, data blocks 230 are transferred. データがない場合、ダウンリンク蓄積タイマは「実行中ではない」に設定され(ブロック252)、プロセス210は、図11、要素Cに進む。 If there is no data, downlink accumulation timer is set to "not running" (block 252), process 210, FIG. 11, the process proceeds to element C. ブロック216、218、220、および222は任意選択であることを理解されたい。 Block 216, 218, 220, and 222 should be understood that it is optional.
図11を参照すると、プロセス210はブロック252から続行し得る。 Referring to FIG. 11, the process 210 may continue at block 252. この時点で、アップリンク蓄積タイマは満了している(ブロック254)。 At this point, the uplink accumulation timer has expired (block 254). アップリンクタイマが再開して以来、ダウンリンクデータがない場合、アップリンク蓄積タイマは満了する。 Since the uplink timer is restarted, when there is no downlink data, uplink accumulation timer expires. 制御システムは、アプリケーションプロセッサ34からの保留中のアップリンクデータがあるかどうかを判定する(ブロック256)。 The control system determines whether there is pending uplink data from the application processor 34 (block 256). ブロック256に対する答えが肯定である場合、アプリケーションプロセッサ34は、アプリケーションプロセッサ34からモデムプロセッサ44へのリンクを介してデータ転送を開始する(ブロック258)。 If the answer to block 256 is yes, the application processor 34 starts the data transfer from the application processor 34 via a link to the modem processor 44 (block 258). 次いで、制御システムはアップリンク蓄積タイマを再開する(ブロック260)。 The control system then resumes uplink accumulation timer (block 260). しかし、ブロック256に対する答えが否定である場合、データはなく、制御システムは、モデムプロセッサ44が何らかの保留中の、または次のパケットサブミットについてのパケットドアベル/割込みを予期していることを示すイベントをアプリケーションプロセッサ34に送る(ブロック262)。 However, if the answer to block 256 is no, the data is not, the control system, a modem processor 44 in any hold or an event indicating that it is expecting a packet doorbell / interrupt for the next packet submission sent to the application processor 34 (block 262). すなわち、前のポーリング時間以来、アプリケーションプロセッサ34からモデムプロセッサ44へのデータがなかったので、モデムプロセッサ44は、アップリンクデータについての割込みモードに入り得、モデムプロセッサ44は、アプリケーションプロセッサ34において保留中のデータがあったときはいつでもアプリケーションプロセッサ34が割込みを送ることを予期する。 That is, since the previous polling period, there was no data from the application processor 34 to the modem processor 44, a modem processor 44, may enter the interrupt mode for the uplink data, the modem processor 44, pending the application processor 34 anytime the application processor 34 expects to send an interrupt when a data. 次いで、制御システムは、状態を反映するために状態を内部的に変更する(ブロック264)。 Then, the control system internally changes the state to reflect the status (block 264).
引き続き図11を参照すると、モデムプロセッサ44は、転送リング内の保留中のデータを示す割込みまたは他の表示をアプリケーションプロセッサ34から受信する(ブロック266)。 With continued reference to FIG. 11, the modem processor 44 receives an interrupt or other display indicating the pending data in the transfer ring from the application processor 34 (block 266). 次いで、制御システムは、アップリンク蓄積タイマを再開し、アップリンクポーリングモードを示すように状態を変更する(ブロック268)。 Then, the control system resumes uplink accumulation timer changes state to indicate the uplink polling mode (block 268). すべてのアップリンクデータが処理され(ブロック270)、プロセス210は最初からやり直す。 All uplink data is processed (block 270), process 210 start over.
別の代替態様では、アプリケーションプロセッサ34のバッファが満杯であり得、モデムプロセッサ44からのデータのための空間がない状況があり得る。 In another alternative embodiment, the buffer of the application processor 34 is full obtained, there may be situations is no space for data from the modem processor 44. そのようなイベントでは、アプリケーションプロセッサ34は、モデムプロセッサ44にそのように通知し得、モデムプロセッサ44は、空きバッファがあるとき、モデムプロセッサ44に割込み信号を供給するように、アプリケーションプロセッサ34にイベントを送り得る。 In such an event, the application processor 34, so notified obtained modem processor 44, a modem processor 44, when there is a free buffer, so as to supply an interrupt signal to the modem processor 44, the event to the application processor 34 It may send.
図12は、オーバーライドおよびデータカウンタがどのように蓄積タイマとともに使用され得るかを示す点で図10および図11と同様であるが、図12のプロセス280は、(たとえば、図6および図7に示される態様と類似して)アップリンクタイマがダウンリンクタイマよりも短いことを仮定する。 Figure 12 is similar to FIG. 10 and FIG. 11 in that indicating override and data counter may be used with any accumulated timer, the process 280 of FIG. 12, (for example, in FIGS. 6 and 7 analogously) uplink timer and the embodiment shown it is assumed that shorter than the downlink timer. プロセス280は開始(ブロック282)から始まる。 The process 280 begins from the start (block 282). プロセス280は、アップリンク(UL)データ(たとえば、パケット)の到来に進む(ブロック284)。 The process 280 proceeds to the arrival of the uplink (UL) data (e.g., packets) (block 284). 制御システムは、低待ち時間を必要とする優先順位データ、制御メッセージ、および/または他のデータがあるかどうかを評価する(ブロック286)。 The control system evaluates whether the priority data requiring low latency, there is a control message, and / or other data (block 286). ブロック286に対する答えが否定である場合、制御システムは、バイトしきい値を超えたかどうか(すなわち、アキュムレータ内にバイトに値するしきい値よりも多くあるか)を判定する(ブロック288)。 If the answer to block 286 is no, the control system determines whether exceeds the byte threshold (i.e., whether more than a threshold worth of bytes into the accumulator) (block 288). ブロック288に対する答えが否定である場合、制御システムは、パケット数しきい値を超えたかどうか(すなわち、アキュムレータ内にパケットに値するしきい値よりも多くあるか)を判定する(ブロック290)。 If the answer to block 288 is no, the control system determines whether more than a number of packets threshold (i.e., whether more than a threshold worth packets into the accumulator) (block 290). ブロック290に対する答えが否定である場合、制御システムは、システムのメモリが少なくなっているかどうかを判定する(ブロック292)。 If the answer to block 290 is no, the control system determines whether the memory system is low (block 292). ブロック292に対する答えが否定である場合、制御システムは、デバイスがアップリンクポーリングモードにあるかどうかを確認する(ブロック294)。 If the answer to block 292 is no, the control system, the device confirms whether the uplink polling mode (block 294). ブロック294に対する答えが肯定である場合、デバイスはポーリングモードにあり、アプリケーションプロセッサ34は、デバイスがプルし、それに応じて書込みポインタを更新し得るアップリンクデータパケット情報で内部データ構造/コンテキストアレイを更新する(ブロック296)。 If the answer to block 294 is yes, the device is in the polling mode, the application processor 34, the device is pulled, it updates its internal data structures / context array uplink data packet information may update the write pointer accordingly to (block 296).
しかし、引き続き図12を参照して、ブロック294に対する答えが否定である場合、デバイスはアップリンクポーリングモードにはなく、またはブロック286、288、290、または292からのオーバーライドのいずれかが肯定的に回答された場合、アプリケーションプロセッサ34は、デバイスがプルし、それに応じて書込みポインタを更新し得るアップリンクデータパケット情報で内部データ構造/コンテキストアレイを更新する(ブロック298)。 However, continuing with reference to FIG. 12, if the answer to block 294 is no, the device is not in the uplink polling mode, or block 286,288,290 or any overridden from 292 positive, If it is answered, the application processor 34, the device is pulled, and updates the internal data structures / context array uplink data packet information may update the write pointer accordingly (block 298). 次いで、アプリケーションプロセッサ34は、アップリンクデータの可用性を示すために、ドアベルをリンギングし、あるいはデバイスに割込みをかける(ブロック300)。 Then, the application processor 34, to indicate the availability of the uplink data, and ringing doorbell, or interrupt the device (block 300). 次いで、アプリケーションプロセッサ34は、デバイス状態をポーリング状態(ドアベル/イベント/割込みモードではなく)に設定し(ブロック302)、プロセスは反復する。 Then, the application processor 34 sets the device status to the polling state (rather than a doorbell / event / interrupt mode) (block 302), the process repeats.
両方のタイマがアプリケーションプロセッサ34またはモデムプロセッサ44内にあり、またはそれぞれのプロセッサ34、44間で分割される場合に同様のプロセスが実施され得ることを理解されたい。 Want both timer is understood that a similar process when located in the application processor 34 or the modem processor 44, or to be divided among each of the processors 34 and 44 may be implemented. 同様に、タイマが満了すると、ポーリング、ドアベルレジスタの設定、または他の技法に基づいて、データが相互接続性バス36を介してプルまたはプッシュされ得る。 Similarly, when the timer expires, the polling, set the doorbell register, or based on other techniques, data can be pulled or pushed through the interconnectivity bus 36.
本明細書で開示される態様に関連して説明される様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムが、電子ハードウェア、メモリもしくは別のコンピュータ可読媒体に記憶され、プロセッサもしくは他の処理デバイスによって実行される命令、またはその両方の組合せとして実装され得ることを当業者はさらに理解されよう。 The various illustrative logical blocks described in connection with the aspects disclosed herein, modules, circuits, and algorithms, electronic hardware, stored in memory or another computer readable medium, a processor or other processing instructions executed by the device, or by those skilled in the art that may be implemented as a combination of both will be further understood. 本明細書で説明されるデバイスは、例として、回路、ハードウェア構成要素、IC、またはICチップで利用され得る。 Devices described herein include, by way of example, circuit, hardware components may be utilized in IC or IC chip. 本明細書で開示されるメモリは、任意のタイプおよびサイズのメモリであり得、所望の任意のタイプの情報を記憶するように構成され得る。 Memory disclosed herein may be a memory of any type and size, it may be configured to store any desired type of information. この互換性を明確に示すために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが、その機能の点で上記で全般的に説明された。 To illustrate this interchangeability of clear, various illustrative components, blocks, modules, circuits, and steps have above been generally described in terms of their functionality. そのような機能がどのように実装されるかは、特定の応用分野、設計の選択肢、および/またはシステム全体に課される設計制約に依存する。 Such is how the feature is implemented, particular application, depending on the design constraints imposed design choices, and / or the entire system. 当業者は、特定の適用分野ごとに様々な方式で記載の機能を実装し得るが、そのような実装決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。 Skilled artisans may implement the functions described in various ways for each particular application, but such implementation decisions should not be interpreted as causing a departure from the scope of the present disclosure.
本明細書で開示される態様とともに説明される様々な例示的論理ブロック、モジュール、および回路は、プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェア構成要素、または本明細書で説明される機能を実施するように設計されたそれらの任意の組合せで実装または実施され得る。 The various illustrative logical blocks is described in combination with embodiments disclosed herein, modules, and circuits, a processor, a digital signal processor (DSP), an application specific integrated circuit (ASIC), a field programmable gate array (FPGA) or other programmable logic device, discrete gate or transistor logic, may be implemented or performed in any combination thereof designed to perform the functions described in discrete hardware components or as described herein. プロセッサはマイクロプロセッサであり得るが、代替実施形態では、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、またはマイクロコントローラであり得る。 The processor may be a microprocessor, but in the alternative, the processor may be any conventional processor, controller, it may be a microcontroller or microcontroller. プロセッサはまた、コンピューティングデバイスの組合せ、たとえばDSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、1つまたは複数のマイクロプロセッサとDSPコア、または任意の他のそのような構成として実装され得る。 The processor may also be implemented as a combination of computing devices, e.g., a combination of a DSP and a microprocessor, a plurality of microprocessors, may be implemented as one or more microprocessors and a DSP core, or any other such configuration.
本明細書で開示される態様は、ハードウェア、またはハードウェア内に記憶される命令として実施され得、たとえば、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、電気プログラマブルROM(EPROM)、電気消去可能プログラマブルROM(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で周知の任意の他の形態のコンピュータ可読媒体内に常駐し得る。 Aspects disclosed herein may be implemented in hardware or obtained be implemented as instructions stored in hardware, for example, random access memory (RAM), flash memory, read only memory (ROM), electrically programmable ROM ( EPROM), electrically erasable programmable ROM (EEPROM), registers, hard disk, a removable disk, a CD-ROM, or a computer-readable medium known any other form in the art. 例示的記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込み得るようにプロセッサに結合される。 An exemplary storage medium, the processor reads the information from the storage medium is coupled to the processor to obtain write information to, the storage medium. 代替実施形態では、記憶媒体はプロセッサと一体であり得る。 In the alternative, the storage medium may be integral to the processor. プロセッサおよび記憶媒体はASIC内にあり得る。 The processor and the storage medium may reside in an ASIC. ASICはリモート局内にあり得る。 ASIC may be in a remote station. 代替実施形態では、プロセッサおよび記憶媒体は、別個の構成要素としてリモート局、基地局、またはサーバ内にあり得る。 In the alternative, the processor and the storage medium may be a separate component remote station, the base station or the server.
本明細書の例示的態様のいずれかで説明される動作ステップは、例および議論を提供するために説明されることにも留意されたい。 Operation steps described in any of the exemplary embodiments of the present specification is to be noted also that are set forth in order to provide examples and discussion. 説明される動作は、図示されるシーケンス以外の多数の異なるシーケンスで実施され得る。 The described operation can be carried out in a number of different sequences other than the sequence shown. さらに、単一の動作ステップで説明される動作は、実際にはいくつかの異なるステップで実施され得る。 Further, operations described in a single operation step may be carried out in practice, several different steps. さらに、例示的態様で論じられる1つまたは複数の動作ステップが組み合わされ得る。 Additionally, one or more operational steps discussed in the exemplary embodiments may be combined. 流れ図で示される動作ステップは、当業者には容易に明らかとなるような多数の異なる修正の対象となり得ることを理解されたい。 Operation steps shown in the flow diagram is to be understood that may be of interest readily apparent become such a large number of different modifications to those skilled in the art. 様々な異なる技術および技法のいずれかを使用して情報および信号が表現され得ることも当業者は理解されよう。 It person skilled in the art will recognize that information and signals using any of a variety of different technologies and techniques can be expressed. たとえば、上記の説明全体を通じて参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場あるいは光粒子、またはそれらの任意の組合せによって表現され得る。 For example, data that may be referenced throughout the above description, instructions, commands, information, signals, bits, symbols, and chips voltages, currents, electromagnetic waves, magnetic fields or particles, optical fields or light particles, or any of them, It can be represented by a combination.
本開示の先の説明は、当業者が本開示を作成または使用することを可能にするために与えられる。 The previous description of the disclosure, those skilled in the art are given in order to be able to make or use the disclosure. 本開示に対する様々な修正が当業者には容易に明らかとなり、本明細書で定義される一般原理は、本開示の精神または範囲から逸脱することなく、他の変形形態に適用され得る。 Various modifications to the disclosure will be readily apparent to those skilled in the art, and the generic principles defined herein without departing from the spirit or scope of the present disclosure may be applied to other variations. したがって、本開示は、本明細書で説明される例および設計に限定されないものとし、本開示には、本明細書で開示される原理および新規な特徴に適合する最も広い範囲が与えられるべきである。 Accordingly, the present disclosure shall not be limited to the being and design described herein, the present disclosure should widest scope conforming to the principles and novel features disclosed herein is there.
10 コンピューティングデバイス 10 computing device
12 ネットワーク 12 network
14 ハウジング 14 housing
16 モニタ 16 Monitor
18 キーボード 18 keyboard
20 マウス 20 mouse
22 モバイル端末 22 mobile terminal
24 リモートアンテナ 24 remote antenna
26 基地局(BS) 26 base station (BS)
28 パブリックランドモバイルネットワーク(PLMN) 28 Public Land Mobile Network (PLMN)
30 アンテナ 30 antenna
32 モバイルデバイスモデム(MDM) 32 mobile device modem (MDM)
34 アプリケーションプロセッサ 34 application processor
36 相互接続性バス 36 interoperability bus
38 受信機経路 38 receiver paths
40 送信機経路 40 transmitter path
44 モデムプロセッサ 44 modem processor
46 ユーザインターフェース 46 user interface
48 メモリ 48 memory
50 ソフトウェア 50 software
モデムタイマと、 And the modem timer,
前記モデムタイマの満了まで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成されたモデムプロセッサと、 Until the expiration of the modem timer, modem processor - a modem processor configured to hold the application processor data,
アプリケーションプロセッサと、 And the application processor,
前記アプリケーションプロセッサを前記モデムプロセッサに通信可能に結合する相互接続性バスとを備えるモバイル端末であって、 A mobile terminal and a interconnectivity bus that communicatively couples said application processor to said modem processor,
前記アプリケーションプロセッサが、前記相互接続性バスを通じた前記モデムプロセッサからの前記モデムプロセッサ-アプリケーションプロセッサデータの受信によってトリガされるまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成され、前記モデムプロセッサ-アプリケーションプロセッサデータの受信によってトリガされた後、前記アプリケーションプロセッサ-モデムプロセッサデータが、 前記相互接続性バスを通じた前記モデムプロセッサからの前記モデムプロセッサ-アプリケーションプロセッサデータの前記受信に応答して、前記相互接続性バスを通じて前記モデムプロセッサに送られるモバイル端末。 The application processor, wherein the modem processor from the modem processor through the interconnectivity bus - until triggered by the receiving application processor data, the application processor - is configured to hold a modem processor data, the modem processor - after being triggered by the receiving application processor data, the application processor - the modem processor data, the modem processor from the modem processor through the interconnectivity bus - in response to the reception of the application processor data, said interconnection mobile terminal to be sent to the modem processor through sexual bus.
前記相互接続性バスがPCI準拠バスを含む請求項1に記載のモバイル端末。 Mobile terminal according to claim 1 wherein the interconnectivity bus including PCI compliant bus.
前記PCI準拠バスがPCIeバスを含む請求項2に記載のモバイル端末。 Mobile terminal according to claim 2 wherein the PCI-compliant bus comprises a PCIe bus.
前記アプリケーションプロセッサがアップリンクタイマを含み、前記アップリンクタイマが、前記モデムタイマの期間よりも長い期間を有する請求項1に記載のモバイル端末。 The application processor comprises an uplink timer, the uplink timer, the mobile terminal according to claim 1 having a period longer than the period of the modem timer.
前記モデムタイマがソフトウェアで実装される請求項1に記載のモバイル端末。 Mobile terminal according to claim 1, wherein the modem timer is implemented in software.
前記モデムタイマが約6ミリ秒の期間を有する請求項1に記載のモバイル端末。 Mobile terminal according to claim 1, wherein the modem timer has a period of approximately 6 milliseconds.
前記アプリケーションプロセッサが、前記モデムプロセッサからの前記モデムプロセッサ-アプリケーションプロセッサデータの受信、または前記モデムタイマの期間よりも長い期間を有する前記アップリンクタイマの満了のどちらかが最初に生じるまで、前記アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成される請求項4に記載のモバイル端末。 The application processor, the modem processor from the modem processor - until either the expiration of the uplink timer with a long time received, or than the period of the modem timer of the application processor data occurs first, the application processor - mobile terminal according to configured claim 4 so as to hold the modem processor data.
前記モデムプロセッサが前記モデムタイマを備える請求項1に記載のモバイル端末。 Mobile terminal according to claim 1, wherein the modem processor is provided with the modem timer.
前記アプリケーションプロセッサが前記モデムタイマを備える請求項1に記載のモバイル端末。 Mobile terminal according to claim 1, wherein the application processor comprises the modem timer.
アプリケーションタイマをさらに備え、前記モデムプロセッサが、前記アプリケーションタイマの1時間スロット以内にデータが受信されない場合、割込みを送るように前記アプリケーションプロセッサに命令するように構成される請求項1に記載のモバイル端末。 Further comprising an application timer, the modem processor, the mobile terminal according If data within one time slot of an application timer is not received, to claim 1 configured to instruct the application processor to send interrupt .
前記モデムプロセッサに関連するバイト蓄積限度カウンタをさらに備え、前記モデムプロセッサが、前記バイト蓄積限度カウンタに関連するしきい値を超過する場合、前記アプリケーションプロセッサにデータを送るように構成される請求項1に記載のモバイル端末。 Further comprising a byte storage limit counter associated with the modem processor, the modem processor, the byte storage limit counter associated if it exceeds the threshold value to the claim made to the application processor to route data 1 mobile terminal according to.
前記モデムプロセッサに関連するパケット数限度カウンタをさらに備え、前記モデムプロセッサが、前記パケット数限度カウンタに関連するしきい値を超過する場合、前記アプリケーションプロセッサにデータを送るように構成される請求項1に記載のモバイル端末。 Further comprising a packet number limit counter associated with the modem processor, the modem processor, if it exceeds the threshold associated with the packet number limit counter, the claim configured to send data to the application processor 1 mobile terminal according to.
前記モデムプロセッサが、保持されるデータが制御パケットを含むかどうかを判定し、前記モデムタイマの満了前にそのような制御パケットを送るように構成される請求項1に記載のモバイル端末。 The modem processor, data to be retained is determined whether to include a control packet, the mobile terminal according to claim 1 configured to send such control packets before the expiration of the modem timer.
前記モデムプロセッサがアプリケーションタイマをさらに備え、前記モデムプロセッサが、前記モデムプロセッサ-アプリケーションプロセッサデータの受信時、または前記アプリケーションタイマの満了時に、前記アプリケーションプロセッサからデータをプルするように構成される請求項3に記載のモバイル端末。 The modem processor is further provided an application timer, the modem processor, the modem processor - the application processor upon receipt of data, or at the expiration of the application timer, according to claim 3 configured to pull data from the application processor mobile terminal according to.
コンピューティングデバイス内の電力消費を制御する方法であって、 A method of controlling power consumption of a computing device,
ダウンリンクタイマの満了まで、リモートネットワークからモデムプロセッサによって受信されたデータを保持するステップと、 Until expiration of the downlink timer, a step of holding data received by the modem processor from a remote network,
前記モデムプロセッサによって受信された前記データを、相互接続性バスを介してアプリケーションプロセッサに渡すステップと、 The data received by the modem processor, the steps to pass to the application processor via the interconnectivity bus,
前記モデムプロセッサからの前記データの受信、またはアップリンクタイマの満了のどちらかが最初に生じるまで、前記アプリケーションプロセッサに関連するアプリケーションによって生成されたアプリケーションデータを保持するステップとを含み、 The reception of the data from the modem processor or until uplink timer either expiration of the first occurring, viewed including the step of holding the application data generated by an application associated with the application processor,
前記モデムプロセッサからの前記データの受信が、前記相互接続性バスがアクティブ電力状態から低電力状態に遷移する前に、前記アプリケーションプロセッサによって受信された前記データを、前記相互接続性バスを介して前記モデムプロセッサに渡すステップをトリガする方法。 The reception of the data from the modem processor, before the interconnectivity bus transitions from the active power state to a low power state, the data received by the application processor, through the interconnectivity bus how to trigger the step of passing to the modem processor.
前記データを渡す前記ステップが、PCI準拠バスを介して前記データを渡すステップを含む請求項15に記載の方法。 Wherein the step of passing the data A method according to claim 15 including the step of passing the data through a PCI compliant bus.
前記ダウンリンクタイマの期間が6ミリ秒を含む請求項15に記載の方法。 The method of claim 15 periods of the downlink timer containing 6 ms.
前記アップリンクタイマの期間が7ミリ秒を含む請求項15に記載の方法。 The method of claim 15 periods of the uplink timer comprises 7 milliseconds.
蓄積されたパケットサイズ、蓄積されたパケットカウント、蓄積されたバイトカウント、サービス品質要件、および制御メッセージステータスのうちの1つに基づいてオーバーライド機能を提供するステップをさらに含む請求項15に記載の方法。 Accumulated packet size, packets accumulated counts accumulated byte count The method of claim 15, further comprising the step of providing an override function based on one of the quality of service requirements, and control messages Status .
モデムプロセッサと、 And the modem processor,
アプリケーションタイマと、 And the application timer,
前記アプリケーションタイマの満了まで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成されたアプリケーションプロセッサと、 Until the expiration of the application timer, an application processor - an application processor configured to hold the modem processor data,
前記モデムプロセッサが、前記相互接続性バスを通じた前記アプリケーションプロセッサからの前記アプリケーションプロセッサ-モデムプロセッサデータの受信によってトリガされるまで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成され、前記アプリケーションプロセッサ-モデムプロセッサデータの受信によってトリガされた後、前記モデムプロセッサ-アプリケーションプロセッサデータが、 前記相互接続性バスを通じた前記アプリケーションプロセッサからの前記アプリケーションプロセッサ-モデムプロセッサデータの前記受信に応答して、前記相互接続性バスを通じて前記アプリケーションプロセッサに送られるモバイル端末。 The modem processor, wherein the application processor from the application processor through the interconnectivity bus - until triggered by the reception of the modem processor data, the modem processor - is configured to hold the application processor data, the application processor - after being triggered by the reception of the modem processor data, the modem processor - the application processor data, the application processor from the application processor through the interconnectivity bus - in response to the reception of the modem processor data, said interconnection mobile terminal to be sent to the application processor via sexual bus.
前記アプリケーションプロセッサが前記アプリケーションタイマを備える請求項20に記載のモバイル端末。 Mobile terminal according to claim 20, wherein the application processor comprises the application timer.
前記モデムプロセッサが前記アプリケーションタイマを備える請求項20に記載のモバイル端末。 Mobile terminal according to claim 20, wherein the modem processor is provided with the application timer.
前記モデムプロセッサにおいてバイトをカウントするバイトカウンタをさらに備える請求項20に記載のモバイル端末。 Mobile terminal according to claim 20, further comprising a byte counter for counting the bytes in the modem processor.
モデムバイト蓄積限度カウンタと、 And the modem byte storage limit counter,
前記モデムバイト蓄積限度カウンタがバイトの事前定義されたしきい値に達するまで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成されたモデムプロセッサと、 Until said modem byte storage limit counter reaches a predefined threshold of bytes, modem processor - a modem processor configured to hold the application processor data,
モデムパケットカウンタと、 And modem packet counter,
前記モデムパケットカウンタがパケットの事前定義されたしきい値に達するまで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成されたモデムプロセッサと、 Until said modem packet counter reaches a predefined threshold of packet, modem processor - a modem processor configured to hold the application processor data,
アプリケーションバイトカウンタと、 And the application byte counter,
前記アプリケーションバイトカウンタがバイトの事前定義されたしきい値に達するまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成されたアプリケーションプロセッサと、 Until said application byte counter reaches a predefined threshold of bytes, the application processor - an application processor configured to hold the modem processor data,
アプリケーションパケットカウンタと、 And the application packet counter,
前記アプリケーションパケットカウンタがパケットの事前定義されたしきい値に達するまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成されたアプリケーションプロセッサと、 Until said application packet counter reaches a predefined threshold of the packet, the application processor - an application processor configured to hold the modem processor data,
前記モデムプロセッサが、前記相互接続性バスを通じた前記アプリケーションプロセッサからの前記アプリケーションプロセッサ-モデムプロセッサデータの受信によってトリガされるまで、モデムプロセッサ-アプリケーションプロセッサデータを保持するように構成され、前記アプリケーションプロセッサ-モデムプロセッサデータの受信によってトリガされた後、前記モデムプロセッサ-アプリケーションプロセッサデータが、 前記相互接続性バスを通じた前記モデムプロセッサからの前記モデムプロセッサ-アプリケーションプロセッサデータの前記受信に応答して、前記相互接続性バスを通じて前記アプリケーションプロセッサに送られるモバイル端末。 The modem processor, wherein the application processor from the application processor through the interconnectivity bus - until triggered by the reception of the modem processor data, the modem processor - is configured to hold the application processor data, the application processor - after being triggered by the reception of the modem processor data, the modem processor - the application processor data, the modem processor from the modem processor through the interconnectivity bus - in response to the reception of the application processor data, said interconnection mobile terminal to be sent to the application processor via sexual bus.
アプリケーションプロセッサにおいてアプリケーションタイマを開始するステップと、 A step of starting an application timer in the application processor,
前記アプリケーションタイマの満了まで、前記アプリケーションプロセッサにおいてデータを蓄積するステップと、 Until the expiration of the application timer, a step of storing the data in the application processor,
相互接続性バスを介して、前記蓄積されたデータを前記アプリケーションプロセッサからモデムプロセッサに送るステップと、 Through the interconnectivity bus, and sending the data stored in the modem processor from the application processor,
前記アプリケーションプロセッサからの前記蓄積されたデータの受信によってトリガされるまで、前記モデムプロセッサにおいてモデムプロセッサデータを保持するステップとを含む方法であって、 Until triggered by the reception of the accumulated data from the application processor, a method comprising the step of holding the modem processor data in the modem processor,
前記アプリケーションプロセッサからの前記蓄積されたデータの受信が、前記相互接続性バスがアクティブ電力状態から低電力状態に遷移する前に、前記モデムプロセッサデータを、前記相互接続性バスを介して前記アプリケーションプロセッサに渡すステップをトリガする方法 。 Receiving the stored data from the application processor, before the interconnectivity bus transitions from the active power state to a low power state, the modem processor data, the application processor through the interconnectivity bus how to trigger the step to pass to.
前記モデムタイマの満了までモデムプロセッサ-アプリケーションプロセッサデータを保持するように構成されたモデムプロセッサと、 Expiration modem processor to the modem timer - a modem processor configured to hold the application processor data,
前記アプリケーションプロセッサを前記モデムプロセッサに通信可能に結合する相互接続性バスと、 And Interconnectivity bus that communicatively couples said application processor to said modem processor,
前記モデムプロセッサ-アプリケーションプロセッサデータの送信後、前記モデムプロセッサが前記アプリケーションプロセッサからデータをプルするまで、アプリケーションプロセッサ-モデムプロセッサデータを保持するように構成されたアプリケーションプロセッサとを備えるモバイル端末であって、 After transmission of the application processor data to said modem processor pulls the data from the application processor, the application processor - - the modem processor to a mobile terminal including an application processor configured to hold the modem processor data,
前記モデムプロセッサが、前記モデムプロセッサ-アプリケーションプロセッサデータの送信後、かつ前記相互接続性バスがアクティブ電力状態から低電力状態に遷移する前に、前記アプリケーションプロセッサからデータをプルするようにさらに構成されるモバイル端末 。 The modem processor, the modem processor - after transmission of the application processor data, and before the interconnectivity bus transitions from the active power state to a low power state, further configured to pull data from the application processor mobile terminal.
第2のモデムプロセッサをさらに備え、前記第2のモデムプロセッサが、前記モデムプロセッサ上のトラフィックが前記第2のモデムプロセッサについてのデータ転送をトリガし得るように、前記モデムプロセッサとデータ可用性情報を交換するように構成される請求項1に記載のモバイル端末。 Further comprising a second modem processor, the second modem processors, as traffic on the modem processor may trigger the transfer of data for said second modem processor, replacing the modem processor and data availability information mobile terminal according to configured claim 1 to.
前記モデムプロセッサ上のトラフィックが第2のモデムプロセッサについてのデータ転送をトリガするまで、前記第2のモデムプロセッサにデータを保持するステップをさらに含む請求項15に記載の方法。 The traffic on the modem processor until triggers the data transfer for the second modem processor The method of claim 15, further comprising the step of holding the data to said second modem processor.
JP2016537459A 2013-12-16 2014-12-15 Power saving techniques in the computing device Active JP6144430B2 (en)
US61/916,498 2013-12-16
US62/019,073 2014-06-30
US14/568,694 2014-12-12
JP2017502400A JP2017502400A (en) 2017-01-19
JP6144430B2 true JP6144430B2 (en) 2017-06-07
JP2016537459A Active JP6144430B2 (en) 2013-12-16 2014-12-15 Power saving techniques in the computing device
DE69827028T2 (en) * 1997-11-14 2005-09-08 Iws International Inc. Intelligent power distribution system and its manufacturing process
US9535490B2 (en) 2017-01-03
EP3193544A1 (en) 2017-07-19 Base station, mobile station, and power-saving transmission and reception method used in them
CN102017724B (en) 2013-11-20 Multi-level duty cycling
2017-02-15 A871 Explanation of circumstances concerning accelerated examination
2017-03-31 A975 Report on accelerated examination
Ref document number: 6144430