Source: https://patents.google.com/patent/JP4298559B2/en
Timestamp: 2019-01-18 04:10:32
Document Index: 596847340

Matched Legal Cases: ['art 1', 'art 2', 'art 3', 'art 4', 'art 1', 'art 2', 'art 1', 'art 2']

JP4298559B2 - Electronic parts packaging structure and a method of manufacturing the same - Google Patents
Electronic parts packaging structure and a method of manufacturing the same Download PDF
JP4298559B2
JP4298559B2 JP2004096660A JP2004096660A JP4298559B2 JP 4298559 B2 JP4298559 B2 JP 4298559B2 JP 2004096660 A JP2004096660 A JP 2004096660A JP 2004096660 A JP2004096660 A JP 2004096660A JP 4298559 B2 JP4298559 B2 JP 4298559B2
JP2004096660A
JP2005286036A (en )
広幸 加藤
章司 渡▲辺▼
本発明は電子部品実装構造及びその製造方法に係り、より詳しくは、薄型化に容易に対応できる電子部品実装構造及びその製造方法に関する。 The present invention relates to an electronic parts packaging structure and a manufacturing method thereof, and more particularly, to an electronic parts packaging structure and the manufacturing method thereof can be easily correspond to thinning.
例えば、特許文献１には、リード部品を介さないでプリント配線基板と半導体チップを電気的に接続するために、凹部が設けられた一体型のコア基板の該凹部に半導体チップを実装し、それらの上に半導体チップに接続される多層配線を形成することが記載されている。 For example, Patent Document 1, in order to electrically connect the printed circuit board and the semiconductor chip without passing through the lead component, a semiconductor chip is mounted on the concave portion of the integral of the core substrate where the recess is provided, which which it describes forming a multilayer wiring connected to the semiconductor chip on the.
また、特許文献２には、配線基板上に複数の半導体チップが絶縁層に埋設された状態で３次元的に実装され、絶縁層を介して多層に形成された配線パターンにより複数の半導体チップが相互接続された構造の半導体装置が記載されている。 Further, Patent Document 2, a plurality of semiconductor chips are three-dimensionally mounted while being embedded in the insulating layer on the wiring substrate, a plurality of semiconductor chips by the wiring patterns formed on multiple layers through an insulating layer the semiconductor device of interconnected structure is described.
特開２００２−１７０８４０号公報 JP 2002-170840 JP 特開２０００−３２３６４５号公報 JP 2000-323645 JP
ところで、半導体チップが配線基板上に３次元的に積層された半導体装置では、小型化に加えて全体の厚みを薄型化することが要求されている。 Incidentally, in the semiconductor device in which a semiconductor chip is three-dimensionally stacked on a wiring substrate, reducing the thickness of the overall thickness in addition to the miniaturization is required.
上記した特許文献１及び２では、半導体装置の全体の厚みを薄型化することに関しては何ら考慮されていない。 Patent Document 1 and 2 described above, no consideration with respect to thin the overall thickness of the semiconductor device.
本発明は以上の課題を鑑みて創作されたものであり、薄型化の要求に容易に対応できる電子部品実装及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide an electronic component mounting, and a manufacturing method thereof can be easily corresponds to the demand for reduction in thickness.
上記課題を解決するため、本発明は電子部品実装構造に係り、樹脂層と、前記樹脂層上に形成され、開口部を備えたプリプレグ絶縁層とにより構成されたコア基板であって、前記プリプレグの開口部によって凹部が設けられた構造の前記コア基板と、前記コア基板の凹部内の前記樹脂層上に、電子部品の接続パッドが上側になって実装された前記電子部品とを有することを特徴とする。 To solve the above problems, the present invention relates to an electronic parts packaging structure, a resin layer is formed on the resin layer, a core substrate constituted by a prepreg insulating layer having an opening, said prepreg and the core substrate of the recess is provided structure by opening of, on the resin layer in the recess of the core substrate, that having said electronic component connection pads of the electronic component is mounted is the upper and features.
本発明では、コア基板は、樹脂層上に、開口部が設けられたプリプレグ絶縁層が形成されたものであり、プリプレグ絶縁層の開口部によってコア基板に凹部が設けられた構成となっている。 In the present invention, the core substrate, on the resin layer, which prepreg insulating layer having an opening is provided is formed, the recess in the core substrate has a structure that is provided by the opening of the prepreg insulating layer . プリプレグ絶縁層は、ガラスクロスなどを樹脂に含侵させたプリプレグが硬化したものである。 Prepreg insulating layer are those prepreg impregnated such as glass cloth and the resin is cured. コア基板の凹部の底部には、電子部品の接続パッドが上側になった状態で該電子部品が実装されている。 The bottom of the recess of the core substrate, the electronic component is mounted in a state where the connection pads becomes the upper side of the electronic component.
本発明では、電子部品がコア基板の中に実装されて電子部品の厚みが解消されることから、電子部品の厚みは実装構造全体の厚みに影響しなくなり、電子部品実装構造の薄型化を図ることができる。 In the present invention, since the electronic component is eliminated thickness of the electronic parts are mounted in the core substrate, the thickness of the electronic components will not affect the mounting structure overall thickness, reduce the thickness of the electronic parts packaging structure be able to.
しかも、コア基板は、樹脂上に、予め開口部が設けられたプリプレグが接着されて得られるので、ルータなどで板状のコア基板に凹部を形成する方法（特許文献１）よりも極めて簡易な方法でかつ低コストで製造される。 Moreover, the core substrate, on the resin, a so advance opening provided prepreg obtained are bonded very than method (Patent Document 1) forming a recess in a plate-like core substrate such as a router simple produced by the method and low cost.
また、上記課題を解決するため、本発明は電子部品実装構造に係り、プリプレグ絶縁層と、前記プリプレグ絶縁層上に形成された樹脂層とにより構成されるコア基板と、前記コア基板の前記樹脂層に、電子部品の接続パッドが上側になって埋設された前記電子部品とを有することを特徴とする。 In order to solve the above problems, the present invention relates to an electronic parts packaging structure, and the prepreg insulating layer, and the core substrate constituted by a resin layer formed on the prepreg insulating layer, the resin of the core substrate the layer is characterized by having an electronic component wherein the electronic component connection pad is embedded become upper.
本発明では、コア基板がプリプレグ絶縁層とその上に形成された樹脂層とにより構成され、コア基板の樹脂層に、電子部品の接続パッドが上側になって電子部品が埋設されている。 In the present invention, is constituted by the core substrate and the prepreg insulating layer and a resin layer formed thereon, the resin layer of the core substrate, the electronic component is embedded connection pads of the electronic component becomes the upper side.
このようにしても、電子部品がコア基板を構成する樹脂層の中に実装されて電子部品の厚みが解消されるので、電子部品実装構造の薄型化を図ることができる。 Also in this case, since the electronic component is the thickness of the electronic component is eliminated is implemented in the resin layer constituting the core substrate, it is possible to reduce the thickness of the electronic parts packaging structure.
本発明の好適な態様では、コア基板及び電子部品の上方に、電子部品の接続パッドに電気的に接続される配線パターンが形成される。 In a preferred embodiment of the present invention, above the core substrate and the electronic component, a wiring pattern electrically connected to the connection pads of the electronic component is formed. また、最上の配線パターンに上側電子部品がフリップチップ実装される。 The upper electronic parts is flip-chip mounted on the uppermost wiring pattern. さらに、電子部品の接続パッドに接続された配線パターンは、コア基板を貫通するビアホールを介してコア基板の下面側に形成された配線パターンに電気的に接続される。 Furthermore, connected to the wiring pattern on the connection pads of the electronic component is electrically connected to the wiring pattern formed on the lower surface side of the core substrate through a via hole penetrating the core substrate. そして、コア基板の下面側の最下の配線パターンに外部接続端子が接続される接続部が設けられる。 The connection portion of the external connection terminal is connected is provided on the bottom of the wiring pattern on the lower surface side of the core substrate.
あるいは、コア基板の片面のみを使用する片面実装とし、上側電子部品の外側近傍の最上の配線パターンに、上側電子部品の高さよりも高い外部接続端子が接続される接続部を設けるようにしてもよい。 Alternatively, a single-side implementation using only one side of the core substrate, the uppermost wiring pattern near the outside of the upper electronic component, be provided with a connection portion in which the upper electronic parts high external connection terminals than the height is connected good. この態様の場合、電子部品の外側領域に配線パターンを引き回す必要がないので、コア基板の下面側に外部接続端子を設ける場合よりも電子部品実装構造の面積を縮小化することができる。 In this embodiment, since the outer region of the electronic components is not necessary to route the wiring pattern, it is possible to reduce the area of ​​the electronic parts packaging structure than the case of providing the external connection terminal on the lower surface side of the core substrate.
また、電子部品が、表面に、ペリフェラル型で配置された接続パッドとそれを露出させるパシベーション膜とを備え、配線パターンが、パシベーション膜に接触した状態で接続パッドに接続され、かつ接続パッドから電子部品の外側に延在して形成されるようにしてもよい。 Further, electronic components, on the surface, and a passivation film to expose it with connection pads arranged in peripheral type, the wiring pattern is connected to the connection pad in contact with the passivation film, and electrons from the connection pad it may be formed to extend to the outside of the component.
この態様の場合、電子部品の接続パッド上にビアホールを形成する必要がないので、電子部品がレーザによってダメージを受けるおそれがない。 In this embodiment, it is not necessary to form a via hole in the electronic component on the connection pads, there is no danger of being damaged by the laser electronic components. しかも、電子部品のパシベージョン膜の絶縁耐性が低い場合あっても、電子部品の中央部上に配線パターンが配置されないので、配線パターンと電子部品の電気回路とが電気的にショートするおそれもない。 Moreover, even when the insulating resistance Pashibejon film electronic components is low, since the wiring pattern on the center portion of the electronic components are not arranged, an electric circuit wiring pattern and the electronic components there is no risk of electrical short circuit.
また、上記した課題を解決するため、本発明は電子部品実装構造の製造方法に係り、樹脂層の上に、開口部が設けられたプリプレグを配置し、加熱／加圧して前記樹脂層上に前記プリプレグを接着することにより、前記開口部によって凹部が設けられた構造のコア基板を得る工程と、前記コア基板の凹部の底部の樹脂層上に、電子部品の接続パッドを上側にして前記電子部品を実装する工程とを有することを特徴とする。 In order to solve the aforementioned problems, the present invention relates to a method of manufacturing an electronic parts packaging structure, on the resin layer, placing a prepreg in which an opening portion is provided, the heating / pressurizing on the resin layer by bonding the prepreg, obtaining a core substrate recess is provided structure by the opening, on the resin layer at the bottom of the recess of the core substrate, the electrons and the connection pads of the electronic component on the upper side characterized by a step of mounting components.
また、上記した課題を解決するため、本発明は電子部品実装構造の製造方法に係り、プリプレグ上に、樹脂層を配置し、電子部品の接続パッドを上側にして前記電子部品を前記樹脂層上に配置する工程と、前記プリプレグ、前記樹脂層及び前記電子部品を加熱／加圧することにより、前記プリプレグと前記樹脂層とを接着し、かつ、前記樹脂層に前記電子部品を埋設して実装する工程とを有することを特徴とする。 In order to solve the aforementioned problems, the present invention relates to a method of manufacturing an electronic parts packaging structure, on the prepreg, and placing the resin layer, the electronic component of the resin layer and the connection pads of the electronic component on the upper side placing on the prepreg, by applying heat / pressure to the resin layer and the electronic component, adhered to said resin layer and the prepreg, and implemented by embedding the electronic component on the resin layer characterized by a step.
本発明の製造方法を使用することにより、板状のコア基板をルータで加工して凹部を形成する方法よりも生産効率を格段に向上させることができ、上記した電子部品実装構造を低コストで製造することができる。 By using the production method of the present invention, it is possible to greatly improve the production efficiency than a method of forming a concave portion by processing a plate-like core substrate in a router, the electronic component mounting structure as described above at a low cost it can be produced.
以上説明したように、本発明では、極めて簡易な方法でコア基板の中に電子部品が実装されるので、電子部品実装構造の薄型化に容易に対応できるようになる。 As described above, in the present invention, since the electronic components in the core substrate is mounted, it is possible to easily correspond to the thickness of the electronic parts packaging structure in a very simple way.
本発明の実施形態を説明する前に、コア基板上に電子部品が絶縁膜に埋設された状態で実装された構造の電子部品実装構造について説明する。 Before describing embodiments of the present invention, the electronic components on the core substrate is described an electronic parts packaging structure of structure implemented in a state of being embedded in the insulating film. 図１は関連技術の電子部品実装構造を示す断面図である。 Figure 1 is a sectional view showing an electronic parts packaging structure of the related art.
図１に示すように、関連技術の電子部品実装構造では、半導体チップ１０２がその接続パッド１０２ａが上側になって（フェイスアップ）、接着層１０３によってコア基板１００上に固着されている。 As shown in FIG. 1, the electronic parts packaging structure of the related art, the semiconductor chip 102 becomes the connection pad 102a is upward (face-up), is fixed on the core substrate 100 by an adhesive layer 103. コア基板１００にはスルーホール１００ｘが設けられており、その内面にはスルーホール導電層１０１が形成されている。 The core substrate 100 and the through holes 100x are provided, through-hole conductive layer 101 is formed on the inner surface thereof. スルーホール１００ｘの孔には樹脂体１０４が充填されている。 Resin body 104 is filled in the hole of the through holes 100x.
コア基板１００の上面にはスルーホール導電層１０１に接続された第１配線パターン１０８が形成されている。 The upper surface of the core substrate 100 is first wiring pattern 108 connected to the through-hole conductive layer 101 is formed. 第１配線パターン１０８の膜厚は、半導体チップ１０２の段差を解消するために半導体チップ１０２の厚みに対応している。 The thickness of the first wiring pattern 108 corresponds to the thickness of the semiconductor chip 102 in order to eliminate the difference in level of the semiconductor chip 102.
また、半導体チップ１０２及び第１配線パターン１０８上には層間絶縁膜１１０が形成されており、半導体チップ１０２が層間絶縁膜１１０に埋設されている。 Further, on the semiconductor chip 102 and the first wiring pattern 108 is formed an interlayer insulating film 110, the semiconductor chip 102 is embedded in the interlayer insulating film 110. 半導体チップ１０２の接続パッド１０２ａ及び第１配線パターン１０８上の層間絶縁膜１１０の部分にビアホール１１０ｘが形成されている。 Via holes 110x are formed on the connection pad 102a and a portion of the inter-layer insulating film 110 on the first wiring pattern 108 of the semiconductor chip 102. 層間絶縁膜１１０上には半導体チップ１０２の接続パッド１０２ａ及び第１配線パターン１０８にビアホール１１０ｘを介して接続された第２配線パターン１１２が形成されている。 On the interlayer insulating film 110 and the second wiring pattern 112 connected through the via hole 110x to the connection pad 102a and the first wiring pattern 108 of the semiconductor chip 102 is formed.
また、第２配線パターン１１２の所要部上に開口部１１４ｘが設けられたソルダレジスト膜１１４が形成されており、その開口部１１４ｘに露出する第２配線パターン１１２の部分にＮｉ／Ａｕめっき層よりなる接続部１１２ａが形成されている。 Further, solder resist film 114 with an opening 114x is provided on the predetermined portions are formed of the second wiring pattern 112, from Ni / Au-plated layer on a portion of the second wiring pattern 112 exposed in the opening 114x connecting portion 112a is formed comprising. そして、接続部１１２ａに上側半導体チップ（不図示）がフリップチップ実装される。 Then, the upper semiconductor chip (not shown) are flip-chip mounted on the connecting portion 112a. また、コア基板１００の下面側にも所定のビルドアップ配線層（不図示）が形成され、最下の配線層に外部接続端子が設けられる。 The predetermined build-up wiring layer to the lower surface side of the core substrate 100 (not shown) is formed, external connection terminals are provided on the wiring layer lowermost.
関連技術の電子部品実装構造では、比較的厚みの厚いコア基板１００（２００μｍ以上）上にさらの半導体チップ１０２が実装されるため、実装構造を薄型化する際に容易に対応できないという問題がある。 The electronic component mounting structure of the related art, since the relatively thick core substrate 100 (200 [mu] m or more) thick semiconductor chip 102 further on are mounted, there is a problem that can not be easily associated when thin mounting structure . さらには、半導体チップ１０２の段差を解消するために、第１配線パターン１０８の膜厚を半導体チップ１０２の厚みに合わせる必要があるため、配線パターンを形成する際の電解めっきの処理時間が長くなり、生産効率が悪いという問題も残る。 Furthermore, in order to eliminate the difference in level of the semiconductor chip 102, it is necessary to adjust the thickness of the first wiring pattern 108 in the thickness of the semiconductor chip 102, the processing time of electroplating for forming the wiring pattern becomes long , production efficiency is also remain poor.
次に説明する本発明の実施形態の電子部品実装構造では、そのような問題を解決することができ、しかも簡易な製造方法により薄型化に対応することができる。 In the electronic parts packaging structure of an embodiment of the present invention is described below, it is possible to solve such problems, moreover it is possible to cope with thinner by a simple manufacturing method.
図２〜図５は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図、図６は同じく電子部品実装構造を示す断面図である。 2-5 is a sectional view showing a method of manufacturing an electronic parts packaging structure of a first embodiment of the present invention, FIG. 6 is a sectional view similarly showing an electronic parts packaging structure. 第１実施形態の電子部品実装構造の製造方法は、図２（ａ）に示すように、まず、ガラスクロスやアラミド繊維などにエポキシ樹脂などの樹脂を含侵させたプリプレグ（prepreg）１０ａを用意する。 Method of manufacturing an electronic parts packaging structure of the first embodiment, as shown in FIG. 2 (a), first, providing a resin impregnated prepreg (prepreg) 10a, such as such as an epoxy resin glass cloth or aramid fiber to. プリプレグ１０ａはＢ−ステージ（半硬化状態）のものが使用される。 Prepreg 10a is B- those stage (semi-cured state) is used.
その後に、図２（ｂ）に示すように、プレス加工でプリプレグ１０ａの所要部を打ち抜くことにより、プリプレグ１０ａに開口部１０ｘを形成する。 Then, as shown in FIG. 2 (b), by punching the desired portion of the prepreg 10a by press working to form an opening 10x in the prepreg 10a.
次いで、図２（ｃ）に示すように、樹脂層２０ａの片面に銅箔２０ｂが貼着された構造の銅箔付き樹脂層２０を用意する。 Then, as shown in FIG. 2 (c), to prepare a copper foil resin layer 20 of the copper foil 20b on one surface of the resin layer 20a is adhered structure. 続いて、開口部１０ｘが設けられたプリプレグ１０ａを銅箔付き樹脂層２０の樹脂層２０ａの露出面に配置し、加熱／加圧することにより、プリプレグ１０ａ及び樹脂層２０ａを硬化させて接着させる。 Then, a prepreg 10a of the opening 10x is provided and disposed on the exposed surface of the resin layer 20a of the copper foil resin layer 20, by applying heat / pressure, it is adhered by curing a prepreg 10a and the resin layer 20a. これより、図２（ｄ）に示すように、銅箔付き樹脂層２０上に、開口部１０ｘを備えたプリプレグ絶縁層１０が形成され、樹脂層２０ａとプリプレグ絶縁層１０とにより構成されるコア基板３０が得られる。 From this, as shown in FIG. 2 (d), the core consists on the copper foil resin layer 20, the prepreg insulating layer 10 having an opening 10x is formed by the resin layer 20a and the prepreg insulating layer 10 the substrate 30 is obtained. つまり、コア基板３０に半導体チップが実装される凹部３１が設けられたことになり、凹部３１内に露出する樹脂層２０ａの部分が実装領域Ａとなる。 That results in a recess 31 in which a semiconductor chip is mounted on the core board 30 is provided, portions of the resin layer 20a exposed in the recess 31 is a mounting region A.
本実施形態と違って、ルータを使用して板状のコア基板に凹部を形成する場合、比較的広い面積をルータでスキャンしながら加工する必要があるので、加工時間が長く、生産効率が悪いという課題がある。 Unlike the present embodiment, when forming a recess in a plate-like core substrate using a router, it is necessary to process while scanning a relatively large area on the router, a long processing time, resulting in poor production efficiency there is a problem in that.
しかしながら、本実施形態では、開口部１０ｘを備えたプリプレグ１０ａを樹脂層２０ａ上に接着することにより、凹部３１が設けられたコア基板３０を容易に得ることができるので、ルータを使用する場合よりも生産効率を格段に向上させることができる。 However, in the present embodiment, by bonding a prepreg 10a having an opening 10x on the resin layer 20a, it is possible to obtain a core substrate 30 in which the recess 31 is provided easily, than when using the router it can also dramatically improve the production efficiency.
続いて、図２（ｅ）に示すように、素子形成面に接続パッド４０ａとパシベージョン膜４０ｂとが露出した構造を有する半導体チップ４０を用意する。 Subsequently, as shown in FIG. 2 (e), providing a semiconductor chip 40 having the structure in which the exposed and connected to the element forming surface pads 40a and Pashibejon film 40b. そして、接続パッド４０ａを上側にした状態で（フェイスアップ）、半導体チップ４０を接着層１２によってコア基板３０の凹部３１の実装領域Ａに固着する。 Then, the connection pad 40a in a state where the upward (face-up), is secured to the mounting area A of the recess 31 of the core substrate 30 by the adhesive layer 12 of the semiconductor chip 40. このとき、好適には、半導体チップ４０の上面とコア基板３０の上面が同一高さになるように、凹部３１の深さ（プリプレグ１０ａの厚みに相当）が半導体チップ４０の厚みに合わせて設定される。 In this case, preferably, as the upper surface of the upper surface and the core substrate 30 of the semiconductor chip 40 are the same height, the depth of the recess 31 (corresponding to the thickness of the prepreg 10a) is in accordance with the thickness of the semiconductor chip 40 set It is.
あるいは、図２（ｅ）の構造体を得るための変形例としては、図３（ａ）及び（ｂ）に示すように、まず、銅箔付き樹脂層２０の実装領域Ａになる部分に、接続パッド４０ａを上側にして半導体チップ３０を接着層１２によって固着する。 Alternatively, as a modified example for obtaining the structure shown in FIG. 2 (e), as shown in FIG. 3 (a) and (b), first, the areas of the mounting area A of the copper foil resin layer 20, the semiconductor chip 30 and the connection pad 40a to the upper fixed by the adhesive layer 12. その後に、図３（ｃ）に示すように、樹脂層２０ａの半導体チップ３０が実装された実装領域Ａに対応する部分に開口部１０ｘが設けられたプリプレグ１０ａを銅箔付き樹脂層１０上に配置し、加熱／加圧することにより、プリプレグ１０ａ及び樹脂層２０ａを硬化させて接着させる。 Then, as shown in FIG. 3 (c), a prepreg 10a of the semiconductor chip 30 has an opening portion 10x is provided in the portion corresponding to the implemented mounting area A of the resin layer 20a on the copper foil resin layer 10 arrangement and, by applying heat / pressure, it is adhered by curing a prepreg 10a and the resin layer 20a. これにより、図３（ｃ）に示すように、図２（ｅ）同一の構造体が得られる。 Thus, as shown in FIG. 3 (c), FIG. 2 (e) identical structure can be obtained.
このようにすることにより、半導体チップ４０の厚みはコア基板３０の厚みに含まれて解消されるので、半導体チップ４０の厚みは実装構造全体の厚みに影響しなくなる。 By doing so, since the thickness of the semiconductor chip 40 is eliminated is included in the thickness of the core substrate 30, the thickness of the semiconductor chip 40 will not affect the mounting structure overall thickness.
なお、電子部品の一例として半導体チップ４０を挙げたが、コンデンサ部品などの各種電子部品を使用してもよい。 Although mentioned semiconductor chip 40 as an example of an electronic component may be used various kinds of electronic components such as capacitor component.
次いで、図４（ａ）に示すように、半導体チップ４０とコア基板３０の凹部３１の側面との隙間に充填樹脂１４を埋め込んで平坦化する。 Then, as shown in FIG. 4 (a), flattened by embedding the filled resin 14 in the gap between the side face of the recess 31 of the semiconductor chip 40 and the core substrate 30. さらに、コア基板３０（プリプレグ絶縁層１０及び樹脂層２０ａ）をレーザなどで加工することにより、コア基板３０を貫通して銅箔２０ｂに到達する深さの第１ビアホール３０ｘを形成する。 Further, by processing the core substrate 30 (prepreg insulating layer 10 and the resin layer 20a) laser or the like, to form the first via holes 30x having a depth penetrating the core substrate 30 to reach the copper foil 20b.
続いて、図４（ｂ）に示すように、第１ビアホール３０ｘを介して銅箔２０ｂに接続される第１配線パターン１６をコア基板３０の上面に形成する。 Subsequently, as shown in FIG. 4 (b), to form a first wiring pattern 16 connected to the copper foil 20b via the first via holes 30x on the upper surface of the core substrate 30. 第１配線パターン１６は例えばセミアディティブ法によって形成される。 The first wiring pattern 16 is formed by, for example, a semi-additive method.
詳しく説明すると、まず、コア基板３０及び半導体チップ４０上と第１ビアホール３０ｘの内面にスパッタ法や無電解めっきによりシード層（不図示）を形成する。 In more detail, first, a seed layer (not shown) by sputtering or electroless plating on the inner surface of the core substrate 30 and the semiconductor chip 40 and on the first via holes 30x. その後に、第１配線パターン１６に対応する部分に開口部が設けられたレジスト膜（不図示）を形成する。 Thereafter, the opening to form a resist film (not shown) provided in the portion corresponding to the first wiring pattern 16. 次いで、シード層をめっき給電層に利用する電解めっきにより、レジスト膜の開口部に金属膜パターン（不図示）を形成する。 Then, by electroplating utilizing the seed layer as a plating power feeding layer, forming a metal film pattern (not shown) in the openings of the resist film. さらに、レジスト膜を除去した後に、金属膜パターンをマスクにしてシード層をエッチングすることにより第１配線パターン１６を得る。 Furthermore, after removing the resist film, obtaining a first wiring pattern 16 by etching the seed layer and the metal film pattern as a mask. シード層は半導体チップ４０の接続パッド４０ａに対して選択的にエッチングされる。 The seed layer is etched selectively with respect to the connection pads 40a of the semiconductor chip 40. なお、セミアディティブ法の他に、サブトラクティブ法やフルアディティブ法などを使用してもよい。 It should be noted that, in addition to the semi-additive method, may be used, such as a subtractive method or a full additive method.
さらに、図４（ｃ）に示すように、コア基板３０の下面の銅箔２０ｂがパターニングされて、コア基板３０の下面にも第１配線パターン１６が形成される。 Furthermore, as shown in FIG. 4 (c), the copper foil 20b of the lower surface of the core substrate 30 is patterned, the first wiring pattern 16 in the lower surface of the core substrate 30 is formed.
次いで、図４（ｄ）に示すように、コア基板３０の両面側に樹脂フィルムをそれぞれ貼着するなどして、第１配線パターン１６を被覆する層間絶縁膜１８をそれぞれ形成する。 Then, as shown in FIG. 4 (d), such as by respectively adhering a resin film on both surface sides of the core substrate 30, an interlayer insulating film 18 for covering the first wiring patterns 16, respectively. なお、半導体チップ４０とコア基板３０の凹部３１の側面との隙間を層間絶縁膜１８で埋め込んで平坦化できる場合は、前述した充填樹脂１４を省略してもよい。 In the case where it flattened by burying an interlayer insulating film 18 a gap between the side surface of the concave portion 31 of the semiconductor chip 40 and the core substrate 30 may be omitted filled resin 14 described above.
続いて、図５（ａ）に示すように、コア基板３０の両面側の層間絶縁膜１８をレーザなどでそれぞれ加工することにより、半導体チップ４０の接続パッド４０ａや第１配線パターン１６に到達する深さの第２ビアホール１８ｘをそれぞれ形成する。 Subsequently, as shown in FIG. 5 (a), by processing each of the interlayer insulating film 18 on both surface sides of the core substrate 30 laser or the like, and reaches the connection pad 40a and the first wiring pattern 16 of the semiconductor chip 40 the depth of the second via holes 18x are formed respectively.
さらに、図５（ｂ）に示すように、コア基板３０の両面側の層間絶縁膜１８上に、半導体チップ４０の接続パッド４０ａや第１配線パターン１８に第２ビアホール１８ｘを介して接続される第２配線パターン１６ａをそれぞれ形成する。 Furthermore, as shown in FIG. 5 (b), on both surfaces of the interlayer insulating film 18 of the core substrate 30, connected by via a second via hole 18x to the connection pad 40a and the first wiring pattern 18 of the semiconductor chip 40 the second wiring patterns 16a are formed, respectively.
なお、本実施形態では、コア基板３０の両面側にそれぞれ２層の配線パターン１６，１６ａを形成する形態を例示するが、コア基板３０の両面側にｎ層（ｎは１以上の整数）の配線パターンがそれぞれ積層された形態としてもよい。 In the present embodiment, it is illustrated in the form of forming a wiring pattern 16,16a respectively two layers on both sides of the core substrate 30, n layer on both sides of the core substrate 30 (n is an integer of 1 or more) may form a wiring pattern are stacked respectively.
続いて、図５（ｃ）に示すように、コア基板３０の両面側の第２配線パターン１６ａの所要部上に開口部２４ｘが設けられたソルダレジスト膜２４をそれぞれ形成する。 Subsequently, as shown in FIG. 5 (c), to form a solder resist film 24 in which opening portions 24x are provided on predetermined portions of the second wiring patterns 16a on both surface sides of the core substrate 30 respectively. さらに、コア基板３０の両面側のソルダレジスト膜２４の開口部２４ｘの第２配線パターン１６ａの部分にＮｉ／Ａｕめっきを選択的に施すことにより接続部１７をそれぞれ形成する。 Further, to form respectively a connecting portion 17 by selectively applying it to Ni / Au plating on the portion of the second wiring patterns 16a in the opening 24x of the solder resist film 24 on both surface sides of the core substrate 30.
その後に、図６に示すように、コア基板３０の上側の第２配線パターン１６ａの接続部１７に上側半導体チップ４０ｘ（上側電子部品）のバンプ４０ａがフリップチップ接続されて、第１実施形態の電子部品実装構造１が得られる。 Thereafter, as shown in FIG. 6, the bumps 40a of the upper semiconductor chip 40x to the connecting portion 17 of the second wiring patterns 16a on the upper side of the core substrate 30 (upper electronic parts) are flip-chip connected, in the first embodiment electronic parts packaging structure 1 is obtained.
第１実施形態の電子部品実装構造１では、図６に示すように、コア基板３０が樹脂層２０ａと開口部１０ｘが設けられたプリプレグ絶縁層１０とにより構成されており、これによってコア基板３０に凹部３１が設けられている。 In the electronic component mounting structure 1 of the first embodiment, as shown in FIG. 6, it is constituted by the prepreg insulating layer 10 in which the core substrate 30 is a resin layer 20a and the opening portion 10x is provided, whereby the core substrate 30 recess 31 is provided in the. そして、コア基板３０の凹部３１の底面の実装領域Ａに、半導体チップ４０がその接続パッド４０ａが上側になった状態で接着層１２によって固着されて実装されている。 Then, the bottom surface of the mounting area A of the recess 31 of the core substrate 30 is mounted is fixed by the adhesive layer 12 in a state where the semiconductor chip 40 is the connection pads 40a is turned upward. つまり、半導体チップ４０は樹脂層２０ａ及びプリプレグ絶縁層１０より構成されるコア基板３０の中に埋設されて配置されており、半導体チップ４０の厚みが解消された構成となっている。 That is, the semiconductor chip 40 are arranged to be embedded in the core substrate 30 composed of resin layers 20a and the prepreg insulating layer 10, the thickness of the semiconductor chip 40 is in the resolved configurations.
また、コア基板３０にはそれを貫通する第１ビアホール３０ｘが形成されており、コア基板３０の両面側には第１ビアホール３０ｘを介して相互接続された第１配線パターン１６がそれぞれ形成されている。 Further, the core substrate 30 is formed with a first hole 30x therethrough, on both surface sides of the core substrate 30 first wiring pattern 16 is formed, respectively, which are interconnected via the first via holes 30x there.
また、コア基板３０の両面側には、第１配線パターン１６を被覆する層間絶縁膜１８がそれぞれ形成されている。 Further, on the both surface sides of the core substrate 30, interlayer insulating film 18 for covering the first wiring patterns 16 are formed, respectively. コア基板３０の上側の層間絶縁膜１８には半導体チップ４０の接続パッド４０ａ及び第１配線パターン１６に到達する深さの第２ビアホール１８ｘが形成されている。 The depth of the second via holes 18x that reaches the connection pad 40a and the first wiring pattern 16 of the semiconductor chip 40 is formed on the upper side of the interlayer insulating film 18 of the core substrate 30. また、コア基板３０の下側の層間絶縁膜１８には第１配線パターン１６に到達する深さの第２ビアホール１８ｘが形成されている。 Further, on the lower side of the interlayer insulating film 18 of the core substrate 30 is formed with the depth of the second via holes 18x reaching the first wiring patterns 16.
コア基板３０の上側の層間絶縁膜１８上には、第２ビアホール１８ｘを介して半導体チップ４０の接続パッド４０ａ及び第１配線パターン１６に接続される第２配線パターン１６ａが形成されている。 On the upper side of the interlayer insulating film 18 of the core substrate 30, the second wiring patterns 16a connected to the connection pads 40a and the first wiring pattern 16 of the semiconductor chip 40 via the second via holes 18x are formed. また、コア基板３０の下側の層間絶縁膜１８上には、第２ビアホール１８ｘを介して第１配線パターン１６に接続される第２配線パターン１６ａが形成されている。 Further, on the lower side of the interlayer insulating film 18 of the core substrate 30, the second wiring patterns 16a connected to the first wiring pattern 16 via the second via holes 18x are formed.
さらに、コア基板３０の両面側の第２配線パターン１６ａ及び層間絶縁膜１８上には、第２配線パターン１６ａの所要部上に開口部２４ｘが設けられたソルダレジスト膜２４がそれぞれ形成されている。 Furthermore, on the both surface sides of the core substrate 30 and second wiring patterns 16a and the interlayer insulating film 18, the solder resist film 24 in which opening portions 24x are provided on predetermined portions of the second wiring patterns 16a are formed . コア基板３０の両面側のソルダレジスト膜２４の開口部２４ｘ内の第２配線パターン１６ａの部分には、Ｎｉ／Ａｕめっき層よりなる接続部１７がそれぞれ形成されている。 The portion of the second wiring patterns 16a in the opening 24x of the both sides of the solder resist film 24 of the core substrate 30, connecting portions 17 made of Ni / Au-plated layer are formed.
そして、コア基板３０の上側の第２配線パターン１６ａの接続部１７には、上側半導体チップ４０ｘのバンプ４０ａがフリップチップ接続されている。 Then, the connecting portion 17 of the second wiring patterns 16a on the upper side of the core substrate 30, the bumps 40a of the upper semiconductor chip 40x are flip-chip connected. 一方、コア基板３０の下側の第２配線パターン１６ａの接続部１７が外部接続用パッドとなる。 On the other hand, the connecting portion 17 of the second wiring patterns 16a on the lower side of the core substrate 30 is an external connection pads. ＢＧＡ（Ball Grid Array）タイプとする場合は、コア基板３０の下側の第２配線パターン１６ａの接続部１７にはんだボールや金バンプなどの外部接続端子（不図示）が設けられ、その外部接続端子がマザーボードなどに接続される。 If the BGA (Ball Grid Array) type, the external connection terminals such as solder balls or gold bump connection portion 17 of the second wiring patterns 16a on the lower side of the core substrate 30 (not shown) is provided, the external connection terminal that is connected to the motherboard. また、ＬＧＡ(Land Grid Array)タイプとする場合は、外部接続端子は省略される。 In the case of the LGA (Land Grid Array) type, the external connection terminals are omitted.
第１実施形態では、樹脂層２０ａ及びプリプレグ絶縁層１０により構成されるコア基板３０の凹部３１の中に半導体チップ４０が実装されるので、半導体チップ４０の厚みが解消され、前述した関連技術よりも実装構造の全体の厚みを薄型化することができる。 In the first embodiment, since the semiconductor chip 40 is mounted in the recess 31 of the core substrate 30 composed of resin layers 20a and the prepreg insulating layer 10, the thickness of the semiconductor chip 40 are eliminated, from the related art described above it can also be thinner overall thickness of the mounting structure. また、前述した関連技術と違って、第１配線パターン１６の膜厚を半導体チップ４０の厚みに合わせるために不必要に厚くする必要がないので、電解めっきの処理時間を大幅に短縮することができ、製造コストの低減を図ることができる。 Further, unlike the related art described above, it is not necessary to increase unnecessarily in order to adjust the thickness of the first wiring pattern 16 with the thickness of the semiconductor chip 40, it is possible to greatly shorten the processing time of the electrolytic plating can, it is possible to reduce the manufacturing cost.
さらには、開口部１０ｘを備えたプリプレグ１０ａを樹脂層２０ａ上に接着することにより、凹部３１が設けられたコア基板３０が得るので、ルータでコア基板に凹部を形成する方法よりも生産効率を格段に向上させることができる。 Furthermore, a prepreg 10a having an opening 10x by bonding on the resin layer 20a, since the core substrate 30 in which the recess 31 is provided is obtained, the production efficiency than a method of forming a recess in the core substrate in the router it can be significantly improved.
図７及び図８は本発明の第２実施形態の電子部品実装構造の製造方法を示す断面図、図９は本発明の第２実施形態の電子部品実装構造を示す断面図、図１０は図９を平面方向からみた平面図、図１１は本発明の第２実施形態の電子部品実装構造の変形例を示す断面図である。 7 and 8 are sectional views showing a method of manufacturing an electronic parts packaging structure of a second embodiment of the present invention, FIG. 9 is a sectional view showing an electronic parts packaging structure of a second embodiment of the present invention, FIG. 10 FIG. plan view from plane direction 9, FIG. 11 is a sectional view showing a modified example of the electronic parts packaging structure of a second embodiment of the present invention.
第２実施形態の特徴は、プリプレグとその上に形成された樹脂層とによりコア基板を構成し、プリプレグ上に樹脂層を接着する際に、同時に半導体チップを樹脂層に埋設させることにある。 Features of the second embodiment, constitute the core substrate by the prepreg resin layer formed thereon, when the adhesive resin layer on the prepreg is to be embedded semiconductor chip on the resin layer at the same time. 第２実施形態では、第１実施形態と同様な工程についてはその詳しい説明を省略する。 In the second embodiment, a first embodiment and similar steps are omitted from the detailed description.
第２実施形態の電子部品実装構造の製造方法は、図７（ａ）に示すように、まず、第１実施形態と同様なプリプレグ１０ａ、エポキシ樹脂などの樹脂層２１、及び素子形成面に接続パッド４０ａとパシベーション膜４０ｂとが露出した構造を有する半導体チップ４０（電子部品）を用意する。 Method of manufacturing an electronic parts packaging structure of the second embodiment, as shown in FIG. 7 (a), first, connect the first embodiment and the same prepreg 10a, a resin layer 21 such as epoxy resin, and the element forming surface the pad 40a and the passivation film 40b is prepared a semiconductor chip 40 (electronic parts) having the structure exposed. その後に、プリプレグ１０ａ上に樹脂層２１を配置し、その上に接続パッド４０ａを上側にして半導体チップ４０を配置する。 Thereafter, the resin layer 21 disposed on the prepreg 10a, placing the semiconductor chip 40 to the connection pads 40a and the upper thereon. さらに、この積層体を例えば温度：１１０℃、圧力：１MPaの条件の真空プレスによって加熱／加圧する。 Further, the laminate, for example temperature: 110 ° C., pressure: applying heat / pressure by a vacuum press 1MPa conditions.
このとき、半導体チップ４０は樹脂層２１側に押圧されて樹脂層２１の中に埋設されると同時に、プリプレグ１０ａ及び樹脂層２１が硬化して樹脂層２１がプリプレグ１０ａに接着される。 At this time, the semiconductor chip 40 at the same time is embedded is pressed by the resin layer 21 side in the resin layer 21, the prepreg 10a and the resin layer 21 is cured resin layer 21 is adhered to the prepreg 10a. これにより、図７（ｂ）に示すように、プリプレグ絶縁層１０上に樹脂層２１が形成され、樹脂層２１の中に半導体チップ４０が埋設された構造体が得られる。 Thus, as shown in FIG. 7 (b), the resin layer 21 is formed on the prepreg insulating layer 10, the semiconductor chip 40 is buried structure is obtained in the resin layer 21. つまり、プリプレグ絶縁層１０とその上に形成された樹脂層２１とによりコア基板３０ａが構成され、コア基板３０ａの樹脂層２１の中に半導体チップ４０が埋設される。 In other words, the core substrate 30a is constituted by the prepreg insulating layer 10 and the resin layer 21 formed thereon, the semiconductor chip 40 is buried in the resin layer 21 of the core substrate 30a.
これによって、第１実施形態と同様に、半導体チップ４０はコア基板３０ａに埋設されることでその厚みが解消されるので、半導体チップ４０の厚みは実装構造の全体の厚みに影響しなくなる。 Thus, like the first embodiment, since the semiconductor chip 40 is its thickness is eliminated by being embedded in the core substrate 30a, the thickness of the semiconductor chip 40 will not affect the overall thickness of the mounting structure. このとき、好適には、半導体チップ４０はその上面が樹脂層２１の上面と同一面となった状態で樹脂層２１に埋設される。 In this case, preferably, the semiconductor chip 40 is embedded in the resin layer 21 with its upper surface becomes the top surface and the same surface of the resin layer 21.
なお、第２実施形態では、半導体チップ４０は樹脂層２１の中に埋設される際に固着されるので、第１実施形態と違って接着層を使用する必要はなく、コスト低減を図ることができる。 In the second embodiment, since the semiconductor chip 40 is fixed when it is buried in the resin layer 21, there is no need to use an adhesive layer unlike the first embodiment, it is possible to reduce the cost it can.
次いで、図７（ｃ）に示すように、コア基板３０ａ及び半導体チップ４０上に層間絶縁膜１８を形成する。 Then, as shown in FIG. 7 (c), an interlayer insulating film 18 on the core substrate 30a and the semiconductor chip 40. さらに、図８（ａ）に示すように、レーザなどで層間絶縁膜１８を加工することにより、半導体チップ４０の接続パッド４０ａに到達する深さのビアホール１８ｘを形成する。 Furthermore, as shown in FIG. 8 (a), by processing the interlayer insulating film 18 by a laser, etc., to form the depth of the via hole 18x reaching the connection pads 40a of the semiconductor chip 40. 次いで、図８（ｂ）に示すように、第１実施形態の説明したセミアディティブ法などにより、ビアホール１８ｘを介して半導体チップ４０の接続パッド４０ａに接続される配線パターン１６を層間絶縁膜１８上に形成する。 Then, 8 (b), the due semi-additive method described in the first embodiment, the wiring pattern 16 of the interlayer insulating film 18 on which is connected to the connection pads 40a of the semiconductor chip 40 through the via hole 18x form to.
なお、本実施形態では、コア基板３０の上面側に１層の配線パターン１６を形成する形態を例示するが、ｎ層（ｎは１以上の整数）の配線パターンが積層された形態としてもよい。 In this embodiment, illustrate the embodiments of forming the wiring pattern 16 of the first layer on the upper surface side of the core substrate 30, n layer (n is an integer of 1 or more) may be in the form of a wiring pattern are stacked in .
続いて、図８（ｃ）に示すように、配線パターン１６の所要部上に開口部２４ｘが設けられたソルダレジスト膜２４を形成する。 Subsequently, as shown in FIG. 8 (c), to form a solder resist film 24 in which opening portions 24x are provided on predetermined portions of the wiring patterns 16. その後に、ソルダレジスト膜２４の開口部２４ｘ内の配線パターン１６の部分に選択的にＮｉ／Ａｕめっきを施すことにより、チップ用接続部１７ａ及び外部用接続部１７ｂを形成する。 Thereafter, by performing selective Ni / Au plating to the portion of the wiring pattern 16 in the opening 24x of the solder resist film 24, to form a chip connecting section 17a and the external connecting portions 17b. このとき、チップ用接続部１７ａは中央部に配置され、外部用接続部１７ｂは周縁側にリング状に配置される。 At this time, the chip connection portion 17a is disposed in the central portion, the external connecting portions 17b are disposed on the peripheral side in a ring shape.
そして、図９に示すように、図８（ｃ）の構造体の中央部のチップ用接続部１７ａに上側半導体チップ４０ｘ（上側電子部品）のバンプ４０ａがフリップチップ接続される。 Then, as shown in FIG. 9, the bumps 40a of the upper semiconductor chip 40x (upper electronic parts) are flip-chip connected to the chip connecting section 17a of the central portion of the structure of FIG. 8 (c). さらに、図８（ｃ）の構造体の周縁側の外部用接続部１７ｂに、はんだボールや金バンプなどの外部接続端子２６が形成される。 Further, the peripheral edge of the external connecting portions 17b of the structure of FIG. 8 (c), external connection terminals 26 such as solder balls, gold bumps are formed. 外部接続端子２６の高さは、上側半導体チップ４０ｘの高さよりも高く設定される。 The height of the external connection terminal 26 is set higher than the height of the upper semiconductor chip 40x. 以上により、第２実施形態の電子部品実装構造１ａが得られる。 Thus, the electronic parts packaging structure 1a of the second embodiment can be obtained.
第２実施形態の電子部品実装構造１ａでは、図９に示すように、コア基板３０ａがプリプレグ絶縁層１０とその上に形成された樹脂層２１とにより構成されている。 In the electronic parts packaging structure 1a of the second embodiment, as shown in FIG. 9, is constituted by a core substrate 30a is a prepreg insulating layer 10 and the resin layer 21 formed thereon. コア基板３０ａを構成する樹脂層２１には半導体チップ４０が埋設されて実装されている。 The resin layer 21 constituting the core substrate 30a the semiconductor chip 40 is mounted is embedded. コア基板３０及び半導体チップ４０上には半導体チップ４０の接続パッド４０ａ上にビアホール１８ｘが設けられた層間絶縁膜１８が形成されている。 The core substrate 30 and the semiconductor chip 40 on the interlayer insulating film 18 via holes 18x are provided on the connection pads 40a of the semiconductor chip 40 is formed. 層間絶縁膜１８上にはビアホール１８ｘを介して半導体チップ４０の接続パッド４０ａに接続される配線パターン１６が形成されている。 On the interlayer insulating film 18 is the wiring pattern 16 connected to the connection pads 40a of the semiconductor chip 40 through the via hole 18x is formed.
層間絶縁膜１８上には配線パターン１６の所要部上に開口部２４ｘが設けられたソルダレジスト膜２４が形成されおり、その開口部２４ｘ内の配線パターン１６の部分にはチップ用接続部１７ａ及び外部用接続部１７ｂが設けられている。 On the interlayer insulating film 18 and the solder resist film 24 in which opening portions 24x are provided is formed on the predetermined portions of the wiring patterns 16, connection portion 17a and the chip in the portion of the wiring pattern 16 in the opening 24x connecting portions 17b are provided for external.
また、中央部に配置されたチップ用接続部１７ａには上側半導体チップ４０ｘのバンプ４０ａがフリップチップ接続されている。 Further, the chip connecting portions 17a arranged at the central portion bump 40a of the upper semiconductor chip 40x are flip-chip connected. さらに、周縁側に配置された外部用接続部１７ｂには上側半導体チップ４０ｘの高さよりも高い高さの外部接続端子２６が設けられている。 Further, the external connection terminal 26 is higher than the height of the upper semiconductor chip 40x height is provided in the arranged external connecting portions 17b in the circumferential edge side. そして、図９の電子部品実装構造１ａは、上下反転した状態となって外部接続端子２６がマザーボードなどに接続される。 The electronic parts packaging structure 1a in Figure 9, the external connection terminal 26 is connected, such as the motherboard becomes upside down state.
図９の電子部品実装構造１ａを上側からみると、図１０に示すように、コア基板３０ａの中央部に上側半導体チップ４０ｘがフリップチップ接続され、外部接続端子２６が上側半導体チップ４０ｘを取り囲むようにコア基板３０ａの周縁部にリング状に配置されている。 Looking at the electronic parts packaging structure 1a of FIG. 9 from the upper side, as shown in FIG. 10, the upper semiconductor chip 40x are flip-chip connected to the central portion of the core substrate 30a, so that the external connection terminal 26 surrounds the upper semiconductor chip 40x They are arranged in a ring on the periphery of the core substrate 30a on.
第２実施形態の電子部品実装構造１ａでは、コア基板３０ａの樹脂層２１の中に半導体チップ４０が埋設されることから、半導体チップ４０の厚みが実装構造の全体の厚みに影響を与えないので、第１実施形態と同様に電子部品実装構造の全体の厚みを薄型化することができる。 In the electronic parts packaging structure 1a of the second embodiment, since the semiconductor chip 40 is buried in the resin layer 21 of the core substrate 30a, the thickness of the semiconductor chip 40 does not affect the overall thickness of the mounting structure , it is possible to thin the overall thickness of the electronic component mounting structure as in the first embodiment.
また、前述した第１実施形態では、コア基板３０の半導体チップ４０が実装された面と反対面側に外部接続端子が設けられるため、半導体チップ４０から外側領域に配線パターン１６，１６ａを引き回し、さらにはコア基板３０に設けられた第１ビアホール３０ｘを経由して半導体チップ４０と外部接続端子とを電気的に接続する必要がある。 In the first embodiment described above, since the semiconductor chip 40 of the core substrate 30 are external connection terminals are provided on the opposite side and implemented surface, route the wiring patterns 16,16a in the outer region from the semiconductor chip 40, Furthermore it is necessary to electrically connect the external connection terminal and the semiconductor chip 40 via the first via holes 30x provided on the core substrate 30.
このため、半導体チップ４０から外側領域をある程度確保する必要があるので、電子部品実装構造の面積を小さくする際に容易に対応できない場合が想定される。 Therefore, it is necessary to some extent ensure outer region from the semiconductor chip 40, if not readily correspond to when to reduce the area of ​​the electronic component mounting structure is assumed.
第２実施形態では、コア基板３０ａの片面のみを使用する片面実装の形態であって、コア基板３０ａの半導体チップ４０が実装された面側に、上側半導体チップ４０ｘが実装されるばかりではなく、外部接続端子２６が設けられている。 In the second embodiment, in the form of one-side implementation using only one side of the core substrate 30a, on the side where the semiconductor chip 40 is mounted in the core substrate 30a, not only the upper semiconductor chip 40x is mounted, external connection terminals 26 are provided. このため、半導体チップ４０と外部接続端子２６との電気的な接続においては、半導体チップ４０から外側領域に配線パターンを引き回すことなく、半導体チップ４０の外周近傍上に配線パターンを持ち上げることによって行うことができる。 Therefore, in the electrical connection between the semiconductor chip 40 and the external connection terminal 26, without routing the wiring pattern on the outer region of the semiconductor chip 40, it is done by lifting the wiring pattern on the outer periphery of the semiconductor chip 40 can. 従って、電子部品実装構造１ａの面積は、半導体チップ４０の面積と略同一サイズまで縮小することが可能となり、電子部品実装構造１ａの面積の縮小化に容易に対応することができる。 Therefore, the area of ​​the electronic parts packaging structure 1a, it becomes possible to reduce to substantially the same size as the area of ​​the semiconductor chip 40, it is possible to easily correspond to the reduction of the area of ​​the electronic parts packaging structure 1a.
なお、図１１に示された第２実施形態の変形例の電子部品実装構造１ｂのように、第２実施形態の図９において、コア基板３０ａの樹脂層２１に電子部品４０が埋設されたものを使用する代わりに、第１実施形態で説明した凹部３１が設けられたコア基板３０を使用し、その凹部３１の底部に電子部品４０が接着層１２によって固着されたものを使用してもよい。 As in the electronic parts packaging structure 1b modification of the second embodiment shown in FIG. 11, 9 of the second embodiment, those electronic components 40 on the resin layer 21 of the core substrate 30a is embedded in place of using the recess 31 described in the first embodiment using the core substrate 30 which is provided, the electronic component 40 on the bottom of the recess 31 may be used that is secured by the adhesive layer 12 . 図１１において、それ以外の要素は図９と同一であるのでその説明を省略する。 11, since the other elements are the same as FIG. 9 omitted.
また、前述した第１実施形態において、前述した第２実施形態で説明したコア基板３０ａの樹脂層２１に電子部品４０が埋設されたものを使用し、第１実施形態と同様な配線パターンを形成してもよい。 Further, formed in the first embodiment described above, by using those electronic components 40 on the resin layer 21 of the core substrate 30a described in the second embodiment described above is embedded, the same wiring pattern as that of the first embodiment it may be.
図１２〜図１４は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図、図１５は本発明の第３実施形態の電子部品実装構造を示す断面図、図１６は同じく電子部品実装構造の変形例を示す断面図である。 12-14 sectional views showing a method of manufacturing an electronic parts packaging structure of a third embodiment of the present invention, FIG. 15 is a sectional view showing an electronic parts packaging structure of a third embodiment of the present invention, FIG 16 also includes it is a sectional view showing a modification of the electronic parts packaging structure.
第３実施形態の特徴は、半導体チップとしてペリフェラル型で配置された接続パッドを備えたものを使用し、その接続パッドと配線パターンとをビアホールを介さずに直接接続することにある。 Feature of the third embodiment uses the one with the connection pads arranged in a peripheral type as the semiconductor chip, certain and their connection pads and wiring patterns to be connected directly without going through the via hole. 第３実施形態では、第２実施形態と同様な工程についてはその詳しい説明を省略する。 In the third embodiment, the second embodiment and the same steps are omitted and the detailed description.
第３実施形態の電子部品実装構造の製造方法は、図１２（ａ）に示すように、まず、素子形成面に接続パッド４０ａ及びパシベージョン膜４０ｂが露出した構造を有する半導体チップ４０（電子部品）を用意する。 Method of manufacturing an electronic parts packaging structure of the third embodiment, FIG. 12 (a), the first, the semiconductor chip 40 having the structure in which the exposed connection pads 40a and Pashibejon film 40b on the element forming surface (electronic part) to prepare a. 第３実施形態で使用される半導体チップ４０では、ペリフェラル型で周縁部に接続パッド４０ａが配置されている。 In the semiconductor chip 40 used in the third embodiment, the connection pads 40a are arranged on the peripheral portion in the peripheral type. また、パシベージョン膜４０ｂは、例えば、シリコン窒化膜とその上に形成されたポリイミド膜とより構成される。 Further, Pashibejon film 40b, for example, more composed and silicon nitride film and a polyimide film formed thereon.
さらに、第２実施形態と同様なプリプレグ１０ａ及び樹脂層２１を用意する。 Furthermore, providing a second embodiment similar to the prepreg 10a and the resin layer 21. その後に、第２実施形態と同様な方法により、プリプレグ１０ａ上に樹脂層２１を配置し、さらに接続パッド４０ａを上側にして半導体チップ４０を樹脂層２１上に配置する。 Thereafter, in the same manner as in the second embodiment, the resin layer 21 disposed on the prepreg 10a, the semiconductor chip 40 by further connection pads 40a on the upper side is disposed on the resin layer 21. 続いて、第２実施形態と同様な方法で加熱／加圧することにより、プリプレグ１０ａ上に樹脂層２１を接着すると共に、半導体チップ４０を樹脂層２１内に埋設する。 Then, by applying heat / pressure in the second embodiment and the same method, the bonding resin layer 21 on the prepreg 10a, the semiconductor chip 40 is buried in the resin layer 21.
これにより、図１２（ｂ）に示すように、第２実施形態と同様に、プリプレグ絶縁層１０及び樹脂層２１により構成されるコア基板３０ａが得られると共に、コア基板３０ａの樹脂層２１に半導体チップ４０が埋設された状態となり、半導体チップ４０の段差が解消される。 Thus, as shown in FIG. 12 (b), as in the second embodiment, the core substrate 30a is obtained composed of the prepreg insulating layer 10 and the resin layer 21, the semiconductor in the resin layer 21 of the core substrate 30a a state in which the chip 40 is embedded, the step of the semiconductor chip 40 are eliminated. 次いで、図１２（ｃ）に示すように、コア基板３０ａをレーザなどで加工することにより、コア基板３０ａを貫通する第１ビアホール３０ｘを形成する。 Then, as shown in FIG. 12 (c), by processing the core substrate 30a laser or the like, to form the first via holes 30x penetrating the core substrate 30a.
続いて、図１３（ａ）に示すように、コア基板３０ａの上面、下面及び第１ビアホール３０ｘの内面に、無電解めっきによりシード層１３を形成する。 Subsequently, as shown in FIG. 13 (a), the upper surface of the core substrate 30a, the inner surface of the lower surface and the first via holes 30x, by an electroless plating to form the seed layer 13. さらに、配線パターンに対応する部分に開口部２３ｘが設けられたレジスト膜２３を形成する。 Furthermore, the openings 23x to form a resist film 23 provided on the portion corresponding to the wiring pattern.
次いで、図１３（ｂ）に示すように、シード層１３をめっき給電層に利用する電解めっきにより、レジスト膜２３の開口部２３ｘ内、及び第１ビアホール３０ｘ内に金属膜パターン１５を形成する。 Then, as shown in FIG. 13 (b), by electroplating utilizing the seed layer 13 as a plating power feeding layer, forming a metal film pattern 15 in the opening 23x in the resist film 23, and the first via holes 30x. さらに、レジスト膜２３を除去した後に、金属膜パターン１５をマスクにしてシード層１３をエッチングする。 Furthermore, after removing the resist film 23 to etch the seed layer 13 to the metal film pattern 15 as a mask. これにより、図１２（ｃ）に示すように、コア基板３０の両面側に第１配線パターン１６が形成される。 Thus, as shown in FIG. 12 (c), the first wiring pattern 16 is formed on both sides of the core substrate 30.
コア基板３０ａの上面の第１配線パターン１６は、ビアホールを介すことなく半導体チップ４０の接続パッド４０ａに直接接続され、パシベージョン膜に接触した状態で接続パッド４０ａから半導体チップ４０の外側周辺部に延在して形成される。 The first wiring pattern 16 of the upper surface of the core substrate 30a is directly connected to the connection pads 40a of the semiconductor chip 40 without passing through the via holes, the outer peripheral portion of the semiconductor chip 40 from the connection pad 40a in contact with the Pashibejon film It is formed to extend. さらに、コア基板３０ａの上面の第１配線パターン１６は、コア基板３０ａの下面の第１配線パターン１６に第１ビアホール３０ｘを介して電気的に接続される。 Further, the first wiring pattern 16 of the upper surface of the core substrate 30a are electrically connected via the first via holes 30x in the first wiring pattern 16 of the lower surface of the core substrate 30a.
前述した第２実施形態では、半導体チップ４０を被覆する層間絶縁膜１８を形成した後に、半導体チップ４０の接続パッド４０ａ上の層間絶縁膜１８にレーザによりビアホール１８ｘを形成している。 In the second embodiment described above, after forming the interlayer insulating film 18 covering the semiconductor chip 40, to form a via hole 18x by laser in the interlayer insulating film 18 on the connection pads 40a of the semiconductor chip 40. このため、レーザが半導体チップ４０の接続パッド４０ｂに照射されることによって、半導体チップ４０のタイプによってはダメージが問題になる場合が想定される。 Therefore, by the laser is irradiated to the connection pads 40b of the semiconductor chip 40, if the damage is a problem with the type of the semiconductor chip 40 is assumed.
しかしながら、第３実施形態では、ビアホールを介すことなく半導体チップ４０の接続パッド４０ａに第１配線パターン１６が直接接続されるので、半導体チップ４０にダメージを与えるおそれがなくなる。 However, in the third embodiment, since the first wiring pattern 16 is connected directly to the connection pads 40a of the semiconductor chip 40 without passing through the via holes, there is no possibility of damaging the semiconductor chip 40. 従って、各種の電子部品を幅広く使用できるようになり、実装の自由度を広くすることができる。 Accordingly, various electronic components widely becomes available, it is possible to increase the degree of freedom in mounting.
しかも、図１２（ｃ）の下図に示すように、コア基板３０ａの上面側の第１配線パターン１６は、ペリフェラル型で配置された半導体チップ４０の接続パッド４０ａから外側周辺部延在して形成される。 Moreover, as shown in the lower portion of FIG. 12 (c), the first wiring pattern 16 on the upper surface side of the core substrate 30a is extended outward periphery of the connection pads 40a of the semiconductor chip 40 disposed in a peripheral type formed It is. つまり、半導体チップ４０の中央部に第１配線パターン１６を配置しないようにしている。 That is, to prevent the first wiring pattern 16 disposed in the center of the semiconductor chip 40.
本実施形態と違って、半導体チップ４０の接続パッド４０ａがエリアアレイ型で全面に配置されている場合、半導体チップ４０の中央部にも配線パターンが形成される。 Unlike the present embodiment, when the connection pads 40a of the semiconductor chip 40 is disposed on the entire surface in an area array type, in the central portion of the semiconductor chip 40 wiring pattern is formed. このため、半導体チップ４０のパシベージョン膜４０ｂとして、絶縁耐性が低いものが使用される場合、配線パターンと半導体チップ４０の電気回路とが電気的にショートする場合が想定される。 Therefore, as Pashibejon film 40b of the semiconductor chip 40, as the insulating resistance is low when used, if the electric circuit of the wiring pattern and the semiconductor chip 40 is electrically short is envisioned. このため、パシベーション膜４０ｂ上に絶縁性の高い保護膜を再度パターニングしなければならない場合が想定される。 Therefore, if you must again patterned with high insulating protection film on the passivation film 40b is assumed.
しかしながら、本実施形態では、半導体チップ４０のペリフェラル型で配置された接続パッド４０ａから外側周辺部に第１配線パターン１６が延在して形成されるので、第１配線パターン１６と半導体チップ４０の電気回路とが電気的にショートするおそれがない。 However, in the present embodiment, the disposed connection pads 40a in peripheral type semiconductor chip 40 since the first wiring pattern 16 is formed to extend around the outside portion of the first wiring pattern 16 and the semiconductor chip 40 there is no possibility of electrical short circuit and an electric circuit. ペリフェラル型で配置される接続パッド４０ａから外側の下の半導体チップ４０の領域には電気回路が存在しないからである。 The region of the semiconductor chip 40 under the outer from the connection pads 40a are arranged in a peripheral type since there is no electric circuit.
このようにすることにより、半導体チップ４０を実装した後に、層間絶縁膜やビアホールを形成する工程を省略できるので、第１実施形態よりもコスト低減を図ることができる。 In this way, after mounting the semiconductor chip 40, it is possible to omit the step of forming an interlayer insulating film and via holes, the cost can be reduced than the first embodiment.
次いで、図１４（ａ）に示すように、コア基板３０ａの下面側の第１配線パターン１６を被覆する層間絶縁膜１８を形成し、第１配線パターン１６上の層間絶縁膜１８の部分に第２ビアホール１８ｘを形成する。 Then, as shown in FIG. 14 (a), an interlayer insulating film 18 for covering the first wiring pattern 16 on the lower surface side of the core substrate 30a, first a portion of the interlayer insulating film 18 on the first wiring pattern 16 to form a second via holes 18x. さらに、第２ビアホール１８ｘを介して第１配線パターン１６に接続される第２配線パターン１６ａをコア基板３０ａの下面側の層間絶縁膜１８上に形成する。 Further, a second wiring pattern 16a connected to the first wiring pattern 16 via the second via holes 18x on the lower surface side of the interlayer insulating film 18 of the core substrate 30a.
なお、本実施形態では、コア基板３０の上面側に１層の配線パターン１６を形成し、コア基板３０の下面側に２層の配線パターン１６，１６ａを形成する形態を例示するが、コア基板３０の両面側にｎ層（ｎは１以上の整数）の配線パターンがそれぞれ積層された形態としてもよい。 In the present embodiment, to form a wiring pattern 16 of the first layer on the upper surface side of the core substrate 30, illustrate the embodiments of forming a two-layer wiring patterns 16,16a on the lower surface side of the core substrate 30, a core substrate n layer on both sides of the 30 (n is an integer of 1 or more) may be in the form of the wiring pattern are stacked respectively.
続いて、図１４（ｂ）に示すように、コア基板３０ａの上面側の第１配線パターン１６上、及び下面側の第２配線パターン１６ａ上に開口部２４ｘがそれぞれ設けられたソルダレジスト膜２４をコア基板３０ａの両面側にそれぞれ形成する。 Subsequently, as shown in FIG. 14 (b), on the first wiring pattern 16 on the upper surface side of the core substrate 30a, and the solder resist layer opening 24x is provided respectively on the lower surface side of the second wiring patterns 16a 24 the respectively formed on both sides of the core substrate 30a. さらに、コア基板３０ａの両面側のソルダレジスト膜２４の開口部２４ｘ内の第１、第２配線パターン１６，１６ａの部分にＮｉ／Ａｕめっきを施して接続部１７をそれぞれ形成する。 Further, formed within the first opening 24x of the solder resist film 24 on both surface sides of the core substrate 30a, the portion of the second wiring patterns 16,16a subjected to Ni / Au plating connection 17, respectively.
その後に、図１５に示すように、コア基板３０ａの上側の第１配線パターン１６の接続部１７に上側半導体チップ４０ｘのバンプ４０ａがフリップチップ接続される。 Then, as shown in FIG. 15, the bumps 40a of the upper semiconductor chip 40x to the connecting portion 17 of the first wiring pattern 16 on the upper side of the core substrate 30a is flip-chip connected. これにより、第３実施形態の電子部品実装構造１ｃが得られる。 Thus, the electronic parts packaging structure 1c of the third embodiment can be obtained. そして、第１実施形態と同様に、コア基板３０ａの下側の第２配線パターン１６の接続部１７が外部接続用パッドとなる。 Then, as in the first embodiment, the connecting portion 17 of the second wiring pattern 16 on the lower side of the core substrate 30a is external connection pads.
第３実施形態の電子部品実装構造１ｃでは、図１５に示すように、第２実施形態と同様に、プリプレグ絶縁層１０及び樹脂層２１により構成されるコア基板３０ａの樹脂層２１に半導体チップ４０が埋設されて、半導体チップ４０の厚みがコア基板３０ａに含まれて解消されている。 In the electronic parts packaging structure 1c of the third embodiment, as shown in FIG. 15, similarly to the second embodiment, the semiconductor chip 40 in the resin layer 21 of the formed core substrate 30a by the prepreg insulating layer 10 and the resin layer 21 There are embedded, the thickness of the semiconductor chip 40 is eliminated is included in the core substrate 30a.
コア基板３０ａにはそれを貫通するビアホール３０ｘが設けられており、コア基板３０ａの両面側にはビアホール３０ｘを介して相互接続された第１配線パターン１６がそれぞれ形成されている。 The core substrate 30a and via hole 30x is provided therethrough, a first wiring pattern 16 which are interconnected through a via hole 30x on both sides of the core substrate 30a is are respectively formed. コア基板３０ａの上面側の第１配線パターン１６は、半導体チップ４０のペリフェラル型で配置された接続パッド４０ａにビアホールを介すことなく直接接続され、パシベーション膜４０ｂに接触した状態で形成されている。 The first wiring pattern 16 on the upper surface side of the core substrate 30a is connected directly without the intervention of the via hole to the connection pad 40a arranged in the peripheral-type semiconductor chip 40, is formed in contact with the passivation film 40b . 第１配線パターン１６は、半導体チップ４０の中央部上には形成されておらず、接続パッド４０ａ上から半導体チップ４０の外側周辺部に延在して形成されている。 The first wiring pattern 16, not formed on the central portion of the semiconductor chip 40, is formed to extend around the outside of the semiconductor chip 40 from the connection pad 40a.
コア基板３０ａの上面側の第１配線パターン１６の所要部上に開口部２４ｘが設けられたソルダレジスト膜２４が形成されており、その開口部２４ｘには接続部１７が設けられている。 Solder resist film 24 in which opening portions 24x are provided on predetermined portions of the first wiring pattern 16 on the upper surface side of the core substrate 30a and are formed, the connecting portion 17 is provided at the opening portion 24x. そして、その接続部１７に上側半導体チップ４０ｘ（上側電子部品）のバンプ４０ａがフリップチップ接続されている。 Then, the bumps 40a of the upper semiconductor chip 40x (upper electronic parts) are flip-chip connected to the connection portion 17.
また、コア基板３０ａの下面側の第１配線パターン１６上には第２ビアホール１８ｘが設けられた層間絶縁膜１８が形成されており、その上には第２ビアホール１８ｘを介して第１配線パターン１６に接続された第２配線パターン１６ａが形成されている。 Also, on the first wiring pattern 16 on the lower surface side of the core substrate 30a is formed an interlayer insulating film 18 in which the second via holes 18x provided, on top a first wiring through the second via holes 18x pattern second wiring patterns 16a connected is formed in 16. さらに、第２配線パターン１６ａの所要部上に開口部２４ｘが設けられたソルダレジスト膜２４が形成されており、その開口部２４ｘには外部接続用の接続部１７が設けられている。 Furthermore, the openings 24x are formed solder resist film 24 provided, at its opening portion 24x is connection 17 for external connection are provided on the predetermined portions of the second wiring patterns 16a.
第３実施形態の電子部品実装構造１ｃは、第２実施形態と同様に、半導体チップ４０がコア基板３０ａの樹脂層２１に埋設されているので、半導体チップ４０の厚みが解消され、実装構造の薄型化に容易に対応できる。 Electronic parts packaging structure 1c of the third embodiment, similarly to the second embodiment, since the semiconductor chip 40 is embedded in the resin layer 21 of the core substrate 30a, the thickness of the semiconductor chip 40 are eliminated, the mounting structure it is possible to easily deal with a thinner.
さらに、第１配線パターン１６が、半導体チップ４０のペリフェラル型で配置された接続パッド４０ａにビアホールを介すことなく接続されて、半導体チップ４０の外側周辺部に延在して形成されている。 Further, the first wiring pattern 16, are connected not through a via hole to the connection pads 40a arranged in the peripheral-type semiconductor chip 40, it is formed to extend around the outside of the semiconductor chip 40. 従って、前述したような理由により、半導体チップ４０上に絶縁性の高い保護膜を特別にパターニングする必要がない。 Accordingly, for the reasons as described above, there is no need to specially patterned high insulating protective film on the semiconductor chip 40. しかも、半導体チップ４０は製造工程においてレーザによりダメージを受けるおそれがないので、各種の電子部品を使用できると共に、電子部品実装構造の信頼性を向上させることができる。 Moreover, the semiconductor chip 40 since there is no danger of being damaged by the laser in the production process, the various electronic components together may be used, it is possible to improve the reliability of the electronic parts packaging structure.
なお、図１６に示される第３実施形態の変形例の電子部品実装構造１ｄのように、第３実施形態の図１５において、コア基板３０ａの樹脂層２１に電子部品４０が埋設されたものを使用する代わりに、第１実施形態で説明した凹部３１が設けられたコア基板３０を使用し、その凹部３１に電子部品４０が接着層１２によって固着されたものを使用してもよい。 As in the electronic parts packaging structure 1d modification of the third embodiment shown in FIG. 16, 15 of the third embodiment, those electronic components 40 on the resin layer 21 of the core substrate 30a is embedded instead of using, using the core substrate 30 a recess 31 described in the first embodiment is provided, the electronic component 40 in the recess 31 may be used that is secured by the adhesive layer 12. 図１６において、それ以外の要素は図１５と同一であるのでその説明を省略する。 16, since the other elements are the same as FIG. 15 omitted.
図１は関連技術に係る電子部品実装構造を示す断面図である。 Figure 1 is a sectional view showing an electronic component mounting structure according to the related art. 図２（ａ）〜（ｅ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図(その１)である。 Figure 2 (a) ~ (e) are sectional views showing a method of manufacturing an electronic parts packaging structure of a first embodiment of the present invention (Part 1). 図３（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 Figure 3 (a) ~ (c) are sectional views showing a method of manufacturing an electronic parts packaging structure of a first embodiment of the present invention (Part 2). 図４（ａ）〜（ｄ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。 Figure 4 (a) ~ (d) are sectional views showing a method of manufacturing an electronic parts packaging structure of a first embodiment of the present invention (Part 3). 図５（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その４）である。 Figure 5 (a) ~ (c) are sectional views showing a method of manufacturing an electronic parts packaging structure of a first embodiment of the present invention (Part 4). 図６は本発明の第１実施形態の電子部品実装構造を示す断面図である。 6 is a sectional view showing an electronic parts packaging structure of a first embodiment of the present invention. 図７（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。 Figure 7 (a) ~ (c) are sectional views showing a method of manufacturing an electronic parts packaging structure of a second embodiment of the present invention (Part 1). 図８（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 Figure 8 (a) ~ (c) are sectional views showing a method of manufacturing an electronic parts packaging structure of a second embodiment of the present invention (Part 2). 図９は本発明の第２実施形態の電子部品実装構造を示す断面図である。 Figure 9 is a sectional view showing an electronic parts packaging structure of a second embodiment of the present invention. 図１０は図９を平面方向からみた平面図である。 Figure 10 is a plan view of the FIG. 9 from the plane direction. 図１１は本発明の第２実施形態の電子部品実装構造の変形例を示す断面図である。 Figure 11 is a sectional view showing a modified example of the electronic parts packaging structure of a second embodiment of the present invention. 図１２（ａ）〜（ｃ）は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。 Figure 12 (a) ~ (c) are sectional views showing a method of manufacturing an electronic parts packaging structure of a third embodiment of the present invention (Part 1). 図１３（ａ）〜（ｃ）は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 Figure 13 (a) ~ (c) are sectional views showing a method of manufacturing an electronic parts packaging structure of a third embodiment of the present invention (Part 2). 図１４（ａ）及び（ｂ）は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。 Figure 14 (a) and (b) is a third cross-sectional views showing a method of manufacturing an electronic parts packaging structure of an embodiment of the present invention (3). 図１５は本発明の第３実施形態の電子部品実装構造を示す断面図である Figure 15 is a sectional view showing an electronic parts packaging structure of a third embodiment of the present invention 図１６は本発明の第３実施形態の電子部品実装構造の変形例を示す断面図である。 Figure 16 is a sectional view showing a modified example of the electronic parts packaging structure of a third embodiment of the present invention.
１，１ａ，１ｂ，１ｃ，１ｄ…電子部品実装構造、１０ａ…プリプレグ、１０…プリプレグ絶縁層、１０ｘ，２３ｘ，２４ｘ…開口部、１２…接着層、１４…充填樹脂、１６…第１配線パターン、１６ａ…第２配線パターン、１７…接続部、１７ａ…チップ用接続部、１７ｂ…外部用接続部、１８…層間絶縁膜、１８ｘ，３０ｘ…ビアホール、２０…銅箔付き樹脂層、２０ａ，２１…樹脂層、２０ｂ…銅箔、２３…レジスト膜、２４…ソルダレジスト膜、２６…外部接続端子、３０，３０ａ…コア基板、３１…凹部、４０…半導体チップ（電子部品）、４０ａ…接続パッド、４０ｂ…パシベーション膜、４０ｘ…上側半導体チップ（上側電子部品）。 1, 1a, 1b, 1c, 1d ... electronic parts packaging structure, 10a ... prepreg, 10 ... prepreg insulating layer, 10x, 23x, 24x ... opening, 12 ... adhesive layer, 14 ... filling resin, 16 ... first wiring pattern , 16a ... second wiring patterns, 17 ... connecting portion, connection portion 17a ... chip, 17b ... outer connecting portion, 18 ... interlayer insulation film, 18x, 30x ... hole, 20 ... copper foil resin layer, 20a, 21 ... resin layer, 20b ... copper foil, 23 ... resist film, 24 ... solder resist film, 26 ... external connection terminal, 30, 30a ... core substrate, 31 ... recess, 40 ... semiconductor chip (electronic component), 40a ... connect pads , 40b ... passivation film, 40x ... upper semiconductor chip (upper electronic parts).
樹脂層と、前記樹脂層上に形成され、開口部を備えたプリプレグ絶縁層とにより構成されたコア基板であって、前記プリプレグ絶縁層の開口部によって凹部が設けられた構造の前記コア基板と、 And a resin layer is formed on the resin layer, a core substrate constituted by a prepreg insulating layer having an opening, and the core substrate of the recess by the opening of the prepreg insulating layer is provided structure ,
前記コア基板の凹部内の前記樹脂層上に、電子部品の接続パッドが上側になって実装された前記電子部品とを有することを特徴とする電子部品実装構造。 An electronic parts packaging structure, characterized in that the resin layer in the recess, and a said electronic component connection pads of the electronic components are mounted is on the upper side of the core substrate.
プリプレグ絶縁層と、前記プリプレグ絶縁層上に形成された樹脂層とにより構成されるコア基板と、 And the prepreg insulating layer, and the core substrate constituted by a resin layer formed on the prepreg insulating layer,
前記コア基板の前記樹脂層に、電子部品の接続パッドが上側になって埋設された前記電子部品とを有することを特徴とする電子部品実装構造。 An electronic parts packaging structure, characterized in that said resin layer of said core substrate, and a electronic component the electronic component connection pad is embedded become upper.
前記コア基板及び電子部品の上方に、前記電子部品の接続パッドに電気的に接続される配線パターンが形成されていることを特徴とする請求項１又は２に記載の電子部品実装構造。 Electronic parts packaging structure according to claim 1 or 2, wherein the above the core substrate and the electronic component, wiring pattern electrically connected to the connection pads of the electronic component is formed.
前記配線パターンはｎ層（ｎは１以上）で構成されており、最上の前記配線パターンに上側電子部品がフリップチップ接続されていることを特徴とする請求項３に記載の電子部品実装構造。 Electronic component mounting structure according to claim 3 wherein the wiring pattern is composed of n layers (n is 1 or more), the upper electronic parts on the top of the wiring pattern, characterized in that is flip-chip connected.
前記コア基板の両面には、該コア基板を貫通するビアホールを介して相互接続された配線パターンが形成されており、前記電子部品の接続パッドに電気的に接続された配線パターンは、前記コア基板の両面に形成された前記配線パターンと電気的に接続されていることを特徴とする請求項３又は４に記載の電子部品実装構造。 On both surfaces of the core substrate are interconnected wiring patterns formed via a via hole penetrating the core substrate, electrically connected to the wiring pattern on the connection pads of the electronic component, the core substrate electronic component mounting structure according to claim 3 or 4, characterized in that it is connected in electrically with the wiring patterns formed on both surfaces.
前記コア基板の下面側には、ｎ層（ｎは１以上）で構成される前記配線パターンが形成されており、最下の前記配線パターンの部分に外部接続端子が設けられる外部用接続部が画定されていることを特徴とする請求項５に記載の電子部品実装構造。 The lower surface side of the core substrate, (the n 1 or more) n layers being the wiring pattern is formed composed of the external connection portions for external connection terminals are provided on portions of the wiring pattern of the lowermost electronic component mounting structure according to claim 5, characterized in that it is defined.
前記配線パターンはｎ層（ｎは１以上）で構成されており、最上の前記配線パターンには、上側電子部品がフリップチップ接続され、かつ、前記上側電子部品から外側の前記最上の配線パターンの部分に外部接続端子が設けられる外部用接続部が画定されていることを特徴とする請求項３に記載の電子部品実装構造。 The wiring pattern is composed of n layers (n is 1 or more), the uppermost of the wiring pattern, the upper electronic parts is flip-chip connected, and, from the upper electronic component outside of said uppermost wiring pattern electronic component mounting structure according to claim 3, characterized in that the external connecting portions of the external connection terminals are provided on portions are defined.
前記電子部品は、表面に、ペリフェラル型で配置された前記接続パッドと、該接続パッドを露出させるパシベージョン膜とが設けられており、 The electronic component is a surface, and the connection pads arranged in peripheral type, and a Pashibejon film exposing the connection pads are provided,
前記配線パターンは、前記パシベーション膜に接触した状態で前記電子部品の接続パッドに直接接続され、かつ該接続パッドから前記電子部品の外側に延在して形成されていることを特徴とする請求項３に記載の電子部品実装構造。 The wiring pattern, the claims wherein in a state in contact with the passivation film connected electronic components directly to connecting pads, and is characterized in that it is formed to extend to the outside of the electronic component from the connection pad electronic component mounting structure according to 3.
前記電子部品は半導体チップであることを特徴とする請求項１乃至８のいずれか一項に記載の電子部品実装構造。 The electronic component is an electronic component mounting structure according to any one of claims 1 to 8, characterized in that a semiconductor chip.
樹脂層の上に、開口部が設けられたプリプレグを配置し、加熱／加圧して前記樹脂層上に前記プリプレグを接着することにより、前記開口部によって凹部が設けられた構造のコア基板を得る工程と、 On the resin layer, placing a prepreg in which an opening portion is provided, by heating / pressurizing bonding the prepreg on the resin layer to obtain a core substrate recess is provided structure by the opening and a step,
前記コア基板の凹部内の樹脂層上に、電子部品の接続パッドを上側にして前記電子部品を実装する工程とを有することを特徴とする電子部品実装構造の製造方法。 On the resin layer in the recess of the core substrate, method of manufacturing an electronic parts packaging structure, characterized by a step of mounting the electronic component to the connection pads of the electronic component on the upper side.
プリプレグ上に、樹脂層を配置し、電子部品の接続パッドを上側にして前記電子部品を前記樹脂層上に配置する工程と、 On a prepreg, a step of placing a resin layer, placing an electronic component the electronic component connection pads and the upper on the resin layer,
前記プリプレグ、前記樹脂層及び前記電子部品を加熱／加圧することにより、前記プリプレグと前記樹脂層とを接着し、かつ、前記樹脂層に前記電子部品を埋設して実装する工程とを有することを特徴とする電子部品実装構造の製造方法。 The prepreg by applying heat / pressure to the resin layer and the electronic component, adhered to said resin layer and the prepreg, and further comprising the step of mounting is embedded the electronic component on the resin layer method of manufacturing an electronic parts packaging structure characterized.
前記電子部品を実装する工程の後に、前記コア基板及び電子部品の上方に、前記電子部品の接続パッドに電気的に接続される配線パターンを形成する工程をさらに有することを特徴とする請求項１０又は１１に記載の電子部品実装構造の製造方法。 After the step of mounting the electronic component, according to claim 10, characterized in that above the core substrate and the electronic component further includes a step of forming a wiring pattern electrically connected to the connection pads of the electronic component method of manufacturing an electronic parts packaging structure according to, or 11.
前記電子部品の接続パッドに電気的に接続される配線パターンを形成する工程は、 Forming a wiring pattern electrically connected to the connection pads of the electronic component,
前記コア基板を貫通するビアホールを介して相互接続される配線パターンを前記コア基板の両面にそれぞれ形成する工程と、 Forming respective wiring patterns are interconnected through a via hole penetrating the core substrate on both surfaces of the core substrate,
前記コア基板及び前記電子部品の上方に、前記電子部品の接続パッド及びコア基板上の前記配線パターンにそれぞれ電気的に接続される配線パターンを形成する工程とを含むことを特徴とする請求項１２に記載の電子部品実装構造の製造方法。 Above the core substrate and the electronic component, according to claim 12, characterized in that it comprises a step of forming a wiring pattern respectively electrically connected to the wiring pattern of connection pads and the core substrate of the electronic component method of manufacturing an electronic parts packaging structure according to.
前記樹脂層の下面には銅箔が形成されており、 Wherein the lower surface of the resin layer and the copper foil is formed,
前記電子部品を実装する工程の後に、 After the step of mounting the electronic component,
前記コア基板及び前記電子部品の上方に、前記電子部品の接続パッド及びコア基板上の前記配線パターンにそれぞれ電気的に接続される配線パターンを形成する工程とをさらに有し、 The above core substrate and the electronic component, further comprising a step of forming a wiring pattern respectively electrically connected to the wiring pattern of connection pads and the core substrate of the electronic component,
前記コア基板の下面の配線パターンは前記銅箔がパターニングされて形成されることを特徴とする請求項１０に記載の電子部品実装構造の製造方法。 Method of manufacturing an electronic parts packaging structure according to claim 10 in which the lower surface of the wiring pattern of the core substrate, wherein the copper foil is formed by patterning.
前記配線パターンを形成する工程は、ｎ層（ｎは１以上の整数）の配線パターンを形成することを含み、前記ｎ層の配線パターンの最上の前記配線パターンに上側電子部品をフリップチップ接続する工程をさらに有することを特徴とする請求項１２に記載の電子部品実装構造の製造方法。 The step of forming the wiring pattern, the n-layer (n is an integer of 1 or more) comprising forming a wiring pattern, the upper electronic parts is flip-chip connected to the top of the wiring pattern of the wiring pattern of the n layer method of manufacturing an electronic parts packaging structure according to claim 12, further comprising the step.
前記配線パターンを形成する工程は、ｎ層（ｎは１以上の整数）の配線パターンを形成することを含み、前記配線パターンを形成する工程の後に、前記ｎ層の配線パターンの最上の配線パターンに上側電子部品をフリップチップ接続すると共に、前記上側電子部品から外側の前記最上の配線パターンに該上側電子部品の高さよりも高い外部接続端子を形成する工程をさらに有することを特徴とする請求項１２に記載の電子部品実装構造の製造方法。 The step of forming the wiring pattern, the n-layer (n is an integer of 1 or more) comprising forming a wiring pattern, after the step of forming the wiring pattern, the uppermost wiring of the wiring pattern of the n layer pattern claims an upper electronic parts as well as flip-chip connection, characterized in that it further comprises a step of forming a high external connection terminals than the height of the upper electronic parts from the upper electronic component on the uppermost wiring pattern outside the method of manufacturing an electronic parts packaging structure according to 12.
前記電子部品は、表面に、ペリフェラル型で配置された前記接続パッドと、該接続パッドを露出させるパシベージョン膜とを備え、 The electronic component is provided on the surface, and the connection pads arranged in peripheral type, and Pashibejon film to expose the connection pads,
前記電子部品の接続パッドに電気的に接続される配線パターンを形成する工程において、前記配線パターンを、前記電子部品の接続パッドに前記パシベーション膜に接触した状態で直接接続すると共に、前記接続パッドから前記電子部品の外側に延在して形成することを特徴とする請求項１２に記載の電子部品実装構造の製造方法。 In the step of forming a wiring pattern connected the electronic component of the electrical connection pads, the wiring pattern, as well as direct connections in contact with the passivation film to the connection pad of the electronic component, from said connection pad method of manufacturing an electronic parts packaging structure according to claim 12, characterized in that formed extending to the outside of the electronic component.
前記電子部品は半導体チップであることを特徴とする請求項１０乃至１７のいずれか一項に記載の電子部品実装構造の製造方法。 The electronic component manufacturing method of the electronic component mounting structure according to any one of claims 10 to 17, characterized in that a semiconductor chip.
JP2004096660A 2004-03-29 2004-03-29 Electronic parts packaging structure and a method of manufacturing the same Active JP4298559B2 (en)
JP2004096660A JP4298559B2 (en) 2004-03-29 2004-03-29 Electronic parts packaging structure and a method of manufacturing the same
KR20050019915A KR101096614B1 (en) 2004-03-29 2005-03-10 Electronic parts packaging structure and method of manufacturing the same
TW94108183A TWI374535B (en) 2004-03-29 2005-03-17 Electronic parts packaging structure and method of manufacturing the same
US11090028 US7285728B2 (en) 2004-03-29 2005-03-28 Electronic parts packaging structure and method of manufacturing the same
US11898554 US7563987B2 (en) 2004-03-29 2007-09-13 Electronic parts packaging structure and method of manufacturing the same
US12457324 US8003895B2 (en) 2004-03-29 2009-06-08 Electronic parts packaging structure and method of manufacturing the same
JP2005286036A true JP2005286036A (en) 2005-10-13
JP4298559B2 true JP4298559B2 (en) 2009-07-22
ID=34988431
JP2004096660A Active JP4298559B2 (en) 2004-03-29 2004-03-29 Electronic parts packaging structure and a method of manufacturing the same
US (3) US7285728B2 (en)
JP (1) JP4298559B2 (en)
KR (1) KR101096614B1 (en)
JP2007317712A (en) * 2006-05-23 2007-12-06 Tdk Corp Composite wiring board having built-in component and manufacturing method thereof
JP4875925B2 (en) * 2006-05-29 2012-02-15 イビデン株式会社 Multilayer wiring board and its manufacturing method
JP4875926B2 (en) * 2006-05-29 2012-02-15 イビデン株式会社 Multilayer wiring board and its manufacturing method
ES2439992T3 (en) * 2008-10-22 2014-01-27 Graphic Packaging International, Inc. Container Container
JP5179391B2 (en) * 2009-01-23 2013-04-10 新光電気工業株式会社 Method of manufacturing a semiconductor device
KR101055509B1 (en) * 2009-03-19 2011-08-08 삼성전기주식회사 Electronic components embedded printed circuit board
CN101853818B (en) 2009-04-02 2013-09-11 欣兴电子股份有限公司 Packaging substrate structure with recess and manufacturing method thereof
JP5272999B2 (en) * 2009-09-30 2013-08-28 凸版印刷株式会社 The method of manufacturing an optical substrate
KR101047485B1 (en) * 2009-10-29 2011-07-08 삼성전기주식회사 Electronic device integrated printed circuit board
JP5355363B2 (en) * 2009-11-30 2013-11-27 新光電気工業株式会社 The semiconductor device embedded substrate and manufacturing method thereof
KR101067109B1 (en) * 2010-04-26 2011-09-26 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing
JP2012015397A (en) * 2010-07-02 2012-01-19 Dainippon Printing Co Ltd Electronic module
JP5585426B2 (en) 2010-12-07 2014-09-10 Ｔｄｋ株式会社 Wiring board, an electronic component-embedded board, manufacturing method and a manufacturing method of the electronic component-embedded substrate of the wiring board
US8745860B2 (en) 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP6197183B2 (en) 2012-01-18 2017-09-20 スコーピオズ テクノロジーズ インコーポレイテッド Vertical integration of cmos electronics with photonic devices
JP5660260B2 (en) * 2012-10-05 2015-01-28 株式会社村田製作所 Electronic component built-in module and communication terminal apparatus
CN104081885B (en) * 2012-12-26 2017-12-08 株式会社村田制作所 Component-embedded substrate
JP6280710B2 (en) * 2013-09-02 2018-02-14 新光電気工業株式会社 Wiring board, the light emitting device and a manufacturing method of the wiring substrate
KR20160090626A (en) * 2015-01-22 2016-08-01 삼성전기주식회사 Printed circuit board having embedded electronic devices and method of manufacturing the same
US10115673B1 (en) * 2017-04-26 2018-10-30 Holien Technology Co., Ltd. Embedded substrate package structure
JP4931283B2 (en) 2000-09-25 2012-05-16 イビデン株式会社 Method for manufacturing a printed wiring board and printed wiring board
CN1264391C (en) * 2001-06-27 2006-07-12 日本特殊陶业株式会社 Wiring substrate manufacture method
US7563987B2 (en) 2009-07-21 grant
US20050211465A1 (en) 2005-09-29 application
US8003895B2 (en) 2011-08-23 grant
KR20060043810A (en) 2006-05-15 application
KR101096614B1 (en) 2011-12-21 grant
US20080011508A1 (en) 2008-01-17 application
US20090250257A1 (en) 2009-10-08 application
US7285728B2 (en) 2007-10-23 grant
JP2005286036A (en) 2005-10-13 application