Source: https://patents.google.com/patent/JPH05206407A/en
Timestamp: 2020-01-24 20:52:45
Document Index: 585783500

Matched Legal Cases: ['art 52', 'art 52', 'art 52', 'art 52', 'art 1', 'art 52', 'art 1', 'art 1', 'art 2', 'art 1', 'art 2', 'art 3']

JPH05206407A - Mos transistor and its manufacture - Google Patents
Mos transistor and its manufacture
JPH05206407A
JPH05206407A JP4034404A JP3440492A JPH05206407A JP H05206407 A JPH05206407 A JP H05206407A JP 4034404 A JP4034404 A JP 4034404A JP 3440492 A JP3440492 A JP 3440492A JP H05206407 A JPH05206407 A JP H05206407A
JP4034404A
JP3173094B2 (en
Hirobumi Sumi
▲博▼文 角
1992-01-23 Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
1992-01-23 Priority to JP03440492A priority Critical patent/JP3173094B2/en
1993-08-13 Publication of JPH05206407A publication Critical patent/JPH05206407A/en
2001-06-04 Publication of JP3173094B2 publication Critical patent/JP3173094B2/en
PURPOSE: To make the formation area of a MOS transistor small and to make the integration of the MOS transistor high by a method wherein a gate with reference to the surface of a substrate (or a base body) is formed in the depth direction.
CONSTITUTION: A first gate 18 is formed, via a first gate insulating film 17, on the sidewall 15 on one side and on the bottom face 16 of a groove 14 formed in a semiconductor substrate 11; a second gate 23 is formed, via a second gate insulating film 22, on the sidewall 20 on the other side and on the bottom face 21 of said groove 14. A first source-drain region 19 and a second source-drain region 24 are formed on the upper layer of the semiconductor substrate 11 excluding the inside of the groove 14; a third source-drain region 25 is formed on the upper layer of the semiconductor substrate 11 on the bottom face side of the groove 14. Alternatively, source-drain regions are formed on the upper layer and the lower layer of a semiconductor part formed on the upper layer of an insulating base body; gates (not indicated in the figure) are formed, via a gate insulating film (not indicated in the figure), on both sidewall sides of the semiconductor part.
【産業上の利用分野】本発明は、ＭＯＳトランジスタとその製造方法に関するものである。 The present invention relates to a process for its preparation and MOS transistors.
【従来の技術】メモリ素子の大容量化、高集積化にともなって、素子の微細化が進んでいる。 Capacity of the Related Art Memory devices, along with high integration, is progressing miniaturization of elements. 上記メモリ素子の多くは、ＭＯＳ型メモリ素子である。 Many of the above memory device is a MOS type memory devices. その代表例を図１ Figure 1 a typical example
８により説明する。 8 by the explanation. 図に示すように、半導体基板１１１ As shown, the semiconductor substrate 111
上にゲート絶縁膜１１２を介してゲート１１３が形成されている。 Gate 113 is formed via a gate insulating film 112 above. このゲート１１３の両側壁には、ゲートサイドウォール絶縁膜１１４が形成されている。 The side walls of the gate 113, the gate sidewall insulating film 114 is formed. また上記ゲート１１３の両側の上記半導体基板１１１の上層には、 Also in the upper layer of both sides of the semiconductor substrate 111 of the gate 113,
ＬＤＤ構造のソース・ドレイン領域１１５，１１６が形成されている。 Source and drain regions 115 and 116 of the LDD structure are formed. 上記の如くに、ＭＯＳトランジスタ１１ To as the above, MOS transistor 11
０は形成されている。 0 is formed. さらにＭＯＳトランジスタ１１０ In addition MOS transistor 110
を覆う状態に層間絶縁膜１１７が形成されている。 Interlayer insulating film 117 is formed in a state where the cover. 上記ソース・ドレイン領域１１６上の上記層間絶縁膜１１７ The interlayer insulating film 117 on the source and drain regions 116
にはコンタクトホール１１８が設けられている。 A contact hole 118 is provided in the. このコンタクトホール１１８を介して、上記ソース・ドレイン領域１１６に接続する配線１１９が形成されている。 Through the contact hole 118, a wiring 119 that is connected to the source and drain regions 116 are formed. この配線１１９は、例えばバリヤメタル層とアルミニウム合金層とよりなる。 The wiring 119 becomes more, for example, barrier metal layer and the aluminum alloy layer.
【０００３】次に上記ＭＯＳトランジスタ１１０の製造方法を、図１９の製造工程図により説明する。 [0003] Next, manufacturing method of the MOS transistor 110 will be described with reference to manufacturing process diagrams of Figure 19. 図１９の（１）に示すように、例えばＬＯＣＯＳ法によって、半導体基板（例えば単結晶シリコン基板）１１１の上層に、素子分離領域１２１を形成する。 As shown in (1) in FIG. 19, for example, by the LOCOS method, the upper layer of the semiconductor substrate (e.g., a single crystal silicon substrate) 111, an element isolation region 121. 次いで熱酸化法によって酸化シリコン膜（１２２）を形成した後、化学的気相成長法によって多結晶シリコン膜（１２３）を成膜する。 Then after forming a silicon oxide film (122) by thermal oxidation, depositing a polycrystalline silicon film (123) by chemical vapor deposition. 続いてホトリソグラフィーとエッチングとによって、上記多結晶シリコン膜（１２３）でゲート１１３を形成する。 By the photolithography and etching followed, to form a gate 113 at the polycrystalline silicon film (123). さらに、上記酸化シリコン膜（１２２）でゲート絶縁膜１１２を形成する。 Further, a gate insulating film 112 with the silicon oxide film (122). 次いでイオン注入法によって、上記ゲート１１３の両側の上記半導体基板１１１ Then by ion implantation, both sides of the gate 113 of the semiconductor substrate 111
の上層に、低濃度拡散層１２４，１２５を形成する。 The upper layer of, forming a low concentration diffusion layer 124, 125.
【０００４】その後図１９の（２）に示す如く、化学的気相成長法によって酸化シリコン膜（１２６）を形成した後、エッチバックして、ゲート１１３の側壁に酸化シリコン膜（１２６）よりなるゲートサイドウォール絶縁膜１１４を形成する。 [0004] As then shown in (2) of Figure 19, after forming a silicon oxide film (126) by chemical vapor deposition, and etched back, made of silicon oxide film (126) on the sidewalls of the gate 113 forming a gate sidewall insulating film 114. 次いで、ゲートサイドウォール絶縁膜１１４とゲート１１３とをイオン注入マスクにして、上記低濃度拡散層１２４，１２５よりも深い状態に高濃度拡散層１２７，１２８を形成する。 Then a gate sidewall insulating film 114 and the gate 113 to the ion implantation mask, to form a high-concentration diffusion layers 127 and 128 in a deep state than the low concentration diffusion layer 124, 125. このようにして上記低濃度拡散層１２４と高濃度拡散層１２７とによって、ソース・ドレイン領域１１５を形成し、また低濃度拡散層１２５と高濃度拡散層１２８とによって、上記ソース・ドレイン領域１１６を形成する。 This way the above low concentration diffusion layer 124 as a high-concentration diffusion layer 127, to form source and drain regions 115 and by the low concentration diffusion layer 125 and the high concentration diffusion layer 128, the source-drain regions 116 Form. 上記の如くして、ＭＯＳトランジスタ１１０は形成される。 And as described above, MOS transistor 110 is formed.
【０００５】続いて図１９の（３）に示すように、化学的気相成長法によって、上記ＭＯＳトランジスタ１１０ [0005] Subsequently, as shown in (3) in FIG. 19, by chemical vapor deposition, the MOS transistors 110
を覆う状態に、酸化シリコン膜よりなる層間絶縁膜１１ The state of the cover, an interlayer insulating film 11 made of silicon oxide film
７を形成する。 7 to the formation. その後ホトリソグラフィーとエッチングとによって、上記ソース・ドレイン領域１１６上の層間絶縁膜１１７にコンタクトホール１１８を形成する。 Then by the photolithography and etching to form a contact hole 118 in the interlayer insulating film 117 on the source and drain regions 116. さらにスパッタ法によって、上記コンタクトホール１１８ By addition sputtering, the contact holes 118
の内部と上記層間絶縁膜１１７との上面とに配線層（１ Internal wiring layer on the upper surface between the interlayer insulating film 117 (1
２９）を成膜した後、ホトリソグラフィーとエッチングとによって、配線層（１２９）の２点鎖線で示す部分を除去して配線１１９を形成する。 29) after forming a, by a photolithography and etching to form a wiring 119 by removing a portion indicated by two-dot chain line in the wiring layer (129).
【０００６】上記製造プロセスで微細なデバイス構造を形成するには、ディープサブミクロン以下のレジストパターンを形成するホトリソグラフィー技術が必要となる。 [0006] forming a fine device structure above manufacturing process, it is necessary to photolithographic techniques for forming the following resist pattern deep submicron.
【発明が解決しようとする課題】しかしながら、ディープサブミクロン以下のレジストパターンを形成するのは非常に困難である。 [SUMMARY OF THE INVENTION However, it is very difficult to form the following resist pattern deep submicron. 従来のフォトマスクを用いてｇ線の露光波長により、例えば微細なコンタクトホールを形成する場合には、０．５μｍ程度の径のものを形成するのが限界になっている。 The exposure wavelength of g-line using a conventional photomask, for example, when forming a fine contact hole, to form what the size of about 0.5μm is in the limit. そこで、レジストパターンを形成する露光工程において、異なる位相振幅を組み合わせることによってレジストパターンを形成する、いわゆる位相シフト法が提案されている。 Therefore, in the exposure step of forming a resist pattern to form a resist pattern, a so-called phase shift method is proposed by combining different phase amplitude.
【０００８】ところが位相シフト法では、フォトマスクを製作する際に、マスクを透過する露光の位相をコンピュータシミュレーションする必要があり、そのためマスク設計が非常に複雑になる。 [0008] However, in the phase shift method, in fabricating a photo-mask, it is necessary to computer simulation of the phase of the exposure that passes through the mask, so the mask design becomes very complicated. またフォトマスク基板に、 In addition to the photomask substrate,
位相を均一にシフトさせるシフターを形成することが困難である。 It is difficult to form a shifter for uniformly shift the phase. 特に、フォトマスクの遮光パターンの段差部にシフターを形成する場合には、シフターの膜厚を均一化するのが難しい。 Particularly, in the case of forming a shifter the step portion of the light blocking pattern of the photomask, it is difficult to uniform the film thickness of the shifter. このため、設計値通りの位相シフトを得ることが困難になっている。 Therefore, it has become difficult to obtain a phase shift as designed. さらに、露光時には下地の形状の影響を受けやすいので、例えば下地の凹凸による反射によって、位相シフトの効果が十分に表れないことがある。 Further, during the exposure so susceptible to the shape of the underlying, e.g., by the reflection due to the unevenness of the underlying effect of the phase shift may not be sufficiently appeared. この結果、形成されるレジストパターンの解像度が低下して、微細パターンの形成が困難になる。 As a result, the resist pattern resolution is reduced to be formed, the formation of fine pattern becomes difficult.
このように、ディープサブミクロン程度あるいはそれ以下の微細パターンを形成することは非常に困難であり、 Thus, by forming a deep submicron order or less fine pattern it is very difficult,
特にトランジスタのゲートを高集積にかつラテラルに搭載した集積回路を量産レベルで形成することは非常に難しい。 In particular it is very difficult to form an integrated circuit mounted on the lateral to and a gate of the transistor to high integration at the mass production level.
【０００９】本発明は、安定した加工技術で製造されるディープサブミクロン以下のＭＯＳトランジスタおよびその製造方法を提供することを目的とする。 [0009] The present invention aims to provide a stable processing technology deep sub-micron MOS transistor and a manufacturing method thereof that is produced by.
【課題を解決するための手段】本発明は、上記目的を達成するためになされたＭＯＳトランジスタおよびその製造方法である。 The present invention SUMMARY OF] is a MOS transistor and a manufacturing method thereof has been made in order to achieve the above object. すなわちＭＯＳトランジスタとしては、 That is, as a MOS transistor,
半導体基板に形成した溝と、この溝の一方側の側壁とこの一方側の側壁側における当該溝の底面とに設けた第１ A groove formed in a semiconductor substrate, first provided on the bottom surface of the groove and one side wall of the groove in the side wall of the one side
のゲート絶縁膜と、この第１のゲート絶縁膜の表面に設けた第１のゲートと、溝に対して第１のゲート絶縁膜側の半導体基板の上層に形成した第１のソース・ドレイン領域と、溝の他方側の側壁とこの他方側の側壁側における当該溝の底面とに設けた第２のゲート絶縁膜と、この第２のゲート絶縁膜の表面に設けた第２のゲートと、溝に対して第２のゲート絶縁膜側の半導体基板の上層に形成した第２のソース・ドレイン領域と、第１のゲートと第２のゲートとの間の半導体基板の上層に形成した第３ A gate insulating film of the first gate provided on the surface of the first gate insulating film, a first source-drain region formed on the upper layer of the first semiconductor substrate of the gate insulating film side of the groove When a second gate insulating film provided on the bottom surface of the trench sidewall on the other side of the groove and the side wall of the other side, a second gate provided on the surface of the second gate insulating film, a second source-drain region formed in the upper layer of the semiconductor substrate of the second gate insulating film side of the groove, a third formed on the upper layer of the semiconductor substrate between the first gate and the second gate
のソース・ドレイン領域とよりなるものである。 One in which the source and drain regions with the more.
【００１１】上記ＭＯＳトランジスタの製造方法としては、第１の工程で、半導体基板に溝を形成する。 [0011] As a manufacturing method of the MOS transistor is a first step to form a trench in the semiconductor substrate. 次いで第２の工程で、少なくとも溝の内壁に絶縁膜とゲートを形成する膜とを成膜する。 Then in a second step, forming a film to form a gate insulating film on the inner wall of at least the groove. その後、例えばエッチバックによって、溝の側壁側に、絶縁膜を介してゲートを形成する膜で第１，第２のゲートを形成し、さらに第１，第２のゲートの裏面側に、絶縁膜で第１，第２のゲート絶縁膜を形成する。 Then, for example, by etch back, the side wall of the groove, first a film to form a gate through an insulating film, forming a second gate, further first, on the back side of the second gate insulating film in forming the first, second gate insulating film. その後、第３の工程で、半導体基板の上層に導電性不純物を導入して第１，第２，第３のソース・ドレイン領域を形成する。 Thereafter, in the third step, first by introducing conductive impurities into the upper layer of the semiconductor substrate, forming a second, third source and drain regions of.
【００１２】または別のＭＯＳトランジスタとしては、 [0012] or as another MOS transistor,
絶縁性基体の上層に設けた半導体部の上層と下層とに第１，第２のソース・ドレイン領域をそれぞれに形成し、 First, second source and drain regions were formed on each of the upper and lower semiconductor portion provided on the upper layer of the insulating substrate,
半導体部の両側壁側に、第１，第２のゲート絶縁膜を介して第１，第２のゲートをそれぞれに形成したものである。 On both side walls of the semiconductor unit, first, first through the second gate insulating film, and forming a second gate, respectively.
【００１３】上記別のＭＯＳトランジスタ製造方法としては、第１の工程で、基板上に半導体部を設ける。 [0013] As said further MOS transistor manufacturing method, in a first step, providing a semiconductor portion on the substrate. 第２ The second
の工程で、少なくとも半導体部の側壁側の全面に、絶縁膜とゲートを形成する膜を成膜した後、例えばエッチバックによって、半導体部の両側壁に、絶縁膜を介して、 In the process, the entire surface of the side wall of at least the semiconductor portion, after forming a film for forming an insulating film and a gate, for example, by etch back, the side walls of the semiconductor unit, via an insulating film,
ゲートを形成する膜で第１，第２のゲートを形成する。 First a film for forming the gate, forming a second gate.
さらに、第１，第２のゲートの半導体部側に、絶縁膜で第１，第２のゲート絶縁膜を形成する。 Further, the first semiconductor portion side of the second gate, forming a first, second gate insulating film with an insulating film. 次いで第３の工程で、半導体部の上層に導電性不純物を導入して第１のソース・ドレイン領域を設ける。 Then in the third step, providing a first source-drain region by introducing a conductive impurity into the upper layer of the semiconductor unit. 続いて第４の工程で、 Followed by the fourth step,
上記第１のソース・ドレイン領域側に絶縁性基体を形成した後、上記基板を除去する。 After forming the first source-drain region side to the insulating substrate, removing the substrate. その後第５の工程で、第１の半導体部の下層に導電性不純物を導入して第２のソース・ドレイン領域を設ける。 Then in the fifth step, providing a second source-drain region by introducing a conductive impurity into the lower layer of the first semiconductor portion.
【００１４】また、上記別のＭＯＳトランジスタにおいて、ＭＯＳトランジスタの第２のソース・ドレイン領域側に層間絶縁膜を設け、この層間絶縁膜を介して、第２ [0014] In the further MOS transistor, it provided an interlayer insulating film in the second source-drain region side of the MOS transistor via the interlayer insulating film, the second
のソース・ドレイン領域に接続する表面配線を形成し、 Surface wiring connected to the source and drain regions of the formation,
またＭＯＳトランジスタの裏面側に設けた絶縁性基体を介して、当該ＭＯＳトランジスタの第１のソース・ドレイン領域に接続する裏面配線を形成したものである。 Also through the insulating substrate provided on the back surface side of the MOS transistor, and forming a back surface wiring connected to the first source-drain region of the MOS transistor.
【作用】上記ＭＯＳトランジスタでは、半導体基板に形成した溝の側壁にＭＯＳトランジスタのゲートを形成したことにより、溝の深さとゲートの膜厚とによって、Ｍ [Action] In the MOS transistor, by forming the gate of the MOS transistor on the side wall of the groove formed in the semiconductor substrate, by the thickness of the depth and the gate of the groove, M
ＯＳトランジスタのチャネル長が決定される。 The channel length of the OS transistor is determined. このため、半導体基板面に対するＭＯＳトランジスタの形成面積が小さくなる。 Therefore, the area for forming the MOS transistor is reduced to the semiconductor substrate surface. このＭＯＳトランジスタの製造方法では、半導体基板に設けた溝内に形成されるゲートとゲート絶縁膜とが、いわゆる自己整合的に形成される。 In the method of manufacturing the MOS transistor, a gate and a gate insulating film formed in the groove provided in the semiconductor substrate is a so-called self-aligned manner. このため、ゲートを形成する膜の厚さとエッチバック量によって、チャネル長が決定される。 Therefore, the thickness and etch-back amount of film forming the gate channel length is determined.
【００１６】また別のＭＯＳトランジスタでは、絶縁性基体の上層に半導体部を形成して、その側壁にＭＯＳトランジスタのゲートを設けるので、ＭＯＳトランジスタのゲートは絶縁性基体表面に対して深さ方向に形成される。 [0016] In another MOS transistor, by forming a semiconductor portion in the upper layer of the insulating substrate, so providing the gate of the MOS transistor in its side walls, the gate of the MOS transistor in the depth direction with respect to the insulating substrate surface It is formed. このため、絶縁性基体表面に対するＭＯＳトランジスタの形成面積は縮小される。 Therefore, the formation area of ​​the MOS transistor is reduced with respect to the insulating substrate surface. またＭＯＳトランジスタのチャネル長は、例えば半導体部の高さによって決まる。 The channel length of the MOS transistor, for example determined by the height of the semiconductor unit. このＭＯＳトランジスタの製造方法では、基板上の半導体部に形成するゲートとゲート絶縁膜とが、いわゆる自己整合的に形成される。 In the method of manufacturing the MOS transistor, a gate and a gate insulating film formed on the semiconductor portion of the substrate is a so-called self-aligned manner. このため、マスク合わせ余裕等を設計で考慮する必要がないので、絶縁性基体表面に対するゲートの形成面積が小さくなる。 Therefore, there is no need to consider in designing a mask alignment margin and the like, the area for forming the gate is small with respect to the insulating substrate surface.
【００１７】さらに半導体部を設けたＭＯＳトランジスタの第１のソース・ドレイン領域に接続する裏面配線を絶縁性基体面に設けるとともに、第２のソース・ドレイン領域に接続する表面配線を層間絶縁膜面に設けたことにより、例えば表面配線上に形成される別の層間絶縁膜の平坦化が容易になる。 Furthermore with the back surface wiring connected to the first source-drain region of the MOS transistor having a semiconductor portion provided on the insulating substrate surface, an interlayer insulating film surface of the surface wiring connected to the second source-drain region by providing, for example flattening of another interlayer insulating film formed on the surface wiring is facilitated.
【実施例】本発明の第１の実施例を図１の概略構成断面図により説明する。 The first embodiment of EXAMPLES The invention is illustrated by the diagrammatic cross-sectional view of FIG. 1. 図に示すように、半導体基板（例えば単結晶シリコン基板）１１には素子分離領域１２，１ As shown, the isolation region 12, 1 on the semiconductor substrate (e.g., a single crystal silicon substrate) 11
３が形成されている。 3 is formed. 素子分離領域１２，１３間の上記半導体基板１１の上層側には溝１４が形成されている。 The upper side of the semiconductor substrate 11 between the device isolation regions 12 and 13 are formed grooves 14.
上記溝１４の一方側の側壁１５と同溝１４の側壁１５側の底面１６上とには第１のゲート絶縁膜１７が形成されている。 To the upper bottom surface 16 of the side wall 15 side of one side wall 15 and the groove 14 of the groove 14 is formed a first gate insulating film 17. この第１のゲート絶縁膜１７は、例えば酸化シリコンよりなる。 The first gate insulating film 17, for example made of silicon oxide. 上記第１のゲート絶縁膜１７の表面には、上記半導体基板１１に接触しない状態に、第１のゲート１８が形成されている。 Above the surface of the first gate insulating film 17, in a state not in contact with the semiconductor substrate 11, the first gate 18 is formed. この第１のゲート１８は、 The first gate 18,
例えば多結晶シリコンよりなる。 For example made of polycrystalline silicon.
【００１９】また上記溝１４に対して第１のゲート絶縁膜１７側の半導体基板１１の上層には第１のソース・ドレイン領域１９が形成されている。 [0019] The upper layer of the first gate insulating film 17 of the semiconductor substrate 11 with respect to the grooves 14 are formed first source-drain region 19. この第１のソース・ The first source
ドレイン領域１９には、ＭＯＳトランジスタ１がＰＭＯ To the drain region 19, MOS transistor 1 is PMO
Ｓトランジスタの場合には、例えば導電性不純物としてホウ素（Ｂ + ）が導入されている。 In the case of S transistor, boron (B +) is introduced as an example, conductive impurities. またはＭＯＳトランジスタ１がＮＭＯＳトランジスタの場合には、例えば導電性不純物としてリン（Ｐ + ）が導入されている。 Or when the MOS transistor 1 is an NMOS transistor, phosphorus (P +) has been introduced as, for example, conductive impurities.
【００２０】一方上記溝１４の他方側の側壁２０と同溝１４の側壁２０側の底面２１上とには第２のゲート絶縁膜２２が形成されている。 Meanwhile in the upper bottom surface 21 of the side wall 20 side wall 20 and the groove 14 on the other side of the groove 14 is formed a second gate insulating film 22. この第２のゲート絶縁膜２２ The second gate insulating film 22
は、例えば酸化シリコンよりなる。 It is, for example made of silicon oxide. この上記第２のゲート絶縁膜２２の表面には、上記半導体基板１１に接触しない状態に、第２のゲート２３が形成されている。 The above surface of the second gate insulating film 22, in a state not in contact with the semiconductor substrate 11, the second gate 23 are formed. この第２のゲート２３は、例えば多結晶シリコンよりなる。 The second gate 23 is made of polycrystalline silicon, for example.
【００２１】また上記溝１４に対して第２のゲート絶縁膜２２側の半導体基板１１の上層には第２のソース・ドレイン領域２４が形成されている。 [0021] The upper layer of the second gate insulating film 22 of the semiconductor substrate 11 relative to the groove 14 is formed a second source-drain region 24. さらに第１のゲート１８と第２のゲート２３との間の半導体基板１１の上層には第３のソース・ドレイン領域２５が形成されている。 Further a first gate 18 in the upper layer of the semiconductor substrate 11 between the second gate 23 is formed a third source-drain region 25. 上記各第２，第３のソース・ドレイン領域２４，２ Each second, third source and drain regions 24,2
５は、ＭＯＳトランジスタ１，２がＰＭＯＳの場合には、例えば導電性不純物としてホウ素（Ｂ + ）が導入されている。 5, when MOS transistors 1 and 2 is a PMOS, the boron (B +) is introduced as an example, conductive impurities. またはＭＯＳトランジスタ１，２がＮＭＯＳ Or MOS transistors 1 and 2 are NMOS
の場合には、例えば導電性不純物としてリン（Ｐ + ）が導入されている。 In the case of the phosphorus (P +) has been introduced as, for example, conductive impurities.
【００２２】上記の如くして、デュアルゲート型のＭＯ [0022] and as described above, the dual-gate type of MO
Ｓトランジスタ１，２が形成される。 S transistors 1 and 2 is formed. すなわち、上記Ｍ That is, the M
ＯＳトランジスタ１は、第１のゲート絶縁膜１７と第１ OS transistor 1, a first gate insulating film 17 first
のゲート１８と第１のソース・ドレイン領域１９と第３ Of the gate 18 and the first source-drain region 19 third
のソース・ドレイン領域２５とによりなる。 Made by the source and drain regions 25. またＭＯＳ The MOS
トランジスタ２は、第２のゲート絶縁膜２２と第２のゲート２３と第２のソース・ドレイン領域２４と第３のソース・ドレイン領域２５とによりなる。 Transistor 2 becomes the second gate insulating film 22 and the second gate 23 and the second source-drain region 24 and the third source and drain regions 25. したがって、第３のソース・ドレイン領域２５は、ＭＯＳトランジスタ１，２によって共用される。 Thus, the third source and drain regions 25 is shared by the MOS transistors 1 and 2.
【００２３】上記ＭＯＳトランジスタ１，２では、半導体基板１１に形成した溝１４の側壁１５，２０のそれぞれに第１，第２のゲート１８，２３を形成したことにより、溝１４の深さと第１，第２のゲート１８，２３の膜厚とによって、ＭＯＳトランジスタ１，２の各チャネル長Ｌが決定される。 [0023] In the MOS transistors 1 and 2, first the respective side walls 15, 20 of the groove 14 formed on the semiconductor substrate 11, by forming the second gate 18, 23, the depth of the groove 14 and the first and by the thickness of the second gate 18, 23, each channel length L of the MOS transistors 1 and 2 are determined. すなわち上記ＭＯＳトランジスタ１ That is, the MOS transistor 1
の全チャネル長Ｌは、ソース・ドレイン領域１９より溝１４の側壁１５と底面１６とに沿って第３のソース・ドレイン領域２５までの長さになる。 All channel length L becomes the length to the third source and drain regions 25 along the side wall 15 and a bottom surface 16 of the groove 14 than the source and drain regions 19 of the. またＭＯＳトランジスタ２の全チャネル長ＬもＭＯＳトランジスタ１と同様に決定される。 The total channel length of the MOS transistor 2 L is also determined in the same manner as MOS transistor 1. このように、溝１４の深さ方向に第１， Thus, first the depth direction of the groove 14,
第２のゲート１８，２３が形成されているので、各第１，第２のゲート１８，２３をラテラルに複数配列した場合には、ＭＯＳトランジスタ１，２の形成面積が小さくなる。 Since the second gate 18, 23 are formed, each of the first, when arranging a plurality of second gate 18, 23 laterally, the formation area of ​​the MOS transistors 1 and 2 is reduced.
【００２４】また、上記第１，第２，第３のソース・ドレイン領域１９，２４，２５上に、例えばＳＡＬＩＣＩ Further, the first, on the second, third source and drain regions 19,24,25, for example SALICI
ＤＥよりなる低抵抗層（図示せず）を設けることも可能である。 It is also possible to provide consisting DE low-resistance layer (not shown). 上記の場合には、低抵抗層を形成しない場合と比較して、第１，第２，第３のソース・ドレイン領域１ In the above case, as compared with the case of not forming the low-resistance layer, the first, second, third source and drain regions 1
９，２４，２５の抵抗値がおよそ１／１０以下になるので、特にＭＯＳトランジスタ１，２の動作速度が速くなる。 Since the resistance value of 9,24,25 is approximately 1/10 or less, in particular the operating speed of the MOS transistors 1 and 2 is increased.
【００２５】次に上記第１の実施例のＭＯＳトランジスタの製造方法を、図２に示す製造工程図により説明する。 [0025] Next a method of manufacturing a MOS transistor of the first embodiment will be described the manufacturing process diagram shown in FIG. 図２の（１）に示すように、例えば通常のＬＯＣＯ As shown in (1) in FIG. 2, for example, a normal LOCO
Ｓ酸化法によって、半導体基板（例えば単結晶シリコン基板）１１の上層の一部分に素子分離領域１２，１３を形成する。 By S oxidation, to form an element isolation regions 12 and 13 in the upper layer of a portion of a semiconductor substrate (e.g., a single crystal silicon substrate) 11. 次いで第１の工程として、既存のホトリソグラフィーとドライエッチングとによって、上記素子分離領域１２，１３間の半導体基板１１の上層に溝１４を形成する。 Then as a first step, by the existing photolithography and dry etching to form a groove 14 in the upper layer of the semiconductor substrate 11 between the device isolation regions 12 and 13. 上記エッチングは、例えばマイクロ波プラズマエッチングで行う。 The etching is carried out, for example, microwave plasma etching. このときのエッチング条件としては、例えば、エッチングガスに流量が６０ｓｃｃｍのトリクロロトリフルオロエタン（Ｃ 2 Ｃｌ 3 Ｆ 3 ）と流量が１０ｓｃｃｍの六フッ化イオウ（ＳＦ 6 ）との混合ガスを用い、マイクロ波パワーを８５０Ｗ、ＲＦパワーを１５０Ｗ、エッチング雰囲気の圧力を１．３３Ｐａに設定する。 The etching conditions at this time, for example, a mixed gas of trichlorotrifluoroethane flow rate to the etching gas is 60sccm (C 2 Cl 3 F 3 ) and the flow rate is 10sccm sulfur hexafluoride (SF 6), Micro a wave power 850W, set the RF power 150 W, the pressure of the etching atmosphere 1.33 Pa.
【００２６】次いで、上記ドライエッチングによって半導体基板１１に生じたダメージ層（図示せず）を除去するための表面酸化を行う。 [0026] Next, the surface oxidation to remove the damaged layer generated in the semiconductor substrate 11 by the dry etching (not shown). この表面酸化条件としては、 As the surface oxidation conditions,
例えば、温度雰囲気が８５０℃で、流量が１．５ＳＬＭ For example, at a temperature atmosphere 850 ° C., flow rate 1.5SLM
の水素（Ｈ 2 ）と流量が６ＳＬＭの酸素（Ｏ 2 ）との混合ガス中に放置する。 Flow rate and hydrogen (H 2) of left to stand in a mixed gas of oxygen (O 2) of 6 SLM. そして例えば半導体基板１１の表層に厚さが３０ｎｍの酸化シリコン膜（図示せず）が形成されるまで、上記表面酸化を行う。 The example to a thickness in the surface layer of the semiconductor substrate 11 is 30nm silicon oxide film (not shown) is formed, performing the surface oxidation. その後、例えば希釈フッ酸中におよそ１分間浸漬して、上記酸化シリコン膜を除去する。 Then, for example, by immersing dilute hydrofluoric acid for approximately 1 minute in, removing the silicon oxide film.
【００２７】次いで第２の工程を行う。 [0027] followed by a second step. この工程では、 In this step,
まず図２の（２）に示す如く、例えば通常の熱酸化法によって、半導体基板１１の表面に絶縁膜３１として、例えば酸化シリコン膜を１６ｎｍの厚さに形成する。 First, as shown in (2) in FIG. 2, for example, by conventional thermal oxidation method, the insulating film 31 on the surface of the semiconductor substrate 11, for example, a silicon oxide film is formed to a thickness of 16 nm. このときの熱酸化条件としては、例えば、温度雰囲気が８５ The thermal oxidation conditions in this case, for example, the temperature atmosphere 85
０℃で、流量が６ｓｃｃｍの水素（Ｈ 2 ）と流量が４ｓ At 0 ° C., the flow rate is the flow rate and hydrogen (H 2) of 6 sccm 4s
ｃｃｍの酸素（Ｏ 2 ）との混合ガス中に放置する。 It is left in a mixed gas of oxygen ccm (O 2). そして半導体基板１１の表層に１６ｎｍの厚さの酸化シリコン膜が形成されるまで熱酸化を行う。 The thermal oxidation is performed to the silicon oxide film of the surface layer to a thickness of 16nm of the semiconductor substrate 11 is formed.
【００２８】次いで、上記絶縁膜３１側の全面にゲートを形成する膜３２を成膜する。 [0028] Then, for forming the film 32 to form the gate on the entire surface of the insulating film 31 side. このゲートを形成する膜３２は、例えば厚さが２００ｎｍの多結晶シリコン膜と厚さが１００ｎｍのタングステンシリサイド（ＷＳ Forming the gate layer 32, for example, a polycrystalline silicon film and the thickness of the thickness of 200nm is 100nm tungsten silicide (WS
ｉ 2 ）膜とよりなる。 i 2) film and be more. 上記多結晶シリコン膜は、例えば化学的気相成長法によって成膜される。 The polycrystalline silicon film, for example, is deposited by chemical vapor deposition. そしてこのときの成膜条件としては、例えば、反応ガスに流量が５００ And as the film forming conditions in this case, for example, the flow rate in the reaction gases 500
ｓｃｃｍのシラン（ＳｉＨ 4 ）と流量が０．３５ｓｃｃ sccm of silane (SiH 4) and flow rate 0.35scc
ｍのホスフィン（ＰＨ 3 ）と流量が５０ｓｃｃｍの水素（Ｈ 2 ）との混合ガスを用い、成膜温度を５８０℃、成膜雰囲気の圧力を７９．８Ｐａに設定する。 flow rate and phosphine (PH 3) m is a mixed gas of hydrogen 50sccm (H 2), the film formation temperature 580 ° C., to set the pressure of the deposition atmosphere to 79.8Pa. また上記タングステンシリサイド膜は、例えば化学的気相成長法によって成膜する。 Also the tungsten silicide film, forming a film for example, by chemical vapor deposition. この成膜条件としては、例えば、反応ガスに流量が１０ｓｃｃｍの六フッ化タングステン（Ｗ As the film forming conditions, for example, the reaction gas flow rate of 10sccm tungsten hexafluoride (W
Ｆ 6 ）と流量が１０００ｓｃｃｍのシラン（ＳｉＨ 4 ） F 6) and flow rate of silane 1000 sccm (SiH 4)
と流量が３６０ｓｃｃｍのヘリウム（Ｈｅ）との混合ガスを用い、成膜温度を３６０℃、成膜雰囲気の圧力を２ And flow rate using a mixed gas of helium (He) of 360Sccm, the film forming temperature 360 ​​° C., the pressure in the deposition atmosphere 2
６．６Ｐａに設定する。 Set to 6.6Pa.
【００２９】その後図２の（３）に示すように、例えばドライエッチングによって、上記ゲートを形成する膜３ As shown in the subsequent Figure 2 (3), for example, by dry etching, film 3 for forming the gate
２と絶縁膜３１とをエッチバックして、ゲートを形成する膜３２の２点鎖線で示す部分と絶縁膜３１の１点鎖線で示す部分とを除去する。 2 and the insulating film 31 is etched back to remove the portion indicated by the one-dot chain line portion and the insulating film 31 shown by a two-dot chain line in film 32 for forming the gate. そして上記溝１４の一方側の側壁１５とこの側壁１５側の底面１６とに、上記絶縁膜３１を介して、ゲートを形成する膜３２で第１のゲート１８を形成する。 And on one the side wall 15 of the side and bottom surface 16 of the side wall 15 side of the groove 14, via the insulating film 31 is a film 32 to form a gate forming the first gate 18. 同時に上記溝１４の他方側の側壁２０ At the same time the side wall of the other side of the groove 14 20
とこの側壁２０側の底面２１とに、上記絶縁膜３１を介して、ゲートを形成する膜３２で第２のゲート２３を形成する。 And on the bottom surface 21 of the side wall 20 side, via the insulating film 31 is a film 32 to form a gate forming a second gate 23. 上記ゲートを形成する膜３２のエッチング条件としては、例えば、エッチングガスに流量が６５ｓｃｃ As the etching conditions of the film 32 forming the gate, for example, the flow rate to the etching gas 65scc
ｍのトリクロロトリフルオロエタン（Ｃ 2 Ｃｌ 3 Ｆ 3 ） m trichlorotrifluoroethane of (C 2 Cl 3 F 3)
と流量が５ｓｃｃｍの六フッ化イオウ（ＳＦ 6 ）との混合ガスを用い、エッチング雰囲気の圧力を１．３３Ｐ 1.33P and flow rate using a mixed gas of sulfur hexafluoride of 5sccm (SF 6), the pressure of the etching atmosphere
ａ、マイクロ波パワーを１００Ｗ、ＲＦパワーを１００ a, the microwave power 100W, RF power 100
Ｗに設定する。 It is set to W.
【００３０】さらに上記第１のゲート１８の裏面側に絶縁膜３１で第１のゲート絶縁膜１７を形成する。 Furthermore a first gate insulating film 17 with the insulating film 31 on the back side of the first gate 18. 同時に、第２のゲート２３の裏面側に絶縁膜３１で第２のゲート絶縁膜２２を形成する。 At the same time, an insulating film 31 on the back side of the second gate 23 to form a second gate insulating film 22. 絶縁膜３１のエッチング条件としては、例えば、エッチングガスに流量が５０ｓｃ As the etching conditions of the insulating film 31, for example, the flow rate to the etching gas 50sc
ｃｍのオクタフルオロシクロブタン（Ｃ 4 Ｆ 8 ）を用い、エッチング雰囲気の圧力を２Ｐａ、ＲＦパワーを１．２ｋＷに設定する。 used cm of octafluorocyclobutane (C 4 F 8), to set the pressure of the etching atmosphere 2 Pa, an RF power 1.2 kW.
【００３１】次いで第３の工程として、図２の（４）に示す如く、通常のイオン注入法により、素子分離領域１ [0031] Then the third step, as shown in FIG. 2 (4), by a conventional ion implantation method, the element isolation region 1
２，１３と第１，第２のゲート１８，２３と第１，第２ 2,13 and first, and second gate 18, 23 first, second
のゲート絶縁膜１７，２２とをイオン注入マスクにして半導体基板１１の上層に導電性不純物をイオン注入する。 And a gate insulating film 17 and 22 of the ion implantation mask to ion-implanted conductive impurity in the upper layer of the semiconductor substrate 11. そして溝１４に対して第１のゲート絶縁膜１７側の半導体基板１１の上層に第１のソース・ドレイン領域１ The first source-drain region in the upper layer of the first gate insulating film 17 of the semiconductor substrate 11 to the grooves 14 1
９を形成するとともに、溝１４に対して第２のゲート絶縁膜２２側の半導体基板１１の上層に第２のソース・ドレイン領域２４を形成する。 9 to form a to form the second source-drain region 24 in the upper layer of the second gate insulating film 22 of the semiconductor substrate 11 to the grooves 14. また同時に第１のゲート１ At the same time the first of the gate 1
８と第２のゲート２３との間の半導体基板１１の上層に第３のソース・ドレイン領域２５を形成する。 8 and the upper layer of the semiconductor substrate 11 between the second gate 23 to form a third source-drain region 25.
【００３２】上記イオン注入条件として、ＮＭＯＳトランジスタを形成する場合には、例えば導電性不純物にヒ素（Ａｓ + ）を用い、イオン打ち込みエネルギーを５０ [0032] As the ion implantation conditions, when an NMOS transistor is formed, using arsenic (As +), for example, conductive impurities, the ion implantation energy 50
ｋｅＶ、ドーズ量を５×１０ 15 ／ｃｍ 2に設定する。 keV, set the dose to 5 × 10 15 / cm 2. またはＰＭＯＳトランジスタを形成する場合には、例えば導電性不純物に二フッ化ホウ素（ＢＦ 2 + ）を用い、イオン打ち込みエネルギーを２０ｋｅＶ、ドーズ量を３× Or when a PMOS transistor is formed, for example, conductive impurities using boron difluoride (BF 2 +), 20keV ion implantation energy, 3 × the dose
１０ 15 ／ｃｍ 2に設定する。 Set to 10 15 / cm 2. 上記の如くして、ＭＯＳトランジスタ１，２が形成される。 And as described above, MOS transistors 1 and 2 is formed.
【００３３】上記図２により説明した製造方法では、ゲートを形成する膜３２をエッチバックして第１，第２のゲート１８，２３を形成するので、エッチング量を制御することにより、各ＭＯＳトランジスタ１，２の全チャネル長Ｌを決定することが可能になる。 [0033] In the manufacturing method described by FIG 2, the first and etched back film 32 to form the gate, so to form a second gate 18, 23, by controlling the etching amount, the MOS transistor it is possible to determine the total channel length L of the 1,2.
【００３４】次に各ＭＯＳトランジスタ１，２のそれぞれの全チャネル長Ｌの制御方法を図３〜図５により説明する。 [0034] Next will be described by FIGS respective control method for the total channel length L of each MOS transistor 1 and 2. 図３では、代表してＭＯＳトランジスタ１を例にして説明する。 In Figure 3, it will be described as an example MOS transistors 1 as a representative. 図３に示すように、全チャネル長Ｌは、 As shown in FIG. 3, the total channel length L is,
第１のソース・ドレイン領域１９より溝１４の側壁１５ Side wall 15 of the groove 14 than the first source-drain region 19
と底面１６とに沿って第３のソース・ドレイン領域２５ The along the bottom surface 16 and third source and drain regions 25
までの長さになる。 Until the length of. すなわち、全チャネル長Ｌは、溝１ In other words, the total channel length L, the groove 1
４の側壁１５側のチャネル長Ｌａと溝１４の底面１６側のチャネル長Ｌｂとの和になる。 4 is the sum of the channel length Lb of the bottom surface 16 side of the side wall 15 a channel length of the side La and grooves 14. 上記全チャネル長Ｌを決定する方法の一つに、チャネル長Ｌｂを制御する方法がある。 One way to determine the total channel length L, there is a method of controlling the channel length Lb. すなわち、ゲートを形成する膜（３２）の膜厚とそのエッチバック量とによって、チャネル長Ｌｂを制御する。 That is, by the film thickness and its etchback amount of membrane (32) forming a gate to control the channel length Lb. なお、ＭＯＳトランジスタ２のチャネル長Ｌも上記説明したＭＯＳトランジスタ１の場合と同様にして制御することが可能である。 Note that the channel length of the MOS transistor 2 L also can be controlled in the same manner as the MOS transistor 1 described above.
【００３５】次にチャネル長Ｌｂの制御方法の一例を、 [0035] Next, an example of a method for controlling the channel length Lb,
図４のチャネル長Ｌｂとゲートを形成する膜の膜厚との関係図によって説明する。 It is explained by the relationship diagram between the thickness of the film forming the channel length Lb and the gate of FIG. 図４の縦軸はチャネル長Ｌｂ The vertical axis of FIG. 4 the channel length Lb
を表し、同図の横軸はゲートを形成する膜の膜厚を表す。 The stands, the figure, the horizontal axis represents the film thickness of the film forming the gate. 図に示すように、ゲートを形成する膜３２（図２参照）の膜厚が厚くなるにしたがい、チャネル長Ｌｂは長くなる。 As shown, in accordance with the thickness of the film 32 to form the gate (see FIG. 2) is increased, the channel length Lb becomes long. このときのゲートを形成する膜（３２）のエッチング速度は３００ｎｍ／分である。 The etching rate of the film (32) forming a gate at this time is 300 nm / min. したがって、ゲートを形成する膜（３２）の膜厚が４００ｎｍの場合には、エッチバックすることによりチャネル長Ｌｂはおよそ２３０ｎｍに形成される。 Therefore, the film thickness of the film (32) forming a gate in the case of 400nm, the channel length Lb by etching back is formed at approximately 230 nm.
【００３６】さらにチャネル長Ｌｂを精密に制御するには、ゲートを形成する膜（３２）をオーバエッチングすればよい。 Furthermore the precise control of the channel length Lb may be over-etched film (32) forming a gate. この場合のチャネル長Ｌｂとオーバエッチング時間との関係の一例を、図５により説明する。 An example of the relationship between the channel length Lb and overetching time in this case will be described with reference to FIG. 図５の縦軸はチャネル長Ｌｂを表し、同図の横軸はゲートを形成する膜（３２）のオーバエッチング時間を表す。 The vertical axis of FIG. 5 represents the channel length Lb, the horizontal axis of the figure represents the over-etching time of the film (32) forming a gate. なおオーバエッチングは、４００ｎｍの厚さに成膜されているゲートを形成する膜（３２）の平面上に形成されている部分を全て除去した後に行った。 Note the over etching was performed after all flat portion formed on the film (32) forming a gate which is formed to a thickness of 400nm removal. 図に示すように、オーバエッチング時間が長くなるにしたがい、チャネル長Ｌｂは短くなる。 As shown, in accordance with over-etching time is long, the channel length Lb becomes shorter. したがって、例えばチャネル長Ｌｂを１８０ｎｍに形成するには、オーバエッチングを１０秒間行えばよい。 Thus, for example, to form a channel length Lb to 180nm, the overetching may be performed for 10 seconds.
【００３７】上記したように、ゲートを形成する膜（３ [0037] As described above, film forming the gate (3
２）の膜厚によってチャネル長Ｌｂを制御することが可能になる。 The thickness of 2) it is possible to control the channel length Lb. またゲートを形成する膜（３２）をオーバエッチングすることによって、チャネル長Ｌｂを正確に制御することができる。 Also by over-etching the film (32) forming a gate, it is possible to accurately control the channel length Lb.
【００３８】また全チャネル長Ｌは、チャネル長Ｌａを変えることによっても制御することが可能である。 [0038] Also, the total channel length L can also be controlled by changing the channel length La. すなわち、第１，第２のソース・ドレイン領域（１９）， That is, the first and second source-drain region (19),
（２４）の深さを変えることによって、チャネル長Ｌａ By varying the depth of (24), the channel length La
を制御することが可能になる。 It is possible to control the. また溝（１４）の深さによっても、チャネル長Ｌａは決定される。 Also the depth of the groove (14), the channel length La is determined. 上記の如くして、チャネル長Ｌを制御することにより、ディープサブミクロン以下の寸法のチャネル長Ｌを有するＭＯＳトランジスタ１，２を形成することが可能になる。 And as described above, by controlling the channel length L, it is possible to form a MOS transistor 1 and 2 having a channel length L of the following dimensions deep submicron.
【００３９】次に第１の実施例で説明したＭＯＳトランジスタ１，２の配線を、図６の概略断面図により説明する。 Next wiring MOS transistors 1 and 2 described in the first embodiment will be described by a schematic cross-sectional view of FIG. 図に示すように、ＭＯＳトランジスタ１，２を覆う状態に層間絶縁膜３３が形成されている。 As shown, the interlayer insulating film 33 is formed in a state covering the MOS transistors 1 and 2. 第１，第２， First, second,
第３のソース・ドレイン領域１９，２４，２５上の層間絶縁膜３３には、コンタクトホール３４，３５，３６が設けられている。 The third source and drain regions interlayer insulating film 33 on 19,24,25, the contact holes 34, 35, and 36 are provided. 各コンタクトホール３４〜３６を介して、層間絶縁膜３３上には、各第１〜第３のソース・ドレイン領域１９，２４，２５に接続する電極３７，３ Through the contact holes 34 to 36, over the interlayer insulating film 33, connected to each first to third source-drain region 19,24,25 electrode 37,3
８，３９が形成されている。 8 and 39 are formed.
【００４０】上記電極３７〜３９の形成方法を説明する。 [0040] illustrating a method for forming the electrodes 37 to 39. 例えば化学的気相成長法によって、ＭＯＳトランジスタ１，２を覆う状態に、層間絶縁膜３３を、例えば５ For example, by chemical vapor deposition, the state of covering the MOS transistors 1 and 2, an interlayer insulating film 33, for example 5
００ｎｍの厚さに成膜する。 It is formed to a thickness of 00nm. このときの成膜条件としては、例えば、反応ガスに流量が２５０ｓｃｃｍのシラン（ＳｉＨ 4 ）と流量が２５０ｓｃｃｍの酸素（Ｏ 2 ）と流量が１００ｓｃｃｍの窒素（Ｎ 2 ）との混合ガスを用い、成膜温度を４２０℃、成膜雰囲気に圧力を１３．３ The film forming conditions in this case, for example, the flow rate in the reaction gas is a mixed gas of silane 250 sccm (SiH 4) and flow rate of 250 sccm atmosphere containing oxygen (O 2) and the flow rate is 100sccm of nitrogen (N 2), the film forming temperature 420 ° C., the pressure in the film forming atmosphere 13.3
Ｐａに設定する。 Set in Pa.
【００４１】続いて通常のホトリソグラフィーとエッチングとによって、第１，第２，第３のソース・ドレイン領域１９，２４，２５上の層間絶縁膜３３にコンタクトホール３４，３５，３６を設ける。 [0041] Then by the usual photolithography and etching, first, second, providing the contact hole 34, 35, 36 in the interlayer insulating film 33 on the third source and drain regions 19,24,25. 次いで、例えばスパッタ法によって、電極形成層（図示せず）を形成する。 Then, for example, by sputtering, formed electrode layer (not shown).
この電極形成層は、例えば厚さが５０ｎｍのチタン（Ｔ The electrode forming layer, for example a thickness of 50nm of titanium (T
ｉ）膜と厚さが１００ｎｍの窒化酸化チタン（ＴｉＯ i) film and is 100nm titanium oxynitride having a thickness of (TiO
Ｎ）膜よりなるバリヤメタル層と厚さが８００ｎｍの１ 1 N) barrier metal layer and the thickness made of film of 800nm
％のシリコン（Ｓｉ）を含むアルミニウム（Ａｌ）層とで形成したものである。 % Silicon (Si) of those formed by aluminum (Al) layer containing.
【００４２】上記チタン膜のスパッタ条件としては、例えばスパッタガスに流量が４０ｓｃｃｍのアルゴン（Ａ [0042] As the sputtering conditions of the titanium film, for example, the sputtering gas flow rate of 40sccm argon (A
ｒ）を用い、スパッタ雰囲気の圧力を０．４Ｐａ、直流スパッタパワーを１ｋＷ、スパッタ率を９０ｎｍ／分に設定する。 With r), to set the pressure of the sputtering atmosphere 0.4 Pa, a DC sputtering power 1 kW, a sputter rate 90 nm / min. 上記窒化酸化チタン膜のスパッタ条件としては、例えばスパッタガスに、流量が４７ｓｃｃｍの窒素（Ｎ 2 ）と流量が３ｓｃｃｍの酸素（Ｏ 2 ）との混合ガスを用い、直流スパッタパワーを３ｋＷ、スパッタ率を６０ｎｍ／分に設定する。 The sputtering conditions of the titanium oxynitride layer, for example, the sputtering gas, the flow rate using a mixed gas of nitrogen (N 2) of 47sccm and the flow rate of oxygen is 3sccm (O 2), 3kW DC sputtering power, sputtering rate the set to 60nm / minute. 上記１％のシリコン（Ｓｉ） Above 1% of silicon (Si)
を含むアルミニウム（Ａｌ）層のスパッタ条件としては、例えばスパッタガスに流量が４０ｓｃｃｍのアルゴン（Ａｒ）を用い、直流スパッタパワーを６ｋＷ、スパッタ率を８００ｎｍ／分に設定する。 The sputtering conditions of the aluminum (Al) layer including, for example, flow rate sputtering gas using argon (Ar) of 40 sccm, sets the DC sputtering power 6 kW, a sputter rate 800 nm / min.
【００４３】その後、通常のホトリソグラフィーとエッチングとによって、各コンタクトホール３４，３５，３ [0043] Then, by the usual photolithography and etching, contact holes 34,35,3
６を介して、各第１〜第３のソース・ドレイン領域１ 6 via the source-drain region 101 of the first to third
９，２４，２５に接続する電極３７〜３９を上記電極形成層で形成する。 The electrodes 37 to 39 to be connected to 9,24,25 formed in the electrode forming layer. 上記電極形成層をエッチングする装置には、例えばＲＦ印加型ＥＣＲエッチング装置を用いる。 The apparatus for etching the electrode forming layer, for example, a RF application type ECR etching device. そのエッチング条件としては、例えば、エッチングガスに流量が６０ｓｃｃｍの三塩化ホウ素（ＢＣｌ 3 ） As the etching conditions, for example, the flow rate to the etching gas is boron trichloride 60 sccm (BCl 3)
と流量が９０ｓｃｃｍの塩素（Ｃｌ 2 ）との混合ガスを用い、マイクロ波パワーを１ｋＷ、ＲＦパワーを５０ And flow rate using a mixed gas of chlorine 90sccm (Cl 2), a microwave power 1 kW, RF power 50
Ｗ、エッチング雰囲気の圧力を２．１３Ｐａに設定する。 W, to set the pressure of the etching atmosphere to 2.13Pa.
【００４４】なお、上記ＭＯＳトランジスタ１，２の製造方法において、第１，第２，第３のソース・ドレイン領域１９，２４，２５の上層に低抵抗層を形成することによって、各ソース・ドレイン領域１９，２４，２５のシート抵抗を５Ω／□以下にすることが可能である。 [0044] In the production method of the MOS transistors 1 and 2, first, second, by forming the low-resistance layer on the upper layer of the third source and drain regions 19,24,25, each source and drain it is possible to make the sheet resistance of the regions 19,24,25 in 5 [Omega / □ or less. それとともに各ソース・ドレイン領域１９，２４，２５と当該電極３７〜３９とのコンタクト抵抗を１０Ω以下にすることもできる。 It is possible also the contact resistance between the source and drain regions 19,24,25 and the electrodes 37 to 39 to 10Ω or less.
【００４５】以下に、上記第１〜第３のソース・ドレイン領域１９，２４，２５に低抵抗層を形成する方法を、 [0045] Hereinafter, a method of forming a low-resistance layer in the first to third source and drain regions 19,24,25,
図７，図８の製造工程図（その１），（その２）により説明する。 7, the manufacturing process of FIG. 8 (1), is described by (2). 前記図２の（２）に説明したようにゲートを形成する膜３２を形成した後、図７の（１）に示すように、例えば通常の化学的気相成長法によって、ゲートを形成する膜３２の表面に絶縁膜４１を、例えば３００ｎ After forming the film 32 to form the gate as described (2) of FIG. 2, as shown in (1) in FIG. 7, for example, by conventional chemical vapor deposition, film forming the gate the insulating film 41 on the surface 32, for example, 300n
ｍの厚さに成膜する。 It is formed to a thickness of m. この絶縁膜４１は、例えば酸化シリコンよりなる。 The insulating film 41 is, for example made of silicon oxide. このときの成膜条件としては、例えば、反応ガスに流量が２５０ｓｃｃｍのシラン（ＳｉＨ The film forming conditions in this case, for example, the reaction gas flow rate of 250sccm silane (SiH
4 ）と流量が２５０ｓｃｃｍの酸素（Ｏ 2 ）と流量が１ 4) and flow rate of 250sccm atmosphere containing oxygen (O 2) and the flow rate is 1
００ｓｃｃｍの窒素（Ｎ 2 ）とよりなる混合ガスを用い、成膜温度を４２０℃、成膜雰囲気の圧力を１３．３ With 00sccm of nitrogen (N 2) and become more mixed gas, the deposition temperature 420 ° C., the pressure in the deposition atmosphere 13.3
【００４６】次いで図７の（２）に示す如く、例えばドライエッチングによって、上記絶縁膜４１とゲートを形成する膜３２と絶縁膜３１とをエッチバックして、絶縁膜４１の２点鎖線で示す部分とゲートを形成する膜３２ [0046] Then, as shown in (2) in FIG. 7, for example by dry etching, and a film 32 and an insulating film 31 for forming the insulating film 41 and the gate is etched back, shown by the two-dot chain line in the insulating film 41 film 32 that forms a part and the gate
の１点鎖線で示す部分と絶縁膜３１の破線で示す部分とを除去する。 Removing a portion indicated by a chain line and a portion indicated by the broken line in the insulating film 31. そして上記溝１４の一方側の側壁１５とこの側壁１５側の底面１６とに、上記絶縁膜３１を介して、ゲートを形成する膜３２よりなる第１のゲート１８ And the one side wall 15 and the bottom surface 16 of the side wall 15 side of the groove 14, the insulating film 31 through the first gate 18 of film 32 to form the gate
を形成する。 To form. 同時に上記溝１４の他方側の側壁２０とこの側壁２０側の底面２１とに、上記絶縁膜３１を介して、ゲートを形成する膜３２よりなる第２のゲート２３ Simultaneously and side walls 20 and the side wall 20 side of the bottom surface 21 of the other side of the groove 14, the insulating film 31 through a second gate 23 made of film 32 to form the gate
を形成する。 To form. このとき、各第１，第２のゲート１８，２ At this time, each of the first, second gate 18,2
３の表面側には、絶縁膜４１よりなるゲートサイドウォール４２，４３が形成される。 3 surface side of the gate sidewalls 42 and 43 made of an insulating film 41 is formed. さらに上記第１のゲート１８の裏面側に絶縁膜３１で第１のゲート絶縁膜１７を形成する。 Further forming a first gate insulating film 17 with the insulating film 31 on the back side of the first gate 18. 同時に、第２のゲート２３の裏面側に絶縁膜３１で第２のゲート絶縁膜２２を形成する。 At the same time, an insulating film 31 on the back side of the second gate 23 to form a second gate insulating film 22.
【００４７】上記絶縁膜４１と絶縁膜３１のエッチング条件としては、例えば、エッチングガスに流量が５０ｓ [0047] As the etching conditions of the insulating film 41 insulating film 31, for example, the flow rate to the etching gas 50s
ｃｃｍのオクタフルオロシクロブタン（Ｃ 4 Ｆ 8 ）を用い、エッチング雰囲気の圧力を２Ｐａ、ＲＦパワーを１，２ｋＷに設定する。 using ccm of octafluorocyclobutane (C 4 F 8), to set the pressure of the etching atmosphere 2 Pa, an RF power 1,2KW. 上記ゲートを形成する膜３２のエッチング条件としては、例えば、エッチングガスに流量が６５ｓｃｃｍのトリクロロトリフルオロエタン（Ｃ As the etching conditions of the film 32 forming the gate, for example, an etching gas flow rate of 65sccm trichlorotrifluoroethane (C
2 Ｃｌ 3 Ｆ 3 ）と流量が５ｓｃｃｍの六フッ化イオウ（ＳＦ 6 ）との混合ガスを用い、エッチング雰囲気の圧力を１．３３Ｐａ、マイクロ波パワーを１００Ｗ、ＲＦ 2 Cl 3 F 3) and flow rate using a mixed gas of sulfur hexafluoride (SF 6) of 5 sccm, 1.33 Pa pressure of the etching atmosphere, the microwave power 100W, RF
パワーを１００Ｗに設定する。 Setting the power to 100W.
【００４８】次いで前記図２の（４）で説明したと同様にして、図７の（３）に示すように、通常のイオン注入法により、半導体基板１１の上層に導電性不純物をイオン注入する。 [0048] Then in the same manner as described in (4) of FIG. 2, as shown in (3) in FIG. 7, the conventional ion implantation method, ion implantation of conductive impurities in the upper layer of the semiconductor substrate 11 . そして溝１４に対して第１のゲート絶縁膜１７側の半導体基板１１の上層に第１のソース・ドレイン領域１９を形成するとともに、溝１４に対して第２のゲート絶縁膜２２側の半導体基板１１の上層に第２のソース・ドレイン領域２４を形成する。 And to form a first source-drain region 19 in the upper layer of the first gate insulating film 17 of the semiconductor substrate 11 to the grooves 14, the second gate insulating film 22 side to the grooves 14 a semiconductor substrate the upper layer 11 to form a second source-drain region 24. また同時に第１のゲート１８と第２のゲート２３との間の半導体基板１１ The semiconductor substrate 11 between the addition and the first gate 18 at the same time as the second gate 23
の上層に第３のソース・ドレイン領域２５を形成する。 To the upper layer of the forming third source and drain regions 25.
【００４９】次いで図８の（４）に示す如く、例えば化学的気相成長法によって、各第１，第２のゲート１８， [0049] Then, as shown in (4) in FIG. 8, for example, by chemical vapor deposition, the first, second gate 18,
２３側の全面に、窒化シリコン（ＳｉＮ）膜４４を、例えば３０ｎｍの厚さに形成する。 On the 23 side entire surface, a silicon nitride (SiN) film 44, for example, to a thickness of 30 nm. このときの成膜条件としては、例えば、反応ガスに流量が５０ｓｃｃｍのジクロルシラン（ＳｉＨ 2 Ｃｌ 2 ）と流量が２００ｓｃｃｍ The film forming conditions in this case, for example, dichlorosilane flow rate is 50sccm for the reaction gas (SiH 2 Cl 2) and the flow rate is 200sccm
のアンモニア（ＮＨ 3 ）と流量が２００ｓｃｃｍの窒素（Ｎ 2 ）との混合ガスを用い、成膜温度を７６０℃、成膜雰囲気の圧力を７０Ｐａに設定する。 Flow rate of ammonia (NH 3) of using a mixed gas of 200sccm of nitrogen (N 2), 760 ℃ the deposition temperature, to set the pressure of the deposition atmosphere to 70 Pa. なお窒化シリコン膜４４の代わりに、例えば水素を多量に含んだ窒化酸化シリコン（ＳｉＯｘＮ）膜等の絶縁膜を用いることも可能である。 Incidentally, instead of the silicon nitride film 44, it is also possible to use an insulating film such as a large amount inclusive silicon oxynitride (SiOxN) film hydrogen.
【００５０】続いて通常のホトリソグラフィーとエッチングとによって、上記窒化シリコン膜４４の２点鎖線で示す部分を除去して、各第１，第２のゲート１８，２３ [0050] Then by the usual photolithography and etching, to remove the portion indicated by the two-dot chain line in the silicon nitride film 44, the first, second gate 18, 23
上に、上記窒化シリコン膜４４よりなるマスクパターン４５，４６を形成する。 Above, to form a mask pattern 45 and 46 made of the silicon nitride film 44. 上記エッチング条件としては、 As the etching conditions,
例えば、エッチングガスに流量が５０ｓｃｃｍのトリフルオロメタン（ＣＨＦ 3 ）を用い、ＲＦパワーを３００ For example, an etching gas flow rate using a 50sccm of trifluoromethane (CHF 3), an RF power 300
Ｗ、エッチング雰囲気の圧力を２Ｐａに設定する。 W, to set the pressure of the etching atmosphere to 2Pa.
【００５１】その後、図８の（５）に示すように、例えばスパッタ法によって、マスクパターン４５，４６側の全面にチタン（Ｔｉ）膜４７を、例えば３０ｎｍの厚さに成膜する。 [0051] Thereafter, as shown in (5) in FIG. 8, for example, by sputtering, depositing on the entire surface of titanium (Ti) film 47 of the mask pattern 45 and 46 side, for example, to a thickness of 30 nm. このときのスパッタ条件としては、例えば、スパッタガスにアルゴン（Ａｒ）を用い、ＲＦバイアスを−５０Ｖ、直流スパッタパワーを１ｋＷ、アルゴンの流量を４０ｓｃｃｍ、スパッタ雰囲気の圧力を０． The sputtering conditions at this time, for example, using argon (Ar) as the sputtering gas, -50 V and RF bias, 1 kW DC sputtering power, 40 sccm flow rate of argon, the pressure of the sputtering atmosphere 0.
４Ｐａ、成膜温度を２００℃、成膜速度を６０ｎｍ／分に設定する。 4 Pa, 200 ° C. The deposition temperature, sets the film formation rate to 60 nm / min.
【００５２】次いで図８の（６）に示す如く、不活性ガス中でＲＴＡ（Rapid Thermal annealing ）処理を行って、チタン膜４７のチタンと第１〜第３のソース・ドレイン領域１９，２４，２５のシリコンとをシリサイド化反応させて、第１〜第３のソース・ドレイン領域１ [0052] Then, as shown in (6) in FIG. 8, performs a RTA (Rapid Thermal Annealing) treatment in an inert gas, titanium and first to third source-drain regions of the titanium film 47 19 and 24, and 25 silicon by silicidation reaction, first to third source-drain regions 1
９，２４，２５の各上層にチタンシリサイド（ＴｉＳｉ Each upper layer titanium silicide 9,24,25 (TiSi
2 ）よりなる低抵抗層４８，４９，５０を形成する。 Consisting 2) to form a low-resistance layer 48, 49 and 50. 上記ＲＴＡの条件としては、例えば、温度雰囲気を６５０ The conditions of the RTA, e.g., a temperature atmosphere 650
℃、ＲＴＡ時間を３０秒に設定する。 ℃, set the RTA time to 30 seconds.
【００５３】続いてアンモニア過水中に浸漬するウェットエッチングによって、未反応チタン膜４７（２点鎖線で示す部分）を除去する。 [0053] Then by wet etching immersing the ammonia hydrogen peroxide water by, to remove unreacted titanium film 47 (indicated by two-dot chain line). 次いで９００℃の不活性ガス〔例えば窒素（Ｎ 2 ）〕中で３０秒間のＲＴＡを行うことにより、上記低抵抗層４８，４９，５０の安定化を図る。 Then by performing 30 seconds RTA in 900 ° C. inert gas [for example, nitrogen (N 2)], to stabilize the above low-resistance layer 48, 49 and 50. このようにして、各第１〜第３のソース・ドレイン領域１９，２４，２５の各上層に低抵抗層４８〜５０が形成される。 In this way, the low-resistance layer 48 to 50 are formed on the upper layer of the first to third source-drain region 19,24,25.
【００５４】上記低抵抗層４８〜５０は、チタンシリサイドで形成したが、他のシリサイド〔例えば、コバルトシリサイド（ＣｏＳｉ 2 ），タングステンシリサイド（ＷＳｉ 2 ），モリブデンシリサイド（ＭｏＳｉ 2 ） [0054] The low-resistance layer 48 to 50 has been formed of titanium silicide, other silicides [e.g., cobalt silicide (CoSi 2), tungsten silicide (WSi 2), molybdenum silicide (MoSi 2)
等〕または選択タングステン（Ｗ）等の金属膜で形成することが可能である。 It is possible to form a metal film such as equal] or selective tungsten (W). なお上記低抵抗層４８〜５０を形成したＭＯＳトランジスタ１，２の各第１〜第３のソース・ドレイン領域１９，２４，２５に電極を形成する方法は、前記図６で説明したと同様の方法によればよい。 Incidentally method of forming an electrode on each first to third source-drain region 19,24,25 of the MOS transistors 1 and 2 the formation of the low-resistance layer 48 to 50, the same as described above with reference to FIG 6 may According to the method.
【００５５】次に本発明の第２の実施例を図９の概略構成断面図により説明する。 [0055] Next a second embodiment of the present invention will be described by a schematic sectional view of FIG. 図に示すように、絶縁性基体（例えば酸化シリコンよりなる基体）５１の上層には表面が表出する状態に半導体部５２が設けられている。 As shown, the upper layer of the insulating substrate (e.g., made of silicon oxide substrate) 51 has a semiconductor unit 52 is provided in a state where the surface is exposed. この半導体部５２は例えば単結晶シリコンよりなる。 The semiconductor unit 52 is made of, for example, monocrystalline silicon. 上記半導体部５２の一方側の側壁５３には第１のゲート絶縁膜５４が形成されている。 On one side of the side wall 53 of the semiconductor part 52 is formed with a first gate insulating film 54. この第１のゲート絶縁膜５４ The first gate insulating film 54
は、例えば酸化シリコンよりなる。 It is, for example made of silicon oxide. さらに半導体部５２ Further semiconductor section 52
側とは反対側の第１のゲート絶縁膜５４の面には、第１ The surface of the first gate insulating film 54 on the opposite side to the side, first
のゲート５５が形成されている。 The gate 55 is formed. この第１のゲート５５ The first gate 55
は、例えば多結晶シリコンよりなる。 It is made of, for example, polycrystalline silicon.
【００５６】また上記半導体部５２の他方側の側壁５６ [0056] The side wall of the other side of the semiconductor part 52 56
には第２のゲート絶縁膜５７が形成されている。 The second gate insulating film 57 is formed on. この第２のゲート絶縁膜５７は、例えば酸化シリコンよりなる。 The second gate insulating film 57, for example made of silicon oxide. さらに半導体部５２側とは反対側の第２のゲート絶縁膜５７の面には、第２のゲート５８が形成されている。 The further semiconductor portion 52 side to the surface of the second gate insulating film 57 on the opposite side, the second gate 58 are formed. この第２のゲート５８は、例えば多結晶シリコンよりなる。 The second gate 58 is made of polycrystalline silicon, for example.
【００５７】さらに上記半導体部５２の下層には第１のソース・ドレイン領域５９が形成されている。 [0057] The further layer of the semiconductor section 52 is formed with a first source-drain region 59. この第１ The first
のソース・ドレイン領域５９には、ＭＯＳトランジスタ３，４がＰＭＯＳトランジスタの場合には、例えば導電性不純物としてホウ素（Ｂ + ）が導入されている。 The source-drain regions 59, when MOS transistors 3 and 4 is a PMOS transistor, boron (B +) is introduced as an example, conductive impurities. またはＭＯＳトランジスタ３，４がＮＭＯＳトランジスタの場合には、例えば導電性不純物としてリン（Ｐ + ）が導入されている。 Or when MOS transistors 3 and 4 of the NMOS transistor, phosphorus (P +) has been introduced as, for example, conductive impurities. また上記半導体部５２の上層には第２のソース・ドレイン領域６０が形成されている。 Also in the upper layer of the semiconductor portion 52 is formed a second source-drain region 60. この第２ This second
のソース・ドレイン領域６０には、ＭＯＳトランジスタ３，４がＰＭＯＳトランジスタの場合には、例えば導電性不純物としてホウ素（Ｂ + ）が導入されている。 The source and drain regions 60, when MOS transistors 3 and 4 is a PMOS transistor, boron (B +) is introduced as an example, conductive impurities. またはＭＯＳトランジスタ３，４がＮＭＯＳトランジスタの場合には、例えば導電性不純物としてリン（Ｐ + ）が導入されている。 Or when MOS transistors 3 and 4 of the NMOS transistor, phosphorus (P +) has been introduced as, for example, conductive impurities.
【００５８】上記の如くして、ＭＯＳトランジスタ３， [0058] and as described above, MOS transistor 3,
４が形成される。 4 is formed. すなわち、上記ＭＯＳトランジスタ３ In other words, the MOS transistor 3
は、第１のゲート絶縁膜５４と第１のゲート５５と第１ It includes a first gate insulating film 54 and the first gate 55 first
のソース・ドレイン領域５９と第２のソース・ドレイン領域６０とよりなる。 The more the source and drain regions 59 and the second source-drain region 60. またＭＯＳトランジスタ４は、第２のゲート絶縁膜５７と第２のゲート５８と第１のソース・ドレイン領域５９と第２のソース・ドレイン領域６ The MOS transistor 4, the second gate insulating film 57 and the second gate 58 and the first source-drain region 59 second source-drain region 6
０とよりなる。 0 and be more. したがって、第１，第２のソース・ドレイン領域５９，６０は、ＭＯＳトランジスタ３，４によって共用される。 Therefore, the first and second source-drain regions 59 and 60 is shared by the MOS transistors 3 and 4. このようにＭＯＳトランジスタ３，４ In this way MOS transistors 3 and 4
はデュアルゲートを有するＭＯＳトランジスタ構造になるので、トランジスタ特性のドライブ能力は高くなる。 Since becomes MOS transistor structure having a dual gate drive capability of the transistor characteristics increases.
【００５９】またＭＯＳトランジスタ３，４では、半導体部５２の側壁５３，５６に第１，第２のゲート絶縁膜５４，５７を介して第１，第２のゲート５５，５８が形成され、半導体部５２の上層と下層とに第１，第２のソース・ドレイン領域５９，６０が形成されていることにより、半導体部５２の厚さと各第１，第２のソース・ドレイン領域５９，６０の深さとによって、ＭＯＳトランジスタ３，４の各チャネル長Ｌが決定される。 In [0059] addition MOS transistors 3 and 4, first the sidewalls 53 and 56 of the semiconductor part 52, first through the second gate insulating film 54 and 57, second gate 55, 58 is formed, the semiconductor first the top layer and the underlying part 52, by the second source-drain regions 59 and 60 are formed, the thickness of each first semiconductor section 52, the second source-drain regions 59 and 60 by the depth, the channel length L of the MOS transistors 3 and 4 is determined. したがって、ＭＯＳトランジスタ３，４の各チャネルは半導体部５２の深さ方向に形成される。 Thus, each channel of the MOS transistors 3 and 4 is formed in the depth direction of the semiconductor unit 52.
【００６０】このため図１０に示すように、絶縁性基体５１の上層に、複数の上記ＭＯＳトランジスタ３，４をラテラルに配置することも可能である。 [0060] Therefore, as shown in FIG. 10, the upper layer of the insulating substrate 51, it is also possible to arrange a plurality of the MOS transistors 3 and 4 laterally. このように配置することにより、ＭＯＳトランジスタ３，４を高集積に実装することが可能になる。 With this arrangement, it is possible to implement a MOS transistor 3 and 4 for high integration.
【００６１】また、上記第１，第２のソース・ドレイン領域５９，６０（図９参照）上に、例えばＳＡＬＩＣＩ [0061] Also, on the first, second source-drain regions 59 and 60 (see FIG. 9), for example SALICI
ＤＥよりなる低抵抗層（図示せず）を設けることもできる。 Consisting DE low-resistance layer (not shown) may be provided. この場合には、低抵抗層を形成しない場合と比較して、第１，第２のソース・ドレイン領域５９，６０の抵抗値がおよそ１／１０以下になるので、特にＭＯＳトランジスタ３，４の動作速度が速くなる。 In this case, as compared with the case of not forming the low-resistance layer, first, the resistance value of the second source-drain regions 59 and 60 is approximately 1/10 or less, in particular of the MOS transistors 3 and 4 operating speed is increased.
【００６２】次に上記第２の実施例のＭＯＳトランジスタの製造方法の一例を、図１１，図１２の製造工程図（その１），（その２）により説明する。 [0062] Next, an example of a method of manufacturing the MOS transistor of the second embodiment, FIG. 11, the manufacturing process of FIG. 12 (Part 1), is described by (2). なお、図ではＭＯＳトランジスタをラテラルに配置した場合の製造工程を示す。 Incidentally, showing the manufacturing process in the case where a MOS transistor laterally in FIG. また図中において、同様の構成部品には同一番号を付す。 In the figure, designated by the same numbers are used for the same components. 図１１の（１）に示すように、第１の工程として、通常のホトリソグラフィーとエッチングとによって、基板（例えば単結晶シリコン基板）６１の上層に溝６２，６３，６４を形成して、溝６２，６３間に半導体部５２を形成するとともに、溝６３，６４間に上記同様の半導体部５２を形成する。 As shown in (1) in FIG. 11, as a first step, by the usual photolithography and etching to form a groove 62, 63, 64 on the upper layer of the substrate (e.g., a single crystal silicon substrate) 61, a groove to form a semiconductor unit 52 between 62 and 63, forming the same semiconductor portion 52 between the grooves 63 and 64. 上記エッチングは、例えばマイクロ波プラズマエッチングで行う。 The etching is carried out, for example, microwave plasma etching. このときのエッチング条件は、前記第１の実施例中の図２の（１）で説明したと同様なので、ここでの説明は省略する。 Etching conditions at this time is similar to that described in the first in the embodiment of FIG. 2 (1), and description thereof is omitted here.
【００６３】次いで、上記ドライエッチングによって基板６１に生じたダメージ層（図示せず）を除去するための表面酸化を行う。 [0063] Next, the surface oxidation to remove the damaged layer generated in the substrate 61 by the dry etching (not shown). この表面酸化条件は、前記第１の実施例中の図２の（１）で説明したと同様なので、ここでの説明は省略する。 The surface oxidation condition is similar to that described in the first in the embodiment of FIG. 2 (1), and description thereof is omitted here. その後、希釈フッ酸中におよそ１分間浸漬して、上記表面酸化で形成した酸化シリコン膜を除去する。 Then dipped for approximately 1 minute in the diluted hydrofluoric acid to remove the silicon oxide film formed by the surface oxidation.
【００６４】次いで図１１の（２）に示す如く、第２の工程を行う。 [0064] Then, as shown in (2) of FIG. 11, a second step. この工程では、まず通常の熱酸化法によって、半導体部５２側の全面に酸化シリコンの絶縁膜６５ In this step, first by conventional thermal oxidation method, isolation entire surface silicon oxide semiconductor portion 52 side film 65
を、例えば１６ｎｍの厚さに形成する。 And for example, it is formed to a thickness of 16 nm. このときの熱酸化条件は、前記第１の実施例中の図２の（２）で説明したと同様なので、ここでの説明は省略する。 Thermal oxidation conditions in this case is similar to that described in the first in the embodiment of FIG. 2 (2), description thereof is omitted here.
【００６５】次いで、上記絶縁膜６５側の全面にゲートを形成する膜６６を成膜する。 [0065] Then, for forming the film 66 to form the gate on the entire surface of the insulating film 65 side. このゲートを形成する膜６６は、例えば厚さが２００ｎｍの多結晶シリコン膜と厚さが１００ｎｍのタングステンシリサイド（ＷＳ Forming the gate layer 66, for example, a polycrystalline silicon film and the thickness of the thickness of 200nm is 100nm tungsten silicide (WS
ｉ 2 ）膜とよりなる。 i 2) film and be more. 上記多結晶シリコン膜は、例えば化学的気相成長法によって成膜される。 The polycrystalline silicon film, for example, is deposited by chemical vapor deposition. そしてこのときの成膜条件は、前記第１の実施例中の図２の（２）で説明したと同様なので、ここでの説明は省略する。 The film forming conditions in this case is similar to that described in the first in the embodiment of FIG. 2 (2), description thereof is omitted here. また上記タングステンシリサイド膜は、例えば化学的気相成長法によって成膜される。 Also the tungsten silicide film, for example, is deposited by chemical vapor deposition. この成膜条件は、前記第１の実施例中の図２の（２）で説明したと同様なので、ここでの説明は省略する。 The film forming conditions are the same as described in the first in the embodiment of FIG. 2 (2), description thereof is omitted here.
【００６６】その後図１１の（３）に示すように、例えばドライエッチングによって、上記ゲートを形成する膜６６と絶縁膜６５とをエッチバックして、ゲートを形成する膜６６の２点鎖線で示す部分と絶縁膜６５の１点鎖線で示す部分とを除去する。 [0066] As then shown in (3) of Figure 11, for example by dry etching, showing the film 66 and the insulating film 65 for forming the gate is etched back by a two-dot chain line in film 66 for forming the gate removing a portion indicated by one-dot chain line portion and the insulating film 65. そして半導体部５２の一方側の側壁５３に、絶縁膜６５を介して、ゲートを形成する膜６６で第１のゲート５５を形成する。 And one side of the side wall 53 of the semiconductor unit 52, via the insulating film 65, to form the first gate 55 in film 66 for forming the gate. 同時に当該半導体部５２の他方側の側壁５６に、絶縁膜６５を介して、ゲートを形成する膜６６で第２のゲート５８を形成する。 At the same time on the other side of the side wall 56 of the semiconductor unit 52, via the insulating film 65, a second gate 58 at the film 66 to form the gate. さらに上記第１のゲート５５の裏面側に絶縁膜６ An insulating the back surface side of the first gate 55 film 6
５で第１のゲート絶縁膜５４を形成する。 5 with a first gate insulating film 54. 同時に、第２ At the same time, the second
のゲート５８の裏面側に絶縁膜６５で第２のゲート絶縁膜５７を形成する。 To an insulating film 65 on the back surface side of the gate 58 of forming a second gate insulating film 57. 上記エッチング条件は、前記第１の実施例中の図２の（３）で説明したと同様なので、ここでの説明は省略する。 The etching conditions are the same as described in the first in the embodiment of FIG. 2 (3), the description is omitted here.
【００６７】次いで第３の工程として図１１の（４）に示す如く、通常のイオン注入法によって、第１，第２のゲート５５，５８と第１，第２のゲート絶縁膜５４，５ [0067] Then the third step as shown in (4) in FIG. 11, the conventional ion implantation method, first, and second gate 55, 58 first, second gate insulating film 54,5
７とをイオン注入マスクにして半導体部５２の上層に導電性不純物をイオン注入する。 And a 7 the ion implantation mask to ion-implanted conductive impurity in the upper layer of the semiconductor unit 52. そして半導体部５２の上層に第１のソース・ドレイン領域５９を形成する。 And forming a first source-drain region 59 in the upper layer of the semiconductor unit 52. 同時に半導体部５２，５２間の基板６１の上層にも、導電性不純物がイオン注入される。 At the same time in the upper layer of the substrate 61 between the semiconductor part 52, conductive impurities are implanted. 上記イオン注入条件は、前記第１の実施例中の図２の（４）で説明したと同様なので、ここでの説明は省略する。 The ion implantation conditions are the same as described in the first in the embodiment of FIG. 2 (4), the description is omitted here.
【００６８】次いで図１２の（５）に示すように、第４ [0068] Next, as shown in (5) in FIG. 12, 4th
の工程として、通常の化学的気相成長法により、半導体部５２側の全面に酸化シリコン膜６７を、例えば５００ As the process, a conventional chemical vapor deposition, a silicon oxide film 67 on the entire surface of the semiconductor unit 52 side, for example 500
ｎｍの厚さに成膜する。 It is deposited to a thickness of nm. 続いて、上記酸化シリコン膜６ Then, the silicon oxide film 6
７の上面にレジストを塗布して、表面が平坦なレジスト膜（図示せず）を形成する。 7 top resist is applied on the surface to form a flat resist film (not shown).
【００６９】次いで、エッチバックによって、上記レジストを除去し、さらに上記酸化シリコン膜６７の上層を除去して、酸化シリコン膜６７の表面を平坦化する。 [0069] Then, by etching back to remove the resist, further to remove the upper layer of the silicon oxide film 67 to planarize the surface of the silicon oxide film 67. このときのエッチバックは、例えばバイアス印加のＥＣＲ Etching back at this time is, for example, the bias ECR
エッチング装置によって行う。 Carried out by an etching apparatus. エッチング条件としては、例えば、エッチングガスに流量が１４ｓｃｃｍのシラン（ＳｉＨ 4 ）と流量が３５ｓｃｃｍの酸化二窒素（Ｎ 2 Ｏ）と流量が７２ｓｃｃｍのアルゴン（Ａｒ）とよりなる混合ガスを用い、マイクロ波パワーを１ｋＷ、 As the etching conditions, for example, using a silane with a flow rate of the etching gas is 14 sccm (SiH 4) flow rate of dinitrogen monoxide (N 2 O) and flow rate of 72sccm argon (Ar) and more becomes a mixed gas of 35 sccm, a micro 1kW a wave power,
ＲＦパワーを４５０Ｗ、エッチング温度を４００℃、エッチング雰囲気の圧力を０．１３３Ｐａに設定する。 RF power 450 W, the etching temperature 400 ° C., to set the pressure of an etching atmosphere 0.133 Pa. 上記表面を平坦化した酸化シリコン膜６７が絶縁性基体５ Silicon oxide film 67 is planarized to the surface an insulating substrate 5
１になる。 To 1. したがって、以下酸化シリコン膜６７は絶縁性基体５１と記す。 Thus, following the silicon oxide film 67 is referred to as an insulating substrate 51.
【００７０】次いで例えば低圧化学的気相成長法によって、絶縁性基体５１の上面に多結晶シリコン膜６８を、 By [0070] Then for example a low pressure chemical vapor deposition, the polycrystalline silicon film 68 on the upper surface of the insulating substrate 51,
例えば２００ｎｍの厚さに成膜する。 For example, it is formed to a thickness of 200nm. このときの成膜条件としては、例えば、反応ガスに流量が５００ｓｃｃｍ The film forming conditions in this case, for example, the flow rate in the reaction gas 500sccm
のシラン（ＳｉＨ 4 ）と流量が０．３５ｓｃｃｍのホスフィン（ＰＨ 3 ）と流量が５０ｓｃｃｍのヘリウム（Ｈ Silane (SiH 4) and flow rate phosphine 0.35sccm (PH 3) and the flow rate is 50sccm helium (H
ｅ）とよりなる混合ガスを用い、成膜温度を５８０℃、 Using a more becomes mixed gas and e), the film formation temperature 580 ° C.,
成膜雰囲気の圧力を７９．８Ｐａに設定する。 To set the pressure of the film-forming atmosphere in 79.8Pa.
【００７１】続いて研磨（例えばポリシング）によって多結晶シリコン膜６８の表面を平坦化した後、単結晶シリコン基板６９を貼り合わせる。 [0071] Then after planarizing the surface of the polycrystalline silicon film 68 by polishing (e.g. police), bonded to the single crystal silicon substrate 69. 単結晶シリコン基板６ Single crystal silicon substrate 6
９を貼り合わせるには、通常の熱処理（例えば１０００ The bonding the 9, the usual heat treatment (for example, 1000
℃に加熱）によって接着する。 ℃ to adhere by heating).
【００７２】その後図１２の（６）に示す如く、絶縁性基体５１の表層に半導体部５２がいわゆる島状に表出する状態に、例えば研削および研磨によって基板６１の２ [0072] Then 12 as shown in (6), in a state where the semiconductor unit 52 in the surface layer of the insulating substrate 51 is exposed to the so-called island, for example, the second substrate 61 by grinding and polishing
点鎖線で示す部分を除去する。 Removing a portion indicated by a point chain line. なお図１２において、 In FIG. 12,
（６），（７）の図面は、図１２の（５）に示した状態を反転した状態で示す。 (6) shows a state in the drawings, obtained by inverting the state shown in (5) in FIG. 12 (7).
【００７３】次いで図１２の（７）に示すように第５の工程として、例えば通常のイオン注入法によって、半導体部５２の上層に導電性不純物をイオン注入して、第２ [0073] Then a fifth step as shown in (7) in FIG. 12, for example, by conventional ion implantation method, a conductive impurity into the upper layer of the semiconductor unit 52 are implanted, the second
のソース・ドレイン領域６０を形成する。 To form the source and drain regions 60. このときのイオン注入条件は、前記第１の実施例中の図２の（４）で説明したと同様なので、ここでの説明は省略する。 Ion implantation condition at this time is similar to that described in the first in the embodiment of FIG. 2 (4), the description is omitted here.
【００７４】上記の如くして、第１のゲート絶縁膜５４ [0074] In as described above, the first gate insulating film 54
と第１のゲート５５とソース・ドレイン領域６０，５９ When the first gate 55 and the source and drain regions 60,59
とによって、ＭＯＳトランジスタ３が構成される。 And by, MOS transistor 3 is formed. また第２のゲート絶縁膜５７と第２のゲート５８とソース・ The second gate insulating film 57 and the second gate 58 source
ドレイン領域６０，５９とによって、ＭＯＳトランジスタ４が構成される。 The drain regions 60,59, MOS transistor 4 is formed.
【００７５】上記第２の実施例の製造方法では、貼り合わせ方式のＳＯＩ基板を用いた。 [0075] In the manufacturing method of the second embodiment, an SOI substrate is used for adhering method. このため、各ＭＯＳトランジスタ３，４においては接合リークを生じることがないので、ＭＯＳトランジスタ３，４は電気的特性に優れたものとなり、信頼性が高まる。 Therefore, since there is no cause junction leakage in the MOS transistors 3 and 4, MOS transistors 3 and 4 becomes excellent in electrical properties, reliability is increased.
【００７６】上記ＭＯＳトランジスタ３，４のチャネル寸法は、上記半導体部５２の高さと第１，第２のソース・ドレイン領域５９，６０の深さによって制御することが可能である。 [0076] channel dimensions of the MOS transistors 3 and 4, the height of the first the semiconductor unit 52 can be controlled by the depth of the second source-drain regions 59 and 60. すなわち、前記図１１の（１）に示すように、半導体部５２は、基板６１に形成する溝６２〜６ That is, as shown in (1) of FIG. 11, the semiconductor unit 52, a groove is formed in the substrate 61 62-6
４の深さによって決定される。 It is determined by the depth of 4. また前記図１１の（４） Also of FIG. 11 (4)
に示すように、第１のソース・ドレイン領域５９の深さは、イオン注入時の導電性不純物の打ち込み深さとその後の熱工程（例えば単結晶シリコン基板６９を貼り合わせるときの熱処理）によって決定される。 As shown in, the depth of the first source-drain region 59 is determined by the implantation depth of the conductive impurities in the ion implantation and subsequent thermal step (for example, heat treatment when bonding the single crystal silicon substrate 69) that. さらに前記図１２の（７）に示すように、第２のソース・ドレイン領域６０の深さは、イオン注入時の導電性不純物の打ち込み深さとその後の熱工程（例えば配線工程におけるアルミニウム配線のシンター処理）によって決定される。 As further shown in (7) of FIG. 12, the depth of the second source-drain region 60, sintering of aluminum wiring in depth and subsequent thermal step (for example, the wiring process implantation of conductive impurities in the ion implantation process) is determined by.
【００７７】次に上記ＭＯＳトランジスタ３，４の配線例を、図１３の概略断面図により説明する。 [0077] Then the wiring example of the MOS transistors 3 and 4, will be described with reference to schematic cross-sectional view of FIG. 13. 図に示すように、ＭＯＳトランジスタ３，４を覆う状態に層間絶縁膜７１が形成されている。 As shown, the interlayer insulating film 71 is formed in a state covering the MOS transistors 3 and 4. 第２のソース・ドレイン領域６０上の層間絶縁膜７１には、コンタクトホール７２が設けられている。 The interlayer insulating film 71 on the second source-drain regions 60, a contact hole 72 is provided. コンタクトホール７２を介して、層間絶縁膜７１上には、第２のソース・ドレイン領域６０に接続する電極７３が形成されている。 Via the contact hole 72, over the interlayer insulating film 71, the electrode 73 connected to the second source-drain regions 60 are formed.
【００７８】上記電極７３の形成方法を説明する。 [0078] illustrating a method for forming the electrode 73. まず例えば化学的気相成長法によって、ＭＯＳトランジスタ３，４を覆う状態に、層間絶縁膜７１を、例えば５００ First by, for example, chemical vapor deposition, the state of covering the MOS transistors 3 and 4, an interlayer insulating film 71, for example 500
ｎｍの厚さに成膜する。 It is deposited to a thickness of nm. このときの成膜条件は、前記図６で説明したと同様なので、ここでの説明は省略する。 Deposition condition at this time is similar to that described above with reference to FIG 6, and description thereof is omitted here.
【００７９】続いて通常のホトリソグラフィーとエッチングとによって、第２のソース・ドレイン領域６０上の層間絶縁膜７１にコンタクトホール７２を設ける。 [0079] Then by the usual photolithography and etching, providing a contact hole 72 in the interlayer insulating film 71 on the second source-drain region 60. 次いで、例えばスパッタ法によって、電極形成層（図示せず）を形成する。 Then, for example, by sputtering, formed electrode layer (not shown). この電極形成層は、例えば厚さが５０ The electrode forming layer, for example a thickness of 50
ｎｍのチタン（Ｔｉ）膜と厚さが１００ｎｍの窒化酸化チタン（ＴｉＯＮ）膜よりなるバリヤメタル層と厚さが８００ｎｍの１％のシリコン（Ｓｉ）を含むアルミニウム（Ａｌ）層とを積層状態に形成したものである。 Forming an aluminum (Al) layer in the stacked condition, including nm of titanium (Ti) film and a thickness of 100nm titanium oxynitride of (TiON) barrier metal layer and the thickness made of film 800 nm 1% of silicon (Si) one in which the. 上記チタン膜，上記窒化酸化チタン膜，上記１％のシリコン（Ｓｉ）を含むアルミニウム（Ａｌ）層等のスパッタ条件は、前記図６で説明したと同様なので、ここでの説明は省略する。 The titanium film, the titanium oxynitride film, sputtering conditions of aluminum (Al) layer or the like containing the 1% silicon (Si) is similar to that described above with reference to FIG 6, and description thereof is omitted here.
【００８０】その後、通常のホトリソグラフィーとエッチングとによって、上記電極形成層で、コンタクトホール７２を介して第２のソース・ドレイン領域６０に接続する電極７３を形成する。 [0080] Then, by the usual photolithography and etching, in the electrode forming layer, an electrode 73 connected to the second source-drain region 60 through a contact hole 72. 上記電極形成層をエッチングする装置には、例えばＲＦ印加型ＥＣＲエッチング装置を用いる。 The apparatus for etching the electrode forming layer, for example, a RF application type ECR etching device. そのエッチング条件は、前記図６で説明したと同様なので、ここでの説明は省略する。 Its etching condition is the same as described above with reference to FIG 6, and description thereof is omitted here.
【００８１】次に第３の実施例として、前記図９で説明した、ＭＯＳトランジスタ３，４をラテラルに配設した場合の配線構造の一例を、図１４により説明する。 [0081] Next, as a third embodiment, described above with reference to FIG 9, an example of a wiring structure in the case of arranging the MOS transistors 3 and 4 in the lateral will be described with reference to FIG 14. 図に示すように、絶縁性基体５１の上層に同様の構成をなすＭＯＳトランジスタ３，４とＭＯＳトランジスタ５，６ As shown in FIG, MOS transistors 3 and 4 forming a similar configuration to the upper layer of the insulating substrate 51 and the MOS transistors 5 and 6
とが形成されている。 Door is formed. よって、同様の構成部品には同一番号を付す。 Therefore, given the same numbers are used for the same components. 上記ＭＯＳトランジスタ３，４，５，６の各第２のソース・ドレイン領域６０側の全面には、層間絶縁膜８１が形成されている。 The entire surface of each of the second source-drain region 60 side of the MOS transistors 3, 4, 5, 6, the interlayer insulating film 81 is formed. この層間絶縁膜８１は、 The interlayer insulating film 81,
例えば酸化シリコンよりなる。 For example made of silicon oxide.
【００８２】上記ＭＯＳトランジスタ３，４の第１のソース・ドレイン領域５９の下方における絶縁性基体５１ [0082] insulating substrate 51 below the first source-drain region 59 of the MOS transistors 3 and 4
にはコンタクトホール８２が設けられている。 A contact hole 82 is provided in the. このコンタクトホール８２を介して、当該第１のソース・ドレイン領域５９に接続する状態に、裏面配線８３が形成されている。 Through the contact hole 82, a state of connecting to the first source-drain region 59, the back surface wiring 83 is formed. またＭＯＳトランジスタ５，６の第２のソース・ドレイン領域６０の上方における層間絶縁膜８１にはコンタクトホール８４が設けられている。 Further in the interlayer insulating film 81 above the second source-drain region 60 of the MOS transistors 5 and 6 the contact hole 84 is provided. このコンタクトホール８４を介して、当該第２のソース・ドレイン領域６０に接続する状態に、表面配線８５が形成されている。 Through the contact hole 84, a state of connecting to the second source-drain region 60, the surface wires 85 are formed.
【００８３】上記の如くに、第１のソース・ドレイン領域５９に接続する裏面配線８３を形成したことにより、 [0083] to as described above, by forming the back surface wiring 83 connected to the first source-drain region 59,
表面に形成される配線数を低減することが可能になる。 It becomes possible to reduce the number of wirings formed on the surface.
このため、多層配線を形成した場合には、配線による段差が少なくなるので、配線の信頼性が高まる。 Therefore, in the case of forming a multilayer wiring, since level difference due to wiring is reduced, increasing the reliability of the wiring. なお図には示していないが、ＭＯＳトランジスタ３，４の第２のソース・ドレイン領域６０にも上記同様の表面配線（８ Although not shown, also the same surface wiring to the second source-drain region 60 of the MOS transistors 3 and 4 (8
５）を形成することが可能である。 5) it is possible to form a. またＭＯＳトランジスタ５，６の第１のソース・ドレイン領域５９にも上記同様の裏面配線（８３）を形成することが可能である。 Also the first source-drain region 59 of the MOS transistors 5 and 6 it is possible to form the same backside interconnect (83).
また、裏面配線８３側には、絶縁膜（図示せず）を介して表面を平坦化した多結晶シリコン膜（図示せず）を形成し、さらにこの多結晶シリコン膜にシリコン基板（図示せず）を貼り合わせて、いわゆるＳＯＩ構造を形成することも可能である。 Further, on the back surface wiring 83 side, the surface through an insulating film (not shown) to form a planarized polysilicon film (not shown), without further polysilicon film silicon substrate (shown ) and bonded, it is also possible to form a so-called SOI structure.
【００８４】次に上記配線構造の製造方法を、図１５， [0084] The following manufacturing method of the wiring structure, FIG. 15,
図１６の配線構造の製造工程図（その１），（その２） Manufacturing process diagrams of the wiring structure of FIG. 16 (Part 1), (2)
により説明する。 It will be described with reference to. なお、この製造方法では、一例として、第２のソース・ドレイン領域に低抵抗層を形成する場合を説明する。 In this manufacturing method, as an example, a case of forming a low-resistance layer to the second source-drain region. 図１５の（１）に示すように、前記図１１の（４）で説明したと同様にして、各半導体部５２ As shown in (1) in FIG. 15, in the same manner as described in (4) of FIG. 11, the semiconductor unit 52
に第１のソース・ドレイン領域５９を形成した後、前記図１２の（５）で説明したと同様の方法によって、各第１のソース・ドレイン領域５９側の全面に第１の酸化シリコン膜９１を、例えば５００ｎｍの厚さに成膜する。 First after the formation of the source and drain regions 59, in the same manner as described in the Figure 12 (5), the first silicon oxide film on the entire surface of the first source-drain region 59 side 91 a, it is deposited to a thickness of, for example, 500nm.
続いて、上記第１の酸化シリコン膜９１の上面にレジストを塗布し、表面が平坦なレジスト膜（図示せず）を形成する。 Subsequently, the resist is coated on the upper surface of the first silicon oxide film 91, the surface to form a flat resist film (not shown).
【００８５】次いで、エッチバックによって、上記レジストを除去し、さらに上記第１の酸化シリコン膜９１の上層を除去して、第１の酸化シリコン膜９１の表面を平坦化する。 [0085] Then, by etching back to remove the resist, further to remove the upper layer of the first silicon oxide film 91 to planarize the surface of the first silicon oxide film 91. このときのエッチバック条件は、図１２の（５）で説明したと同様なので、ここでの説明は省略する。 Etch back condition at this time is similar to that described in (5) in FIG. 12, the descriptions thereof are omitted here. 上記表面を平坦化した第１の酸化シリコン膜９１は絶縁性基体５１の一部になる。 The first silicon oxide film 91 is planarized to the surface becomes part of the insulating substrate 51. なお上記第１の酸化シリコン膜９１の表面は必ずしも平坦化しなくてよい。 Note the surface of the first silicon oxide film 91 may not necessarily flat.
【００８６】続いて通常のホトリソグラフィーとエッチングとによって、例えば一方の第１のソース・ドレイン領域５９上における酸化シリコン膜９１にコンタクトホール８２を形成する。 [0086] Then by the usual photolithography and etching, for example, to form a contact hole 82 in the silicon oxide film 91 in one of the first source-drain regions 59. このときのエッチング条件としては、例えば、エッチングガスに流量が５０ｓｃｃｍのオクタフルオロシクロブタン（Ｃ 4 Ｆ 8 ）を用い、ＲＦパワーを１．２ｋＷ、エッチング雰囲気の圧力を２Ｐａに設定する。 The etching conditions at this time, for example, the flow rate to the etching gas used 50sccm of octafluorocyclobutane (C 4 F 8), sets the RF power 1.2 kW, the pressure of the etching atmosphere 2 Pa.
【００８７】次いで通常のスパッタ法によって、コンタクトホール８２の内部と上記第１の酸化シリコン膜９１ [0087] Then by conventional sputtering, the internal and the first silicon oxide film 91 of the contact hole 82
の上面とに窒化チタン（ＴｉＮ）膜９２を、例えば１０ Titanium nitride (TiN) film 92 on the upper surface of, for example, 10
０ｎｍの厚さに形成する。 It is formed to a thickness of 0nm. 続いて通常の化学的気相成長法によって、上記窒化チタン膜の上面にタングステン（Ｗ）膜９３を、例えば３００ｎｍの厚さに形成する。 Then by conventional chemical vapor deposition, a tungsten (W) film 93 on the upper surface of the titanium nitride film is formed to a thickness of, for example, 300 nm.
上記窒化チタン膜９２とこのタングステン膜９３とが裏面配線形成層９４になる。 And the titanium nitride film 92 and the tungsten film 93 is on the back surface wiring layer 94. 上記窒化チタン（ＴｉＮ）膜の成膜条件としては、例えば、スパッタガスに窒素（Ｎ As the film formation conditions of the titanium nitride (TiN) film, for example, nitrogen to the sputter gas (N
2 ）を用い、スパッタ雰囲気の圧力を０．５Ｐａ、直流スパッタパワーを３ｋＷ、スパッタ率を６０ｎｍ／分に設定する。 With 2), to set the pressure of the sputtering atmosphere 0.5 Pa, a DC sputtering power 3 kW, a sputter rate 60 nm / min. また上記タングステン（Ｗ）膜の成膜条件としては、例えば、反応ガスに流量が９５ｓｃｃｍの六フッ化タングステン（ＷＦ 6 ）と流量が５５０ｓｃｃｍのヘリウム（Ｈｅ）との混合ガスを用い、成膜温度を４５ As the film forming conditions of the tungsten (W) film, for example, the flow rate in the reaction gas is a mixed gas of tungsten hexafluoride 95 sccm (WF 6) and flow rate of 550sccm helium (the He), the film forming temperature 45
０℃、成膜雰囲気の圧力を１０．６４ｋＰａに設定する。 0 ℃, to set the pressure of the film-forming atmosphere in 10.64kPa.
【００８８】その後、通常のホトリソグラフィーとエッチングとによって、裏面配線形成層９４の２点鎖線で示す部分と１点鎖線で示す部分とを除去し、裏面配線８３ [0088] Then, by the usual photolithography and etching, to remove the portion and the portion indicated by a chain line shown by the two-dot chain line of the back surface wiring layer 94, the back surface wiring 83
を形成する。 To form. このときのエッチング条件としては、例えば、流量が５０ｓｃｃｍの六フッ化イオウ（ＳＦ 6 ）を用い、マイクロ波パワーを８５０Ｗ、ＲＦパワーを１０ The etching conditions at this time, for example, the flow rate using a sulfur hexafluoride of 50 sccm (SF 6), the microwave power 850W, RF power 10
０Ｗに設定する。 Set to 0W.
【００８９】その後図１５の（２）に示すように、前記図１２の（５）で説明したと同様の方法によって、裏面配線８３側の全面に第２の酸化シリコン膜９５を、例えば５００ｎｍの厚さに成膜する。 [0089] As then shown in (2) of Figure 15, in the same manner as described in the Figure 12 (5), the second silicon oxide film 95 on the back surface wiring 83 side entire surface, for example, 500nm of It is formed to a thickness. 続いて、上記第２の酸化シリコン膜９５の上面にレジストを塗布して、表面が平坦なレジスト膜（図示せず）を形成する。 Subsequently, by applying a resist on the top surface of the second silicon oxide film 95, the surface to form a flat resist film (not shown). 次いで、エッチバックによって、上記レジストを除去し、さらに上記第２の酸化シリコン膜９５の上層を除去して、第２の酸化シリコン膜９５の表面を平坦化する。 Then, etchback, and removal of the resist, further to remove the upper layer of the second silicon oxide film 95 to planarize the surface of the second silicon oxide film 95. このときのエッチバック条件は、図１２の（５）で説明したと同様なので、ここでの説明は省略する。 Etch back condition at this time is similar to that described in (5) in FIG. 12, the descriptions thereof are omitted here. 上記表面を平坦化した第２の酸化シリコン膜９５と上記第１の酸化シリコン膜９１とによって、絶縁性基体５１が形成される。 By a second silicon oxide film 95 and the first silicon oxide film 91 is planarized to the surface, the insulating substrate 51 is formed.
【００９０】次いで前記図１２の（５）で説明したと同様にして、絶縁性基体５１の上面に多結晶シリコン膜６ [0090] Then in the same manner as described in (5) of FIG. 12, a polycrystalline silicon film on the upper surface of the insulating substrate 51 6
８を、例えば２００ｎｍの厚さに成膜する。 8, is deposited to a thickness of, for example, 200nm. 続いて研磨（例えばポリシング）によって多結晶シリコン膜６８の表面を平坦化した後、単結晶シリコン基板６９を貼り合わせる。 After planarizing the surface of the polycrystalline silicon film 68 by polishing (e.g., polishing) subsequently bonding a single crystal silicon substrate 69.
【００９１】その後図１６の（３）に示す如く、図１２ [0091] As then shown in (3) of Figure 16, Figure 12
の（６）で説明したと同様にして、絶縁性基体５１の上層に半導体部５２がいわゆる島状に表出する状態になるように、例えば研削および研磨によって基板６１を除去する。 In the same manner as described in (6), the upper layer of the insulating substrate 51 so that the semiconductor unit 52 is in a state to be exposed to the so-called island, for example, removing the substrate 61 by grinding and polishing. なお図１６において、（３）の図面は、上記図１ In FIG. 16, the drawing (3), FIG 1
５の（２）に示した状態を反転した状態で示す。 5 of the state shown in (2) shown in an inverted state. また図１５の（２）で説明した多結晶シリコン膜６８と単結晶シリコン基板６９との図示は省略した。 Also illustrated between the single crystal silicon substrate 69 and the polycrystalline silicon film 68 as described in (2) in FIG. 15 are omitted.
【００９２】次いで図１６の（４）に示すように、通常のスパッタ法によって、半導体部５２側の全面にチタン（Ｔｉ）膜９６を、例えば３０ｎｍの厚さに形成する。 [0092] Then, as shown in (4) in FIG. 16, by the usual sputtering method, on the entire surface of titanium (Ti) film 96 of the semiconductor portion 52 side is formed in a thickness of, for example, 30 nm.
このときのスパッタ条件としては、例えば、スパッタガスに流量が４０ｓｃｃｍのアルゴン（Ａｒ）を用い、Ｒ The sputtering conditions at this time, for example, the flow rate in the sputtering gas using argon (Ar) of 40 sccm, R
Ｆバイアスを−５０Ｖ、直流スパッタパワーを１ｋＷ、 1 kW -50 V, a DC sputtering power of F bias,
スパッタ雰囲気の圧力を０．４Ｐａ、成膜温度を２００ The pressure of the sputtering atmosphere 0.4 Pa, a deposition temperature of 200
℃、スパッタ率を６０ｎｍ／分に設定する。 ° C., to set the sputtering rate to 60 nm / min. なお図１６ It should be noted that FIG. 16
の（４）および以下に説明する図１７の（５），（６） In Figure 17 illustrating of (4) and below (5), (6)
において、多結晶シリコン膜６８と単結晶シリコン基板６９との図示は省略した。 In illustration of the polycrystalline silicon film 68 and the single crystal silicon substrate 69 are omitted.
【００９３】続いて図１７の（５）に示す如く、ＲＴＡ [0093] Subsequently, as shown in (5) of FIG. 17, RTA
を行って、上記チタン膜９６のチタンと上記各半導体部５２のシリコンとをシリサイド化反応させて、チタンシリサイド（ＴｉＳｉ 2 ）よりなる低抵抗層９７を形成する。 The performed, the silicon titanium and the respective semiconductor section 52 of the titanium film 96 by silicidation to form a low-resistance layer 97 made of titanium silicide (TiSi 2). その後アンモニア過水中に浸漬して未反応チタン膜９６（２点鎖線で示す部分）を除去する。 Then ammonia was immersed in excessive water to remove unreacted titanium film 96 (indicated by two-dot chain line). 続いて９００ Followed by 900
℃の不活性ガス〔例えば窒素（Ｎ 2 ）〕中に３０秒間放置して、各低抵抗層９７を安定化する。 ℃ standing for 30 seconds in an inert gas [for example, nitrogen (N 2)], to stabilize the low-resistance layer 97. 上記低抵抗層９ The low-resistance layer 9
７は、チタンシリサイドで形成したが、他のシリサイド〔例えば、コバルトシリサイド（ＣｏＳｉ 2 ），タングステン（ＷＳｉ 2 ），モリブデンシリサイド（ＭｏＳｉ 7 has been formed of titanium silicide, other silicides [e.g., cobalt silicide (CoSi 2), tungsten (WSi 2), molybdenum silicide (MoSi
2 ）等〕または選択タングステン（Ｗ）等の金属膜で形成することが可能である。 It is possible to form a metal film such as 2), etc.] or selective tungsten (W).
【００９４】次いで前記図１２の（７）で説明したと同様にして、通常のイオン注入法によって、各半導体部５ [0094] Then in the same manner as described in (7) of FIG. 12, the conventional ion implantation method, the semiconductor portion 5
２の上層に、上記低抵抗層９７を通して導電性不純物をイオン注入し、第２のソース・ドレイン領域６０を形成する。 2 the upper layer, the conductive impurities through the low-resistance layer 97 by ion implantation to form a second source-drain region 60. このときのイオン注入条件は、前記第１の実施例中の図２の（４）で説明したと同様なので、ここでの説明は省略する。 Ion implantation condition at this time is similar to that described in the first in the embodiment of FIG. 2 (4), the description is omitted here.
【００９５】次いで図１７の（６）に示す如く、例えば化学的気相成長法によって、上記低抵抗層９７を形成した側の全面に酸化シリコン膜よりなる層間絶縁膜８１ [0095] Then, as shown in (6) in FIG. 17, for example, an interlayer insulating film 81 by chemical vapor deposition, consisting of the entire surface a silicon oxide film on the side where the formation of the low-resistance layer 97
を、例えば５００ｎｍの厚さに形成する。 And to a thickness of, for example 500 nm. このときの成膜条件は、前記図６で説明したと同様なので、ここでの説明は省略する。 Deposition condition at this time is similar to that described above with reference to FIG 6, and description thereof is omitted here. その後、通常のホトリソグラフィーとエッチングとによって、上記ＭＯＳトランジスタ５，６ Then, by the usual photolithography and etching, the MOS transistors 5 and 6
の低抵抗層９７上の層間絶縁膜８１にコンタクトホール８４を形成する。 Of the interlayer insulating film 81 on the low-resistance layer 97 to form a contact hole 84. このときのエッチング条件は、前記図６で説明したと同様なので、ここでの説明は省略する。 Etching conditions at this time is similar to that described above with reference to FIG 6, and description thereof is omitted here.
【００９６】次いで上記コンタクトホール８４の内部と層間絶縁膜８１上とに表面配線形成膜９８を形成する。 [0096] Subsequently to form a surface wiring formed film 98 into an upper interior and the interlayer insulating film 81 of the contact hole 84.
この表面配線形成膜９８は、例えば５０ｎｍの厚さのチタン（Ｔｉ）膜と１００ｎｍの厚さの窒化酸化チタン（ＴｉＯｘＮ）よりなるバリヤメタル層と１％のシリコンを含むアルミニウム層とによって形成される。 The surface wiring formation film 98 is formed by an aluminum layer comprising barrier metal layer and 1% silicon made of, for example, 50nm thick titanium (Ti) film and a 100nm thick titanium oxynitride of (TiOxN). その後通常のホトリソグラフィーとエッチングとによって、上記表面配線形成層９８の２点鎖線で示す部分を除去し、 Then by the usual photolithography and etching to remove the portions shown by two-dot chain line of the surface wiring layer 98,
表面配線８５を形成する。 Forming a surface wiring 85. このときのエッチング条件は、前記図６で説明したと同様なので、ここでの説明は省略する。 Etching conditions at this time is similar to that described above with reference to FIG 6, and description thereof is omitted here.
【００９７】なお図１５〜図１７には示していないが、 [0097] Although not shown in FIGS. 15 to 17,
ＭＯＳトランジスタ３，４の第２のソース・ドレイン領域６０にも上記同様の表面配線（８５）を形成することは可能である。 To the second source-drain region 60 of the MOS transistors 3 and 4 it is possible to form the same surface wiring (85). またＭＯＳトランジスタ５，６の第１のソース・ドレイン領域５９にも上記同様の裏面配線（８ Also the same backside interconnect to first source-drain region 59 of the MOS transistors 5 and 6 (8
３）を形成することは可能である。 3) It is possible to form a.
【００９８】上記の如くに、裏面配線８３と表面配線８ [0098] to as the above, the back surface wiring 83 and the surface wiring 8
５とを形成したことにより、個々のＭＯＳトランジスタ毎に第１のソース・ドレイン領域５９を引き出す領域を形成する必要が無くなるので、配線面積を縮小することが可能になる。 5 and by which to form, it is not necessary to form a region to draw the first source-drain region 59 is eliminated for each individual MOS transistors, it is possible to reduce the wiring area. また表面側の配線数を低減することが可能になるので、表面側の平坦化処理が容易になる。 Since it is possible to reduce the number of wiring-surface side, flattening treatment of the surface it is facilitated.
【発明の効果】以上、説明したように請求項１の発明によれば、半導体基板に形成した溝の側壁にＭＯＳトランジスタのゲートを形成したことにより、溝の深さとゲートの膜厚とによって、ＭＯＳトランジスタのチャネル長が決定される。 Effect of the Invention] According to the invention of claim 1 as described, by forming the gate of the MOS transistor on the side wall of the groove formed in the semiconductor substrate, by the thickness of the depth and the gate of the groove, the channel length of the MOS transistor is determined. このため、半導体基板面に対するＭＯＳ Therefore, MOS to the semiconductor substrate surface
トランジスタの形成面積の縮小化を図ることができる。 It is possible to reduction of the formation area of ​​the transistor.
請求項２の発明によれば、半導体基板に形成した溝内に形成されるゲートとゲート絶縁膜とが、いわゆる自己整合的に形成される。 According to the invention of claim 2, the gate and the gate insulating film formed in a groove formed on the semiconductor substrate is a so-called self-aligned manner. このため、ゲートを形成する膜の厚さとそのエッチバック量によって、チャネル長を決定することができる。 Therefore, the thickness of the film forming the gate and by the etch-back amount, it is possible to determine the channel length. 請求項３の発明によれば、絶縁性基体に半導体部を形成して、その側壁にＭＯＳトランジスタのゲートを形成したことにより、ＭＯＳトランジスタのゲートが絶縁性基体に対して深さ方向に形成されるので、ＭＯＳトランジスタの形成面積を小さくすることができる。 According to the third aspect of the invention, by forming a semiconductor portion on the insulating substrate, by forming the gate of the MOS transistor in its side walls, the gate of the MOS transistor is formed in the depth direction with respect to the insulating substrate Runode, it is possible to reduce the formation area of ​​the MOS transistor. 請求項４の発明によれば、半導体部に形成されるゲートとゲート絶縁膜とが、いわゆる自己整合的に形成される。 According to the invention of claim 4, the gate and the gate insulating film formed on the semiconductor portion is a so-called self-aligned manner. このため、マスク合わせ余裕等を設計で考慮する必要がないので、ゲートの形成面積の縮小化を図ることができる。 Therefore, there is no need to consider in designing a mask alignment margin and the like, it is possible to reduction of the formation area of ​​the gate. 請求項５の発明によれば、半導体部に設けたＭＯＳトランジスタの第１のソース・ドレイン領域に接続する裏面配線を絶縁性基板面に設けたことにより、表面配線側の配線数の低減が図れるので、表面配線上に形成される層間絶縁膜の平坦化が容易になる。 According to the invention of claim 5, by the back surface wiring connected to the first source-drain region of the MOS transistor provided in the semiconductor portion formed in the insulating substrate surface, can be reduced in the number of wires surface wiring side since the flattening of an interlayer insulating film formed on the surface wiring is facilitated. よって、配線の信頼性の向上が可能になる。 Therefore, it is possible to improve the reliability of the wiring.
【図２】第１の実施例の製造工程図である。 2 is a manufacturing process diagram of the first embodiment.
【図３】チャネル長の説明図である。 3 is an explanatory view of a channel length.
【図４】チャネル長Ｌｂとゲートを形成する膜の膜厚との関係図である。 4 is a graph showing the relationship between the thickness of the film forming the channel length Lb and the gate.
【図５】チャネル長Ｌｂとオーバエッチング時間との関係図である。 5 is a graph showing the relationship between the channel length Lb and overetch times.
【図６】第１の実施例の配線の概略断面図である。 6 is a schematic cross-sectional view of a wiring of the first embodiment.
【図７】低抵抗層の製造工程図（その１）である。 7 is a manufacturing process diagram of a low-resistance layer (1).
【図８】低抵抗層の製造工程図（その２）である。 8 is a manufacturing process diagram of a low-resistance layer (2).
【図９】第２の実施例の概略構成断面図である。 9 is a schematic sectional view of a second embodiment.
【図１０】第２の実施例のＭＯＳトランジスタをラテラルに配置した概略断面図である。 10 is a schematic cross-sectional view of arranging the MOS transistor of the second embodiment in lateral.
【図１１】第２の実施例の製造工程図（その１）である。 11 is a manufacturing process view of the second embodiment (Part 1).
【図１２】第２の実施例の製造工程図（その２）である。 It is a 12 manufacturing process diagram of the second embodiment (Part 2).
【図１３】第２の実施例の配線の概略断面図である。 13 is a schematic cross-sectional view of a wiring of the second embodiment.
【図１４】第３の実施例の概略断面図である。 14 is a schematic cross-sectional view of a third embodiment.
【図１５】配線構造の製造工程図（その１）である。 A [15] manufacturing process diagrams of the wiring structure (Part 1).
【図１６】配線構造の製造工程図（その２）である。 A [16] manufacturing process diagrams of the wiring structure (Part 2).
【図１７】配線構造の製造工程図（その３）である。 17 is a manufacturing process diagram of the wiring structure (Part 3).
【図１８】従来例の概略構成断面図である。 18 is a schematic sectional view of a conventional example.
【図１９】従来例の製造工程図である。 19 is a manufacturing process diagram of a conventional example.
１ ＭＯＳトランジスタ ２ ＭＯＳトランジスタ ３ ＭＯＳトランジスタ ４ ＭＯＳトランジスタ ５ ＭＯＳトランジスタ ６ ＭＯＳトランジスタ １１ 半導体基板（例えば単結晶シリコン基板） １４ 溝 １５ 側壁 １６ 底面 １７ 第１のゲート絶縁膜 １８ 第１のゲート １９ 第１のソース・ドレイン領域 ２０ 側壁 ２１ 底面 ２２ 第２のゲート絶縁膜 ２３ 第２のゲート ２４ 第２のソース・ドレイン領域 ２５ 第３のソース・ドレイン領域 ３１ 絶縁膜 ３２ ゲートを形成する膜 ５１ 絶縁性基体 ５２ 半導体部 ５３ 側壁 ５４ 第１のゲート絶縁膜 ５５ 第１のゲート ５６ 側壁 ５７ 第２のゲート絶縁膜 ５８ 第２のゲート ５９ 第１のソース・ドレイン領域 ６０ 第２のソース・ドレイン領域 ６１ 基板 ６５ 絶縁膜 ６６ ゲートを形成する膜 ８１ 1 MOS transistor 2 MOS transistor 3 MOS transistor 4 MOS transistor 5 MOS transistor 6 MOS transistor 11 semiconductor substrate (e.g., a single crystal silicon substrate) 14 groove 15 side wall 16 bottom 17 a first gate insulating film 18 first gate 19 first film 51 insulating substrate 52 to form the source and drain regions 20 side wall 21 bottom 22 second gate insulating film 23 and the second gate 24 and the second source-drain region 25 third source and drain regions 31 insulating film 32 the gate of the semiconductor unit 53 side wall 54 first gate insulating film 55 first gate 56 side wall 57 a second gate insulating film 58 second gate 59 the first source-drain region 60 and the second source-drain region 61 substrate 65 insulation film 81 for forming the film 66 gate 間絶縁膜 ８３ 裏面配線 ８５ 表面配線 During insulating film 83 backside interconnect 85 surface wiring
【請求項１】 半導体基板に形成した溝と、 前記溝の一方側の側壁とこの一方側の側壁側における当該溝の底面とに設けた第１のゲート絶縁膜と、 前記第１のゲート絶縁膜の表面に設けた第１のゲートと、 前記溝に対して前記第１のゲート絶縁膜側の前記半導体基板の上層に形成した第１のソース・ドレイン領域と、 前記溝の他方側の側壁とこの他方側の側壁側における当該溝の底面とに設けた第２のゲート絶縁膜と、 前記第２のゲート絶縁膜の表面に設けた第２のゲートと、 前記溝に対して前記第２のゲート絶縁膜側の前記半導体基板の上層に形成した第２のソース・ドレイン領域と、 前記第１のゲートと前記第２のゲートとの間の前記半導体基板の上層に形成した第３のソース・ドレイン領域とよりなることを特徴とするＭＯＳトラ And 1. A trench formed in a semiconductor substrate, one side wall of the first gate insulating film provided on the bottom surface of the grooves in the side wall of the one side, the first gate insulating said groove a first gate provided on the surface of the film, a first source-drain region formed in an upper layer of the semiconductor substrate of the first gate insulating film side with respect to the groove, the other side wall of the groove and a second gate insulating film provided on the bottom surface of the grooves in the side wall of the other side, a second gate provided on the surface of the second gate insulating film, said second to said grooves third source of which is formed on the upper layer of the semiconductor substrate between the second source-drain region formed in an upper layer of the semiconductor substrate of the gate insulating film side, and the first gate and the second gate of and the drain region and the MOS tiger which is characterized more made it ジスタ。 Register.
【請求項２】 半導体基板に溝を形成する第１の工程と、 少なくとも前記溝の内壁に絶縁膜とゲートを形成する膜とを積層する状態に成膜した後、エッチバックによって、前記溝の一方側の側壁とこの一方側の側壁側における当該溝の底面とに前記絶縁膜を介して上記ゲートを形成する膜で第１のゲートを形成するとともに、当該溝の他方側の側壁とこの他方側の側壁側における当該溝の底面とに前記絶縁膜を介して上記ゲートを形成する膜で第２のゲートを形成し、続いて前記第１のゲートの裏面側に前記絶縁膜で第１のゲート絶縁膜を形成するとともに、前記第２のゲートの裏面側に前記絶縁膜で第２のゲート絶縁膜を形成する第２の工程と、 前記溝に対して前記第１のゲート絶縁膜側の前記半導体基板の上層に導電性不純物を導入して 2. A first step of forming a trench in a semiconductor substrate, after forming the state of laminating a film forming the inner wall insulating film and the gate of at least said groove, by etch back of the groove Meanwhile with through the insulating film on the bottom surface of the trench sidewall on the side with the side wall of the one side forming a first gate a film for forming the gate, the other to the other side wall of the groove through the insulating film on the bottom surface of the grooves in the side wall of the side to form a second gate a film for forming the gate, followed by the first an insulating film on the back side of the first gate to form a gate insulating film, a second step of forming a second gate insulating film in the insulating film on the back surface side of the second gate, the first gate insulating film side with respect to the groove introducing a conductive impurity into the upper layer of the semiconductor substrate １のソース・ドレイン領域を形成するとともに、前記溝に対して第２のゲート絶縁膜側の前記半導体基板の上層に導電性不純物を導入して第２のソース・ドレイン領域を形成し、かつ前記第１のゲートと前記第２のゲートとの間の前記半導体基板の上層に導電性不純物を導入して第３のソース・ And forming source and drain regions of the 1, to form a second source-drain region by introducing a conductive impurity into the upper layer of the semiconductor substrate of the second gate insulating film side with respect to the groove, and wherein the third source of introducing conductive impurities into the upper layer of the semiconductor substrate between the first gate second gate
ドレイン領域を形成する第３の工程とよりなることを特徴とするＭＯＳトランジスタの製造方法。 Method for manufacturing a MOS transistor, characterized by comprising further a third step of forming a drain region.
【請求項３】 絶縁性基体の上層に設けた半導体部と、 前記半導体部の一方側の側壁に設けた第１のゲート絶縁膜と、 前記半導体部とは反対側の前記第１のゲート絶縁膜面に設けた第１のゲートと、 前記半導体部の他方側の側壁に設けた第２のゲート絶縁膜と、 前記半導体部とは反対側の前記第２のゲート絶縁膜面に設けた第２のゲートと、 前記半導体部の上層に設けた第１のソース・ドレイン領域と、 前記半導体部の下層に設けた第２のソース・ドレイン領域とよりなることを特徴とするＭＯＳトランジスタ。 3. A semiconductor unit provided on the upper layer of the insulating substrate, a first gate insulating film provided on one side wall of the semiconductor portion, opposite the first gate insulation and the semiconductor portion a first gate provided on the film surface, and a second gate insulating film provided on the side wall of the other side of the semiconductor unit, the the said semiconductor portion provided on the second gate insulating film surface opposite and second gate, said first source-drain region provided in the upper layer of the semiconductor unit, MOS transistors, wherein more becomes possible second source-drain regions formed below the semiconductor unit.
【請求項４】 基板上に半導体部を設ける第１の工程と、 前記半導体部の側壁に絶縁膜とゲートを形成する膜とを積層する状態に成膜した後、少なくとも前記半導体部の一方側の側壁に前記絶縁膜を介して前記ゲートを形成する膜で第１のゲートを形成するとともに当該半導体部の他方側の側壁に前記絶縁膜を介して前記ゲートを形成する膜で第２のゲートを形成し、続いて前記絶縁膜で、前記第１のゲートの半導体部側に第１のゲート絶縁膜を形成するとともに前記第２のゲートの半導体部側に第２のゲート絶縁膜を形成する第２の工程と、 前記半導体部の上層に導電性不純物を導入して第１のソース・ドレイン領域を設ける第３の工程と、 前記第１のソース・ドレイン領域側の全面に絶縁性基体を形成した後、前記基板を除去する第４の A first step of wherein providing a semiconductor portion on the substrate, after forming the state of laminating a film for forming a sidewall insulating film and the gate of the semiconductor unit, one side of at least the semiconductor portion the semiconductor portion of the second gate in the film to form the gate through the insulating film on the side wall on the other side with through the insulating film on the sidewall of a first gate a film for forming the gate form, followed by in the insulating film, forming a second gate insulating film on the semiconductor portion of the second gate to form a first gate insulating film on the semiconductor portion of the first gate a second step, a third step of providing a first source-drain region by introducing a conductive impurity into the upper layer of the semiconductor unit, the entire surface insulating substrate of said first source-drain region side after formation, the fourth of removing the substrate 工程と、 前記第１のソース・ドレイン領域を形成した側とは反対側の第１の半導体部に導電性不純物を導入して第２のソース・ドレイン領域を設ける第４の工程とよりなることを特徴とするＭＯＳトランジスタの製造方法。 A step, to become more a fourth step of forming a second source-drain region by introducing conductive impurities in the first semiconductor section opposite to the first source and drain regions formed by the side of method for manufacturing a MOS transistor according to claim.
【請求項５】 請求項３記載のＭＯＳトランジスタにおいて、 前記ＭＯＳトランジスタの第２のソース・ドレイン領域側に設けた層間絶縁膜と、 前記層間絶縁膜を介して、前記第２のソース・ドレイン領域に接続する表面配線と、 前記ＭＯＳトランジスタの裏面側に形成された絶縁性基体を介して、前記ＭＯＳトランジスタの第１のソース・ 5. A MOS transistor according to claim 3, wherein an interlayer insulating film provided on the second source-drain region side of the MOS transistor via the interlayer insulating film, said second source-drain region and the surface wiring connected to, via an insulating substrate formed on the back surface side of the MOS transistor, a first source of said MOS transistor
ドレイン領域に接続する裏面配線とを設けたことを特徴とするＭＯＳトランジスタ。 MOS transistors, characterized by comprising a back wiring connected to the drain region.
JP03440492A 1992-01-23 1992-01-23 Method of manufacturing a Mos transistor Expired - Lifetime JP3173094B2 (en)
JP03440492A JP3173094B2 (en) 1992-01-23 1992-01-23 Method of manufacturing a Mos transistor
JPH05206407A true JPH05206407A (en) 1993-08-13
JP3173094B2 JP3173094B2 (en) 2001-06-04
ID=12413253
JP03440492A Expired - Lifetime JP3173094B2 (en) 1992-01-23 1992-01-23 Method of manufacturing a Mos transistor
JP (1) JP3173094B2 (en)
KR101026953B1 (en) * 2002-08-16 2011-04-11 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 Vertical gate semiconductor device with a self-aligned structure
1992-01-23 JP JP03440492A patent/JP3173094B2/en not_active Expired - Lifetime
WO2009154293A1 (en) * 2008-06-20 2009-12-23 日本ユニサンティスエレクトロニクス株式会社 Semiconductor memory device
CN102105978A (en) * 2008-06-20 2011-06-22 日本优尼山帝斯电子株式会社 The semiconductor memory device
JP3173094B2 (en) 2001-06-04
JP2002313757A (en) 2002-10-25 Method for manufacturing semiconductor integrated circuit device