Source: http://www.caselaw.de/document?di=e47f57a6-bba9-4e32-9464-21648e3f5148
Timestamp: 2018-09-23 08:53:06
Document Index: 379190469

Matched Legal Cases: ['§ 1', '§ 34', '§ 38', '§ 38', '§ 3', '§ 4', '§ 1']

﻿ 18 W (pat) 17/16 - caselaw.de
18 W (pat) 17/16
hat der 18. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts in der Sitzung am 24. Juli 2018 durch die Vorsitzende Richterin Dipl.-Ing. Wickborn sowie den Richter Kruppa, die Richterin Dipl.-Phys. Dr. Otten-Dünnweber und den Richter Dipl.-Ing. Altvater beschlossen:
Auf die Beschwerde der Anmelderin wird der Beschluss der Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Marken- ECLI:DE:BPatG:2018:240718B18Wpat17.16.0 amts vom 9. Juni 2016 aufgehoben und das Patent 10 2015 104 460 auf der Grundlage folgender Unterlagen erteilt:
− Patentansprüche 1 bis 14, eingegangen am 6. Juni 2018, − Beschreibung Seiten 1 bis 5, eingegangen am 25. Mai 2018,
Seiten 6 bis 27, eingegangen am 25. März 2015, − Figuren 1 bis 5, eingegangen am 25. März 2015.
Die Patentanmeldung 10 2015 104 460.9 ist am 25. März 2015 beim Deutschen Patent- und Markenamt eingereicht worden und nimmt zwei britische Prioritäten (GB 1405323 vom 25. März 2014 und GB 1501024 vom 21. Januar 2015) in Anspruch. Sie trägt die Bezeichnung
„Priorisieren von Ereignissen, auf die ein Prozessor reagieren soll“.
Die Anmeldung wurde durch die Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Markenamts mit Beschluss vom 9. Juni 2016 zurückgewiesen, weil sich die Gegenstände des (damals geltenden) jeweiligen Anspruchs 1 nach Hauptantrag und nach den Hilfsanträgen 1 bis 4 für den Fachmann aus Druckschrift P1: US 4 271 468 A in Verbindung mit dem fachmännischen Grundwissen, belegt durch P2: US 5 613 128 A in naheliegender Weise ergeben würden.
Die Beschwerdeführerin beantragt mit Schriftsatz vom 6. Juni 2018,
den angegriffenen Beschluss vom 9. Juni 2016 aufzuheben und das Patent zu erteilen auf der Grundlage folgender Unterlagen:
− Patentansprüche 1 bis 14 vom 6. Juni 2018, − Beschreibung Seiten 1 bis 5 vom 25. Mai 2018, Seiten 6 bis 27 vom 25. März 2015, − (ursprüngliche) Figuren 1 bis 5 vom 25. März 2015.
M1 „Computersystem, umfassend:
M2 einen Prozessor, ausgelegt zum Reagieren auf Ereignisse aus mehreren Quellen; und M3 ein in Hardware implementiertes Priorisierungsmodul, ausgelegt zum Priorisieren der Ereignisse für den Prozessor,
M4 wobei das Priorisierungsmodul ein oder mehrere Entscheidungsmodule umfasst, wobei wenigstens eines des einen oder der mehreren Entscheidungsmodule umfasst:
M4.1 mehrere Eingänge, ausgelegt zum Empfangen jeweiliger Ereignis-Flags in Bezug auf Ereignisse aus jeweiligen Quellen, wobei jeder der Eingänge mit einer jeweiligen Priorität assoziiert ist; M4.2 ODER-Logik, ausgelegt zum Ausgeben eines Flags entsprechend dem Ergebnis einer logischen ODEROperation auf den an den mehreren Eingängen empfangenen Ereignis-Flags; M4.3 Identifikationslogik, ausgelegt zum Identifizieren, welcher der Eingänge, die ein gesetztes Flag empfangen, die höchste Priorität aufweist; und M4.4 ein Ausgangsregister, ausgelegt zum Speichern einer Quellenkennung der Quelle, für die ein gesetztes Ereignis-Flag an dem identifizierten Eingang empfangen wird; M5 wobei der Prozessor ausgelegt ist zum M5.1
(i) Reagieren auf ein Empfangen eines von einem des einen oder der mehreren Entscheidungsmodule ausgegebenen gesetzten Flags durch Lesen der im Ausgangsregister des einen der Entscheidungsmodule gespeicherten Quellenkennung und M5.2
(ii) Verwenden der Quellenkennung zum Identifizieren einer Quelle eines Ereignisses, auf das der Prozessor reagieren soll,
M6 wobei jedes des wenigstens einen Entscheidungsmoduls ferner Eingangsregister umfasst, ausgelegt zum Speichern von Quellenkennungen der Quellen der Ereignis-Flags, die an den Eingängen empfangen werden, und M7 wobei die Identifikationslogik ausgelegt ist, zu bewirken, dass die Quellenkennung aus dem Eingangsregister, die dem identifizierten Eingang entspricht, ins Ausgangsregister geschrieben wird.“
Der Patentanspruch 11 lautet:
„Verfahren zum Reagieren auf Ereignisse in einem Computersystem, umfassend einen Prozessor, ausgelegt zum Reagieren auf Ereignisse aus mehreren Quellen, und ein in Hardware implementiertes Priorisierungsmodul, ausgelegt zum Priorisieren der Ereignisse für den Prozessor, wobei das Priorisierungsmodul ein oder mehrere Entscheidungsmodule umfasst, die jeweils mehrere Eingänge aufweisen, die mit jeweiligen Prioritäten assoziiert sind, wobei das Verfahren umfasst:
Empfangen jeweiliger Ereignis-Flags in Bezug auf Ereignisse aus jeweiligen Quellen an den Eingängen wenigstens eines des einen oder der mehreren Entscheidungsmodule; Ausgeben eines Flags entsprechend dem Ergebnis einer Iogischen ODER-Operation auf den Ereignis-Flags, die an den mehreren Eingängen empfangen werden, aus ODER-Logik des wenigstens einen Entscheidungsmoduls; für jedes des wenigstens einen Entscheidungsmoduls ldentifizieren, welcher der Eingänge des Entscheidungsmoduls, die ein gesetztes Flag empfangen, die höchste Priorität aufweist; in einem jeweiligen Ausgangsregister jedes des wenigstens einen Entscheidungsmoduls Speichern einer Quellenkennung der Quelle, für die ein gesetztes Ereignis-Flag am identiﬁzierten Eingang des Entscheidungsmoduls empfangen wird; wobei in Reaktion darauf, dass der Prozessor ein von einem des einen oder der mehreren Entscheidungsmodule ausgegebenes gesetztes Flag empfängt, der Prozessor die im Ausgangsregister des einen der Entscheidungsmodule gespeicherte Quellenkennung liest; und der Prozessor die Quellenkennung zum Identifizieren einer Quelle eines Ereignisses, auf das der Prozessor reagieren soll, verwendet; ferner umfassend: Speichern von Quellenkennungen der Quellen der EreignisFlags, die an den Eingängen des wenigstens einen Entscheidungsmoduls empfangen werden, in Eingangsregistern; und für jedes des wenigstens einen Entscheidungsmoduls Schreiben der Quellenkennung aus dem Eingangsregister, die dem identifizierten Eingang entspricht, in das Ausgangsregister.“
Der Patentanspruch 12 lautet:
„Priorisierungsmodul, implementiert in Hardware und ausgelegt zur Kopplung mit einem Prozessor, der ausgelegt ist, auf Ereignisse aus mehreren Quellen zu reagieren, wobei das Priorisierungsmodul ausgelegt ist zum Priorisieren der Ereignisse für den Prozessor, wobei das Priorisierungsmodul umfasst:
ein oder mehrere Entscheidungsmodule, wobei wenigstens eines des einen oder der mehreren Entscheidungsmodule umfasst:
mehrere Eingänge, ausgelegt zum Empfangen jeweiliger Ereignis-Flags in Bezug auf Ereignisse aus jeweiligen Quellen, wobei jeder der Eingänge mit einer jeweiligen Priorität assoziiert ist; ODER-Logik, ausgelegt zum Ausgeben eines Flags entsprechend dem Ergebnis einer logischen ODER-Operation auf den an den mehreren Eingängen empfangenen Ereignis-Flags; Identifikationslogik, ausgelegt zum ldentifizieren, welcher der Eingänge, die ein gesetztes Flag empfangen, die höchste Priorität aufweist; und ein Ausgangsregister, ausgelegt zum Speichern einer Quellenkennung der Quelle, für die ein gesetztes Ereignis-Flag an dem identifizierten Eingang empfangen wird; wobei das Priorisierungsmodul ausgelegt ist, dem Prozessor zu erlauben, die Quellenkennung aus dem Ausgangsregister von einem des einen oder der mehreren Entscheidungsmodule zur Verwendung beim ldentifizieren einer Quelle eines Ereignisses, auf das der Prozessor reagieren soll, zu lesen, wobei jedes des wenigstens einen Entscheidungsmoduls ferner Eingangsregister umfasst, ausgelegt zum Speichern von Quellenkennungen der Quellen der Ereignis-Flags, die an den Eingängen empfangen werden, und wobei die ldentiﬁkationslogik ausgelegt ist zum bewirken, dass die Quellenkennung aus dem Eingangsregister, die dem identiﬁzierten Eingang entspricht, ins Ausgangsregister geschrieben wird.“
Der Patentanspruch 14 lautet:
„Verfahren zur Verwendung eines in Hardware implementierten Priorisierungsmoduls zum Priorisieren von Ereignissen für einen Prozessor, der ausgelegt ist, auf Ereignisse aus mehreren Quellen zu reagieren, wobei das Priorisierungsmodul ein oder mehrere Entscheidungsmodule umfasst, die jeweils mehrere Eingänge aufweisen, die mit jeweiligen Prioritäten assoziiert sind, wobei das Verfahren umfasst:
Empfangen jeweiliger Ereignis-Flags in Bezug auf Ereignisse aus jeweiligen Quellen an den Eingängen wenigstens eines des einen oder der mehreren Entscheidungsmodule; Ausgeben eines Flags entsprechend dem Ergebnis einer Iogischen ODER-Operation auf den Ereignis-Flags, die an den mehreren Eingängen empfangen werden, aus ODER-Logik des wenigstens einen Entscheidungs-moduls; für jedes des wenigstens einen Entscheidungsmoduls ldentifizieren, welcher der Eingänge des Entscheidungsmoduls, die ein gesetztes Flag empfangen, die höchste Priorität aufweist; in einem jeweiligen Ausgangsregister jedes des wenigstens einen Entscheidungsmoduls Speichern einer Quellenkennung der Quelle, für die ein gesetztes Ereignis-Flag am identiﬁzierten Eingang des Entscheidungsmoduls empfangen wird; und wobei das Priorisierungsmodul dem Prozessor erlaubt, die Quellenkennung aus dem Ausgangsregister von einem des einen oder der mehreren Entscheidungsmodule zur Verwendung beim ldentifizieren einer Quelle eines Ereignisses, auf das der Prozessor reagieren soll, zu lesen,
ferner umfassend: Speichern von Quellenkennungen der Quellen der Ereignis-Flags, die an den Eingängen des wenigstens einen Entscheidungsmoduls empfangen werden, in Eingangsregistern; und für jedes des wenigstens einen Entscheidungsmoduls Schreiben der Quellenkennung aus dem Eingangsregister, die dem identifizierten Eingang entspricht, in das Ausgangsregister.“
Wegen des Wortlauts der abhängigen Ansprüche 2 bis 10 und 13 wird auf die Akte verwiesen.
Die Beschwerdeführerin macht hierzu geltend, dass die geänderte Anspruchsfassung zulässig sei und die Gegenstände der Ansprüche im Lichte des Standes der Technik patentfähig seien.
Die frist- und formgerecht eingelegte und auch sonst zulässige Beschwerde hat Erfolg. Sie führt zur Aufhebung des angefochtenen Beschlusses und zur Erteilung des nachgesuchten Patents. Denn der zweifelsfrei gewerblich anwendbare Gegenstand des nunmehr geltenden Patentbegehrens ist gegenüber dem im Verfahren befindlichen Stand der Technik neu und beruht auf einer erfinderischen Tätigkeit. Auch die weiteren Voraussetzungen zur Patenterteilung sind erfüllt (§§ 1 bis 5, § 34 und § 38 PatG).
1. Die Patentanmeldung betrifft ein Computersystem, ein Verfahren zum Reagieren auf Ereignisse in einem Computersystem, ein Priorisierungsmodul und ein Verfahren zur Verwendung eines Priorisierungsmoduls (vgl. geltende Beschreibung, S. 3, Z. 2 - S. 5, Z. 33).
Gemäß der Beschreibungseinleitung könnten in einem Computersystem Ereignisse auftreten, auf die ein Prozessor reagieren muss, wobei es vorkomme, dass Ereignisse mit einer schnelleren Rate auftreten als die Rate, mit der der Prozessor die Ereignisse behandeln könne. Der Prozessor könne ein Warteschlangensystem verwenden, um zu entscheiden, auf welches der Ereignisse in der Warteschlange als nächstes reagiert werden solle. Die Entscheidung werde in Software im Pro- zessor implementiert und könne auf einer Menge von Regeln basieren. Es könnten beispielsweise Ereignisse aus bestimmten Quellen gegenüber Ereignissen aus anderen Quellen priorisiert werden. Die Entscheidung könne auch auf einer Zeitdauer basieren, die ein Ereignis auf eine Reaktion vom Prozessor gewartet habe (vgl. geltende Beschreibung, S. 1, Z. 7 - S. 2, Z. 1). Der Prozessor benötige Zeit- und Verarbeitungsressourcen zum Einreihen der Ereignisse in die Software-Warteschlangen und zur Implementierung der Softwareanweisungen des Entscheidungsprozesses, um zu bestimmen, auf welches Ereignis er als nächstes reagieren soll (vgl. geltende Beschreibung, S. 2, zw. Abs.).
Der Anmeldung liegt sinngemäß die Aufgabe zugrunde, die Zeit- und/oder Verarbeitungsressourcen, die ein Prozessor zum Priorisieren von Ereignissen verbraucht, zu verringern, so dass ein effizienteres Computersystem bereitgestellt wird (vgl. geltende Beschreibung, S. 2, zw. Abs.).
Die Aufgabe soll durch Warteschlangen für Ereignisse und eine Entscheidungslogik in Hardware gelöst werden, wozu ein Computersystem nach Anspruch 1, ein Verfahren nach Anspruch 11, ein Priorisierungsmodul nach Anspruch 12 und ein Verfahren zur Verwendung eines Priorisierungsmodul nach Anspruch 14 bereitgestellt werden.
2. Als zuständigen Fachmann sieht der Senat einen Ingenieur der Informations- oder Elektrotechnik an, der über mehrere Jahre Erfahrung in der Hardwareund Software-Entwicklung von Prozessoren und deren Ansteuerung in einem Computersystem verfügt.
Der so definierte Fachmann legt dem Anspruchsgegenstand des Anspruchs 1 das folgende Verständnis zugrunde:
Mit dem in Merkmal M2 aufgeführten Prozessor wird eine Verarbeitungseinheit eines Computersystems bezeichnet, welche ein Programm abarbeitet, etwa eine CPU eines Computers (vgl. geltende Beschreibung, S. 1, Z. 7 - 10, S. 27, erster Abs.). Die Ereignisse, auf die der Prozessor reagieren soll (vgl. Merkmale M2, M5.2), sind in der Anmeldung nicht weiter eingeschränkt als dass der Prozessor Anweisungen in Bezug auf ein Ereignis aus einer Quelle abzurufen hat (vgl. geltende Beschreibung, S. 1, Z. 7 - 16, S. 13, Z. 28 - 31, S. 14, Z. 1 - 18). Merkmal M3 schreibt vor, dass das Priorisierungsmodul in Hardware implementiert ist, welches gemäß den Merkmalen M4.1 bis M4.4 mehrere Eingänge, eine ODER-Logik, eine Identifikationslogik und ein Ausgangsregister umfasst. Nicht umfasst von Anspruch 1 sind somit Priorisierungsmodule, welche teilweise oder gänzlich in Software implementiert sind. Die Angabe, dass das Priorisierungsmodul ein oder mehrere Entscheidungsmodule umfasst (vgl. Merkmal M4) stellt zunächst keine weitere Einschränkung dar, da jedenfalls für die erste Oder-Variante („ein Entscheidungsmodul“) das Priorisierungsmodul und das Entscheidungsmodul ein und dasselbe Modul sein können. Im Zusammenwirken mit dem in Merkmal M4.4 aufgeführten Ausgangsregister stellt die in Merkmal M4.3 aufgeführte Identifikationslogik ein von der ODER-Logik in Merkmal M4.2 zu unterscheidendes Logikbauteil dar. Gemäß Merkmal M7 schreibt die Identifikationslogik eine Quellenkennung für den Eingang mit der höchsten Priorität aus dem Eingangsregister des Entscheidungsmoduls (vgl. Merkmal M6) in das Ausgangsregister. Der Begriff „Quellenkennung“ (in Merkmalen M4.4 und M5.1 bis M7) bezeichnet beispielsweise eine Bitfolge, welche eine Warteschlangenkennung oder einen Offset in einer Lookup-Tabelle beinhaltet, welcher eine Speicheradresse für zu dem jeweiligen Ereignis gehörende Anweisungen identifiziert (vgl. geltende Beschreibung, S. 8, Z. 14 - 34, S. 14, Z. 20 - S. 15, Z. 1).
In den nebengeordneten Patentansprüchen 11, 12 und 14 werden dieselben Begriffe verwendet, welche entsprechend auszulegen sind.
3. Der Erteilungsantrag liegt im Rahmen der ursprünglichen Offenbarung (§ 38 PatG).
a) Die Merkmale der Ansprüche sind durch die ursprünglichen Patentansprüche sowie die ursprünglich eingereichte Beschreibung mit den Figuren 1 bis 5 als zur Erfindung zugehörend offenbart: Der Patentanspruch 1 setzt sich zusammen aus den ursprünglichen Ansprüchen 1, 2 und 3, der Patentanspruch 11 aus den ursprünglichen Ansprüchen 15 und 16 und der Patentanspruch 12 aus den ursprünglichen Ansprüchen 17 und 18. Der Patentanspruch 14 basiert auf dem ursprünglichen Anspruch 20, ergänzt um die Merkmale des ursprünglichen Anspruchs 16, basierend auf Seite 5 Absatz 2 der Anmeldeunterlagen. Mit den unabhängigen Ansprüchen werden nunmehr konkretisierend sämtliche zur Lösung der Aufgabe erforderlichen Baugruppen eines Entscheidungsmoduls beansprucht. Die Unteransprüche 2 bis 10 und 13 beruhen auf den ursprünglichen Unteransprüchen 4 bis 11, 14 und 19 unter Anpassung der Rückbezüge.
b) Die Änderungen in der Beschreibung sind zulässig. Der relevante Stand der Technik wurde in der Beschreibungseinleitung gewürdigt und die Beschreibung wurde an das geltende Patentbegehren angepasst.
4. Der Gegenstand des Patentanspruchs 1 ist neu gegenüber dem im Verfahren befindlichen Stand der Technik (§ 3 PatG).
Druckschrift P1 offenbart ein Computersystem mit mehreren Prozessoren CP(A), CP(B), welche zum Reagieren auf Interrupts und damit auf Ereignisse aus mehreren Quellen ausgelegt sind (vgl. Fig. 1, Sp. 3, Z. 5 - 11 / Merkmale M1, M2). Als ein in Hardware implementiertes Priorisierungsmodul gemäß Merkmal M3 kann ein Kanalcontroller (channel controller CC24) i. V. m. einem Systemcontroller (system controller SC22) angesehen werden, wobei der Kanalcontroller eine Art Entscheidungsmodul gemäß Merkmal M4 darstellt und mehrere Eingänge (I/O control devices, I/O devices) aufweist (vgl. Fig. 1 u. 2A, Sp. 5, Z. 3 - 10 u. Z. 53 - Sp. 6, Z. 63). Die Eingänge des Kanalcontrollers (vgl. Fig. 1) sind jedoch nicht mit einer jeweiligen Priorität assoziiert und es gibt keine Angaben zu einem Empfang von Ereignis-Flags (Merkmal M4.1 teilweise). Die Priorität der Abarbeitung wird vielmehr allein anhand der Position in der Warteschlange vergeben, woraufhin die verschiedenen Bitpositionen der Interrupts in einem Register (PND Register 46) als Broadcast gesendet werden (vgl. Sp. 6, Z. 60 - 62; Sp. 8, Z. 50 - 55; Sp. 4, Z. 57 - 59 / Merkmal M4.4 teilweise). In dem aus Druckschrift P1 bekannten Computersystem antworten darauf die Prozessoren, womit sie anzeigen, dass sie den nächsten Interrupt bearbeiten könnten. Welcher Interrupt von welchem Prozessor bearbeitet wird, wird daraufhin von dem Systemcontroller anhand der Antwortreihenfolge bzw. des Zustands der Prozessoren entschieden (vgl. Sp. 3, Z. 64 - Sp. 4, Z. 2; Sp. 7, Z. 30 - 68). Erläutert wird ferner eine Identifizierung der Warteschlange (queue identifier QID), diese erlaubt jedoch keine unmittelbare Kennung der Quelle des Interrupts und stellt damit keine Quellenkennung im anspruchsgemäßen Sinne dar (vgl. Sp. 6, Z. 68 - Sp. 7, Z. 29). Somit sind aus Druckschrift P1 keine Logikbausteine gemäß den Merkmalen M4.2 und M4.3 und kein Ausgangsregister, welches eine Quellenkennung speichert, sowie keine Quellenkennung bekannt (Merkmale M4.2, M4.3, M5.1, M5.2, M6 und M7 fehlen, Merkmale M4.1, M4.4 fehlen teilweise). Der Gegenstand des Anspruchs 1 nach Hauptantrag ist somit gegenüber Druckschrift P1 neu.
Druckschrift P2 kommt dem Anmeldungsgegenstand nicht näher. Die Druckschrift beschreibt programmierbare Controller für ein Multiprozessor-System (vgl. Abstract / Merkmale M1, M2). Dabei ist der programmierbare Interruptcontroller (multi-processor programmable interrupt controller (MIPC)) als ein in Hardware implementiertes Priorisierungsmodul anzusehen, dies dürfte jedoch nicht eine Priorisierung in Bezug auf die verschiedenen Eingänge und Quellen liefern und keine Abarbeitungsreihenfolge des jeweiligen Prozessors vorgeben, sondern vielmehr festlegen, welcher der Prozessoren welchen Interrupt bearbeiten soll (vgl. Sp. 4,
Z. 45 - 63, Sp. 6, Z. 9 - 13, Sp. 7, Z. 48 - 64). Die Druckschrift erläutert ferner, dass dieses Priorisierungsmodul in den Prozessor integriert sein kann oder aber separat vom Prozessor ausgebildet und an den Prozessor gekoppelt werden kann (vgl. Sp. 3, Z. 19 - 37, Sp. 10, Z. 58 - 60). Weitere Angaben zu Flags oder Eingängen mit einer jeweiligen Priorität, welche sich nicht auf die Nummer des Prozessors bezieht, sondern auf eine Quellenkennung, sind der Druckschrift nicht zu entnehmen. Der Gegenstand des Anspruchs 1 ist somit auch gegenüber dem aus Druckschrift P2 bekannten Computersystem neu.
Keine der im Verfahren befindlichen Druckschriften offenbart somit ein Computersystem mit sämtlichen in Anspruch 1 geforderten Merkmalen. Insbesondere sind weder in Druckschrift P1 noch in Druckschrift P2 Angaben zu Ereignis-Flags, welche mit den jeweiligen Eingängen zugeordneten Prioritäten assoziiert sind, und Quellenkennungen, welche identifizierten Eingängen entsprechen und in Eingangs- bzw. Ausgangsregister eines Entscheidungsmoduls gespeichert vorliegen, zu entnehmen.
Weiterer relevanter Stand der Technik ist nicht bekannt geworden.
Der Gegenstand des geltenden Anspruchs 1 ist somit neu gegenüber dem Stand der Technik.
5. Der Gegenstand des Patentanspruchs 1 ergibt sich für den Fachmann nicht in naheliegender Weise aus dem im Verfahren befindlichen Stand der Technik und beruht auf einer erfinderischen Tätigkeit (§ 4 PatG).
Wie in Abschnitt II. 4. erläutert, ist keiner der im Verfahren befindlichen Schriften ein Hinweis auf Ereignis-Flags, welche mit den jeweiligen Eingängen zugeordneten Prioritäten assoziiert sind, oder auf Quellenkennungen, welche identifizierten Eingängen entsprechen und in einem Eingangs- bzw. Ausgangsregister eines Entscheidungsmoduls gespeichert vorliegen, zu entnehmen.
Druckschrift P1 befasst sich ebenso wie Druckschrift P2 vorrangig damit, wie verschiedene Ereignisse in einem System mit mehreren Prozessoren zu verteilen sind. Druckschrift P1 offenbart zwar einen als Priorisierungsmodul anzusehenden Kanalcontroller (system controller SC22) mit mehreren Eingängen sowie verschiedene Register (vgl. Fig. 1 u. 3A: PND register 46, QID register 82). Beide Druckschriften geben jedoch keine Hinweise darauf, eine Priorisierung anhand einer Quellenkennung in Abhängigkeit des jeweiligen Eingangs vorzunehmen. Daher ergibt sich für den Fachmann ausgehend von diesen beiden Druckschriften keine Veranlassung, die dort offenbarten Computersysteme entsprechend zu ändern oder zu ergänzen.
Aus dem Fachwissen sind zwar Controller mit zugeordneten Ein- und Ausgangsregistern bekannt, das allgemeine Fachwissen gibt dem Fachmann aber keine Anregungen, in der beanspruchten Weise den verschiedenen Eingängen eine Priorisierung anhand einer Quellenkennung vorzugeben, um so die Zeit- oder Verarbeitungsressourcen, die ein Prozessor zum Priorisieren von Ereignissen verbraucht, zu verringern.
Damit führt weder eine gemeinsame Betrachtung der im Verfahren befindlichen Druckschriften noch eine Ergänzung der Lehren dieser Druckschriften mit dem Wissen des Fachmanns in naheliegender Weise zum Gegenstand des geltenden Anspruchs 1. Der beanspruchte Gegenstand geht somit über das übliche fachmännische Handeln, ausgehend von den Lehren der betrachteten Druckschriften P1 und P2 und unter Einbeziehung des Fachwissens hinaus.
6. Die Gegenstände der nebengeordneten Ansprüche 11, 12 und 14 sind ebenfalls patentfähig.
Das Verfahren gemäß Anspruch 11 weist Verfahrensmerkmale auf, die den Vorrichtungsmerkmalen M1 bis M7 des auf ein Computersystem gerichteten Anspruchs 1 inhaltlich entsprechen. Das Verfahren zum Reagieren auf Ereignisse in einem Computersystem ist daher nicht anders zu bewerten als das Computersystem gemäß Anspruch 1. Dies gilt ebenso für die nebengeordneten Ansprüche 12 und 14, die auf ein zur Kopplung mit einem Prozessor ausgelegtes Priorisierungsmodul, welches in Hardware implementiert ist, und auf ein Verfahren zur Verwendung eines in Hardware implementierten Priorisierungsmoduls gerichtet sind, deren Merkmale hinsichtlich des Reagierens auf Ereignisse aus mehreren Quellen inhaltlich den Merkmalen des Anspruchs 1 entsprechen. Die Gegenstände der Ansprüche 11, 12 und 14 sind daher ebenfalls neu gegenüber dem im Verfahren befindlichen Stand der Technik.
Wie zu Anspruch 1 ausgeführt, beruht das Computersystem auch auf einer erfinderischen Tätigkeit; ebenso sind auch das Verfahren zum Reagieren auf Ereignisse in einem Computersystem gemäß Anspruch 11, das Priorisierungsmodul gemäß Anspruch 12 und das Verfahren zu dessen Verwendung gemäß Anspruch 14, welche die den Merkmalen des Anspruchs 1 entsprechende Merkmale aufweisen, dem Fachmann durch den Stand der Technik, auch in Verbindung mit dem allgemeinen Fachwissen, nicht nahegelegt.
7. Die abhängigen Ansprüche 2 bis 10 und 13 betreffen über das Selbstverständliche hinausgehende Ausgestaltungen des Gegenstands nach Anspruch 1 bzw. 12. Die abhängigen Ansprüche 2 bis 10 und 13 sind daher ebenfalls patentfähig.
8. Da die vorgelegten geltenden Unterlagen auch den weiteren Voraussetzungen zur Patenterteilung (§§ 1, 2, 5, 34 PatG) genügen, war auf die Beschwerde der Anmelderin der Zurückweisungsbeschluss der Prüfungsstelle für Klasse G 06 F des Deutschen Patent- und Markenamts aufzuheben und ein Patent zu erteilen.
9. Der Beschluss konnte ohne mündliche Verhandlung ergehen, da dem Antrag des Anmelders vollumfänglich stattgegeben wurde.
Paragraphen in 18 W (pat) 17/16
Original von 18 W (pat) 17/16
Teilen von 18 W (pat) 17/16