Source: https://patents.google.com/patent/JP4718894B2/en
Timestamp: 2019-09-20 23:28:44
Document Index: 718998553

Matched Legal Cases: ['art 1', 'art 2', 'art 3', 'art 1', 'art 2', 'art 3', 'art 4', 'art 5', 'art 6', 'art 7', 'art 8', 'art 9', 'art 10', 'art 1', 'art 2', 'art 3', 'art 4', 'art 5']

JP4718894B2 - A method of manufacturing a semiconductor device - Google Patents
JP4718894B2
JP4718894B2 JP2005146822A JP2005146822A JP4718894B2 JP 4718894 B2 JP4718894 B2 JP 4718894B2 JP 2005146822 A JP2005146822 A JP 2005146822A JP 2005146822 A JP2005146822 A JP 2005146822A JP 4718894 B2 JP4718894 B2 JP 4718894B2
JP2005146822A
JP2006324503A (en
実利 梶本
2005-05-19 Application filed by 株式会社東芝 filed Critical 株式会社東芝
2005-05-19 Priority to JP2005146822A priority Critical patent/JP4718894B2/en
2006-11-30 Publication of JP2006324503A publication Critical patent/JP2006324503A/en
2011-07-06 Publication of JP4718894B2 publication Critical patent/JP4718894B2/en
本発明は、メモリセル領域および周辺回路領域を備え、周辺回路領域に高電圧駆動、低電圧駆動の各トランジスタを備えた構成の半導体装置の製造方法に関する。 The present invention includes a memory cell region and the peripheral circuit region, high-voltage in the peripheral circuit region, a method of manufacturing a semiconductor device of a configuration having a respective transistor of low voltage drive.
ＮＡＮＤフラッシュメモリなどの不揮発性メモリに代表される半導体装置においては、メモリセル領域のトランジスタは低電圧駆動のものが用いられるのに対して、メモリセルを駆動させるための周辺回路領域のトランジスタは、高電圧駆動および低電圧駆動の両タイプのトランジスタが設けられ、それぞれについてＰ型およびＮ型のものが一般的に形成される。 In the semiconductor device represented by a nonvolatile memory such as NAND flash memory, whereas the transistors in the memory cell region of low voltage drive is used, the transistors in the peripheral circuit region for driving the memory cell, both types of transistors of the high-voltage and low-voltage driving is provided, that of P-type and N-type each are generally formed.
各トランジスタにはソース・ドレイン領域を形成するのに、半導体基板にイオン注入により不純物を導入する。 To the respective transistors to form source and drain regions, an impurity is introduced by ion implantation into a semiconductor substrate. このとき、ゲート絶縁膜が厚く形成された高電圧駆動のトランジスタにおいては、イオン注入の際に半導体基板表面のゲート絶縁膜を剥離する必要がある。 At this time, in the transistor of the high voltage drive to the gate insulating film is formed thick, it is necessary to peel off the gate insulating film of the semiconductor substrate surface during ion implantation. そこで、リソグラフィ処理によりレジストをパターニングして不純物拡散領域の表面のゲート絶縁膜を剥離する。 Therefore, by patterning the resist by lithography process for separating the gate insulating film on the surface of the impurity diffusion region.
一方、低電圧駆動トランジスタについては、ゲート絶縁膜の膜厚が薄いのでソース・ドレイン領域を形成するためのイオン注入工程では、半導体基板の表面に形成されたゲート絶縁膜を剥離する必要はなく、そのままイオン注入を行って所定の拡散領域を形成する。 On the other hand, the low-voltage transistor, a gate because the thickness of the insulating film is thin at the ion implantation step for forming the source and drain regions need not be peeled off the gate insulating film formed on the surface of the semiconductor substrate, as by ion implantation to form a predetermined diffusion region. このような工程を用いる技術としてＣＭＯＳＩＣを対象としたもので特許文献１に示すようなものがある。 Such processes are those shown in Patent Document 1 CMOSIC in intended for a technique used.
特開平０８−１２５０３１号公報 JP 08-125031 discloses
上記した従来の製造方法では、高電圧駆動トランジスタについてゲート絶縁膜の剥離工程と、低電圧駆動トランジスタのゲート絶縁膜の剥離工程とは別々に実施している。 In the conventional manufacturing method described above, a separation step of the gate insulating film for a high voltage driving transistor is performed separately from the peeling process of the gate insulating film of the low-voltage driving transistor. これは、両者のゲート絶縁膜の膜厚の違いに起因するもので、これらを同時に実施すると、低電圧駆動トランジスタのゲート絶縁膜の膜厚が薄いことから、エッチングが先に終了し、シリコン基板の表面が露出することになる。 This is due to the film thickness difference of both the gate insulating film, when carrying out them simultaneously, since the thickness of the gate insulating film of the low-voltage driving transistor is thin, etching is finished earlier, the silicon substrate so that the surface of the exposed.
この場合、ＲＩＥ（Reactive Ion Etching）などの異方性エッチングでは、完全にゲート絶縁膜だけを選択的にエッチングすることは不可能で、選択比が高くなる条件で実施した場合でも、シリコン基板の表面がエッチングされることになり、このことがトランジスタの電気的特性としてショートチャンネル効果などの悪影響をきたす場合がある。 In this case, the anisotropic etching such as RIE (Reactive Ion Etching), only completely the gate insulating film is selectively etching impossible, even when carried out under conditions in which the selection ratio increases, the silicon substrate surface is to be etched, this may sometimes lead to negative effects, such as short channel effect as the electrical characteristics of the transistor. このような理由から、上記した膜厚の異なるゲート絶縁膜を剥離する工程は、別途に設ける必要があり、そのためのリソグラフィ処理の回数を少なくすることができないという実情であった。 For this reason, the step of separating the different gate insulating film thicknesses described above were situation that it is necessary to separately provide, it is impossible to reduce the number of lithographic process therefor.
本発明は、上記の事情を考慮してなされたもので、その目的は、膜厚の異なるゲート絶縁膜を備えたゲート電極を用いるトランジスタを有する構成の半導体装置で、半導体基板に不純物拡散領域を形成するに際して、工程短縮を図りながら優れた特性を有する半導体装置の製造方法を提供することにある。 The present invention has been made in consideration of the above circumstances, and its object is a semiconductor device having a structure having a transistor using a gate electrode having a film thickness different gate insulating film, an impurity diffusion region in a semiconductor substrate in forming, it is to provide a method of manufacturing a semiconductor device having excellent properties while attaining shortening the process.
本発明の半導体装置の製造方法は、半導体基板に少なくとも厚い膜厚および薄い膜厚を含む膜厚の異なるゲート絶縁膜を形成する工程と、ゲート電極を構成する膜を積層形成する工程と、積層形成した膜をエッチングにより分離してゲート電極を形成する工程と、これらのゲート電極を構成要素として含むトランジスタの所定の不純物拡散領域形成部分についてその表面の前記膜厚の異なるゲート絶縁膜を開口するためのマスクパターンを形成する工程と、形成された前記マスクパターンを用いて前記膜厚の異なるゲート絶縁膜を剥離すると共に、 前記マスクパターンを用いて前記薄い膜厚のゲート絶縁膜を構成要素として含むＰチャンネルトランジスタと、前記厚い膜厚のゲート絶縁膜を構成要素として含むＮおよびＰチャンネルトランジ The method of manufacturing a semiconductor device of the present invention includes the steps of forming at least a thick film thickness and a small thickness film different gate insulating film thicknesses including a semiconductor substrate, a step of the film forming the gate electrode is stacked, laminated forming a gate electrode formed film was separated by etching to open the film different gate insulating film thicknesses of the surface for a given impurity diffusion regions forming part of a transistor including these gate electrode as a component forming a mask pattern for, together with the formed the mask pattern is peeled different gate insulating film of said thickness, as a component of the thin film thickness of the gate insulating film using the mask pattern and P-channel transistors comprising, N and P-channel transient including a gate insulating film of the large thickness as a component タに対し、Ｎ−拡散層を形成するためにそのゲート絶縁膜を剥離した開口部に不純物を導入する工程と、を備え、前記マスクパターンを形成する工程は、リソグラフィ工程を含み、前記リソグラフィ工程は、前記薄い膜厚のゲート絶縁膜を構成要素として含むＮチャンネルトランジスタの前記ゲート絶縁膜部分にレジストを残すところに特徴を有する。 Data to, comprising a step of introducing an impurity into the opening peeling off the gate insulating film to form the N- diffusion layer, a step of forming the mask pattern includes a lithographic process, the lithographic process It has characterized in that the resist remains on the gate insulating film portion of the N-channel transistor comprising the thin film thickness of the gate insulating film as a component.
また、本発明の半導体装置の製造方法は、上記請求項１の発明において、前記半導体基板の前記トランジスタ形成領域に溝を形成して絶縁膜を埋め込んだ構成の素子分離領域を有する場合に、前記マスクパターンを形成する工程では、前記半導体基板の表面の前記素子分離領域との境界部分よりも内側領域を開口するようにパターニングするところに特徴を有する。 A method of manufacturing a semiconductor device of the present invention, in the above-mentioned invention of claim 1, when having the transistor forming region isolation region structure with embedded formed by an insulating film a groove in said semiconductor substrate, said in the step of forming a mask pattern has a feature where the patterning so as to open the inner region than the boundary portion between the isolation region of the surface of the semiconductor substrate.
本発明の半導体装置の製造方法によれば、ゲート電極を形成した後に、所定領域を開口するマスクパターンを形成し、これを用いて膜厚の異なるゲート絶縁膜をともに剥離して不純物を導入する工程を採用しているので、別々に実施していた従来に比べて工程を統合して工数の短縮およびコスト低減を図ることができるようになる。 According to the manufacturing method of the semiconductor device of the present invention, after forming the gate electrode, forming a mask pattern for exposing the predetermined region, introducing an impurity together peeled to different gate insulating film of film thickness using the since the process is adopted, it is possible to shorten and reduce costs effort to integrate steps in comparison with the prior art in which had been carried out separately. また、絶縁膜を埋め込んだ素子分離領域を形成する場合でも、悪影響を与えることなく実施することができるようになる。 Further, even when forming the element isolation region buried insulating film, it becomes possible to implement without adversely affecting.
以下、本発明をフラッシュメモリに適用した場合の第１の実施形態について、図１ないし図１５を参照しながら説明する。 Hereinafter, a first embodiment in which the present invention is applied to the flash memory will be described with reference to FIGS. 1 to 15.
図１および図２は、フラッシュメモリの周辺回路部に形成したトランジスタの構成についてその断面と平面を示している。 1 and 2 show a cross section and a planar structure of a transistor formed in the peripheral circuit portion of the flash memory. 図２に示した平面図では、半導体基板としてのｐ型のシリコン基板１の一部を示しており、図示の左上に高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐ、右上に高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎ、左下に低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐを配置したものを代表的に示し、右下にはトランジスタを設けていない状態を示している。 In the plan view shown in FIG. 2 shows a portion of the silicon substrate 1 p-type as a semiconductor substrate, a high-voltage P-channel transistor HV-P in the upper left of the illustration, the high voltage driving the upper right N-channel transistor HV -N, lower left to the low voltage representatively shown that placing the driving P-channel transistor LV-P, the lower right shows a state provided with no transistor. なお、周辺回路領域には実際には低電圧駆動Ｎチャンネルトランジスタも設けられるが、この実施形態においては特徴となる工程には関係していないので省略している。 Although in practice the peripheral circuit region is also provided a low-voltage N-channel transistors, are omitted because not relevant to the process as a feature in this embodiment.
図１（ａ）、（ｂ）の各断面は、図２中Ａ−Ａ線およびＢ−Ｂ線で示す部分の縦断側面を示している。 FIG. 1 (a), shows each cross-section, vertical side of the portion indicated by the line A-A and line B-B in FIG. 2 (b). すなわち、図１（ａ）は、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート電極を横切る方向の縦断面図であり、図１（ｂ）は、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎのゲート電極に沿う方向で不純物拡散領域部分の縦断面図である。 That is, FIG. 1 (a) is a longitudinal sectional view in a direction crossing the gate electrode of the high-voltage P-channel transistor HV-P and the low-voltage P-channel transistor LV-P, FIG. 1 (b), a high voltage it is a longitudinal sectional view of the impurity diffusion region portion in the direction along the gate electrode of the driving P-channel transistor HV-P and the high-voltage N-channel transistor HV-N.
図１（ａ）、（ｂ）において、Ｐ型のシリコン基板１には、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのｎウェル２、３が形成されている。 In FIG. 1 (a), (b), the silicon substrate 1 of P-type, n-well 2 and 3 of the high-voltage P-channel transistor HV-P and the low voltage P-channel transistor LV-P is formed . また、高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎに対してはウェルを形成せず、ｐ型のシリコン基板１を直接使用して形成する構成である。 Further, for high-voltage N-channel transistor HV-N without forming a well, a configuration formed using a p-type silicon substrate 1 directly.
各ウェル２、３を形成した領域を素子形成領域とし、その周辺部分のシリコン基板１には、ＳＴＩ（Shallow Trench Isolation）４が形成されている。 The region formed with each well 2,3 as a device formation region, the silicon substrate 1 of the peripheral portion, STI (Shallow Trench Isolation) 4 is formed. ＳＴＩ４は、後述するように、浅いトレンチを形成してこの内部にシリコン酸化膜などの絶縁膜を埋め込むことで形成している。 STI4, as will be described later, is to form a shallow trench is formed by filling an insulating film such as a silicon oxide film on the internal.
ＳＴＩ４で囲まれたシリコン基板１の素子形成領域には、不純物をイオン注入により導入して拡散したソース・ドレインとなる不純物拡散領域５ａ、５ｂが形成されている。 In the element formation region of the silicon substrate 1 surrounded by the STI 4, impurity diffusion regions 5a serving as source and drain diffused impurities is introduced by ion implantation, 5b are formed. この場合、ＰチャンネルトランジスタＨＶ−ＰおよびＬＶ−Ｐにはｐ型の不純物拡散領域５ａが形成され、ＮチャンネルトランジスタＨＶ−Ｎにはｎ型の不純物拡散領域５ｂが形成されている。 In this case, the P-channel transistor HV-P and LV-P p-type impurity diffusion regions 5a is formed of impurity diffusion regions 5b of n-type to N-channel transistor HV-N is formed. ＳＴＩ４の外周部には、シリコン基板１の表面が露出する領域としてガードリング１ａが形成されている。 The outer peripheral portion of the STI 4, guard ring 1a as an area exposed surface of the silicon substrate 1 is formed. この部分には、後述するように不純物が導入されるとともに、コンタクトをとることでガードリングとしての機能を達成している。 This portion, together with the impurities are introduced as described below, we have achieved the function as the guard ring by taking contact.
なお、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのシリコン基板１の表面は、後述するように、異なる膜厚のゲート絶縁膜６、８を同時にエッチングして剥離する関係から、少しエッチングにより掘り下がった状態（シリコンガウジング）となっており、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐや高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎのシリコン基板１の表面高さに比べて低い位置となっている。 The surface of the silicon substrate 1 of a low voltage P-channel transistor LV-P, as will be described later, from the relationship of peeling by simultaneously etching the different film gate insulating film 6 and 8 thick, was dug by little etching has a state (silicon gouging) has a position lower than the surface height of the silicon substrate 1 of the high-voltage P-channel transistor HV-P and high-voltage N-channel transistor HV-N.
上記のようにシリコンガウジングが発生するのは、ゲート絶縁膜６、８のエッチング条件として、シリコンに対する選択比を無限大に取ることができないからであり、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８がエッチングされてシリコン基板１の表面が先に露出し、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６がエッチングされるまでの間、シリコン基板１の表面がエッチングされるからである。 The silicon gouging occurs as described above, as the etching conditions for the gate insulating film 6 and 8, it is not possible to take a selectivity to silicon to infinity, the gate of the low-voltage P-channel transistor LV-P surface of the silicon substrate 1 an insulating film 8 is etched to expose first, until the high-voltage transistor HV-P, a gate insulating film 6 of the HV-N is etched, the surface of the silicon substrate 1 is etched This is because that.
高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのシリコン基板１の表面には、不純物拡散領域５ａあるいは５ｂのソース・ドレイン領域をはさむようにして膜厚が厚く形成されたゲート絶縁膜６およびゲート電極７が形成されている。 The high-voltage transistor HV-P, HV-N surface of the silicon substrate 1, the film thickness so as to sandwich the source and drain regions of the impurity diffusion regions 5a or 5b is formed thicker gate insulating film 6 and the gate electrode 7 There has been formed. ゲート絶縁膜６はシリコン酸化膜で形成されており、高電圧駆動用として膜厚がたとえば４０ｎｍである。 The gate insulating film 6 is formed of a silicon oxide film, the film thickness is 40nm for example, as a high-voltage.
また、ゲート電極７はゲート絶縁膜６の上に非晶質シリコン膜、ＯＮＯ膜、多結晶シリコン膜、タングステンシリコン膜（ＷＳｉ）などを積層して形成したもので、図示しないメモリセルトランジスタのゲート電極を形成する際に積層する膜構成となっている。 Further, an amorphous silicon film on the gate electrode 7 is the gate insulating film 6, ONO film, polycrystalline silicon film, which was formed by laminating a tungsten silicon film (WSi), a gate of the memory cell transistors (not shown) and it has a film structure to be laminated for forming the electrodes. この場合、ＯＮＯ膜はメモリセルトランジスタのフローティングゲートを形成するためのものであり、周辺回路領域の各トランジスタのフローティングゲートは不要であるので、ＯＮＯ膜に部分的に開口部を形成して上下の層間を電気的にショートさせるように形成している。 In this case, the ONO film is for forming a floating gate of the memory cell transistor, since the floating gate of each transistor in the peripheral circuit region is not required, partially in vertical openings are formed in the ONO film It is formed so as to electrically short-circuit the layers.
図１（ｂ）では、高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎのゲート電極７がＳＴＩ４上に形成された状態に示されているが、これは、ゲートコンタクトを取るためのＳＴＩ４へのパターンが図示されたものである。 In FIG. 1 (b), the gate electrode 7 of the high-voltage N-channel transistor HV-N is shown in a state of being formed on the STI 4, this is the pattern shown on the STI 4 for taking a gate contact it is those that have been.
低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのシリコン基板１の表面には、不純物拡散領域５ａのソース・ドレイン領域をはさむようにして膜厚が薄く形成されたゲート絶縁膜８およびゲート電極７が形成されている。 The low voltage P-channel transistor LV-P surface of the silicon substrate 1, the film thickness so as to sandwich the source and drain regions of the impurity diffusion regions 5a are formed thin gate insulating film 8 and the gate electrode 7 is formed there. ゲート絶縁膜８はシリコン酸化膜で形成されており、低電圧駆動用として膜厚がたとえば８ｎｍである。 The gate insulating film 8 is formed of a silicon oxide film, the film thickness for the low-voltage, for example, 8 nm.
ゲート電極７を含んだシリコン基板１の表面にはバリア絶縁膜９が形成されている。 The surface of the silicon substrate 1 including the gate electrode 7 barrier insulating film 9 is formed. バリア絶縁膜９は、たとえばシリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜などからなり、エッチング処理のストッパとして機能させるものである。 Barrier insulating film 9, for example, a silicon nitride film, a silicon oxynitride film made aluminum oxide film, is intended to function as a stopper of the etching process. このバリア絶縁膜９の上には層間絶縁膜１０が形成されている。 It is formed the interlayer insulating film 10 is formed on the barrier insulating film 9. 層間絶縁膜１０は、たとえば、シリコン酸化膜やシリコン窒化膜、あるいはＢＰＳＧ、ＰＳＧなどのシリケートガラス、ＨＳＱやＭＳＱ、ＳｉＬＫ（登録商標）などのｌｏｗ−ｋ材料からなるものである。 Interlayer insulating film 10 is, for example, is made of silicon oxide film or a silicon nitride film or a BPSG, silicate glass such as PSG, HSQ or MSQ, low-k materials such as SiLK (registered trademark).
層間絶縁膜１０には、各トランジスタＨＶ−Ｐ、ＨＶ−Ｎ、ＬＶ−Ｐのソース・ドレインとコンタクトをとるために複数個のコンタクトホールが形成されており、その内周面には薄い膜厚のバリアメタル１１が形成され、内部にはコンタクトプラグ１２が埋め込み形成されている。 The interlayer insulating film 10, the transistors HV-P, HV-N, and a plurality of contact holes are formed to take the source-drain contact of the LV-P, a thin thickness on an inner peripheral surface thereof the barrier metal 11 is formed of, contact plugs 12 are buried in the interior. この場合、バリアメタル１１としては、たとえば、Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮなどが用いられる。 In this case, the barrier metal 11, for example, Ti, Ta, TaN, TiN or the like is used. また、コンタクトプラグ１２は、タングステン、アルミニウムあるいは銅などの金属材料が用いられている。 The contact plug 12 is tungsten, a metal material such as aluminum or copper.
この上部には、上記した層間絶縁膜１０と同様の材料からなる層間絶縁膜１３が形成されており、その一部に第１のＶｉａコンタクトホールが形成され、バリアメタル１４を介して第１のＶｉａコンタクトプラグ１５が埋め込み形成されている。 The upper is formed an interlayer insulating film 13 made of the same material as the interlayer insulating film 10 described above is, first Via contact holes is formed in a part, the first through the barrier metal 14 Via contact plug 15 is buried. この第１のＶｉａコンタクトプラグ１５は、下地のコンタクトプラグ１２と電気的に導通するように配置形成される。 The first Via the contact plugs 15 are arranged and formed so as to conduct the contact plug 12 and electrically ground.
この層間絶縁膜１３の上には、たとえばＡｌやＡｌＣｕなどの金属膜をパターニングして形成した第１の配線層１６が形成されている。 On the interlayer insulating film 13, the first wiring layer 16, for example formed by patterning a metal film such as Al or AlCu is formed. この第１の配線層１６は、ビット線などの配線として形成されるものである。 The first wiring layer 16 is formed as a wiring such as bit lines. さらに、この上にはさらに前述と同様の材料からなる層間絶縁膜１７が形成されている。 Further, the interlayer insulating film 17 made of further above the same material on the are formed. この層間絶縁膜１７には第２のＶｉａコンタクトホールが形成され、バリアメタルを介してＶｉａコンタクトプラグを兼ねた第２の配線層１８がパターニング形成されている。 This is the interlayer insulating film 17 is formed a second Via contact holes, the second wiring layer 18 which also serves as a Via contact plug via the barrier metal is patterned. 第２の配線層１８は、たとえば、タングステン、アルミニウムあるいは銅などからなる。 The second wiring layer 18 is, for example, made of tungsten, aluminum or copper. この第２の配線層１８は、層間絶縁膜１９により埋め込まれた状態に形成されている。 The second wiring layer 18 is formed in a state of being filled with the interlayer insulating film 19.
次に、上記構成についてその製造工程について図３〜図１５も参照して説明する。 Next will be described with reference to FIG. 3 to FIG. 15 for the manufacturing process for the above configuration.
まず、図３（ａ）に示すように、ｐ型シリコン基板１を洗浄後、基板汚染やリソグラフィの際のレジスト倒れ防止を目的に、犠牲酸化膜２０を形成する。 First, as shown in FIG. 3 (a), after washing the p-type silicon substrate 1, the purpose of the resist falling prevention during substrate contamination and lithography to form a sacrificial oxide film 20. 次いで、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの形成を目的とするリソグラフィ処理を行い、各トランジスタ領域のレジスト２１を開口するパターニングをする。 Next, by lithography process for the purpose of formation of a high-voltage P-channel transistor HV-P and the low-voltage P-channel transistor LV-P, to the patterning of opening the resist 21 of the transistor regions. 続いて、このレジスト２１を利用して不純物としてＰ（リン）またＡｓ（砒素）のイオンを１．０Ｅ＋１２〜１４ｃｍ−２程度の条件で、シリコン基板１の表面に注入し、ｎウェル２、３を形成する。 Subsequently, an ion of 1.0E + 12~14cm-2 about conditions P as an impurity by using the resist 21 (phosphorus) also As (arsenic), and implanted into the surface of the silicon substrate 1, n-well 2 and 3 to form.
この後、注入した不純物イオンを活性化する必要があるため、不純物イオン注入後、通常８００℃〜１２００℃程度でアニールする工程が必要となるが、先ほど形成したＮウェル２、３の他、ｐウェルを形成した後、まとめて活性化することもできる。 Thereafter, since the implanted impurity ions need to be activated, after the impurity ion implantation, although annealing is required in a conventional 800 ° C. to 1200 approximately ° C., other N-well 2 and 3 have just formed, p after forming the wells may be activated together. 不純物イオン注入後、マスクとして使用したレジストのパターン２１は不要となるため、Ｏ２ドライアッシャや薬液処理により剥離し次工程へ進める。 After impurity ion implantation, since the resist pattern 21 used as a mask becomes unnecessary, proceed to the next step was removed by O2 Doraiassha or chemical treatment.
次に、これまで使用していた犠牲酸化膜２０をフッ酸等で剥離し、この後、ゲート絶縁膜６、８を形成する。 Next, a sacrificial oxide film 20 which has been used so far were detached with hydrofluoric acid or the like, Thereafter, a gate insulating film 6 and 8. この場合、これらのゲート絶縁膜６、８の膜厚は、低電圧駆動系トランジスタ領域についてはメモリセルアレイ領域のトランジスタと同等にすることが多いが、トランジスタ性能を高くするため、メモリセル領域のトランジスタとは異なる膜厚のゲート絶縁膜として形成することもある。 In this case, the thickness of the gate insulating film 6 and 8, it is often equal to the transistor of the memory cell array region for low-voltage transistor region, in order to increase the transistor performance, the transistor of the memory cell region also it is formed as the gate insulating films of different thicknesses from.
高電圧駆動トランジスタＨＶ−ＰおよびＨＶ−Ｎのゲート絶縁膜６の形成後、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８を形成するために、一旦目的の領域に形成された上記ゲート絶縁膜６を除去する。 After the formation of the high-voltage transistor HV-P and HV-N of the gate insulating film 6, in order to form the gate insulating film 8 of the low-voltage P-channel transistor LV-P, the gate once formed in the region of interest removing the insulating film 6. このとき、高電圧駆動トランジスタＨＶ−ＰおよびＨＶ−Ｎのゲート絶縁膜６はそのまま残す必要があるので、図３（ｂ）に示すように、リソグラフィ処理によりレジスト２２をパターニングして、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの領域のみ開口し、フッ酸等でウェットエッチングして薄い膜厚のゲート絶縁膜６を除去する。 At this time, the gate insulating film 6 of the high-voltage transistor HV-P and HV-N must remain intact, as shown in FIG. 3 (b), by patterning the resist 22 by lithography process, a low voltage drive open only P-channel transistors LV-P region, removing the gate insulating film 6 of the thin film thickness wet etching with hydrofluoric acid or the like. この後、図３（ｃ）に示すように、低電圧駆動トランジスタＬＶ−Ｐの表面にゲート絶縁膜８を形成することで、膜厚の異なる２種類のゲート絶縁膜６、８がそれぞれに形成されることになる。 Thereafter, as shown in FIG. 3 (c), formed by forming the gate insulating film 8 on the surface of the low-voltage transistor LV-P, the thickness of two different gate insulating films 6 and 8, respectively It is is will be.
次に、図４（ｄ）に示すように、メモリセル領域のセルトランジスタ（図示せず）に形成するフローティングゲート電極の構成として、ノンドープの非晶質シリコン膜２３をＬＰ−ＣＶＤ（Low Pressure-Chemical Vapor Deposition）法により膜厚４０ｎｍ程度で堆積させる。 Next, as shown in FIG. 4 (d), a structure of the floating gate electrode to be formed in the cell transistor in the memory cell region (not shown), an amorphous silicon film 23 doped LP-CVD (Low Pressure- the Chemical Vapor deposition) method is deposited at a film thickness of about 40 nm.
続いて、低電圧駆動ＰチャンネルトランジスタＬＶ−ＰのＮウェル３にトランジスタの閾値を所定のレベルとなるように設定するために、不純物を導入する。 Subsequently, in order to set the N-well 3 of the low voltage P-channel transistor LV-P so that the threshold of the transistor to a predetermined level, introducing impurities. このため、リソグラフィ処理によりレジスト２４をパターニングして低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのｎウェル３の表面部分を開口させる。 Thus, to open the surface portion of the n-well 3 by patterning the resist 24 by lithography processing the low-voltage P-channel transistor LV-P.
このレジスト２４をマスクとして、目的の箇所にＢ（ボロン：ホウ素）等の不純物イオンを１．０Ｅ＋１２〜１４ｃｍ−２程度の条件で、堆積したフローティングゲート電極となる非晶質シリコン膜２３越しにシリコン基板１に注入する（図４（ｄ）参照）。 The resist 24 as a mask, B to point of interest (boron: boron) impurity ions 1.0E + 12~14cm-2 about conditions such as, silicon amorphous silicon film 23 over which the deposited floating gate electrode injected into the substrate 1 (see FIG. 4 (d)). フローティングゲート電極越しに不純物イオンを注入する場合、ゲート絶縁膜８の形成前に不純物イオンを注入する場合と比べて、注入した不純物イオンのシリコン基板１内での不純物濃度を高くすることができるというメリットがある。 When implanting impurity ions into the floating gate electrode over, that in comparison with the case of implanting impurity ions before forming the gate insulating film 8, it is possible to increase the impurity concentration in the silicon substrate within the first implanted impurity ions there is a merit.
また、ゲート絶縁膜８の形成前に不純物イオンを注入する方法では、ゲート絶縁膜８の形成時の熱工程により、不純物イオンがシリコン基板１中を拡散するため、実効的な濃度が低下し所望の閾値電圧を得るのが困難となる。 In the method prior to the formation of the gate insulating film 8 implanting impurity ions, the thermal process during the formation of the gate insulating film 8, the impurity ions are diffused in the silicon substrate 1, the effective concentration decreased desired It becomes difficult to obtain a threshold voltage. 不純物イオン注入の後、マスクとして使用したレジスト２４は不要となるため、Ｏ２ドライアッシャあるいは薬液処理により剥離する。 After impurity ion implantation, the resist 24 used as a mask to become unnecessary, it is removed by O2 Doraiassha or chemical treatment.
次に、ｐ型シリコン基板１上に形成する高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎの閾値を設定するためのリソグラフィ処理を実施し、レジスト２６をパターニングしてイオン注入対象領域である高電圧駆動ＮチャンネルトランジスタＨＶ−Ｎの部分を開口させる。 Then, p-type silicon is formed on the substrate 1 carried a high voltage lithography process for setting the threshold for driving the N-channel transistor HV-N, by patterning the resist 26 is ion-implanted target area high-voltage N to open the portion of the channel transistor HV-N. この処理では、図４（ｅ）に示すように、目的の箇所にＢ（ボロン）等の不純物イオンを１．０Ｅ＋１１〜１４ｃｍ−２程度の注入条件で、堆積したフローティングゲート電極２３越しにシリコン基板１に注入する。 In this process, as shown in FIG. 4 (e), a silicon substrate impurity ions such as B (boron) at a location of interest in 1.0E + 11~14cm-2 of approximately implantation conditions, the floating gate electrode 23 over the deposited It is injected into the 1. フローティングゲート電極２３越しに不純物イオンを注入する場合のメリットは、先に説明した通りである。 Benefits of implanting impurity ions into the floating gate electrode 23 over are as described above. 不純物イオン注入後、マスクとして使用したレジスト２６は不要となるため、Ｏ２ドライアッシャや薬液処理により剥離し次工程へ進める。 After impurity ion implantation, since the resist 26 used as a mask becomes unnecessary, proceed to the next step was removed by O2 Doraiassha or chemical treatment.
次に、シリコン基板１の非晶質シリコン膜２３を積層した構成の上に、シリコン窒化膜、シリコン酸化膜などを積層形成し、この後、リソグラフィ処理によりレジストをパターニングしてＳＴＩ４の形成領域の部分を開口する。 Next, on the structure obtained by laminating an amorphous silicon film 23 of the silicon substrate 1, a silicon nitride film, etc. and the laminated silicon oxide film, after this, the formation region of STI4 by patterning the resist by lithography process to open the part. レジスト２６をマスクとして、ＲＩＥ法によりシリコン酸化膜をエッチングし、さらに、シリコン酸化膜をマスクとしてシリコン窒化膜、非晶質シリコン膜２３、ゲート絶縁膜６、８およびシリコン基板１を順次エッチングし、シリコン基板１に深さが０．１μｍから０．４μｍ程度のトレンチを形成し、その内部にシリコン酸化膜あるいはシリコン窒化膜からなる絶縁膜を埋め込み形成し、ＳＴＩ４を形成する。 The resist 26 as a mask, the silicon oxide film is etched by RIE, further a silicon nitride film, amorphous silicon film 23, the gate insulating films 6 and 8 and the silicon substrate 1 are sequentially etched silicon oxide film as a mask, the depth in the silicon substrate 1 to form a 0.4μm about trench from 0.1 [mu] m, to form buried insulating film made of a silicon oxide film or a silicon nitride film on the inside, to form the STI 4. この場合のＳＴＩ４による素子分離の深さは、ＳＴＩ４を介して隣接するｎウェル２、３などが互いに分離される程度としている。 STI4 depth by isolation in this case is the extent to which such n-well 2 and 3 adjacent to each other via a STI4 are separated from each other.
次に、ウェル分離をしていない、ｐ型シリコン基板１上に直接形成されたＮチャンネルトランジスタ間のパンチスルー電圧駆動を向上すべく、層間絶縁膜越しに、高濃度フィールドスルーストッパとしてリン等の不純物イオンを注入する。 Then, not well separated, in order to improve the punch-through voltage driving between directly formed N-channel transistor on a p-type silicon substrate 1, an interlayer insulating film over, such as phosphorus, high density field through stopper impurity ions are implanted.
続いてリン等の不純物を高濃度でドープした多結晶シリコン膜若しくはタングステンシリサイド膜等の導電体膜を５００ｎｍから１０００ｎｍ程度堆積させた後、リソグラフィ処理によりレジストをデータ転送線となる形状にパターニングを行い、異方性エッチングを行ってゲート電極７を形成し、図５（ａ）に示すような状態とする。 After impurities such as phosphorus and the conductor film such as a high concentration of doped polycrystalline silicon film or a tungsten silicide film from 500nm to 1000nm approximately subsequently deposited and patterned into a shape to be a resist data transfer line by the lithography process , to form the gate electrode 7 by anisotropic etching, and the state as shown in Figure 5 (a). この際、エッチング条件はレジストおよびマスク材、ゲート絶縁膜６、８に対して選択比を持つように設定している。 At this time, etching conditions resist and mask material are set to have selectivity with respect to the gate insulating film 6 and 8.
次に、図５（ｂ）に示すように、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎおよび低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの各ゲート絶縁膜６、８を除去する。 Next, as shown in FIG. 5 (b), removing the high-voltage transistor HV-P, HV-N and the low voltage P-channel transistor LV-P each gate insulating film 6 and 8. ここでは、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６を除去時に、同時に低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８も除去する。 Here, the high voltage driving transistor HV-P, a gate insulating film 6 of the HV-N upon removal also removes the gate insulating film 8 of the low voltage P-channel transistor LV-P at the same time. この際、リソグラフィ処理でレジストをパターニングする場合には、目的箇所以外のセル部、セルコンタクト部および低電圧駆動Ｎチャンネルトランジスタのゲート絶縁膜部分はレジストを残した状態として開口しないようにしている。 In this case, when patterning a resist in a lithographic process is not to open as a state gate insulating film portion is leaving the resist cell portion other than the target sites, the cell contact portion and the low-voltage N-channel transistor.
なお、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６は、先にも述べたように低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８に対して５倍程度も厚く形成しているため、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６をＲＩＥ等で完全に除去する場合に、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８はかなりオーバーエッチングされてしまう。 Note that the gate insulating film 6 of the high-voltage transistor HV-P, HV-N is 5 times the low voltage P-channel transistor LV-P of the gate insulating film 8 as mentioned above is also formed thickly to order that, the high voltage driving transistor HV-P, a gate insulating film 6 of the HV-N in the case of completely removed by RIE or the like, the gate insulating film 8 of the low voltage P-channel transistor LV-P is considerably overetching It would be.
そのため、エッチング条件はシリコン基板１との高い選択比を有することが必要であるが、選択比については高くても３０程度であるため、低電圧駆動トランジスタのシリコン基板１の表面は図５（ｂ）に示しているように、多少掘られてしまう現象が発生する（本現象を以下シリコンガウジングと称する）。 Therefore, the etching conditions are required to have a high selectivity between the silicon substrate 1, because it is 30 approximately even higher for the selection ratio, the surface of the silicon substrate 1 of a low voltage driving transistor is FIG 5 (b as the show), phenomenon that is slightly dug occurs (this phenomenon is referred to as a silicon gouging or less). したがって、本実施形態の製造方法を採用する場合には、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐがシリコンガウジングを有することが大きな特徴となる。 Thus, when employing the manufacturing method of the present embodiment, the low voltage P-channel transistor LV-P has a silicon gouging is a major feature.
低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐは、ゲート絶縁膜８を除去することで、除去しない場合と比べて、不純物注入を同条件とした場合に、不純物イオンの基板濃度ピークが深く形成されるようになる。 Low voltage P-channel transistor LV-P, by removing the gate insulating film 8, as compared with the case of not removed, when the impurity implantation and the same condition, so that the substrate concentration peak of the impurity ions are deeply formed become. それを考慮すれば、ゲート絶縁膜８の除去時に不純物注入の電圧加速を低下させると、これによって不純物イオン注入時の投影飛程Ｒｐが低下し、同時に揺らぎ（標準偏差）ΔＲｐも低減できるようになる。 Considering it, lowering the voltage acceleration impurity doped upon removal of the gate insulating film 8, thereby Rp decreases projected range during impurity ion implantation, so it is also simultaneously reduced fluctuations (standard deviation) .DELTA.Rp Become. この結果、Ｓ／Ｄ（ソース／ドレイン）間の実効チャンネル長を抑えることが可能になり、結果トランジスタの閾値変動を抑制することが可能となる。 As a result, it is possible to suppress the effective channel length between S / D (source / drain), it is possible to suppress the threshold variations of the results transistors.
また、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの拡散層に、高電圧駆動トランジスタの不純物領域と同程度の不純物注入を行う場合、ゲート絶縁膜の膜厚依存性がなくなるため、高電圧駆動トランジスタと低電圧駆動トランジスタの拡散層不純物イオン注入条件を共通化できるメリットもある。 Also, the diffusion layer of the low-voltage P-channel transistor LV-P, when performing impurity implantation comparable to the impurity region of the high voltage driving transistor, since the film thickness dependency of the gate insulating film is eliminated, a high voltage driving transistor benefits can be shared diffusion layer impurity ion implantation conditions of low voltage driving transistor also. さらにゲート絶縁膜８の除去時にリソグラフィ処理によりレジストのパターニングを行うが、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎの領域と目的の低電圧ＰチャンネルトランジスタＬＶ−Ｐを同時に開口した場合、ゲート絶縁膜６、８の除去後に、形成したレジストパターンをそのまま使用し、拡散層不純物注入を行うこともでき、結果として工程簡略化が可能となる。 Further if it performs the patterning of the resist by lithography process upon removal of the gate insulating film 8, the high voltage driving transistor HV-P, HV-N region and the low-voltage P-channel transistor LV-P of interest simultaneously opened, the gate insulating after removal of the films 6 and 8, the formed resist pattern used as such, it can also make the diffusion layer impurity implantation, result process simplification is possible as.
図６は上記のようにして形成された状態の平面図および断面図を示すもので、図６（ａ）は図２に示した平面図に対応し、図６（ｂ）、（ｃ）は、図１に示した断面図に対応している。 Figure 6 shows a plan view and a cross-sectional view of a state of being formed as described above, FIG. 6 (a) corresponds to the plan view shown in FIG. 2, FIG. 6 (b), (c) is corresponds to the sectional view shown in FIG. この状態では、シリコン基板１の上面に形成した層間絶縁膜１０にレジストパターン２７により開口部が形成され、ゲート絶縁膜６、８を剥離して不純物拡散層５ａ、５ｂを形成したところである。 In this state, an opening is formed by a resist pattern 27 on the interlayer insulating film 10 formed on the upper surface of the silicon substrate 1 is was formed impurity diffusion layers 5a, and 5b is peeled off gate insulating film 6 and 8. 低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの不純物拡散層５ａの表面はシリコン基板１が少し掘り下がった状態つまりシリコンガウジングが発生していることがわかる。 Surface of the low voltage P-channel transistor LV-P impurity diffusion layers 5a it can be seen that the state, that silicon gouging of the silicon substrate 1 is lowered slightly digging occurs.
次に、図７に示すように、シリコン基板１およびゲート電極７を覆うように、シリコン窒化膜やシリコン酸窒化膜、または、酸化アルミニウム膜からなるバリア絶縁膜９を１０ｎｍから１０００ｎｍの範囲で堆積する。 Next, as shown in FIG. 7, to cover the silicon substrate 1 and the gate electrode 7, the silicon nitride film or a silicon oxynitride film, or deposition in the range of 1000nm barrier insulating film 9 made of an aluminum oxide film from 10 nm, to. このバリア絶縁膜９は、次の目的で形成されたものである。 The barrier insulating film 9, and is formed for the following purposes.
すなわち、層間絶縁膜１０へのコンタクトホールの形成時にエッチング制御性が不足し、エッチングが過剰に行われると、コンタクトホールがＳＴＩ４（素子分離領域）に落ち込みシリコン基板１とコンタクトとの電圧駆動が確保できない問題が生ずる。 That is, insufficient etching controllability in forming the contact hole in the interlayer insulating film 10, the etching is excessively carried out, voltage driving ensured between the silicon substrate 1 and the contact contact hole falls into STI 4 (element isolation region) It can not be problems. 一方、コンタクト形成時にエッチングが不足すると、ｎ型領域とデータ転送線コンタクトとの間のコンタクト抵抗が上昇する問題が生じる。 On the other hand, the etching is insufficient at the time of contact formation, problems contact resistance between the n-type region and the data transfer line contacts is increased occurs.
そこで、このコンタクトを形成時に、層間絶縁膜１０に対してバリア絶縁膜９を設けることでエッチングスピードが遅く選択比が取れる条件でエッチングし、さらに、バリア絶縁膜９をその後でエッチングすることにより、コンタクトエッチングする時の層間絶縁膜１０の膜厚変動の影響を低減することができる。 Therefore, when forming the contact, and etching under the condition that slow selectivity of etching speed by providing a barrier insulating film 9 with respect to the interlayer insulating film 10 can be taken further, by etching the barrier insulating film 9 in the subsequent, it is possible to reduce the influence of the thickness of the interlayer insulating film 10 varies when the contact etch.
また、このバリア絶縁膜９を堆積する前に、シリコン基板１の表面に酸化または堆積法により１ｎｍから５０ｎｍの範囲のシリコン酸化膜を作成しても良い。 Further, prior to depositing the barrier insulating film 9 may create silicon oxide film ranging from 1nm to 50nm by oxidation or deposition on the surface of the silicon substrate 1. さらに、その上にシリコン酸化膜、シリコン窒化膜やＢＰＳＧ，ＰＳＧなどのシリケードガラス、ＨＳＱ（Hydrogen Silsequioxanes）やＭＳＱ（Methyl Silsequioxanes）、ＳｉＬＫなどの層間膜からなる層間絶縁膜１０を１０〜１０００ｎｍ程度堆積する。 Further, a silicon oxide film thereon, a silicon nitride film and BPSG, silicon cade glass such as PSG, HSQ (Hydrogen Silsequioxanes) and MSQ (Methyl Silsequioxanes), 10~1000nm about the interlayer insulating film 10 made of an interlayer film such as SiLK accumulate.
バリア絶縁膜９の材料は層間絶縁膜１０に対するエッチング選択比を持つことが必要である。 Material of the barrier insulating film 9 is required to have an etching selectivity with respect to the interlayer insulating film 10. バリア絶縁膜１の厚さは１０〜１０００ｎｍ程度で、層間絶縁膜１０の厚さとエッチング選択比によって十分な加工マージンを有する厚さを必要とする。 The thickness of the barrier insulating film 1 is about 10 to 1000 nm, and requires a thickness having sufficient processing margin depending on the thickness and the etching selectivity of the interlayer insulating film 10.
次に、リソグラフィ処理によって、レジスト２８のパターニングを行い、図８に示すように、データ選択線（ゲート電極７）上コンタクトおよび基板ソース・ドレインコンタクトの開口１０ａを形成する。 Then, by lithography process, the resist was patterned 28, as shown in FIG. 8, the data selection line (gate electrode 7) to form the upper contact and the substrate source and drain contact openings 10a. このレジスト２８をマスクとして、層間絶縁膜１０を異方性エッチングによってパターニングする。 The resist 28 as a mask to pattern the interlayer insulating film 10 by anisotropic etching. この際、エッチング条件はレジスト２８およびバリア絶縁膜９に対して選択比を持つ条件であることが必要である。 At this time, etching conditions are required to be a condition with a selectivity relative to the resist 28 and the barrier insulating film 9.
ついで、レジスト２８の除去後に、図９に示すように、コンタクトホール１０ａの底面部に露出しているバリア絶縁膜９を異方性エッチングする。 Then, after removing the resist 28, as shown in FIG. 9, anisotropic etching of the barrier insulating film 9 which is exposed on the bottom portion of the contact hole 10a. この際、シリコン基板１、層間絶縁膜１０に対して選択比を有する条件で実施することが、後工程において、バリア絶縁膜９を剥離するウェット工程を必要とせず、また層間絶縁膜１０に対する後退がなく、順テーパ形状を維持し、コンタクト径を小さく保てるため望ましい。 At this time, the silicon substrate 1, to be carried out under conditions having selectivity with respect to the interlayer insulating film 10, in a subsequent step, without requiring a wet process of peeling off the barrier insulator film 9, also retracted relative to the interlayer insulating film 10 no, it maintains a forward tapered shape, desirable for maintain small contact diameter.
この後、例えば、リンや砒素不純物を、例えば１×１０ 13 ｃｍ -2以上１×１０ 16 ｃｍ -2以下のドーズでイオン注入して、コンタクトホール１０ａ部分のｎ型領域の抵抗率を低下させてもよい。 Thereafter, for example, phosphorus or arsenic impurity, for example by ion implantation at 1 × 10 13 cm -2 or more 1 × 10 16 cm -2 or less dose, reduced the resistivity of the n-type region of the contact hole 10a portion it may be. 一方、Ｂ（ホウ素）、ＢＦ２（２フッ化ホウ素）不純物を例えば１×１０ 13 ｃｍ -2以上１×１０ 16 ｃｍ -2以下のドーズ量でイオン注入して、コンタクトホール１０ａ部分のｐ型領域の抵抗率を同様に低下させてもよい。 On the other hand, B (boron), is ion-implanted with BF2 (2 boron fluoride), for example, 1 × 10 13 cm -2 or more 1 × 10 16 cm -2 or less of the dose impurity, p-type region of the contact hole 10a portion it may be reduced similarly resistivity.
続いて、ソース・ドレインコンタクトおよび、データ選択線のコンタクトホール１０ａに接続される引き出し配線のリソグラフィ処理で、レジスト２９のパターニングを行い、図１０に示すように、層間絶縁膜１０を異方性エッチングによってパターニングし配線用開口部１０ｂを形成する。 Subsequently, source and drain contacts and, in a lithography process of the extraction wire connected to the contact hole 10a of the data selection line, the resist was patterned 29, as shown in FIG. 10, anisotropic etching the interlayer insulating film 10 forming a patterned wiring opening portion 10b by.
その後、レジスト２９を除去し、Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタル１１を，１ｎｍから１００ｎｍの範囲で、例えばスパッタやＣＶＤ法によってコンタクトホール１０ａ及び配線用開口部１０ｂ内に堆積した後に、タングステン、アルミ、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、コンタクトホール１０ａ及び配線用開口部１０ｂ内に埋め込む。 Thereafter, the resist 29 is removed, Ti, Ta, TaN, a barrier metal 11 such as TiN, in the range of 1nm to 100 nm, for example, after depositing the contact hole 10a and the wiring opening portion 10b by sputtering or CVD method, tungsten, aluminum, a metal material such as copper is deposited to a thickness of 1000nm from 10 nm, embedded in the contact hole 10a and the wiring opening portion 10b. その後、ＣＭＰ（Chemical Mechanical Polishing）等で平坦化し、図１１に示すような構成を得る。 Then planarized by CMP (Chemical Mechanical Polishing) or the like to obtain a structure as shown in FIG. 11. この場合、バリアメタル１１としては、ＣＶＤ法の方が、よりアスペクトが高いコンタクトホール１０ａに均一に堆積できるため望ましい。 In this case, the barrier metal 11, towards the CVD method is desirable because it can uniformly deposit more aspect higher contact hole 10a.
その後、シリコン酸化膜やＢＰＳＧ，ＰＳＧなどのシリケードガラスや、ＨＳＱ、ＭＳＱやＳｉＬＫなどの層間膜からなる層間絶縁膜１３を１０〜１０００ｎｍ程度堆積する。 Thereafter, a silicon oxide film or BPSG, and silicon cade glass such as PSG, HSQ, an interlayer insulating film 13 made of an interlayer film such as MSQ or SiLK is deposited to a thickness of about 10 to 1000 nm. 次に、リソグラフィ処理によってレジスト３０について、第１のＶｉａコンタクトホール１３ａのパターニングを行う。 Next, the resist 30 by lithography process, to pattern the first Via contact holes 13a. 続いて、図１２に示すように、レジスト３０をマスクとして、層間絶縁膜１３を異方性エッチングによって第１のＶｉａコンタクトホール１３ａを形成する。 Subsequently, as shown in FIG. 12, the resist 30 as a mask to form a first Via contact holes 13a of the interlayer insulating film 13 by anisotropic etching. エッチング条件はレジストおよび下層コンタクトに埋め込まれた金属またはバリアメタルに対して選択比を持つ条件であることが必要である。 Etching conditions are required to be a condition with a selectivity to the resist and the metal embedded in the lower layer contact or barrier metal.
ついで、レジスト３０の除去後Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタルを１ｎｍから１００ｎｍの範囲で、例えばスパッタやＣＶＤ法によって第１のＶｉａコンタクトホール１３ａ内に堆積した後に、タングステン、アルミニウム、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、第１のＶｉａコンタクトホール１３ａを埋め込むようにする 。 Then, after removing Ti resist 30, Ta, TaN, in the range of 100nm barrier metal such as TiN from 1 nm, for example, after depositing in the first Via contact holes 13a by sputtering or CVD, tungsten, aluminum, copper a metallic material such as a deposited to a thickness of 1000nm from 10 nm, to embed the first Via contact holes 13a. その後、ＣＭＰ等でエッチバックし平坦化し、図１３に示すような形状のものを確保する。 Then etched back by CMP or the like and flattened, to ensure a shape as shown in FIG. 13.
その後は、図１４に示すように、例えば、ＡｌあるいはＡｌＣｕを１０〜１０００ｎｍ程度堆積する。 Thereafter, as shown in FIG. 14, for example, it is deposited to a thickness of about 10~1000nm the Al or AlCu. さらに、異方性エッチングにより、前記ＡｌまたはＡｌＣｕをＡ−Ａ方向に短冊状に加工し、データ転送線となる配線層１６を形成する。 Furthermore, by anisotropic etching, the Al or AlCu is processed into a strip shape in the direction A-A, to form a wiring layer 16 on the data transfer line. この後、シリコン酸化膜、シリコン窒化膜やＢＰＳＧ，ＰＳＧなどのシリケードガラスや、ＨＳＱやＭＳＱ、ＳｉＬＫなどの層間膜からなる層間絶縁膜１７を１０〜１０００ｎｍ程度堆積する。 Thereafter, a silicon oxide film, a silicon nitride film and BPSG, and silicon cade glass such as PSG, HSQ or MSQ, is deposited to a thickness of about 10~1000nm the interlayer insulating film 17 made of an interlayer film such as SiLK.
次に、リソグラフィ処理によってレジスト３１を塗布して第２のＶｉａコンタクトホール１７ａのパターニングを行い、図１５に示すように、層間絶縁膜１７を異方性エッチングによってパターニングする。 Next, the patterning of the second Via contact holes 17a is coated with a resist 31 by lithography processing, as shown in FIG. 15, patterning the interlayer insulating film 17 by anisotropic etching. エッチング条件はレジスト３１および下層コンタクトに埋め込まれた金属またはバリアメタルに対して選択比を持つ条件であることが必要である。 Etching conditions are required to be a condition with a selectivity with respect to metal or barrier metal embedded in the resist 31 and the lower contact.
ついで、レジスト３１の除去後Ｔｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタルを１ｎｍから１００ｎｍの範囲で、例えばスパッタやＣＶＤ法によって第２のＶｉａコンタクトホール１７ａ内および層間絶縁膜上に堆積した後に、タングステン、アルミニウム、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、第２のＶｉａコンタクトホール１７ａ内を埋め込むと同時にソース線１８の配線材料としても同時に堆積する。 Then, after removing Ti resist 31, Ta, TaN, in the range of 100nm barrier metal such as TiN from 1 nm, for example, after depositing the second Via contact holes 17a and in the interlayer insulating film by sputtering or CVD method, tungsten, aluminum, a metal material such as copper is deposited to a thickness of 1000nm from 10 nm, also deposited at the same time as a wiring material of the source line 18 at the same time fill the second Via contact holes 17a.
もちろん第１のＶｉａコンタクトホール１３ａおよびデータ転送線の製造法で示したように、コンタクトホール１７ａの内部をＴｉ、Ｔａ、ＴａＮ、ＴｉＮ等のバリアメタルで１ｎｍから１００ｎｍの範囲で例えばスパッタやＣＶＤ法によって堆積した後に、タングステン、アルミニウム、銅等の金属材料を１０ｎｍから１０００ｎｍの厚さで堆積し、第２のＶｉａコンタクトホールを埋め込みＣＭＰ等で平坦化した後に配線材として、Ａｌ、ＡｌＣｕを１０〜１０００ｎｍ程度堆積する方法もあるが、本実施例では、Ｖｉａコンタクト２とソース線２の導電性材料を同時に堆積することでプロセス工程の簡略化が可能であることを示している。 Of course, as shown in the first Via contact holes 13a and the data transfer line manufacturing process, internal to Ti, Ta, TaN, ranges from 1nm to 100nm with a barrier metal such as TiN, for example, a sputtering or a CVD method of the contact hole 17a after depositing the tungsten, aluminum, a metal material such as copper is deposited to a thickness of 1000nm from 10 nm, as a wiring material after planarizing by CMP or the like embedded second Via contact holes,. 10 to Al, the AlCu there is also a method of depositing about 1000nm. in this embodiment, it is shown that it is possible to simplify the process steps by simultaneously depositing a conductive material Via contacts 2 and the source line 2.
最後にリソグラフィによって、堆積したＡｌ、ＡｌＣｕ等１０〜１０００ｎｍ程度を、異方性エッチングにより加工することにより、本実施例の形状が得られる。 Finally lithographically deposited Al, the degree of AlCu etc. 10 to 1000 nm, by processing by anisotropic etching, the shape of this embodiment can be obtained.
このような本実施形態によれば、ゲート電極７の形成後に高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６をＲＩＥ等で除去する際、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８も同時に除去することにより、その後に行われるＮ−拡散層形成向けのチャンネル不純物イオン注入を、加工時に用いたレジストをそのままマスクとして同時に形成することができ、これによってリソグラフィ処理を簡略化でき、リソグラフィ処理の回数を削減して工程短縮およびコスト低減を図ることができるようになる。 According to the present embodiment, the high-voltage transistor HV-P after the formation of the gate electrode 7, a gate insulating film 6 of the HV-N when removed by RIE or the like, the low-voltage P-channel transistor LV-P by the gate insulating film 8 is also removed at the same time, followed by a channel impurity ion implantation that N- diffused layer formed friendly performed, the resist can be formed simultaneously as it masks used during processing, thereby simplifying the lithographic process reduction can, so that it is possible to process shortening and cost reduction by reducing the number of lithography processes.
上述の場合に、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８の膜厚が薄いことから、同時にＲＩＥを実施したときにシリコンガウジングが発生するが、このことによるショートチャンネル効果の影響については、例えば不純物イオンをＨａｌｏインプランテーションすることで解消することができるようになる。 If the above, since the thickness of the gate insulating film 8 of the low voltage P-channel transistor LV-P is thin, the silicon gouging occurs when carrying out the RIE simultaneously, the influence of the short channel effect of this is that It will be able to solve it by Halo implantation e.g. impurity ions.
また、このように、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎの拡散層５ａと、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐの拡散層５ｂを形成するのに、不純物イオン注入を同時に実施するので、これによって、両者の不純物プロファイルを揃えることができるとともに、ひとつの不純物プロファイルを設定することで特性を調整するための制御性を高めることができるようになる。 Moreover, in this way, the diffusion layer 5a of the high-voltage transistor HV-P, HV-N, to form the diffusion layer 5b of the low-voltage P-channel transistor LV-P, since carried impurity ion implantation simultaneously thereby, it is possible to align both impurity profile, it is possible to improve the controllability for adjusting the characteristic by setting one impurity profile.
また、メモリセル領域のトランジスタおよび低電圧駆動Ｎチャンネルトランジスタについては、高電圧駆動トランジスタ用Ｎ−拡散層で使用したチャンネル不純物イオン注入を行わないので、個別に拡散層エンジニアリングが可能になり、ショートチャンネル効果を抑制することも可能となる。 Also, the transistors and the low-voltage N-channel transistors in the memory cell region does not perform a channel impurity ion implantation used in the high-voltage transistor N- diffusion layer enables individual diffusion layer engineering, short channel it is possible to suppress the effect.
図１６および図１７は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、ゲート電極形成後に、残ったゲート絶縁膜を除去する工程で、第１の実施形態では、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６を除去時に、同時に低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８も除去したが、この実施形態では、メモリセルトランジスタのセルコンタクト部についても、同時にゲート絶縁膜を除去するところである。 16 and 17 show a second embodiment of the present invention, differs from the first embodiment, after forming the gate electrode in the step of removing the remaining gate insulating film, a first embodiment in the high-voltage transistor HV-P, a gate insulating film 6 of the HV-N upon removal, the gate insulating film 8 of the low voltage P-channel transistor LV-P was also removed at the same time, in this embodiment, the memory cell transistors for even cell contact portion, it is where to remove the gate insulating film at the same time.
つまり、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎ、低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐに加えて、メモリセル領域４０のセレクトゲートに形成するセルコンタクト部４１についてもゲート絶縁膜４２が同時に除去されるようにレジスト４３を開口形成したものである（図１７で斜線領域がレジスト４３の形成領域）。 In other words, the high-voltage transistor HV-P, HV-N, in addition to the low-voltage P-channel transistor LV-P, a gate insulating film 42 also cell contact portion 41 to form the select gate of the memory cell region 40 is simultaneously removed is obtained by opening a resist 43 as (formation region of the hatched region is the resist 43 in FIG. 17). この場合、メモリセル部４０のセルトランジスタの形成領域および図示しない周辺回路領域の低電圧駆動Ｎチャンネルトランジスタ部のゲート絶縁膜はリソグラフィ処理によりレジスト４３が選択的に残される。 In this case, the gate insulating film of a low-voltage N-channel transistor part of the forming region and not shown peripheral circuit region of the cell transistor in the memory cell portion 40 has a resist 43 is selectively left by the lithography process.
高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６は先にも述べたように、低電圧駆動トランジスタのゲート絶縁膜８の５倍程度厚いため、高電圧駆動トランジスタ領域のゲート絶縁膜６をＲＩＥ等で完全に除去する場合、セルコンタクト部および低電圧Ｐチャンネルトランジスタ部はかなりオーバーエッチングされてしまう。 High-voltage transistor HV-P, so that the gate insulating film 6 of the HV-N was mentioned previously, thicker 5 times the gate insulating film 8 of the low-voltage driving transistor, a gate insulating film of the high-voltage transistor region when complete removal of 6 by RIE or the like, the cell contact portion and the low-voltage P-channel transistor portion would be significantly over-etched. そのため、エッチング条件はシリコン基板１との高い選択比を有する事が必要であるが、選択比は高くても３０程度であるため、セルコンタクト部４１および低電圧駆動トランジスタ部のシリコン面は多少掘られてしまう現象が発生する。 Therefore, the etching conditions are required to have a high selectivity between the silicon substrate 1, because the selection ratio is at most 30 nm, the silicon surface of the cell contact portion 41 and the low-voltage transistor section somewhat drilling It is to cause symptoms.
よって本実施例では、セルコンタクト部および低電圧駆動Ｐチャンネルトランジスタがシリコンガウジングを有する構造となるが、このことはセルコンタクト部に対して大きな影響を与えることはなく、むしろ、これによって接触抵抗の低減を図ることができるという利点がある。 Thus in this embodiment, the cell contact portion and the low-voltage P-channel transistor is becomes a structure having a silicon gouging, this is not to have a significant effect on cell contact portion, rather, whereby the contact resistance it can be advantageously reduced.
このような第２の実施形態によれば、第１の実施形態のものと異なり、セルコンタクト部４１のゲート絶縁膜４２も除去することで、コンタクト抵抗を低減できるという効果を得ることができる。 According to the second embodiment, different from those of the first embodiment, the gate insulating film 42 of the cell contact portion 41 by removing, it is possible to obtain an effect of reducing the contact resistance.
図１８ないし図２４は本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、ゲート電極７の形成後に残ったゲート絶縁膜を除去する工程である。 18 to 24 show a third embodiment of the present invention, different from the first embodiment is a step of removing the remaining gate insulating film after forming the gate electrode 7. 第１の実施形態では、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎのゲート絶縁膜６および低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐのゲート絶縁膜８を除去する場合に、シリコン基板１の素子形成領域が露出している領域、つまりＳＴＩ４の形成領域との境界部分までを対象としていたが、この実施形態では、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎについて、ＳＴＩ４の形成領域よりも少し内側の領域を除去するようにしたところが異なる特徴である。 In the first embodiment, the case of removing the high-voltage transistor HV-P, a gate insulation HV-N film 6 and the low voltage P-channel transistor LV-P of the gate insulating film 8, the element forming the silicon substrate 1 region area is exposed, i.e. was intended for to the boundary portion between the formation area of ​​the STI 4, in this embodiment, the high-voltage transistor HV-P, the HV-N, little inner than the formation region of the STI 4 are different features was the area to be removed.
このことは、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎの形成領域について、ゲート絶縁膜６の除去の際に、ＳＴＩ４の形成領域を含んでレジストを開口してエッチング処理を行うことの弊害を防止することに効果がある。 This high-voltage transistor HV-P, the formation region of the HV-N, upon removal of the gate insulating film 6, the negative effects of performing etching process by opening the resist include formation region of STI4 there is an effect to be prevented. すなわち、厚いゲート絶縁膜６のエッチングに際してＳＴＩ４が露出するマスクパターンを用いると、ゲート絶縁膜６のエッチングを確実に行うためにオーバーエッチングを実施したときに、ＳＴＩ４も同時に掘り下げられてしまうことになる。 That is, when a mask pattern STI4 is exposed during the etching of the thick gate insulating film 6, when carrying out the over-etching in order to ensure etching of the gate insulating film 6, so that the STI4 also become etched down simultaneously .
ＳＴＩ４の上面高さは、シリコン基板１の表面とほぼ同じ高さまで落とし込まれているので、さらにＳＴＩ４がエッチングで掘り下げられると、後の不純物導入工程で隣接するシリコン基板１への不純物導入が掘り下げられている部分だけ部分的に深く不純物が注入されてしまい、このことがＳＴＩ４を挟んで隣接するトランジスタとの間で絶縁距離を短くしてしまうことになり、電気的特性の低下を招くことになっていたのである。 The height of the upper surface of the STI4 since been dropped to approximately the same height as the surface of the silicon substrate 1, further the STI4 is dug by etching, impurity introduction to the silicon substrate 1 adjacent an impurity introduction step for subsequent dig its dependent parts only partially deep impurities will be implanted, this is will be become shorter insulation distance between the adjacent transistors sandwiching the STI 4, that lead to a decrease in electrical characteristics sounding than it was.
そこで、この実施形態では、ゲート電極７の加工後、不純物イオン注入等のために、厚いゲート酸化膜６を持つ高電圧用トランジスタＨＶ−Ｐ、ＨＶ−Ｎの形成領域において、シリコン基板１上に存在するゲート酸化膜６を除去する際、被エッチング領域をトランジスタ素子領域内に限定し、ＳＴＩ４に充填されているシリコン酸化膜の基板表面からの落ち込みを防ぐことで、ＳＴＩ４近傍において不純物拡散層が深く形成されてしまうことを防止し、トランジスタ素子の電圧駆動劣化を抑制することが可能としたものである。 Therefore, in this embodiment, after the processing of the gate electrode 7, for impurity ion implantation, the high-voltage transistor HV-P with a thick gate oxide film 6, in the formation region of the HV-N, on the silicon substrate 1 removing the gate oxide film 6 present, limiting the etched region in the transistor element region, by preventing a drop from the substrate surface of the silicon oxide film filled in the STI 4, the impurity diffusion layer in the vicinity of STI 4 and prevented from being formed deep, it is obtained by making it possible to suppress the voltage driving the deterioration of the transistor element.
以下、図１８に示すような高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐの一部の構成を例としてこの実施形態の特徴について説明をする。 Hereinafter, the features of this embodiment will be described as an example a part of a configuration of a high-voltage P-channel transistor HV-P as shown in FIG. 18. 図１８は、第１の実施形態における図１１の構成に対応するもので、層間絶縁膜１０、１０Ａ（層間絶縁膜１０は、実際には複数の層を積層したものであるから、ここでは上部のものを層間絶縁膜１０Ａとして示している）にコンタクトプラグ１２を形成した状態を示している。 Figure 18, which corresponds to the configuration of FIG. 11 in the first embodiment, the interlayer insulating film 10, 10A (the interlayer insulating film 10, since in practice is obtained by stacking a plurality of layers, wherein the upper shows a state of forming a contact plug 12 intended to be are) indicated as an interlayer insulating film 10A.
図中、シリコン基板１のＳＴＩ４との境界部分の表面には、ゲート絶縁膜６の一部として絶縁膜６ａが残った状態で示されている。 In the figure, the surface of the boundary portion between STI4 of silicon substrate 1 is shown with the insulating film 6a remained as part of the gate insulating film 6. これは、加工前の状態ではゲート絶縁膜６と同じ膜厚になっていたものが、後述するように加工工程を経ることでエッチングが進行して膜厚が薄くなったものである。 This is, in a state before processing that have the same thickness as the gate insulating film 6, in which etching by going through the processing steps as described below becomes thin thickness progress.
また、この実施形態では、不純物拡散領域５ａの部分のシリコン基板１の表面に僅かながら２段にシリコンガウジングが発生した状態となっている。 Further, in this embodiment, the silicon gouging is in a state that occurred slightly two stages the surface of the silicon substrate 1 of the portion of the impurity diffusion regions 5a. 具体的には、シリコン基板１の表面の高さが、ゲート絶縁膜６が形成された部分に比べて、スペーサ５１の形成部分では少し下がっており、コンタクト形成領域ではさらに下がった位置となっている。 Specifically, the height of the surface of the silicon substrate 1 is, as compared with the portion where the gate insulating film 6 is formed, in the formation portions of the spacer 51 is slightly lower, become further down position is in contact region there.
このようにシリコンガウジングが発生するのは、シリコン基板１の上面に形成されている膜をＲＩＥ法などでエッチングする際に、選択比が無限大とならないことに起因したもので、工程ばらつきを考慮して膜が除去された後シリコン基板１の表面が露出した状態でエッチング処理が継続されるからである。 The reason why the silicon gouging occurs, the film formed on the upper surface of the silicon substrate 1 when etching by RIE or the like, which was due to the selective ratio is not infinite, considering process variations and the surface of the silicon substrate 1 after the film has been removed because the etching treatment in an exposed state is continued. なお、図ではシリコンガウジングが発生している状態を誇張して示している。 In the drawing are shown exaggerated state in which the silicon gouging occurs.
図１９は、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐの平面図を示しており、Ａ−Ａ線が図１８に示す切断線であり、図中、破線Ｓで示す線はその内側のゲート絶縁膜６を除去するレジストパターンを示すもので、ゲート絶縁膜６のパターン残りとして絶縁膜６ａが残った状態を示している。 Figure 19 shows a plan view of a high-voltage P-channel transistor HV-P, a cutting line A-A line shown in FIG. 18, in the figure, the line indicated by a broken line S gate insulating film of the inner 6 shows a resist pattern for removing shows a state where the insulating film 6a remained as a pattern remaining gate insulating film 6.
次に、上記構成の製造工程について説明する。 Next, a description will be given of a manufacturing step of the construction.
図２０は高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐのゲート電極７を加工形成した状態を示している。 Figure 20 shows a state in which the gate electrode 7 of the high-voltage P-channel transistor HV-P was processed form. これは、第１の実施形態における図５（ａ）の状態に対応している。 This corresponds to the state of FIG. 5 (a) in the first embodiment.
この状態から、図２１に示すように、高電圧駆動用ＰチャンネルトランジスタＨＶ−Ｐのシリコン基板１上（ソース／ドレイン領域）に存在する３５ｎｍ程度の厚いゲート絶縁膜６をエッチングし除去する。 From this state, as shown in FIG. 21, and is removed by etching the thick gate insulating film 6 of about 35nm present in high-voltage P-channel transistor HV-P of the silicon substrate 1 (the source / drain regions). この時、本実施例では図１９中破線Ｓで示すようにエッチングを行なう領域を高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐ内に限定する。 At this time, in this embodiment to limit the area to be etched as shown by the dashed line S in Figure 19 to the high-voltage P-channel within the transistor HV-P. 具体的には、ＳＴＩ４の内側になるように領域を限定することで、図示のようにＳＴＩ４がシリコン基板１から落ち込むのを防ぐことが出来るが、ＳＴＩ４の脇にゲート絶縁膜６がエッチングされずに６ａとして残る。 Specifically, by limiting the areas to be inside the STI 4, although it is possible to prevent the STI 4 as shown drops from the silicon substrate 1, a gate insulating film 6 on the side of the STI 4 is etched remain as 6a to.
次に、後酸化を行なった後、拡散層形成のためイオン注入を行なう。 Then, after performing post-oxidation, ion implantation is carried out for diffusion layer formation. ここでは、低電圧駆動ＮチャンネルトランジスタはＬＤＤ（Lightly Doped Drain）構造とし例えばＡｓ（砒素）を２０ｋｅＶで３．０Ｅ１３［ａｔｏｍｓ／ｃｍ２］の条件で不純物注入を行いＮ−層を形成する。 Here, the low-voltage N-channel transistor to form a perform N- layer impurity implanted under the conditions of the LDD (Lightly Doped Drain) structure and to example As (arsenic) at 20keV 3.0E13 [atoms / cm2]. この時、同時にメモリセル領域のセルアレイ部のＮ−拡散層を形成する。 At the same time to form an N- diffusion layer of the cell array portion of a memory cell region. また、高電圧駆動ＰチャンネルトランジスタＨＶ−Ｐについては、図２２に示すように、ＨａｌｏインプラとしてＰ（リン）を３０ｋｅＶで４．５Ｅ１２［ａｔｏｍｓ／ｃｍ２］の条件でイオン注入を行なう。 As for the high-voltage P-channel transistor HV-P, as shown in FIG. 22, the ion implanting P (phosphorus) as Halo implantation under the condition of 4.5E12 [atoms / cm2] at 30 keV. この時、ＳＴＩ４の脇には厚いゲート絶縁膜６ａが残っているため、ＳＴＩ４の隣接部分では不純物の平均射影飛程が短くなることに注意が必要である。 At this time, since there remains a thick gate insulating film 6a on the side of the STI 4, it should be noted that as the average projected range of impurity is shortened in adjacent portions of the STI 4.
次に、図２３に示すように、ＷＬ間の埋め込み及び、周辺トランジスタ部の側壁スペーサ５１の形成のため、従来と同様にＴＥＯＳ膜を８０ｎｍ成膜しエッチバックを行なう。 Next, as shown in FIG. 23, embedding and between WL, for the formation of sidewall spacers 51 of the peripheral transistor section, as in the prior art the TEOS film was 80nm deposited is etched back. この際のオーバーエッチングによりＳＴＩ４の脇に存在するゲート絶縁膜６ａは膜厚が薄くなる。 The gate insulating film 6a that is present at the side of STI4 by over etching in the film thickness becomes thinner. 具体的には、ＴＥＯＳ膜の膜厚が８０ｎｍであるのに対し３０％程度のオーバーエッチングを行なうため、図示のように、ＳＴＩ４の脇に残るゲート絶縁膜６は膜厚が１０ｎｍ以下程度となる。 Specifically, to perform over-etching film thickness is about 30% whereas a 80nm of the TEOS film, as shown, the gate insulating film 6 remaining on the side of STI4 thickness becomes much 10nm or less . この時、ＳＴＩ４についても同様にエッチングされ、その高さがシリコン基板１の表面近傍の位置となるように調整される。 At this time, the etched Similarly for STI 4, the height is adjusted to be located near the surface of the silicon substrate 1.
次に、トランジスタのソース／ドレイン領域に拡散層形成のため、ＮチャンネルトランジスタＨＶ−ＮにはＡｓ（砒素）を、ＰチャンネルトランジスタＨＶ−ＰにはＢ（ホウ素）を３．０×Ｅ１５［ａｔｏｍｓ／ｃｍ２］程度の条件でイオン注入行い、図示の場合ではＰ＋拡散層５ａを形成する。 Then, since the diffusion layer formed in the source / drain region of the transistor, N-channel transistor HV-N and As (arsenic) is in, the P-channel transistor HV-P B (boron) to 3.0 × E15 [atoms / cm @ 2] about conditions do ion implantation, in the illustrated case forms the P + diffusion layer 5a. この時、ＳＴＩ４の脇には若干ゲート絶縁膜６ａが残っており、高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−ＮではＳＴＩ４の脇における拡散層５ａａのようには若干浅く形成される。 At this time, there remains a slight gate insulating film 6a on the side of the STI 4, the high-voltage transistor HV-P, as diffusion layers 5aa in the side of the STI 4 in HV-N is slightly shallower.
この後、従来と同様にして、シリコン窒化膜をバリア絶縁膜９として膜厚２０ｎｍで堆積した後、ゲート電極間をＢＰＳＧ膜で埋め込み、ＣＭＰ法により平坦化を行ない層間絶縁膜１０を形成する。 Thereafter, conventional in the same manner, after depositing a silicon nitride film with a film thickness 20nm as a barrier insulating film 9, buried between the gate electrodes in the BPSG film, an interlayer insulating film 10 subjected to planarization by CMP. 次に、層間絶縁膜１０ＡとしてプラズマＴＥＯＳ膜を２５０ｎｍ成膜した後、ビット線コンタクト及び周辺回路部にコンタクトホールを開口する。 Then, after 250nm deposited plasma TEOS film as the interlayer insulating film 10A, a contact hole to the bit line contact and the peripheral circuit portion. 続いて、配線層となる溝を形成した後、ビット線コンタクトとコンタクトホール及び配線溝を、バリアメタル１１としてＴｉ／ＴｉＮを積層でスパッタ法により成膜した後、ＣＶＤ法にてコンタクトプラグ１２を充填する。 Subsequently, after forming a groove serving as a wiring layer, a bit line contact and the contact holes and the wiring grooves, it was deposited by sputtering in laminating Ti / TiN as the barrier metal 11, the contact plug 12 by a CVD method to fill. 次に、ＣＭＰ法により平坦化を行い、図１８の構成を得る。 Next, the planarized by CMP to obtain the structure of Figure 18. 以後、バックエンド工程へと進めて行く。 After that, we proceed to the back-end process.
上記方法を用いることにより、周辺回路、特に高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−ＮにおいてＳＴＩ４がシリコン基板１より落ち込むことを防ぎ、隣接トランジスタ間のパンチスルー電圧駆動劣化を改善することで、ＳＴＩ４の形成幅を縮小し、チップ面積を低減することが可能となる半導体装置を提供することが出来る。 By using the above method, by the peripheral circuit, in particular high-voltage transistor HV-P, is STI 4 in HV-N prevented from falling from the silicon substrate 1, to improve the punch-through voltage driving degradation between adjacent transistors, STI 4 reducing the formation width, it is possible to provide a semiconductor device which makes it possible to reduce the chip area.
なお、本実施形態では、ＳＴＩ４の脇にゲート絶縁膜６ａが残り、この部分がゲート電極近傍にイオン注入される不純物プロファイルとは異なるため、イオン注入条件を最適化する際は、ゲートエッジ部でのショートチャンネル特性悪化によるオフリーク不良等が生じないように条件を決定する必要がある。 In the present embodiment, the remaining gate insulating film 6a on the side of the STI 4, since this portion is different from the impurity profile which is ion-implanted in the vicinity of the gate electrode, when optimizing ion implantation conditions, the gate edge portion off leak failure or the like due to a short channel characteristic deterioration it is necessary to determine the conditions so as not to cause the.
本発明の第１の実施形態を示す模式的な断面図 Schematic cross-sectional view showing a first embodiment of the present invention 模式的な平面図 Schematic plan view 製造工程の各段階に対応して示した各部の断面図（その１） Sectional view of the respective units shown in correspondence to each stage of the manufacturing process (Part 1) 製造工程の各段階に対応して示した各部の断面図（その２） Sectional view of the respective units shown in correspondence to each stage of the manufacturing process (Part 2) 製造工程の各段階に対応して示した各部の断面図（その３） Sectional view of the respective units shown in correspondence to each stage of the manufacturing process (part 3) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その１） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (Part 1) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その２） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (Part 2) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その３） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 3) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その４） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 4) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その５） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 5) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その６） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 6) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その７） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 7) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その８） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 8) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その９） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 9) 製造工程の各段階で示す図２相当平面図および図１相当断面図（その１０） Figure 1 corresponds sectional view 2 corresponds plan view and shows at each stage of the manufacturing process (part 10) 本発明の第２の実施形態を示すメモリセル領域の模式的断面図 Schematic cross-sectional view of a memory cell region of a second embodiment of the present invention メモリセル領域の平面図 Plan view of a memory cell area 本発明の第３の実施形態を示す高電圧駆動トランジスタの模式的断面図 Schematic cross-sectional view of a high-voltage transistor according to a third embodiment of the present invention 高電圧駆動トランジスタの平面図 Plan view of a high voltage driving transistor 製造工程の各段階で示す断面図（その１） Sectional view showing each stage of the manufacturing process (Part 1) 製造工程の各段階で示す断面図（その２） Sectional view showing each stage of the manufacturing process (Part 2) 製造工程の各段階で示す断面図（その３） Sectional view showing each stage of the manufacturing process (part 3) 製造工程の各段階で示す断面図（その４） Sectional view showing each stage of the manufacturing process (part 4) 製造工程の各段階で示す断面図（その５） Sectional view showing each stage of the manufacturing process (part 5)
図面中、１はシリコン基板（半導体基板）、２、３はＮウェル、４はＳＴＩ（素子分離領域）、６、８はゲート絶縁膜、９はバリア絶縁膜、１０、１３、１７、１９は層間絶縁膜、１１、１４はバリアメタル、１２は第１のＶｉａコンタクトプラグ、１５は第２のＶｉａコンタクトプラグ、１６は第１の配線層、１８は第２の配線層である。 In the drawings, 1 is a silicon substrate (semiconductor substrate), the N-well 2, the 4 STI (element isolation region), 6,8 gate insulating film, the barrier insulating film 9, the 10,13,17,19 an interlayer insulating film, 11 and 14 a barrier metal, the 12 first Via the contact plugs, the 15 second Via contact plug, 16 the first wiring layer, 18 is a second wiring layer.
半導体基板に少なくとも厚い膜厚および薄い膜厚を含む膜厚の異なるゲート絶縁膜を形成する工程と、 Forming a film different gate insulating film thicknesses including thicknesses least large thickness and a thin film on a semiconductor substrate,
ゲート電極を構成する膜を積層形成する工程と、 A step of film lamination formed for the gate electrode,
積層形成した膜をエッチングにより分離してゲート電極を形成する工程と、 Forming a gate electrode stacked formed film was separated by etching,
これらのゲート電極を構成要素として含むトランジスタの所定の不純物拡散領域形成部分についてその表面の前記膜厚の異なるゲート絶縁膜を開口するためのマスクパターンを形成する工程と、 Forming a mask pattern for opening the film different gate insulating film thicknesses of the surface for a given impurity diffusion regions forming part of a transistor including these gate electrode as a component,
形成された前記マスクパターンを用いて前記膜厚の異なるゲート絶縁膜を剥離すると共に、 前記マスクパターンを用いて前記薄い膜厚のゲート絶縁膜を構成要素として含むＰチャンネルトランジスタと、前記厚い膜厚のゲート絶縁膜を構成要素として含むＮおよびＰチャンネルトランジスタに対し、Ｎ−拡散層を形成するためにそのゲート絶縁膜を剥離した開口部に不純物を導入する工程と、 With peeling the film thickness different gate insulating film by using the formed the mask pattern, a P-channel transistor comprising the thin film thickness of the gate insulating film using the mask pattern as a component, the large thickness to N and P-channel transistor including a gate insulating film as a component, a step of introducing an impurity into the opening to peel the gate insulating film to form the N- diffusion layer,
前記マスクパターンを形成する工程は、リソグラフィ工程を含み、 The step of forming the mask pattern includes a lithographic process,
前記リソグラフィ工程は、前記薄い膜厚のゲート絶縁膜を構成要素として含むＮチャンネルトランジスタの前記ゲート絶縁膜部分にレジストを残すことを特徴とする半導体装置の製造方法。 The lithography process, a method of manufacturing a semiconductor device, characterized in that the resist remains on the gate insulating film portion of the N-channel transistor comprising the thin film thickness of the gate insulating film as a component.
前記半導体基板の前記トランジスタ形成領域に溝を形成して絶縁膜を埋め込んだ構成の素子分離領域を有する場合に、 When having the isolation region of the transistor forming region to form a groove embedded insulating film structure of the semiconductor substrate,
前記マスクパターンを形成する工程では、前記半導体基板の表面の前記素子分離領域との境界部分よりも内側領域を開口するようにパターニングすることを特徴とする半導体装置の製造方法。 Wherein in the step of forming a mask pattern, a method of manufacturing a semiconductor device characterized by patterning so as to open the inner region than the boundary portion between the isolation region of the surface of the semiconductor substrate.
前記半導体装置は、メモリセル領域および周辺回路領域を含んで構成され、 The semiconductor device is configured to include a memory cell region and the peripheral circuit region,
前記トランジスタは、前記周辺回路領域のトランジスタを対象として形成されることを特徴とする半導体装置の製造方法。 The transistor, a method of manufacturing a semiconductor device characterized by being formed as a target transistor in the peripheral circuit region.
前記トランジスタは、前記ゲート絶縁膜が厚く形成されている高電圧駆動トランジスタおよび前記ゲート絶縁膜が薄く形成されている低電圧駆動トランジスタを共に含んだ構成のものであることを特徴とする半導体装置の製造方法。 The transistor is a semiconductor device wherein the gate insulating film are those of structure that contains both low voltage driving transistor to which a high voltage driving transistor and the gate insulating film is formed thicker it is thinner Production method.
請求項４に記載の半導体装置の製造方法において、 The method of manufacturing a semiconductor device according to claim 4,
前記ゲート絶縁膜を剥離する工程では、前記高電圧駆動トランジスタおよびＰチャンネル型トランジスタとして形成される前記低電圧駆動トランジスタについて実施することを特徴とする半導体装置の製造方法。 Wherein in the step of peeling off the gate insulating film, the semiconductor device manufacturing method which comprises carrying out the said low-voltage transistor is formed as the high voltage driving transistor and the P-channel-type transistor.
JP2005146822A 2005-05-19 2005-05-19 A method of manufacturing a semiconductor device Expired - Fee Related JP4718894B2 (en)
JP2005146822A JP4718894B2 (en) 2005-05-19 2005-05-19 A method of manufacturing a semiconductor device
KR20060044532A KR100788074B1 (en) 2005-05-19 2006-05-18 Method of manufacturing semiconductor device
US11/419,079 US8377720B2 (en) 2005-05-19 2006-05-18 Method of manufacturing a semiconductor device including an insulating film beside an element isolation film
US13/743,995 US8878306B2 (en) 2005-05-19 2013-01-17 Semiconductor device
JP2006324503A JP2006324503A (en) 2006-11-30
JP4718894B2 true JP4718894B2 (en) 2011-07-06
ID=37448821
JP2005146822A Expired - Fee Related JP4718894B2 (en) 2005-05-19 2005-05-19 A method of manufacturing a semiconductor device
US (2) US8377720B2 (en)
JP (1) JP4718894B2 (en)
KR (1) KR100788074B1 (en)
JP2008071787A (en) * 2006-09-12 2008-03-27 Ushio Inc Heating device of light irradiation type and heating method of light irradiation type
JP5921475B2 (en) * 2013-03-22 2016-05-24 株式会社東芝 Semiconductor device and manufacturing method thereof
JPH08125031A (en) * 1994-10-28 1996-05-17 Sony Corp Semiconductor device and its manufacture
JPH08195441A (en) * 1995-01-13 1996-07-30 Fuji Electric Co Ltd Manufacture of semiconductor device
JP2002270795A (en) * 2001-03-06 2002-09-20 Sony Corp Semiconductor device and method of manufacturing the same
JP2003092362A (en) * 2001-09-17 2003-03-28 Sanyo Electric Co Ltd Method of manufacturing semiconductor device
JP2004111917A (en) * 2002-07-23 2004-04-08 Toshiba Corp Semiconductor device and manufacturing method thereof, nonvolatile semiconductor memory device and manufacturing method thereof, and electronic device having nonvolatile semiconductor memory device
TW367577B (en) * 1997-12-30 1999-08-21 United Microelectronics Corp Manufacturing method for mixed components
2005-05-19 JP JP2005146822A patent/JP4718894B2/en not_active Expired - Fee Related
2006-05-18 US US11/419,079 patent/US8377720B2/en not_active Expired - Fee Related
2006-05-18 KR KR20060044532A patent/KR100788074B1/en not_active IP Right Cessation
2013-01-17 US US13/743,995 patent/US8878306B2/en not_active Expired - Fee Related
JP2006324503A (en) 2006-11-30
KR20060120444A (en) 2006-11-27
US8377720B2 (en) 2013-02-19
KR100788074B1 (en) 2007-12-21
US20130140644A1 (en) 2013-06-06
US20060263958A1 (en) 2006-11-23
US8878306B2 (en) 2014-11-04