Source: https://patents.google.com/patent/JP6014480B2/en
Timestamp: 2018-08-14 18:46:01
Document Index: 638139476

Matched Legal Cases: ['art 700', 'art 3400', 'art 3300', 'art 3200', 'art 3800', 'art 3500']

JP6014480B2 - Measurement method biomolecule measuring apparatus and biomolecules - Google Patents
Measurement method biomolecule measuring apparatus and biomolecules Download PDF
JP6014480B2
JP6014480B2 JP2012267767A JP2012267767A JP6014480B2 JP 6014480 B2 JP6014480 B2 JP 6014480B2 JP 2012267767 A JP2012267767 A JP 2012267767A JP 2012267767 A JP2012267767 A JP 2012267767A JP 6014480 B2 JP6014480 B2 JP 6014480B2
JP2012267767A
JP2014115125A (en )
善光 柳川
板橋　直志
直志 板橋
晃 小田部
河原　尊之
尊之 河原
崇秀 横井
至 柳
真希子 吉田
園子 右高
高道 村松
本発明は、生体分子計測装置および生体分子の計測方法に関する。 The present invention relates to a method of measuring biological molecule measuring apparatus and biomolecules.
近年、半導体技術を用いた生体分子計測装置が注目されている。 Recently, biological molecule measuring apparatus using a semiconductor technology has attracted attention. 特許文献１には、半導体技術で作成したｐＨセンサアレイによって、デオキシリボ核酸(ＤＮＡ)の塩基配列を低コスト、高速に決定する新型のＤＮＡシーケンサが記載されている。 Patent Document 1, by pH sensor array created in semiconductor technology, a new type of DNA sequencer to determine the base sequence of deoxyribonucleic acid (DNA) low cost, high speed is described. 半導体センサは、対象とする生体物質の反応を電気信号の強弱で定量するため、従来のような高価な蛍光試薬が不要で、コスト面で有利である。 Semiconductor sensors for quantifying the response of biological material of interest at a strength of an electric signal, expensive fluorescent reagents such as conventional is unnecessary, which is advantageous in cost. また、半導体の微細加工技術によって数百万から数億のセンサを集積可能で、並列に測定できるため、測定のスループットも向上しやすい。 Moreover, can be integrated sensor from millions several hundreds of million of the semiconductor microfabrication technology, it is possible to measure in parallel, throughput tends improvement in measurement.
生体分子計測装置の分野で特に良く用いられる半導体センサの一つは、イオン感応性電界効果トランジスタ（Ｉｏｎ Ｓｅｎｓｉｔｉｖｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下「ＩＳＦＥＴ」）である。 One semiconductor sensor used especially well in the field of biological molecule measuring apparatus is an ion sensitive field effect transistor (Ion Sensitive Field Effect Transistor, hereinafter "ISFET"). 詳細は実施例において後述するが、ＩＳＦＥＴとは、イオン感応膜上に誘起される界面電位を測定するデバイスである。 The details will be described later in examples, and the ISFET, a device for measuring the surface potential induced on the ion sensitive membrane. そのため、デバイス中に、測定対象のイオンに由来する以外の電荷が存在すると、測定誤差の要因となる。 Therefore, in the device, the charge other than that derived from the measurement target ions are present, the cause of measurement error. ところが、半導体プロセスでは、デバイスの製造時にプラズマによる加工やイオン注入を行うため、デバイス中に電荷が蓄積されやすいという課題がある。 However, in the semiconductor process, for performing the processing or ion implantation by plasma during manufacture of the device, there is a problem that the charge in the device is likely to be accumulated. 係る課題に関連して、非特許文献１には、特に、イオン感応膜、保護膜、電極の界面や、フローティング電極、ゲート酸化膜に電荷が蓄積されることが記載されている。 In connection with the problems relating to the non-patent document 1, in particular, ion-sensitive film, a protective film, or the interface of the electrode, the floating electrode, the charge on the gate oxide film is described to be accumulated. 非特許文献２には、こうした電荷蓄積により、ＩＳＦＥＴの閾値が±１０Ｖ程度オフセットすることが記載されている。 Non-Patent Document 2, by such charge accumulation, the threshold of the ISFET is disclosed to be offset about ± 10V.
また、ＩＳＦＥＴには、ドリフトと呼ばれる、測定中に特性がシフトしていく課題も知られている。 Further, the ISFET, called drift characteristics are also known problem shifts during the measurement. ドリフトとは、測定中に感応膜と溶液が化学反応を起こすなどして、感応膜に電荷が捕獲されるためにおこる現象である。 Drift refers to such sensitive film and the solution during the measurement causes a chemical reaction, is a phenomenon that occurs in order to charge the sensitive film is captured. ドリフト量は、デバイスの製造方法や構造に大きく依存するが、およそ １０ｍＶ／時間程度の割合で閾値がシフトすることが、非特許文献３に記載されている。 Drift amount is largely dependent on the manufacturing method and structure of the device, that the threshold value at a rate of about approximately 10 mV / time shifts, are described in Non-Patent Document 3.
以上で述べたような、捕獲電荷による閾値のオフセットやドリフトは、測定誤差の要因となるため、軽減する必要がある。 As described above, the offset and drift of the threshold by the trapped charge is to become a cause of measurement error, it is necessary to reduce. 捕獲電荷を取り除く従来技術として、紫外線を照射することで電荷にエネルギーを与えてデバイス外部へと抜き出す方法が、特許文献１に記載されている。 As a conventional technique for removing the trapped charge, a method of extracting to the outside of the device by applying energy to the charge by irradiation with ultraviolet rays, it is described in Patent Document 1. また、紫外線の照射は、例えば１０時間など、長時間行う必要があることが、非特許文献４に記載されている。 The irradiation of ultraviolet rays, for example, 10 hours, that it is necessary to carry out a long time, is described in Non-Patent Document 4. また別の方法として、ホットエレクトロン注入により、捕獲電荷による閾値変化を低減できる旨が、非特許文献１に記載されている。 As another method, by hot electron injection, that can reduce the threshold change due to trapped charge is described in Non-Patent Document 1.
特表２０１０−５１３８６９号公報 JP-T 2010-513869 JP
特許文献１や非特許文献４に記載の、紫外線照射に関する技術は、紫外線によって生体分子を破壊する恐れがあるため、測定中のドリフト低減には使えない。 Described in Patent Document 1 and Non-Patent Document 4, technology related ultraviolet irradiation, there is a risk of destroying the biomolecules by ultraviolet, it can not be used for drift reduction in measurement. また、紫外線照射により捕獲電荷を取り除く方法は、上述の通り長時間の照射が必要になるという課題もある。 Further, a method of removing the trapped charges by ultraviolet irradiation, there is a problem that it becomes necessary for a long time as described above irradiation.
非特許文献１では、捕獲電荷の影響を低減する方法に関し、特に単体ＩＳＦＥＴへのホットエレクトロン注入については検討されている。 In Non-Patent Document 1 relates to a method of reducing the effects of trapped charge, it has been studied, especially for hot electron injection into single ISFET. しかし、特に複数のＩＳＦＥＴセルをアレイ状に配置した生体試料測定装置に好適な方法については何ら検討がなされていない。 However, no studies have not been made especially preferred method the biological sample measuring device in which a plurality of ISFET cells in an array. また、ホットエレクトロン注入では閾値を上げる側にしか働かないという課題もある。 There is also a problem that only works on the side to increase the threshold in hot electron injection.
ここで、別の解決手段として、デバイスの特性を較正する手法も取りうるように思われる。 Here, as another solving means, it appears as can take also a method of calibrating the characteristics of the device. 例えば、単体ＩＳＦＥＴを用いたｐＨセンサであれば、はじめにｐＨの基準となる標準溶液を用いた較正作業を行い、センサ外の部分で補正をかけることで測定精度を維持することも可能である。 For example, if the pH sensor using a single ISFET, perform calibration procedure using a standard solution as a reference for pH initially, it is possible to maintain the measurement accuracy by applying a correction at the portion of the outside sensor. しかし、多数のＩＳＦＥＴをアレイ状に配置した半導体センサアレイの場合では、数百万にも及ぶＩＳＦＥＴからのデータの一つ一つに対して較正作業を行う必要があり、現実的でない。 However, in the case of a semiconductor sensor array disposed multiple ISFET in an array, it is necessary to perform the calibration procedure for one piece of data from the ISFET as many as millions, not realistic.
さらに、単体ＩＳＦＥＴを用いたｐＨとは異なり、半導体センサアレイの場合には、各ＩＳＦＥＴ間の閾値のばらつきによる課題もある。 Furthermore, unlike the pH using a single ISFET, in the case of a semiconductor sensor array, there is also a problem due to variation in the threshold between the ISFET. 以下、図１および図２を用いて、この課題について説明する。 Hereinafter, with reference to FIGS. 1 and 2, it describes this problem. 図１（ａ）は、ＩＳＦＥＴアレイ１００２の中の３つのＩＳＦＥＴの断面図を模式的に表したものであり、図１（ｂ）のＡ−Ａ'線断面図である。 1 (a) is a sectional view of a three ISFET in the ISFET array 1002 are those that schematically shows a section along the line A-A 'of FIG 1 (b). 図１（ｂ）は、ＩＳＦＥＴアレイ１００２の上面図である。 Figure 1 (b) is a top view of the ISFET array 1002. なお、各トランジスタへの配線は省略してある。 The wiring to each transistor is omitted. それぞれのＩＳＦＥＴには、チップを製造した段階で構造上に正電荷８００や負電荷８０１がトラップされ、その量はＩＳＦＥＴごとに異なる。 Each ISFET, positive charges 800 and negative charges 801 are trapped in the structure on a stage of producing a chip, the amount varies from ISFET. トラップされる場所は、主にイオン感応膜１００の表面、イオン感応膜１００と保護膜１０１との界面、フローティングゲート１０２、ゲート酸化膜１０４である。 Trapped the location is primarily the surface of the ion-selective membrane 100, an interface between the ion-selective membrane 100 and the protective film 101, the floating gate 102, a gate oxide film 104. 各ＩＳＦＥＴの閾値は、トラップされた電荷の種類と量に依存してオフセットする。 Threshold of each ISFET is offset depending on the type and amount of trapped charge. ＩＳＦＥＴアレイを用いた生体分子計測装置の課題は、閾値のオフセットによって、測定波形が図２（ａ）のようにＩＳＦＥＴごとに異なる点である。 Challenge biomolecule measuring apparatus using an ISFET array, the offset threshold, the measured waveform is different for each ISFET as shown in FIG. 2 (a). 確かに、オフセットは、測定後にデータ処理で軽減する事も可能ではある。 Indeed, the offset, there is a also possible to reduce the data processing after the measurement. 例えば、時刻Ｔ１の値は相対的なオフセット量を表しているため、各ＩＳＦＥＴの波形データについて時刻Ｔ１の値を差し引けば、データ処理後は、オフセットの影響を低減することができる。 For example, the value of the time T1 for representing the relative offset amount is subtracted the value of the time T1 for waveform data of each ISFET, after data processing, it is possible to reduce the influence of the offset. しかしながら、こうしたアプローチをとることで、測定時のデータ量が増大するという別の課題が生じる。 However, by taking this approach, another problem that the data amount of the time of measurement is increased occurs. 次にこの課題について説明する。 Next, a description will be given this task.
まず、水素イオン濃度の変動による理論上の電圧変動は、ネルンストの式から求めることができ、２５℃においてはおおよそ５９ｍＶ／ｐＨである。 First, the voltage variation of the theoretical due to changes in hydrogen ion concentration can be determined from the Nernst equation, is approximately 59 mV / pH in the 25 ° C.. 実際のＩＳＦＥＴにおいては、水素イオン濃度の変動はこれより若干低下するため、図２（ａ）に示す信号強度（ΔＶＴＨ）はｐＨあたり数１０ｍＶ程度となる。 In actual ISFET, the fluctuation of the hydrogen ion concentration is slightly lower than this, the signal intensity shown in FIG. 2 (a) (ΔVTH) is approximately the number per pH 10 mV. 一方、先に述べたように、ＩＳＦＥＴの閾値ばらつきに起因して、測定データのオフセットがばらつく。 On the other hand, as described above, due to variation in the threshold value of the ISFET, the offset of the measurement data is varied. ばらつき量は製造方法やデバイスの構造に大きく依存するが、たとえば±１０Ｖ程度ばらつく。 Variation amount depends largely on the structure of the manufacturing methods and devices, for example, varies about ± 10V. 従って、ＩＳＦＥＴから出力される波形のばらつきΔＶＲＤは±１０Ｖのオーダーとなる。 Thus, variation ΔVRD of waveform output from the ISFET is on the order of ± 10V.
このように、波形のばらつきΔＶＲＤがΔＶＴＨよりも３桁程度大きいものとなるため、波形を読み出すＡ／Ｄコンバータには高いダイナミックレンジが要求され、また出力されるデータ量は膨大になる。 Since the variation in the waveform ΔVRD is assumed about 3 orders of magnitude greater than the [Delta] Vth, high dynamic range is required for the A / D converter to read the waveform, and the data amount to be output is large. たとえば、１ｍＶの精度で測定する場合、±１０Ｖのレンジでばらつく波形データを全て記録するには１４〜１５ビットのＡ／Ｄ変換精度が必要である。 For example, when measuring with 1mV accuracy in all the waveform data from varying in the range of ± 10V recording is required 14-15 bit A / D conversion accuracy. ｐＨ変化による波形変動は数秒単位にわたるため、１００Ｈｚのサンプリングレートで５秒測定するとすれば、１セル、１回の測定当たりの出力データ量はおよそ１ｋバイトである。 Because of the wide waveform variation few seconds by pH change, if measured 5 seconds at 100Hz sampling rate, one cell, the output data amount per measurement is approximately 1k bytes. 測定を１００回繰り返すとし、ウェル数を１００万とすれば、最終的に出力されるデータ量は１００Ｇバイトであり、複数回の測定データを保存するとなると膨大な量となる事が分かる。 Measured and the repeated 100 times, if the number of wells and 1,000,000, the amount of data that is finally output is 100G bytes, it is understood to be a huge amount when it comes to saving the measurement data of a plurality of times. これに対し、仮に、ＩＳＦＥＴのオフセットが無い場合、測定すべきデータ範囲はｐＨ１〜ｐＨ１４の変動で５９ｍＶ×１４＝８２６ｍＶと、たかだか１Ｖである。 In contrast, if, when the offset of the ISFET is no data range to be measured and 59mV × 14 = 826mV with variations in PH1～pH14, at most 1V. 結果、１ｍＶの精度で測定する場合でもＡ／Ｄ変換精度は１０ビットで良く、データ量を３割近く低減可能となる。 Result, A / D conversion accuracy even when measured at 1mV accuracy may be a 10-bit, it is possible reduce the amount of data nearly 30%. このように、データ量を考慮すると、ＩＳＦＥＴのオフセット・ドリフトや、複数のＩＳＦＥＴ間の閾値ばらつきは、データ処理の前にデバイス的に低減することが望ましい。 Thus, considering the amount of data, and offset drift of ISFET, the threshold variation among the plurality of ISFET, it is desirable to devices to reduce the data before processing.
以上を踏まえ、本願発明の目的は、複数のＩＳＦＥＴを用いた生体試料の測定により好適な生体分子計測装置を提供することである。 Based on the above, an object of the present invention is to provide a suitable biological molecule measuring device by measuring the biological sample using the multiple ISFET.
本願における課題を解決するための手段のうち代表的なものを例示すれば、生体分子計測装置であって、複数のワード線と、複数のワード線と交差する方向に延伸する複数のデータ線と、複数のワード線と複数のデータ線のそれぞれの交点において基板上に設けられ、それぞれがイオン感応膜およびゲート酸化膜を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタと、基板を介して、ゲート酸化膜のそれぞれに、イオン感応トランジスタ内に蓄積されたキャリアをイオン感応トランジスタから基板に移動させる電圧である基板電圧を印加する第１ドライバと、を有することを特徴とする。 To exemplify typical one of means for solving the problems in the present application, a biomolecule measuring apparatus, a plurality of data lines extending in a direction crossing the plurality of word lines, a plurality of word lines , provided on the substrate at each of intersections of the plurality of word lines and a plurality of data lines, each having an ion-sensitive film and the gate oxide film, a plurality of ion-sensitive transistor for measuring the ion concentration of the sample, the substrate through it, each of the gate oxide film, and having a, a first driver for applying a substrate voltage is a voltage for moving the carriers accumulated in the ion-sensitive transistor from the ion sensitive transistor substrate.
または、複数のワード線と、複数のワード線と交差する方向に延伸する複数のデータ線と、複数のワード線と複数のデータ線の交点において基板上に設けられ、それぞれがイオン感応膜およびゲート酸化膜を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタと、を有するチップに対して制御を行う生体分子計測装置であって、基板を介して、ゲート酸化膜のそれぞれに、イオン感応トランジスタ内に蓄積されたキャリアをイオン感応トランジスタから基板に移動させる電圧である基板電圧を印加する第１ドライバを有することを特徴とする。 Or, a plurality of word lines, a plurality of data lines extending in a direction crossing the plurality of word lines, disposed on the substrate at the intersections of the plurality of word lines and a plurality of data lines, the ion-sensitive film and a gate, respectively having an oxide film, a biomolecule measuring apparatus for controlling the chip having a plurality of ion-sensitive transistor for measuring the ion concentration of the sample, and through the substrate, each of the gate oxide film, ion and having a first driver for applying the carriers accumulated in the photosensitive transistor substrate voltage is a voltage for moving the ion sensitive transistor substrate.
または、複数のワード線と、複数のワード線と交差する方向に延伸する複数のデータ線と、複数のワード線と複数のデータ線の交点において基板上に設けられ、それぞれがイオン感応膜およびゲート酸化膜を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタと、を有するチップを用いた生体分子の計測方法であって、（ａ）基板を介して、ゲート酸化膜のそれぞれに、イオン感応トランジスタ内に蓄積されたキャリアをイオン感応トランジスタから基板に移動させる電圧である基板電圧を印加する第１工程と、（ｂ）第１工程の後に、複数のイオン感応トランジスタの少なくとも１つに、キャリアを注入する第２工程と、を有することを特徴とする。 Or, a plurality of word lines, a plurality of data lines extending in a direction crossing the plurality of word lines, disposed on the substrate at the intersections of the plurality of word lines and a plurality of data lines, the ion-sensitive film and a gate, respectively having an oxide film, a plurality of ion-sensitive transistor for measuring the ion concentration of a sample, a method of measuring biomolecules using a chip having a via (a) a substrate, each of the gate oxide film, a first step of applying a substrate voltage the carriers accumulated in the ion-sensitive in the transistor is a voltage for moving the ion sensitive transistors on the substrate, after (b) the first step, at least one of the plurality of ion-sensitive transistor , and having a second step of injecting carriers, the.
本発明によれば、複数のＩＳＦＥＴを用いた生体試料の測定により好適な生体分子計測装置を提供することができる。 According to the present invention, it is possible to provide a suitable biological molecule measuring device by measuring the biological sample using the multiple ISFET.
（ａ）はＩＳＦＥＴアレイの断面図であり、（ｂ）はＩＳＦＥＴアレイの上面図である。 (A) is a sectional view of the ISFET array, a top view of (b) is ISFET array. （ａ）はＩＳＦＥＴの閾値の測定波形であり、（ｂ）はＩＳＦＥＴのドレイン電流−参照電極電圧特性である。 (A) is a threshold measurement waveform of the ISFET, (b) the drain current of the ISFET - a reference electrode voltage characteristics. 本願発明に係る生体分子計測装置全体の一構成例を示すブロック図である。 It is a block diagram showing a configuration example of the entire biomolecule measuring apparatus according to the present invention. ＤＮＡの構造と伸長反応を説明する図である。 It is a diagram for explaining the structure and elongation reaction of DNA. 本願発明に係る生体分子計測装置によるＤＮＡ配列決定手段を説明するフローチャートである。 It is a flowchart illustrating the DNA sequencing means according biomolecule measuring apparatus according to the present invention. 伸長反応の有無による閾値の変化を説明する図である。 It is a diagram for explaining a threshold change due to the presence of the extension reaction. ＩＳＦＥＴアレイチップの構成例を示すブロック図である。 It is a block diagram showing a configuration example of ISFET array chip. ＩＳＦＥＴアレイの構成例を示すブロック図である。 It is a block diagram showing a configuration example of ISFET arrays. （ａ）はＩＳＦＥＴからのキャリア引き抜きを説明する模式図であり、（ｂ）は引き抜き前後におけるＩＳＦＥＴの閾値分布を示す図である。 (A) is a schematic view for explaining the carrier extracting from ISFET, a diagram illustrating a threshold distribution of ISFET in (b) before and after withdrawal. ＩＳＦＥＴからのキャリア引き抜きに用いるドライバを示す回路図である。 It is a circuit diagram showing a driver for use in carrier extracting from ISFET. 選択回路を示す回路図である。 It is a circuit diagram showing a selection circuit. アンプを示す回路図である。 Is a circuit diagram showing an amplifier. 図１２の回路の動作タイミングを説明するタイミングチャートである。 Is a timing chart for explaining the operation timing of the circuit of Figure 12. （ａ）はＩＳＦＥＴへのキャリア注入を説明する模式図であり、（ｂ）はキャリア注入前後におけるＩＳＦＥＴの閾値分布を示す図である。 (A) is a schematic view for explaining the carrier injection into the ISFET, a diagram illustrating a threshold distribution of ISFET in (b) the carrier before and after injection. ＩＳＦＥＴへのキャリア注入に用いるドライバを示す回路図である。 It is a circuit diagram showing a driver used for carrier injection into the ISFET. ＩＳＦＥＴへのキャリア注入に用いるドライバを示す回路図である。 It is a circuit diagram showing a driver used for carrier injection into the ISFET. （ａ）はＩＳＦＥＴに一括してキャリア注入する際のフローチャートであり、（ｂ）はＩＳＦＥＴに個別にキャリア注入する際のフローチャートである。 (A) is a flowchart when collectively the ISFET to carrier injection, (b) is a flowchart when the carrier injection individually ISFET. 図１７（ａ）に対応するタイミングチャートである。 It is a corresponding timing chart in FIG. 17 (a). 図１７（ｂ）に対応するタイミングチャートである。 Is a corresponding timing chart in FIG. 17 (b). アンプを示す回路図である。 Is a circuit diagram showing an amplifier. ＩＳＦＥＴに対しキャリアの引き抜きおよび注入を行う際のフローチャートである。 It is a flow chart of a withdrawal and injection of carriers to the ISFET. ＩＳＦＥＴに対しキャリアの引き抜きおよび注入を行う際の閾値分布を示す図である。 It is a diagram illustrating a threshold distribution when to ISFET performing withdrawal and injection of carriers. ＩＳＦＥＴに対しキャリアの引き抜きおよび注入を行う際のタイミングチャートである。 It is a timing chart when performing withdrawal and injection of carriers to the ISFET. 補正タイミングを説明するフローチャートである。 It is a flowchart illustrating a correction timing. 補正タイミングを説明するフローチャートである。 It is a flowchart illustrating a correction timing. 補正タイミングを説明するフローチャートである。 It is a flowchart illustrating a correction timing. （ａ）および（ｂ）は、補正タイミングを説明するフローチャートである。 (A) and (b) is a flowchart for explaining the correction timing. ＩＳＦＥＴの変形例を説明する断面図である。 It is a cross-sectional view illustrating a modification of the ISFET. セル構成の変形例を示す回路図である。 It is a circuit diagram showing a modification of the cell structure.
以下、図面を用いて本発明の実施例を説明する。 Hereinafter, the embodiments of the present invention will be explained with reference to drawings. なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 In all the drawings for explaining the embodiments, the same members are denoted by the same reference numerals as, the repetitive description thereof will be omitted. 実施例の各ブロックを構成するトランジスタは特に制限されないが、公知のＣＭＯＳ(相補型ＭＯＳトランジスタ)等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に製造される。 Although transistors constituting the respective blocks of Example not particularly limited, by the integrated circuit technology such as a known CMOS (complementary MOS transistor), is produced on a single semiconductor substrate of single crystal silicon. 即ち、ウェルと、素子分離領域と、酸化膜と、を形成する工程と、その後、ゲート電極と、ソース・ドレイン領域となる第１と第２半導体領域と、を形成する工程により製造される。 That is, a step of forming the well, and the element isolation region, an oxide film, and then, is manufactured by forming a gate electrode, a first and a second semiconductor region serving as source and drain regions, a. ＭＯＳＦＥＴ(Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)の回路記号は、Ｐ型ＭＯＳＦＥＴ（以下ＰＭＯＳとする）にはゲートに丸の記号を付すことで、Ｎ型ＭＯＳＦＥＴ（以下ＮＭＯＳとする）と区別することとする。 Circuit symbol of MOSFET (Metal Oxide Semiconductor Field Effect Transistor), by subjecting the circle symbol to the gate in the P-type MOSFET (hereinafter referred to as PMOS), and to distinguish the N-type MOSFET (hereinafter referred to as NMOS) .
以下、ＭＯＳＦＥＴを簡略化してＭＯＳあるいはＭＯＳトランジスタと呼ぶことにする。 Hereinafter, will be a MOSFET simplified referred to as MOS or MOS transistors. 但し本発明に用いられるトランジスタは、金属ゲートと半導体層の間に設けられた酸化膜を含む電界効果トランジスタだけに限定されるわけではなく、絶縁膜を間に含むＭＩＳＦＥＴ(Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)等の一般的なＦＥＴも含む。 However transistor used in the present invention is not limited only to a field effect transistor including an oxide film provided between the metal gate and the semiconductor layer, MISFET comprising between an insulating film (Metal Insulator Semiconductor Field Effect Transistor ) also includes a general FET such.
図１に、ＩＳＦＥＴアレイ１００２の模式図をしめす。 Figure 1, shows the schematic diagram of the ISFET array 1002. 図１（ｂ）は、ＩＳＦＥＴアレイ１００２の上面図であり、図１（ａ）は、図１（ｂ）のＡＡ'線における断面図である。 1 (b) is a top view of the ISFET array 1002, FIG. 1 (a) is a sectional view taken along line AA 'in FIG. 1 (b). ＩＳＦＥＴアレイ１００２には、その底部にＩＳＦＥＴのイオン感応膜１００が位置するウェル７０３が２次元状に配置される。 The ISFET array 1002, well 703 which ion-sensitive membrane 100 of ISFET is located at the bottom thereof is arranged two-dimensionally. ウェル７０３は、半導体プロセスで形成された数１００ｎｍ〜数μｍ程度の大きさの穴である。 Well 703 is sized holes in several 100nm~ about several μm formed by a semiconductor process. そして、測定の際には、各ウェル７０３の中に、測定対象となる生体分子７０１が付着したビーズ７０２が装填される。 At the time of measurement, into each well 703, beads 702 biomolecule 701 is attached to be measured is loaded. 特に生体分子７０１がＤＮＡである場合は、ＤＮＡ７０１をビーズ７０２に付着させる際に、エマルジョンＰＣＲなどの方法で測定対象のＤＮＡを複製し、ビーズ上のＤＮＡ本数を増やしておくと、発生する水素イオン（詳細は図４で後述する）の量が増えて検出が容易になる。 Particularly when the biomolecule 701 is DNA, when adhering the DNA701 the bead 702, to replicate the DNA to be measured by a method such as emulsion PCR, the time to increase the DNA number on the bead, generating hydrogen ions (described in detail later in FIG. 4) to facilitate the detection by increasing the amount of.
ＩＳＦＥＴは通常、イオン感応膜１００、保護膜１０１、フローティング電極１０２、ゲート電極１０３、ゲート酸化膜１０４、ドレイン１０５、ソース１０６、シリコン基板１０７、基板コンタクト１１０からなる。 ISFET are usually ion-selective membrane 100, a protective film 101, the floating electrode 102, the gate electrode 103, gate oxide film 104, drain 105, source 106, a silicon substrate 107, made of substrate contact 110. 場合によってはフローティング電極１０２とゲート電極１０３が無く、ゲート酸化膜１０４の上に直接、保護膜１０１とイオン感応膜１００を積層する場合もある。 Sometimes no floating electrode 102 and the gate electrode 103, directly on the gate oxide film 104, there is also a case of laminating the protective film 101 and the ion-sensitive membrane 100. 生体分子７０１から発生するイオンを測定する際は、感応膜１００を溶液１０８に接触させ、また、参照電極１０９を溶液１０８中に浸す。 When measuring the ions generated from the biomolecule 701, the sensitive film 100 is brought into contact with a solution 108, also immerse the reference electrode 109 in the solution 108. この状態で、参照電極に電圧ＶＲＥＦを与えると、イオン感応膜１００、保護膜１０１、ゲート酸化膜１０４での容量性結合を介してドレイン−ソース間にチャネルが誘起され、図２（ｂ）に示すようなドレイン電流―参照電極電圧特性が得られる。 In this state, when the reference electrode provides a voltage VREF, the ion-selective membrane 100, a protective film 101, the drain via the capacitive coupling with the gate oxide film 104 - channel is induced between the source, in FIG. 2 (b) drain current as shown - reference electrode voltage characteristic is obtained. この時、溶液１０８中にイオンが存在すると、イオン感応膜１００と溶液１０８の間に界面電位が発生し、ゲート電極にかかる実効的な電圧が変化する。 At this time, the ions in solution 108, the interfacial potential is generated between the ion-selective membrane 100 and solution 108, the effective voltage applied to the gate electrode is changed. 界面電位の大きさはイオンの濃度に依存するため、例えば溶液１０８のイオン濃度がＣ１からＣ２に変化すると、トランジスタの閾値がＶ１からＶ２に変化したように見える。 Since the magnitude of the interfacial potential is dependent on the concentration of ions, for example, the ion concentration of the solution 108 is changed to C2 from C1, looks like the threshold of the transistor is changed to V2 from V1. この閾値の変化から、溶液１０８のイオン濃度を測定することが可能である。 From the change of the threshold value, it is possible to measure the ion concentration of the solution 108.
図３は、生体分子計測装置全体の一構成例を示すブロック図である。 Figure 3 is a block diagram showing a configuration example of the entire biomolecule measuring apparatus. 測定対象の生体分子７０１は、ビーズ７０２に付着する形で、ＩＳＦＥＴアレイチップ３００上に装填される。 Biomolecule 701 to be measured, in a manner that adheres to the beads 702, it is loaded onto ISFET array chip 300. その後、1種または複数種類の試薬が、送液装置３０７によって試薬容器３０１〜３０５から送液され、ＩＳＦＥＴアレイチップ３００上で生体分子７０１と反応する。 Thereafter, one or more kinds of reagents, is fed from the reagent container 301 to 305 by the liquid feeding device 307, reacts with a biomolecule 701 on ISFET array chip 300. この反応の生成物であるイオンの濃度変化を、ＩＳＦＥＴアレイチップ３００で検出する。 The change in the concentration of ions is the product of the reaction is detected with ISFET array chip 300. 反応後の廃液は、廃液容器３０６で回収される。 Waste liquid after the reaction is recovered by the waste fluid container 306. 送液装置３０７の実現方法としては、例えば、一般的な送液ポンプを複数使用しても良いし、またはアルゴンなどの不活性ガスを、試薬容器ごとに用意されたバルブを介して圧力を調整しながら試薬容器３０１〜３０５に注入して、ガスの圧力で容器から試薬を押し出しても良い。 The method of realizing the feeding device 307, for example, a common liquid feed pump may be multiple use, or an inert gas such as argon, adjust the pressure via a valve which is prepared for each reagent container It was injected into the reagent containers 301 to 305 while, may be extruded reagent from the vessel at a pressure of the gas. コントローラ３０８は、あらかじめプログラムされた実験シーケンスとデータ処理装置３０９で取得したデータに応じて、送液装置３０７の送液ポンプの送液量の調整、ＩＳＦＥＴアレイチップ３００の動作状態の制御、データ処理装置３０９の制御、試薬流路３１０〜３１２上またはＩＳＦＥＴアレイ上に配置された参照電極１０９の電圧を制御する。 Controller 308, in accordance with the data acquired by the preprogrammed experimental sequence and the data processing apparatus 309, adjustment of the feeding amount of the liquid supply pump of the liquid supply device 307, the control of the operating state of the ISFET array chip 300, data processing control unit 309 controls the voltage of the reference electrode 109 which is disposed in or on ISFET on the array reagent flow path 310-312. データ処理装置３０９は、ＩＳＦＥＴアレイチップ３００から出力されたデータを取得、解析するもので、一般的なＡ／Ｄ変換器を搭載したインターフェースボードとコンピュータから構成される。 The data processing unit 309, acquires the data output from the ISFET array chip 300, those analyzes, and from the interface board and the computer with a typical A / D converter.
検出対象のイオンは、図１（ａ）のイオン感応膜１００の材料を選択することで変更する事ができる。 Of detected ions, it can be modified by selecting the material of the ion-selective membrane 100 of FIG. 1 (a). イオン感応膜の材料の中で、特に半導体プロセスで成膜しやすい材料としては、酸化シリコンＳｉＯ２、窒化シリコンＳｉ３Ｎ４、酸化アルミニウムＡｌ２Ｏ３、酸化タンタルＴａ２Ｏ５などがある。 Among the material of the ion-selective membrane, especially as the film-forming material which is easily in the semiconductor process, a silicon oxide SiO2, silicon nitride Si3 N4, aluminum oxide Al2O3, and the like tantalum oxide Ta2 O5. これらの材料は、それぞれイオンごとに検出感度が異なり、例えばＴａ２Ｏ５は上記材料の中で、水素イオンの検出感度が最も高く、一方でナトリウムイオンに関する感度が最も低い。 These materials have different sensitivity for each ion, e.g. Ta2O5 is in the above-mentioned materials, the highest detection sensitivity of the hydrogen ions, whereas sensitivity is lowest relates sodium ions. 従って、Ｔａ２Ｏ５は、水素イオンを測定する用途、言い換えれば、溶液の水素イオン指数ｐＨを測る用途に好適である。 Therefore, Ta2 O5 is application for measuring hydrogen ions, in other words, it is suitable for applications to measure the hydrogen ion exponent pH of the solution.
以下、生体分子測定装置として、ＤＮＡの伸長反応によって発生する水素イオン濃度の変化を測定する半導体ＤＮＡシーケンサを例に、本発明の詳細な実施方法を説明するが、本発明の適用先はＤＮＡシーケンサに限定されない。 Hereinafter, a biomolecule measuring apparatus, as an example a semiconductor DNA sequencer to measure changes in hydrogen ion concentration generated by the extension reaction of DNA, but a detailed implementation of the present invention, the Apply invention DNA sequencer but it is not limited to. ＩＳＦＥＴは前述のようにイオン感応膜を選ぶことで種々のイオンを検出可能であり、ナトリウムイオンやカリウムイオンが変化するような生体分子の測定に適用可能である。 ISFET is capable of detecting various ions by selecting an ion-selective membrane as described above, sodium ions and potassium ions can be applied to the measurement of biological molecules, such as changes.
まず、図４を用いて、ＤＮＡの構造と伸長反応について説明する。 First, with reference to FIG. 4, will be described extension reaction the structure of DNA. 図４（ａ）は、一本鎖ＤＮＡを模式的に表した図である。 Figure 4 (a) is a diagram schematically illustrating a single-stranded DNA. 実際の一本鎖ＤＮＡは、リン酸とデオキシリボースからなる鎖に４種類の塩基が結合し、複雑な立体構造を形成するが、ここでは簡単のため、リン酸とデオキシリボースからなる鎖を直線４０４で表し、４種類の塩基、すなわちアデニンをＡ（４００）、チミンをＴ（４０１）、シトシンをＣ（４０２）、グアニンをＧ（４０３）のように記号で表す。 The actual single-stranded DNA is four bases in a chain consisting of phosphoric acid and deoxyribose coupled, forms a complex three-dimensional structure, wherein for simplicity, straight chain consisting of phosphoric acid and deoxyribose expressed in 404, four bases, namely adenine a (400), thymine T (401), cytosine C (402), represents a guanine at symbol: G (403).
図４（ｂ）はＤＮＡの伸長反応を模式的にあらわしたものである。 FIG. 4 (b) is intended to elongation reaction of DNA was expressed schematically. ＡＴＣＧの１本鎖４０５に、ＴＡＧからなるプライマ４０６が結合した状態を示す。 Single strand 405 of ATCG, showing a state where the primer 406 comprising a TAG is attached. この状態で、シトシンを含むデオキシリボヌクレオチド３リン酸（ｄＮＴＰ）の一種（ｄＣＴＰ）４０７とＤＮＡポリメラーゼが存在すると、ｄＣＴＰがＧ末端に結合すると同時に、図４（ｃ）に示すように、２リン酸４０９と水素イオン４０８が離脱する。 In this state, at the same time one (dCTP) 407 and DNA polymerase deoxyribonucleotide triphosphate containing cytosine (dNTPs) are present, when dCTP is bound to G-terminus, as shown in FIG. 4 (c), 2-phosphate 409 and hydrogen ions 408 is disengaged.
水素イオンの検出でＤＮＡ配列を決定する方法は以下のとおりである。 Method for determining the DNA sequence in the detection of hydrogen ions is as follows. まず、配列を決定したい未知の１本鎖ＤＮＡにプライマを結合させる。 First, to couple the primer to an unknown single-stranded DNA to be sequenced. この状態で、ｄＣＴＰ、ｄＴＴＰ、ｄＡＴＰ、ｄＧＴＰの４種の試薬を順番に注入し、それぞれの試薬を注入した際の水素イオン濃度を測定する。 In this state, dCTP, poured dTTP, dATP, sequentially four reagents dGTP, measuring the hydrogen ion concentration when injected with each reagent. 例えばｄＡＴＰを注入した時に水素イオンが発生すれば、元の１本鎖ＤＮＡのうちプライマが結合した部分を除いた先頭が、Ａの相補塩基、すなわちＴであった事が分かる。 For example, if generated hydrogen ions when implanted dATP, head excluding the portion where the primer is bound of the original single-stranded DNA is complementary bases A, i.e. it can be seen was T. 上記試薬の注入と水素イオン濃度を測定することで、順番にＤＮＡ配列を決定する事ができる。 By measuring the implanted hydrogen ion concentration of the reagent, it can be determined DNA sequence in order.
図３の生体分子計測装置によるＤＮＡ配列決定手順を図５に示す。 The DNA sequencing procedures biomolecular measuring apparatus of FIG. 3 shown in FIG. 以下、ＩＳＦＥＴアレイチップ上の１つのＩＳＦＥＴと、その直上に形成された１つのウェルをまとめてセルと呼ぶこととする。 Hereinafter called the one ISFET on ISFET array chip, and collectively cell one well formed directly above it. ビーズ７０２の装填が終わった段階でＩＳＦＥＴアレイチップ３００を装置にセットし、測定を開始すると、装置はあらかじめ決められた手順で試薬ｄＮＴＰを選択し（６００）、送液装置３０７によって試薬をＩＳＦＥＴアレイチップ３００上のフローセルに注入する（６０１）。 It was set in the apparatus the ISFET array chip 300 loaded is in finished stage of beads 702, when the measurement is started, the device selects the reagent dNTP at a predetermined procedure (600), ISFET array reagents by feeding device 307 injected into the flow cell on the chip 300 (601). この時、各ＩＳＦＥＴの閾値を測定する（６０２）と、どのセルで水素イオンが発生したかがわかる。 In this case, the threshold value of each ISFET measuring the (602), or is found hydrogen ions occurs in any cell. 次に、洗浄液６０３を注入し、反応しなかったｄＮＴＰと、反応生成物である水素イオン、２リン酸を洗い流す（６０４）。 Then, the cleaning liquid 603 is injected to wash the dNTP that has not reacted, the hydrogen ion is the reaction product, the 2-phosphate (604). 洗浄が終わった後、次のｄＮＴＰを選択して（６０５〜６０８）、注入する、というフローを繰り返す。 After washing, selects the next dNTPs (605 to 608), is injected, repeated flow of.
伸長反応の有無による閾値の変化を、図６を用いて説明する。 The change in the threshold due to the presence or absence of the extension reaction will be described with reference to FIG. 図６（ａ）は１つのセルを模式的にあらわしたものであり、ＩＳＦＥＴ７００上にＤＮＡ７０１が固定されていることをしめす。 FIGS. 6 (a) are those which represent one cell schematically show that DNA701 on ISFET700 is fixed. ここに、時刻Ｔ１で洗浄液、時刻Ｔ２でｄＮＴＰ、時刻Ｔ３で洗浄液が注入される。 Here, the cleaning liquid at a time T1, dNTPs at time T2, the cleaning solution at time T3 is injected. 各時刻でのＩＳＦＥＴの閾値変化が図６（ｂ）および図６（ｃ）である。 Threshold change of ISFET at each time is shown in FIG. 6 (b) and FIG. 6 (c). 伸長反応があるときは、時刻Ｔ２でｄＮＴＰが注入された段階で水素イオンが発生するため、図６（ｂ）のように閾値が変化する。 When there is extension reaction, since dNTP at time T2 hydrogen ions at a stage that is injected is generated, the threshold as shown in FIG. 6 (b) is changed. その後、時刻Ｔ３で刻洗浄によって水素イオンが元の濃度に戻るため、閾値も元のレベルに戻る。 Then, hydrogen ions by embossing washed at time T3 to return to its original concentration, the threshold returns to the original level. 一方、伸長反応がない場合は水素イオンが発生しないため、図６（ｃ）のように、どの時刻でも閾値は変化しない。 On the other hand, if there is no extension reactions in which hydrogen ions are not generated, as shown in FIG. 6 (c), the threshold value does not change at any time.
以下、図７以下を用いて、本実施例に係る生体分子計測装置の詳細を説明する。 Hereinafter, with reference to FIG. 7 will be described in detail below biomolecule measuring apparatus according to this embodiment.
図７は、ＩＳＦＥＴアレイチップ３００の構成例を示したブロック図である。 Figure 7 is a block diagram showing a configuration example of ISFET array chip 300. 図７において、電源はアナログ電源電圧ＶＤＤＡ、アナロググラウンド電圧ＶＳＳＡ、デジタル電源電圧ＶＤＤ、デジタルグラウンド電圧ＶＳＳである。 7, the power source is an analog power supply voltage VDDA, analog ground voltage VSSA, the digital power supply voltage VDD, the digital ground voltage VSS. デジタル電源電圧はおもにデジタル回路部、すなわち、列デコーダ１００８、列選択ドライバ１００９、レジスタ１００５、列選択スイッチ１００６、出力ドライバ１００７に供給され、それ以外の回路にはアナログ電源電圧が供給される。 Digital power supply voltage is mostly digital circuit portion, i.e., a column decoder 1008, column select driver 1009, register 1005, the column selection switch 1006 is supplied to the output driver 1007, the analog power supply voltage is supplied to the other circuits. ＩＳＦＥＴ基板電圧ＶＢＢＩは、オンチップの電源回路１０１３において、アナログ電源電圧ＶＤＤＡとアナロググラウンド電圧ＶＳＳＡから生成される。 ISFET substrate voltage VBBI, in the power supply circuit 1013 on-chip, is generated from the analog power supply voltage VDDA and the analog ground voltage VSSA. ＸＡＤＤとＹＡＤＤはそれぞれ行アドレスと列アドレスであり、図４のコントローラ３０８が生成する。 XADD and YADD are each row and column addresses, the controller 308 of FIG. 4 is produced. 行デコーダ１０００は、一般的なｎビットデコーダであり、入力されたｎビットの行アドレスＸＡＤＤに従い、内部の２＾ｎ本の行選択信号ＲＯＷのうちのｊ番目の１本を活性化する。 Row decoder 1000 is a general n-bit decoder, in accordance with the row address XADD of n bits input to activate the j-th one of the interior of 2 ^ n of row selection signal ROW. 列デコーダ１００８も行デコーダ１０００と同様の回路で、ｍビットの列アドレスＹＡＤＤに基づいて内部の２＾ｍ本の列選択信号ＣＯＬのうち、ｋ番目の１本を活性化する。 In the same circuit and the column decoder 1008 row decoder 1000, of the inside of the 2 ^ m the column selection signal COL based on the column address YADD of m bits, to activate the k-th one. ｎ、ｍの値は、例えば１０２４セル×１０２４セル＝１００万並列のＩＳＦＥＴアレイの場合、ｎ＝１０、ｍ＝１０である。 n, the value of m is, for example, in the case of 1024 cells × 1024 cells one million parallel ISFET arrays, n = 10, m = 10. 行選択ドライバ１００１は、行選択信号ＲＯＷと行選択パルスＸＳから、２＾ｎ本の行選択線ＷＬのうち１つを活性化するものであり、例えば２＾ｎ個の単純なＯＲ論理回路で実現できる。 Row select driver 1001, the row selection signal ROW and the row selection pulse XS, 2 ^ n is intended to activate one of the row selection line WL, and for example, 2 ^ n pieces of simple OR logic circuit realizable. 列選択ドライバ１００９も行選択ドライバと同様である。 Column selection driver 1009 is also the same as the row selection driver.
ここで、図７におけるＩＳＦＥＴアレイ１００２は、ＩＳＦＥＴとＩＳＦＥＴを選択するための手段とをワード線ＷＬとデータ線ＤＬＡの交点に２次元状に並べたものである。 Here, ISFET array 1002 in FIG. 7 is obtained by arranging two-dimensionally in the word line WL and the intersections of the data lines DLA and means for selecting the ISFET and ISFET. 図８は、ＩＳＦＥＴアレイ１００２の構成例である。 Figure 8 is a configuration example of ISFET array 1002. 各々のセルは、２つの選択トランジスタ１２００、１２０１とＩＳＦＥＴ７００から構成される。 Each cell is composed of two selection transistors 1200 and 1201 from ISFET700. 各々のセルは、行選択線ＷＬｋ、ソース線ＳＬｋ、データ線ＤＬＡｋ、ＤＬＢｋに接続される。 Each cell, row select line WLk, the source line SLk, the data lines DLAk, is connected to the DLBk. また、ＩＳＦＥＴアレイ内の全てのトランジスタの基板電位は共通で、ＩＳＦＥＴ基板電源ＶＢＢＩ（１２０２）が供給される。 Further, the substrate potentials of all transistors in the ISFET array with a common, ISFET substrate power supply VBBi (1202) is supplied. 先に述べたように、行アドレスＸＡＤＤによってｊ番目のＷＬｊがＨ状態に活性化されると、ＷＬｊに接続される全てのセルにおいて、選択トランジスタが導通状態となり、同一ＷＬｊ上の全てのＩＳＦＥＴが、それぞれ接続されるソース線ＳＬとデータ線ＤＬＡに接続される。 As mentioned previously, the j-th WLj is activated to H state by the row address XADD, in all the cells connected to WLj, selection transistor is rendered conductive, all the ISFET on the same WLj It is connected to a source line SL and the data line DLA respectively connected. 図８では、全てのトランジスタがＮＭＯＳである例を示したが、もちろん全てをＰＭＯＳで構成しても良い。 8, all the transistors example a NMOS, may be constructed of course everything PMOS. この場合、行選択線ＷＬの論理が反転する。 In this case, the logic row selection line WL is reversed.
ソース線ＳＬｋ、データ線ＤＬＡｋ、ＤＬＢｋは、読み出し回路１０１１中のアンプ１００３中のｋ番目のアンプ１００３ｋに接続される。 Source line SLk, the data line DLAk, DLBk is connected to the k-th amplifier 1003k in amplifier 1003 in the readout circuit 1011. 図１２にアンプの詳細を示す。 Figure 12 shows the amplifiers details. 本アンプは２つの一般的な定電流源１７００、１７０４、２つのアンプ１７０１、１７０２、および出力用のアンプ１７０３とトランジスタ１７０５からなる。 This amplifier consists of two common constant current source 1700,1704,2 single amplifiers 1701 and 1702, and for the output amplifier 1703 and the transistor 1705. ２２０１と２３００はアナログスイッチである。 2201 and 2300 is an analog switch. ２２０１はコントローラ３０８からの駆動信号φ１に基づき、ソース線ＳＬｋとデータ線ＤＬＡｋとＤＬＡＢｋをそれぞれ定電流源１７００、アンプ１７０１、アンプ１７０２から切り離す。 2201 based on a drive signal φ1 from controller 308, respectively source line SLk data line DLAk and DLABk constant current source 1700, an amplifier 1701, disconnected from the amplifier 1702. 一方、２３００は、コントローラ３０８からの駆動信号φ０に基づき、ソース線ＳＬｋとデータ線ＤＬＡｋとＤＬＡＢｋをプリチャージ電圧ＶＰＣに接続するためのスイッチである。 Meanwhile, 2300, based on a drive signal φ0 from the controller 308, a switch for connecting the source line SLk data line DLAk and DLABk the precharge voltage VPC. ＤＮＡ配列を測定する場合は２２０１は接続状態、２３００は切断状態である。 When measuring the DNA sequence is 2201 connected state, it is 2300 in a disconnected state. まず、この時のアンプの動作について説明する。 First, a description will be given of the operation at this time of the amplifier.
定電流源１７００と１７０３は片方の端子がアナロググラウンド電圧 ＶＳＳＡに接続され、一定の電流をＶＳＳＡへ引き抜く。 The constant current source 1700 and 1703, one terminal connected to the analog ground voltage VSSA, pulling a constant current to VSSA. １７０１と１７０２は増幅率１倍のボルテージフォロワ構成のアンプであり、一般的な差動増幅回路で実現できる。 1701 and 1702 are amplifiers of the amplification factor 1 times the voltage follower configuration, it can be realized by a general differential amplifier circuit. これらのアンプにより、ＤＬＡｋとＤＬＢｋとの間に、トランジスタ１７０５と、定電流源１７０４に流れる一定電流Ｉｄで決定される一定電圧ＶＡＢを発生させる。 These amplifiers, between the DLAk and DLBk, a transistor 1705, and generates a constant voltage VAB which is determined by a constant current Id flowing through the constant current source 1704. かかる構成によれば、ＩＳＦＥＴアレイ中の選択ＩＳＦＥＴのソース・ドレイン電圧はおよそＶＡＢの一定値で固定され、また、ドレイン電流は定電流源１７００で決定される定電流Ｉｄに固定される。 According to such a configuration, the source-drain voltage of the selected ISFET in ISFET array is fixed at approximately a constant value of VAB, also the drain current is fixed to a constant current Id determined by the constant current source 1700. ＩＳＦＥＴが線形領域で動作していれば、ドレイン電流Ｉｄとゲートソース間電圧Ｖｇｓ、ソース・ドレイン間電圧Ｖｄｓは以下の式を満たす。 If ISFET operates in a linear region, the drain current Id and the gate-source voltage Vgs, the source-drain voltage Vds satisfies the following equation.
Ｉｄ＝β｛（Ｖｇｓ−Ｖｔｈ）−１／２×Ｖｄｓ｝×Ｖｄｓ （１） Id = β {(Vgs-Vth) -1 / 2 × Vds} × Vds (1)
ここで、βはデバイス特有の定数、Ｖｔｈはデバイスの閾値である。 Here, beta is device-specific constants, Vth is the threshold of the device. いま、溶液中のイオンにより、ＩＳＦＥＴの閾値が＋ΔＶｔｈだけずれたとすると、アンプ１００３ｋによりドレイン電流Ｉｄ一定、ソース・ドレイン電圧Ｖｄｓが一定という動作条件になっている事を加味すると式は以下のように書ける。 Now, the ions in the solution, if the threshold value of the ISFET is shifted by + [Delta] Vth, the drain current Id constant by the amplifier 1003K, the source-drain voltage Vds to consideration that has the operating condition of a constant expression as follows write.
Ｉｄ＝β｛（Ｖｇｓ´−（Ｖｔｈ＋ΔＶｔｈ））−１／２×Ｖｄｓ｝×Ｖｄｓ（２） Id = β {(Vgs'- (Vth + ΔVth)) - 1/2 × Vds} × Vds (2)
Ｉｄは０ではないので（１）式を（２）式で割って整理すると、 If Id is to organize divided by because it is not a 0 (1) (2),
Ｖｇｓ´−Ｖｇｓ＝ΔＶｔｈ （３） Vgs'-Vgs = ΔVth (3)
式(３)より、ゲート電圧すなわち参照電極電圧を固定しておけば、閾値の変動はソース電位の変動として出力される。 From equation (3), if fixed gate voltage or reference electrode voltage, the variation of the threshold is output as the variation of the source potential. Ｖｄｓは一定なので、ソース電位の変動はドレイン電位の変動となり、結果としてΔＶｔｈがアンプ出力端子ＡＯｋより出力される。 Since Vds is constant, the variation of the source potential becomes variation of the drain voltage, [Delta] Vth is output from the amplifier output terminal AOk consequently.
アナログ信号は２＾ｍ台のアナログデジタル変換器１００４でデジタル信号に変換され、その結果がそれぞれ２＾ｍ台のレジスタ１００５に保持される。 Analog signal is converted into a digital signal by 2 ^ m stand of the analog-to-digital converter 1004, the result is held in each of 2 ^ m stand register 1005. 先に述べたように、アナログデジタル変換器１００４の精度はオフセットばらつき量とイオン検出時の信号量に依存するが、おおむね１０ビットから１５ビット程度あれば十分である。 As mentioned earlier, the accuracy of the analog-to-digital converter 1004 is dependent on the signal amount during the ion detection offset variation amount, is sufficient 15-bit order of approximately 10 bits. 列選択スイッチ１００６は、レジスタに保存されているアナログデジタル変換結果を、列選択線ＹＬｋによって選択し、出力ドライバ１００７を介して外部に出力する。 Column selection switch 1006, an analog-to-digital conversion result stored in the register, selected by the column select line YLK, and outputs to the outside via the output driver 1007. 当然ながら、ＩＳＦＥＴアレイチップ３００のデータ出力ピンＤＡＴＡの本数が許す限りは同時に複数のレジスタの値を出力してもよい。 Of course, may output a value of a plurality of registers simultaneously as long as allowed by the number of data output pins DATA of ISFET array chip 300. 以上、ここまではチップ上でアナログの閾値信号をデジタル信号に変換する構成について説明してきたが、アナログの閾値信号を直接チップ外部に出力し、データ処理装置に搭載されるアナログデジタル変換器で変換しても良い。 Above, far it has been described the configuration for converting the threshold signal of the analog on a chip into a digital signal, and outputs directly to the outside of the chip a threshold signal of the analog converted by analog-to-digital converter is mounted on the data processing device it may be. この場合、図７のアナログデジタルコンバータ１００４は不要である。 In this case, analog-to-digital converter 1004 in FIG. 7 is not required. データ出力ピンＤＡＴＡに余裕がある場合は、全てのアンプからのアナログ出力をＤＡＴＡピンに出力すればよく、こうするとレジスタ１００５、列選択スイッチ１００６、出力ドライバ１００７が不要になり、回路面積を削減する事が可能である。 If the data output pin DATA can afford may be output analog output from all amplifier DATA pin, when this register 1005, the column selection switch 1006, the output driver 1007 is not required, to reduce the circuit area things are possible. データ出力ピンに余裕がない場合は、レジスタ１００５の代わりにサンプルホールド用のキャパシタを接続し、また、後段の列選択スイッチ１００６を一般的なアナログスイッチで実装し、出力ドライバをアナログのアンプに置き換えて、マルチプレクス動作をさせればよい。 If the data output pin can not afford connects the capacitor for sampling and holding in place of the register 1005, and a subsequent stage of the column selection switch 1006 implemented by a general analog switch, replacing the output driver to an analog amplifier Te, it is only necessary to multiplex operations.
以下、図９以降を用いて、具体的なオフセット・ドリフト低減手法を説明する。 Hereinafter, with reference to subsequent figures 9, a specific offset drift reduction technique. 図９（ａ）は、ＮＭＯＳ型のＩＳＦＥＴ構造にトラップされた電荷のうち、フローティングゲートに蓄積された電子を引き抜く（ＩＳＦＥＴ７００から基板１０７へ移動させる）様子を模式的に表した図であり、図９（ｂ）は、引き抜き前後の閾値電圧の変化を模式的に表した図である。 9 (a) it is out of the charge trapped in ISFET structure of NMOS type, (moving from ISFET700 to the substrate 107) extracting electrons stored in the floating gate is a diagram schematically showing a state, FIG. 9 (b) is a diagram schematically showing a change in threshold voltage before and after the withdrawal. 図９（ａ）のように、フローティングゲート１０２中に電子８０１がトラップされている状況を考える。 As shown in FIG. 9 (a), the consider a situation where electrons 801 in the floating gate 102 are trapped. この時、フローティングゲート中に電子が存在しない状態の閾値をＶＴ０とすると、電子がトラップされた場合は閾値がＶＴ０よりも高くなる。 At this time, the electrons in the floating gate and VT0 threshold of the absence, higher than the threshold value VT0 If electrons are trapped. 従って、電子がランダムにトラップされているＩＳＦＥＴアレイの閾値分布は図９（ｂ）上段の「引き抜き前」に示す形になる。 Thus, the threshold distribution of ISFET arrays electrons are trapped in the randomly will form shown in "pull-out front" shown in FIG. 9 (b) top.
この状態で、参照電極電圧ＶＲＥＦを０Ｖとし、ゲート酸化膜電圧ＶＯＸが、通常の動作中の電圧（例えば５Ｖ）より十分高い電圧になるように、ＩＳＦＥＴ基板電圧ＶＢＢＩに例えば３０Ｖの電圧をかける。 In this state, the reference electrode voltage VREF and 0V, the gate oxide film voltage VOX is, so as to sufficiently higher than the voltage voltage during normal operation (e.g. 5V), applied to ISFET substrate voltage VBBI for example 30V voltage. ＶＢＢＩに３０Ｖを印加した結果、ゲート酸化膜１０４に基板１０７からフローティングゲート１０２にむかう向きに強い電界が発生する。 VBBI result of applying the 30V in a strong electric field is generated in a direction towards the gate oxide film 104 from the substrate 107 into the floating gate 102. この電界により、基板１０７からフローティングゲート１０２に向かってトンネル電流が流れる。 This electric field, a tunnel current flows toward the substrate 107 into the floating gate 102. トンネル電流の発生要因は、酸化膜の厚みによってＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネリングかダイレクトトンネリングであり、おおむね酸化膜厚が５ｎｍ以上の場合はＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル効果が、５ｎｍ未満の場合はダイレクトトンネリングが支配的である。 Cause of the tunnel current is Fowler-Nordheim tunneling or direct tunneling by the thickness of the oxide film, if substantially oxide film thickness is not less than 5nm Fowler-Nordheim tunneling effect, if it is less than 5nm direct tunneling is dominant is there. いずれの場合も、トラップ電子８０１が基板方向に引き抜かれ、その結果図９（ｂ）下段の「引き抜き後」に示す通り、ＩＳＦＥＴの閾値分布はＶＴ０以下となり、引き抜き前に比べてばらつきを低減する事ができる。 In either case, trapped electrons 801 are pulled toward the substrate, the as shown in "After withdrawal" Results Figure 9 (b) lower the threshold distribution of the ISFET becomes VT0 below to reduce variations than before withdrawal it is thing. ここで重要な点は、ＩＳＦＥＴアレイチップ３００内の各ＩＳＦＥＴ間で、参照電極１０９の参照電圧ＶＲＥＦと基板１０７の基板電圧ＶＢＢＩが、全て共通な点である。 Here importantly, between the ISFET of ISFET array chip 300, substrate voltage VBBI reference voltage VREF and the substrate 107 of the reference electrode 109 is common to all points. これにより、基板電圧に高電圧を印加することで、全てのＩＳＦＥＴのフローティングゲート中の電子を、一括して引き抜くことが可能となる。 Thus, by applying a high voltage to the substrate voltage, the electrons in the floating gates of all the ISFET, it is possible to pull out collectively. 従って、一つ一つのＩＳＦＥＴの電子を引き抜くよりも、高速に閾値ばらつきを低減可能である。 Therefore, than extracting electrons every single ISFET, it is possible to reduce the variation in the threshold value at a high speed. また、この際に流れる電流は各々のゲート酸化膜に流れるトンネル電流のみであるため、全てのＩＳＦＥＴに対して一括して電子の引き抜き動作をしても、ＩＳＦＥＴアレイチップ３００全体の消費電流は低く抑えられる。 The current flowing at this time is because it is only a tunnel current flowing through the gate oxide film of each, even if the electrons are extracted operation collectively for all the ISFET, the overall current consumption of the ISFET array chip 300 is low It is suppressed.
以上の電荷引き抜き動作を実現するための回路構成を、図１０に示す。 The circuit configuration for implementing the above charge withdrawal operation, shown in FIG. 10. 図１０のＩＳＦＥＴアレイ１００２の回路構成は、図８と同一である。 The circuit configuration of the ISFET array 1002 of Figure 10 is identical to FIG. 但し、上述の通り各ＩＳＦＥＴ間で参照電圧ＶＲＥＦと基板電圧ＶＢＢＩは全て共通であるので、図１０ではこの点を明示的に図示している。 However, since in all the reference voltage VREF and the substrate voltage VBBI is between ISFET as described above commonly has explicitly illustrate this point in FIG. 10. 配線１１０２は、各ＩＳＦＥＴの感応膜から、溶液１０８を介して参照電極１０９に至る導通経路を、等価回路的に表現したものである。 Wiring 1102, the sensitive film of the ISFET, a conduction path leading to the reference electrode 109 via solution 108 is obtained by the equivalent circuit representation. 基板駆動ドライバ１１００は、ゲート酸化膜１０４に、基板１０７からフローティングゲート１０２に向かう向きの電界を印加するためのドライバであり、出力電圧である基板電圧ＶＢＢＩに、例えば３０Ｖを印加するドライバである。 Board driver 1100, a gate oxide film 104, a driver for applying an electric field direction from the substrate 107 into the floating gate 102, the substrate voltage VBBI the output voltage, a driver for applying, for example, 30 V. これに対し、参照電極駆動ドライバ１１０１は、出力電圧である参照電圧ＶＲＥＦに、例えば０Ｖを印加するドライバである。 In contrast, the reference electrode driver 1101, the reference voltage VREF is output voltage, for example, a driver for applying a 0V. 係る回路構成によって、図９で説明した引き抜き動作が可能となる。 The circuit arrangement according, it is possible to pull out the operation described in FIG.
図１１の選択回路１０１０は、図７の行選択ドライバ１００１にＯＲ論理ゲートと行選択線全活性化信号ＣＧＸを加えたものである。 Selection circuit of FIG. 11 1010 is obtained by adding an OR logic gate and the row selection lines all activation signal CGX to the row select driver 1001 in FIG. ＣＧＸを活性化すると、入力されている行アドレスＸＡＤＤの値や行選択パルスＸＳの状態によらず、全ての行選択線ＷＬｊが活性化される。 Activation of CGX, regardless of the state of the values ​​and the row selection pulse XS row address XADD being input, all the row selection lines WLj is activated.
図１２は、図８のアンプ１００３のうちｋ番目のものを示す図である。 Figure 12 is a diagram showing the k-th ones of the amplifier 1003 in FIG. ２種類のアナログスイッチ２２０１と２３００のうち、アナログスイッチ２２０１は、ソース線ＳＬｋとデータ線ＤＬＡｋとＤＬＡＢｋをそれぞれ定電流源１７００、アンプ１７０１、アンプ１７０２から切り離すためのスイッチであり、コントローラ３０８からの駆動信号φ１によって制御される。 Two analog switches 2201 and of 2300, analog switch 2201, the source line SLk data line DLAk and each DLABk constant current source 1700, an amplifier 1701, a switch for disconnecting the amplifier 1702, the drive from the controller 308 It is controlled by a signal .phi.1. 一方、アナログスイッチ２３００は、ソース線ＳＬｋとデータ線ＤＬＡｋとＤＬＡＢｋをプリチャージ電圧ＶＰＣに接続するためのスイッチであり、コントローラ３０８からの駆動信号φ０によって制御される。 On the other hand, the analog switch 2300 is a switch for connecting the source line SLk data line DLAk and DLABk the precharge voltage VPC, which is controlled by a drive signal φ0 from the controller 308.
図１３を用いて、上記回路の動作について説明する。 With reference to FIG. 13, the operation of the circuit. 電子の引き抜き動作を行うためには、まず、スイッチ制御信号φ１を非活性化し、定電流源１７００、アンプ１７０１、１７０２をそれぞれソース線ＳＬｋ、データ線ＤＬＡｋ、ＤＬＢｋから切断すると同時に、行選択線全活性化信号ＣＧＸとスイッチ制御信号φ０を活性化する。 In order to perform an electronic withdrawal operation, first, the switch control signal φ1 is inactivated, the constant current source 1700, an amplifier 1701 and 1702 source lines respectively SLk, the data line DLAk, when disconnected from DLBk simultaneously, the row select lines all activates the activating signal CGX a switch control signal .phi.0. すると、全ての行選択線ＷＬ１〜ＷＬｎが活性化されると同時に、全てのソース線ＳＬ、データ線ＤＬＡ、ＤＬＢがプリチャージ電源ＶＰＣに接続される。 Then, at the same time all the row select lines WL1~WLn is activated, all of the source line SL, and the data lines DLA, DLB is connected to the precharge power VPC.
次に、ＩＳＦＥＴ基板電圧ＶＢＢＩとプリチャージ電圧ＶＰＣを、アナログ電源電圧ＶＤＤＡより十分高い電圧、例えば３０Ｖに設定する。 Then, it sets the ISFET substrate voltage VBBI and the precharge voltage VPC, a voltage sufficiently higher than the analog power supply voltage VDDA, for example, to 30 V. すると、ＩＳＦＥＴの基板電位が３０Ｖとなる。 Then, the substrate potential of the ISFET is 30V. その結果、全てのＩＳＦＥＴの酸化膜電圧ＶＯＸはイオン感応膜と保護膜、ゲート酸化膜の容量比で決まる電圧、例えば１０Ｖとなり、フローティングゲートにトラップされた電子が基板へと引き抜かれる。 As a result, oxide film voltage VOX ion sensitive membrane and the protective film for all ISFET, the voltage determined by the capacitance ratio of the gate oxide film, for example 10V, and the electrons trapped in the floating gate are withdrawn into the substrate. このとき、選択線を活性化し、かつプリチャージ電圧ＶＰＣをＶＢＢＩと同じにする理由は、ソース線ＳＬ、データ線ＤＬＡ、ＤＬＢをＶＢＢＩと同じ電圧に充電しておくためである。 At this time, the reason for activating the select line, and the precharge voltage VPC equal to the VBBi is to keep the charge source line SL, and the data lines DLA, the DLB to the same voltage as VBBi. 言い換えれば、もしＳＬ、ＤＬＡ、ＤＬＢをフローティングにすると、ＩＳＦＥＴの基板に高電位ＶＢＢＩを印加した時に、基板-ソース間、基板-ドレイン間が順バイアスされ、基板から、ソース線ＳＬ、データ線ＤＬＡ、ＤＬＢに向かって電流が流れてしまう。 In other words, if SL, DLA, when floating the DLB, upon application of a high potential VBBI the substrate ISFET, substrate - between the source, substrate - drain is forward biased, a substrate, a source line SL, and the data lines DLA , resulting in a current flows toward the DLB. その結果、ソース線ＳＬ、データ線ＤＬＡ、ＤＬＢの充電が完了するまで、基板電位ＶＢＢＩが安定せず、電荷の引き抜きに時間がかかる恐れがあるためである。 As a result, the source line SL, and until the data line DLA, charging of DLB ​​is completed, the substrate potential VBBI is not stable, there is a possibility that it takes time to pull out of the charge.
その後、引き抜きを開始して十分な時間ＴＤＣが経過した後、ＶＢＢＩとＶＰＣを０Ｖに戻し、次に選択線全活性化信号ＣＧＸとスイッチ制御信号φ１を非活性化し、スイッチ制御信号φ０を活性化する事で閾値ばらつき低減手順は完了となる。 Then, after sufficient time has passed TDC and starts to pull back the VBBI and VPC to 0V, and then deactivates select line full activation signal CGX switch control signal .phi.1, activates the switch control signal φ0 threshold variation reduction procedure able to become complete. ＩＳＦＥＴが一般的なＭＯＳ構造をもつと仮定した場合、引き抜きに要する時間はｍｓのオーダーであり、ＴＤＣも同程度の時間で良い。 If the ISFET is assumed to have a general MOS structure, time required for withdrawal is of the order of ms, TDC also be a comparable time.
このように、本願発明に係る生体分子計測装置は、複数のワード線ＷＬと、複数のワード線と交差する方向に延伸する複数のデータ線ＤＬＡと、複数のワード線ＷＬと複数のデータ線ＤＬＡの交点において基板１０７上に設けられ、それぞれがイオン感応膜１００およびゲート酸化膜１０４を有する複数のイオン感応トランジスタ７００と、基板１０７を介して、ゲート酸化膜１０４のそれぞれに、イオン感応トランジスタ７００内に蓄積されたキャリアをイオン感応トランジスタ７００から基板１０７に移動させる電圧である基板電圧ＶＢＢＩを印加する第１ドライバ（基板駆動ドライバ１１００）を有することを特徴とする。 Thus, the biological molecule measuring apparatus according to the present invention includes a plurality of word lines WL, a plurality of data lines DLA extending in a direction intersecting the plurality of word lines, a plurality of word lines WL and a plurality of data lines DLA provided at the intersection on the substrate 107, a plurality of ion-sensitive transistor 700 each having an ion-sensitive membrane 100 and the gate oxide film 104, through the substrate 107, to the gate oxide film 104, the ion-sensitive transistor 700 the accumulated carriers and having a first driver for applying a substrate voltage VBBI a voltage to move from the ion-sensitive transistor 700 to the substrate 107 (substrate driver 1100) to. 係る構成により、本願発明に係る生体分子計測装置は、図１０（ｂ）で説明した通り、ＩＳＦＥＴの閾値ばらつきを低減することが可能となる。 According to such a constitution, a biomolecule measuring apparatus according to the present invention, as described in FIG. 10 (b), the it is possible to reduce the variation in the threshold value of the ISFET.
なお、以上の説明においては、基板１０７をｐ型半導体とし、ＩＳＦＥＴ７００内にトラップされるキャリアを電子として説明した。 In the above description, the substrate 107 is a p-type semiconductor, it has been described carriers trapped within ISFET700 as electrons. この場合は、基板駆動ドライバ１１００は、少なくとも基板電圧ＶＢＢＩを参照電圧ＶＲＥＦより高電圧とするドライバである。 In this case, the substrate driver 1100 is a driver for the higher-voltage reference voltage VREF at least the substrate voltage VBBi.
これに対し、基板１０７がｎ型半導体の場合は、ＩＳＦＥＴ７００内にトラップされるキャリアはホールとなる。 In contrast, if the substrate 107 is of the n-type semiconductor, the carrier is a hole trapped in ISFET700. この場合は反対に、基板駆動ドライバ１１００は、少なくとも基板電位ＶＢＢＩを参照電圧ＶＲＥＦより低電圧とするドライバである。 This as opposed to the case, the substrate driver 1100 is a driver to the undervoltage reference voltage VREF at least the substrate potential VBBi.
なお、ＩＳＦＥＴアレイ１００２をチップとした単位で、またはＩＳＦＥＴアレイチップ３００の単位で、測定毎に当該部材は交換されることが想定される。 Incidentally, the ISFET array 1002 in units and a chip or in units of ISFET array chip 300, the member for each measurement is assumed to be replaced. その場合、当該ＩＳＦＥＴアレイ１００２またはＩＳＦＥＴアレイチップ３００は生体分子計測装置の外部となるが、このような場合も本願発明の技術的範囲に属するものである。 In that case, the ISFET array 1002 or ISFET array chip 300 becomes an external biomolecule measuring apparatus, which belongs to the technical scope of this case the present invention. すなわち、複数のワード線ＷＬと、複数のワード線と交差する方向に延伸する複数のデータ線ＤＬＡと、複数のワード線ＷＬと複数のデータ線ＤＬＡの交点において基板１０７上に設けられ、それぞれがイオン感応膜１００およびゲート酸化膜１０４を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタ７００と、を有するチップ（３００または１００２）に対して制御を行う生体分子計測装置であって、基板１０７を介して、ゲート酸化膜１０４のそれぞれに、イオン感応トランジスタ７００内に蓄積されたキャリアをイオン感応トランジスタ７００から基板１０７に移動させる電圧である基板電圧を印加する第１ドライバ１１００を有する装置も、本願発明の技術的範囲に属する。 That is, a plurality of word lines WL, a plurality of data lines DLA extending in a direction intersecting the plurality of word lines, disposed on the substrate 107 in a plurality of word lines WL and a plurality of intersections of the data lines DLA, respectively has a ion sensitive membrane 100 and the gate oxide film 104, a biomolecule measuring apparatus for controlling the chip (300 or 1002) having a plurality of ion-sensitive transistor 700 for measuring the ion concentration of the sample, and through the substrate 107, to the gate oxide film 104, device having a first driver 1100 for applying a substrate voltage is a voltage for moving the carriers accumulated in the ion-sensitive transistor 700 from ion sensitive transistor 700 to the substrate 107 also, within the technical scope of the present invention.
閾値ばらつきを低減する別の方法を図１４に示す。 Another method of reducing the variation in the threshold value shown in FIG. 14. 以下ではホットキャリアを用いた閾値ばらつき低減法を説明するが、その際にホットキャリアの例としてホットエレクトロンを用いて説明する。 In the following description the threshold variation reduction method using hot carriers, but will be described with reference to hot electrons as an example of hot carriers at that time. 但し、ホットホールでも同様の議論が可能である。 However, it is possible to similar discussion in the hot holes. まず、図１４（ａ）に示すように、ＩＳＦＥＴ基板電位ＶＢＢＩを０Ｖ、参照電極の電圧を、通常動作時の電圧（例えば５Ｖ）より十分高い電圧とする。 First, as shown in FIG. 14 (a), the ISFET substrate potential VBBi 0V, the voltage of the reference electrode, is sufficiently higher than the voltage in the normal operation (e.g., 5V). すると、ゲート酸化膜の両端に先ほどとは逆の方向、すなわちフローティングゲートから基板にむかう向きに電界が発生する。 Then, reverse direction, that is, the electric field in the direction from the floating gate to the substrate occurs as the previous across the gate oxide film. この結果、すべてのＩＳＦＥＴにチャネル２１００が形成される。 As a result, the channel 2100 is formed in all of the ISFET. いま、ＩＳＦＥＴのソース・ドレイン間に、高電圧ＶＨＥをかけると、チャネルに高エネルギーをもった電子（ホットエレクトロン）による電流が流れ、ホットエレクトロン注入効果によってフローティングゲートに電子８０１が注入される。 Now, between the source and drain of the ISFET, the applied high voltage VHE, current flows due to electrons with high energy in the channel (hot electrons), an electron 801 are injected into the floating gate by hot electron injection effect.
もし、全てのセルに一括でホットエレクトロン注入をした場合は、閾値分布は、図１４（ｂ）の２１０３から２１０４へと、全体的に高閾値側へシフトする。 If, when the hot electron injection at once to all the cells, the threshold distribution to 2103 from 2104 in FIG. 14 (b), totally shifted to the high-threshold side. 各フローティングゲートへのホットエレクトロンの注入量、すなわち、高閾値側へのシフト量は、ゲートの電位に依存する。 Injection of hot electrons into the floating gate, i.e., a shift amount of the high-threshold side is dependent on the gate potential. すなわち、イオン感応膜や保護膜にトラップされた電荷により、全体的に正の電位を持っている（＝見かけ上の閾値が低い）場合は、より多くの電子が注入されることで、より閾値は高くなり、一方、全体的に負の電位を持っている（＝見かけ上の閾値が高い）場合は電子の注入量は少なくなり、結果的に閾値は少ししか高くならない。 That is, the charges trapped in the ion sensitive membrane and the protective layer, the whole (the low threshold on = apparent) a positive have potential case, that more electrons are injected more threshold becomes high, whereas, overall negative have potential (threshold on = apparent high) when the electron injection amount is reduced, resulting in the threshold does not become a little only higher. その結果、自己整合的に、閾値の分布範囲が狭くなる。 As a result, a self-aligned manner, the distribution range of threshold becomes narrow. より積極的には、各ＩＳＦＥＴの閾値を測定し、閾値によってセル毎にホットエレクトロン注入量を変えることで、図１４（ｂ）の２１０５のように、より閾値ばらつきを少なくすることも可能である。 More aggressive, the threshold value of each ISFET measures, by changing the hot electron injection amount for each cell by a threshold, as shown in FIG. 14 (b) 2105, it is also possible to reduce the more variation in the threshold value .
以上の電荷注入動作を実現するための回路構成を、図１５に示す。 The circuit configuration for implementing the above charge injection operation, shown in Figure 15. 図１５は、全てのセルに一括でホットエレクトロン注入をする際の回路構成であり、アンプ１００３ｋに２種類のアナログスイッチ２２０１と２６００を加えたものである。 Figure 15 is a circuit configuration when a hot electron injection at once to all the cells is obtained by adding two kinds of analog switches 2201 and 2600 to the amplifier 1003K. アナログスイッチ２２０１は、ソース線ＳＬｋとデータ線ＤＬＡｋとＤＬＡＢｋをそれぞれ定電流源１７００、アンプ１７０１、アンプ１７０２から切り離すためのスイッチであり、コントローラ３０８からの駆動信号φ１によって制御される。 Analog switch 2201, the source line SLk data line DLAk and each DLABk constant current source 1700, an amplifier 1701, a switch for disconnecting the amplifier 1702 is controlled by a drive signal φ1 from controller 308. 一方、アナログスイッチ２６００は、データ線ＤＬＡｋとＤＬＡＢｋをそれぞれホットエレクトロン注入用電圧ＶＨＥとアナロググラウンド電圧ＶＳＳＡに接続するためのスイッチであり、駆動信号φ２によって制御される。 On the other hand, the analog switch 2600, a data line DLAk and DLABk each a switch for connecting to hot electron injection voltage VHE and analog ground voltage VSSA, is controlled by a drive signal .phi.2. 駆動信号φ２は、列選択線全活性化信号ＣＧＹと、コントローラ３０８から入力される補償動作開始信号ＣＰＳのＡＮＤ論理をとって生成される。 Drive signal φ2 is generated by taking the column select line full activation signal CGY, the AND logic of the compensation operation start signal CPS inputted from the controller 308. ホットキャリア注入用ドライバ１６００は、ＩＳＦＥＴのソース・ドレイン間に高電位ＶＨＥをかけ、図１４（ａ）で説明した電子注入動作を行うためのドライバであり、データ線ＤＬＡｋと駆動信号φ２によって接続されている間、データ線ＤＬＡｋに高電位ＶＨＥを印加する。 Hot carrier injection driver 1600 applies a high potential VHE between the source and drain of the ISFET, a driver for performing the electron injection operations described in FIG. 14 (a), the connected by a data line DLAk the drive signal φ2 during and has to apply a high potential VHE the data line DLAk. ここで、図１５では、全てのセルに一括でホットキャリア注入を行うため、ホットキャリア注入用ドライバ１６００は、隣接するアンプ１００３ｋ＋１のデータ線ＤＬＡｋ＋１にも同様に高電位ＶＨＥを印加する。 In FIG. 15, for performing hot carrier injection in bulk to all cells, hot carrier injection driver 1600, as well to the data line DLAk + 1 of the adjacent amplifier 1003k + 1 for applying a high potential VHE.
これに対し、各セルに個別にホットエレクトロンを注入する際の回路構成を図１６に示す。 In contrast, FIG. 16 shows the circuit configuration due to injection of individually hot electrons in each cell. 図１６に示すアンプは、アンプ１００３ｋに３種類のアナログスイッチ２２０１、２６００と２６０１を加えたものである。 Amplifier shown in FIG. 16, in which the three analog switches 2201,2600 and 2601 was added to the amplifier 1003K. アナログスイッチ２２０１は、ソース線ＳＬｋとデータ線ＤＬＡｋとＤＬＡＢｋをそれぞれ定電流源１７００、アンプ１７０１、アンプ１７０２から切り離すためのスイッチであり、コントローラ３０８からの駆動信号φ１によって制御される。 Analog switch 2201, the source line SLk data line DLAk and each DLABk constant current source 1700, an amplifier 1701, a switch for disconnecting the amplifier 1702 is controlled by a drive signal φ1 from controller 308. 一方、アナログスイッチ２６００は、データ線ＤＬＡｋとＤＬＡＢｋをそれぞれホットキャリア注入用電圧ＶＨＥとアナロググラウンド電圧ＶＳＳＡに接続するためのスイッチであり、駆動信号φ３ｋによって制御される。 On the other hand, the analog switch 2600, a data line DLAk and DLABk each a switch for connecting to hot carrier injection voltage VHE and analog ground voltage VSSA, is controlled by a drive signal Fai3k. 駆動信号φ３ｋは、列選択線ＹＬｋと、コントローラ３０８から入力される補償動作開始信号ＣＰＳのＡＮＤ論理をとって生成される。 Drive signal φ3k is generated by taking the column select line YLK, the AND logic of the compensation operation start signal CPS inputted from the controller 308. アナログスイッチ２６０１はデータ線ＤＬＡｋとＤＬＡＢｋをともにアナロググラウンド電圧ＶＳＳＡに接続するためのスイッチであり、駆動信号φ４ｋによって制御される。 The analog switch 2601 is a switch for connecting the data line DLAk and DLABk both the analog ground voltage VSSA, is controlled by a drive signal Fai4k. 駆動信号φ４ｋは、φ３ｋの反転信号と、コントローラ３０８から入力される補償動作開始信号ＣＰＳのＡＮＤ論理をとって生成される。 Drive signal φ4k is generated by taking an inverted signal of Fai3k, the AND logic of the compensation operation start signal CPS inputted from the controller 308.
図１７（ａ）は、全てのＩＳＦＥＴのフローティング電極に一括して電荷を書き込む場合の、主な信号の駆動手順を示したフローチャートであり、図１８は、具体的な信号の駆動タイミングを示したタイミングチャートである。 17 (a) is in the case of writing charge collectively floating electrodes of all of ISFET, a flow chart showing the driving steps of the main signal, Figure 18 shows the drive timing of specific signals it is a timing chart. 補正動作を開始後（２８００）、行選択線全活性化信号ＣＧＸと補償動作開始信号ＣＰＳを活性化すると同時にスイッチ制御信号φ１を非活性化して、ＩＳＦＥＴアレイから定電流源１７００、アンプ１７０１、１７０２を切り離す（２８０１）。 After starting the correcting operation (2800), deactivates the switch control signal φ1 at the same time activating a compensation operation start signal CPS row selection lines all activation signal CGX, the constant current source 1700 from ISFET array, amplifier 1701 and 1702 the disconnect (2801). すると、全ての行選択線ＷＬが活性化状態となり、全てのＩＳＦＥＴがソース線ＳＬとデータ線ＤＬＡに接続される。 Then, all the row select lines WL becomes activated state, all ISFET is connected to the source line SL and the data line DLA. 次に参照電極電圧を、ＶＤＤＡより高く、先の電荷引き抜きの時よりは低い電圧、例えば１５Ｖに設定すると同時に、列選択線全活性化信号ＣＧＹに幅ＴＣＧの正のパルスを入力する（２８０２）。 Then the reference electrode voltage, higher than VDDA, enter a lower voltage than in the previous charge withdrawal, for example at the same time is set to 15V, the positive pulse width TCG to the column selection line full activation signal CGY (2802) . その結果、スイッチ駆動信号φ３ｋが活性化され、データ線ＤＬＡがホットキャリア注入用電圧ＶＨＥに充電される。 As a result, the switch drive signal φ3k is activated, the data line DLA is charged to hot carrier injection voltage VHE. 一方、データ線ＤＬＢはアナロググラウンド電位０Ｖになるため、全てのＩＳＦＥＴのソース・ドレイン間に電流が流れ、ホットエレクトロンが発生する。 Meanwhile, since the data line DLB is an analog ground potential 0V, a current between the source and drain of all the ISFET flow, hot electrons are generated. 発生したホットエレクトロンはＶＲＥＦに印加された正電圧によってフローティングゲートへと引き込まれる。 Generated hot electrons are drawn into the floating gate by the positive voltage applied to VREF. 次に、列選択線全活性化信号ＣＧＹが非活性化されると同時に参照電極電圧ＶＲＥＦを５Ｖに戻し、注入を終了する。 Next, return the column select line full activation signal CGY is deactivated the reference electrode voltage VREF simultaneously 5V, to end the injection. 最後に、行選択線全活性化信号ＣＧＸと補償動作開始信号ＣＰＳを非活性化し（２８０３）、補償動作を完了する（２８０４）。 Finally, the row selection lines all activation signal CGX and compensation operation start signal CPS is inactivated (2803), completes the compensation operation (2804).
セル毎に閾値を測定してホットエレクトロン注入量を変える場合は、アンプを図１６に示す構成にし、図１７（ｂ）に示す手順で補正動作を行えばよい。 When measuring the threshold for each cell varied hot electron injection amount, a configuration showing an amplifier in FIG. 16 may be performed correcting operation in the procedure shown in FIG. 17 (b). 図１７（ｂ）を用いて、ホットエレクトロンをセル毎に注入する手順を説明する。 17 using (b), and the procedure of injecting hot electrons into each cell. 補正動作が開始されると（２８０５）、まずコントローラ３０８によりアドレスがＸＡＤＤ＝０、ＹＡＤＤ＝０、に設定される。 When the correction operation is started (2805), first address by the controller 308 is set to XADD = 0, YADD = 0,. また、補償動作開始信号ＣＰＳは非活性化する。 Further, the compensation operation start signal CPS is deactivated. 駆動信号φ１はＨとし、定電流源１７００、アンプ１７０１、アンプ１７０２がＩＳＦＥＴアレイに接続される（２８０６）。 Drive signal φ1 is set to H, the constant current source 1700, the amplifier 1701, the amplifier 1702 is connected to the ISFET array (2806). この状態でＸＡＤＤ＝０、ＹＡＤＤ＝０により選択されるＩＳＦＥＴの閾値が測定される（２８０７）。 XADD = 0, the threshold value of the ISFET selected by YADD = 0 is measured in this state (2807). データ処理装置３０９は、閾値の測定結果をコントローラ３０８に転送し、コントローラ３０８は、転送された閾値測定結果が目標値を超えているか否かを判定する（２８０８）。 The data processing unit 309 transfers the measurement result threshold to the controller 308, the controller 308 determines whether the transferred threshold measurement result exceeds the target value (2808). もし、目標値に到達していない場合は、駆動信号φ１をＬとし、定電流源１７００、アンプ１７０１、アンプ１７０２がＩＳＦＥＴアレイから切断し、また、補償動作開始信号ＣＰＳを活性化する（２８０９）。 If if it does not reach the target value, the drive signal φ1 is L, the constant current source 1700, the amplifier 1701, the amplifier 1702 is disconnected from the ISFET array, also activates the compensation operation start signal CPS (2809) . 次に、列選択パルスＹＳにあらかじめ決められた幅ＴＰＷを持つ正のパルスを入れると、コントローラ３０８により設定されたアドレスのＩＳＦＥＴに、ＴＰＷに相当する量のホットエレクトロンが注入される（２８１０）。 Next, put a positive pulse having a predetermined width TPW to a column selection pulse YS, the ISFET of address set by the controller 308, the amount of hot electrons corresponding to TPW is injected (2810). その後、駆動信号φ１をＨとし、定電流源１７００、アンプ１７０１、アンプ１７０２をＩＳＦＥＴアレイに再接続し、補償動作開始信号ＣＰＳは非活性化して（２８１１）、再び閾値測定手順２８０７へと戻る。 Then, a drive signal φ1 and H, the constant current source 1700, an amplifier 1701, an amplifier 1702 to reconnect to the ISFET array, the compensation operation start signal CPS is inactivated (2811), returns to the threshold measurement procedure 2807 again. この手順は２８０８で閾値が目標値を超えたと判断されるまで繰り返し行われる。 This procedure is repeated until it is determined that the threshold value 2808 exceeds the target value. ２８０８にて、閾値が目標値を超えたと判断されると、ＸＡＤＤまたはＹＡＤＤを１増やして次のＩＳＦＥＴが選択され（２８１３）、再び閾値測定とホットエレクトロン注入の手順が実行される。 At 2808, the threshold is determined to have exceeded the target value, the XADD or YADD Increase 1 is selected next ISFET (2813), it is executed the steps of threshold again measured and hot electron injection. アドレスは、全セルの補正が完了するまでインクリメントされていき、全てのＩＳＦＥＴの閾値が目標閾値を超えた段階で補正動作完了とする（２８１２、２８１４）。 Address will be incremented until the correction of all cells is completed, threshold values ​​of all the ISFET is the correction operation is completed at the stage beyond the target threshold (2812,2814).
係る手順を実現するための、図１７（ｂ）の２８０６から２８１１までの手順1回分に相当する信号の具体的な駆動タイミングを示したのが図１９である。 For implementing the procedure according, that showed specific drive timing of the signal corresponding to the steps one time from 2806 shown in FIG. 17 (b) to 2811 is 19. まず、選択するＩＳＦＥＴに相当するアドレスＸＡＤＤとＹＡＤＤがコントローラ３０８により設定される。 First, address XADD and YADD corresponding to ISFET selecting is set by the controller 308. また、参照電極電圧は、５Ｖに設定される。 The reference electrode voltage is set to 5V. 次に、行選択パルスＸＳ及び列選択パルスＹＳ、駆動信号φ１が活性化され、選択セルの行選択信号ＷＬｊおよび列選択信号ＹＬｋが活性化される。 Then, the row selection pulses XS and column select pulse YS, drive signal φ1 is activated, the row selection signal WLj and column select signals YLk the selected cell is activated. これにより、選択セルのＩＳＦＥＴの閾値に応じた信号が、データ線ＤＬＡｋとＤＬＢｋの間に読み出される。 Thus, a signal corresponding to the threshold of the ISFET of the selected cell is read during the data line DLAk and DLBk. このとき、非選択のデータ線にも信号が発生するが、列選択スイッチ１００６によりデータ出力線に出力されるのは、選択したＩＳＦＥＴの閾値のみである。 At this time, the signal to the data lines of the unselected occurs, the output to the data output lines by the column selection switch 1006 is only the threshold of the selected ISFET. 次に、読み出された閾値が目標値に達しているかをコントローラ３０８が確認し、未達の場合は補償動作開始信号ＣＰＳが活性化されると同時に、参照電極電圧ＶＲＥＦが高電圧１５Ｖ、ホットキャリア注入用電圧ＶＨＥが１０Ｖに設定される。 Then, whether the read threshold value has reached the target value controller 308 confirms, at the same time when it is not our compensation operation start signal CPS is activated, the reference electrode voltage VREF is a high voltage 15V, Hot carrier injection voltage VHE is set to 10V. その後、再び行選択パルスＸＳ及び列選択パルスＹＳに正のパルスが印加されると、選択セルの行選択線ＷＬｊと、選択セルに対応するアンプ１００３ｋ内の駆動信号φ３ｋが活性化される。 Thereafter, when a positive pulse is applied again row selection pulses XS and column selection pulse YS, and the row selection line WLj of the selected cell, the driving signal φ3k in amplifier 1003k corresponding to the selected cell is activated. すると、選択セルに対応するデータ線ＤＬＡｋ、ＤＬＢｋの間にホットキャリア注入用電圧が印加される。 Then, the data line DLAk, hot carrier injection voltage between DLBk applied corresponding to the selected cell. 一方、非選択のセルに対応するデータ線ＤＬＡ、ＤＬＢには、選択信号φ４ｋが活性化されることにより、アナロググラウンド電圧ＶＳＳＡが印加される。 On the other hand, the data line DLA corresponding to the cell of the non-selected, the DLB, by selection signal φ4k is activated, an analog ground voltage VSSA is applied. その結果、選択セルのＩＳＦＥＴのチャネルにのみ電流が流れ、選択セルのフローティングゲートへ電子が注入される。 As a result, a current flows only to the channel of the ISFET of the selected cell, electrons are injected into the floating gate of the selected cell. なお、以上のフローにおいて、ＩＳＦＥＴ基板電圧ＶＢＢＩは、０Ｖに固定される。 In the above flow, ISFET substrate voltage VBBI is fixed to 0V.
このように、本願発明に係る生体分子計測装置は、イオン感応トランジスタ７００にキャリアを注入する第２ドライバ（ホットキャリア注入用ドライバ１６００）を有することを特徴とする。 Thus, the biological molecule measuring apparatus according to the present invention is characterized by having a second driver for injecting carriers into the ion-sensitive transistor 700 (hot carrier injection driver 1600). 係る特徴によって、図１４（ｂ）で説明した通り、ＩＳＦＥＴの閾値ばらつきを低減することが可能となる。 By the features according, as described in FIG. 14 (b), the it is possible to reduce the variation in the threshold value of the ISFET.
ホットキャリア注入用ドライバ１６００は、図１５のようにイオン感応トランジスタ７００のそれぞれに一括してキャリアを注入するドライバでも良く、図１６のように各イオン感応トランジスタ７００に個別にキャリアを注入するドライバでも良い。 Hot carrier injection driver 1600 may be a driver for injecting the carriers collectively to each of the ion-sensitive transistor 700 as shown in FIG. 15, in the driver injecting carriers individually to each ion sensitive transistor 700 as shown in FIG. 16 good.
以上、ここまではフローティング電極内の電荷を引き抜く手法と、フローティング電極内に電荷を注入する方法を個別に説明してきたが、もちろん電荷の引き抜きと注入の両方を実施しても良い。 Above, a method of pulling out the charge in the floating electrode is far, has been the method of injecting charge described separately in the floating electrode, of course may be performed both injection and extraction of charge. 電荷の引き抜きと注入の両方に対応したアンプ回路を図２０に示し、その時の回路の動作フローを図２１に示す。 An amplifier circuit corresponding to both injection and extraction of charge shown in FIG. 20 shows an operation flow of the circuit at that time in Fig. 21. 図２０と２１はそれぞれ、既に上記で説明した回路、フローを足し合わせたものであり、詳細な説明は割愛する。 Figure 20 and 21, respectively, circuits already described above, which the sum of the flow, and a detailed description thereof will be omitted.
電荷を引き抜く手法と、フローティング電極内に電荷を注入する方法の両者を実施する効果を、図２２を用いて説明する。 And techniques remove charge, the effect of implementing both the method of injecting charge into the floating electrode will be described with reference to FIG. 22. 電荷を引き抜く手法のみを採用すると、電子がトラップされて閾値が＋側にシフトしたＩＳＦＥＴの閾値を−側へと戻すことはできるが、ホールがトラップされたＩＳＦＥＴの閾値を制御することはできない。 By employing only method to pull out the charges, electrons trapped in the threshold of the ISFET threshold is shifted in the + direction - can be returned to the side holes can not be controlled threshold trapped ISFET. 従って、電荷の一括引き抜きの前後で、ＩＳＦＥＴの閾値分布は図２２（ａ）から（ｂ）のように変化する。 Therefore, before and after the batch extraction of charge, the threshold distribution of the ISFET changes as 22 (a) to (b). これだけでも、ＩＳＦＥＴ全体の閾値分布ばらつきを低減できたと言えるが、さらに個別に電荷を注入することで、閾値が−側に大きくシフトした（ホールがトラップされた）ＩＳＦＥＴの閾値を、＋側に戻すことも可能となる。 This alone can be said that it is possible to reduce the threshold distribution variation of overall ISFET, by further injecting individually charge threshold - was largely shifted to the side (holes are trapped) the threshold of ISFET, back to the positive side it also becomes possible. その結果、閾値分布は図２２（ｃ）のようになり、ＩＳＦＥＴの閾値分布ばらつきを大きく低減することが可能となる。 As a result, the threshold distribution is as shown in FIG. 22 (c), the it is possible to greatly reduce the threshold distribution variation of ISFET.
この場合の駆動タイミングのチャートを図２３に示す。 It shows a chart of the drive timing in this case is shown in FIG 23. 図２３は図１３で説明した一括電荷引き抜き時の信号駆動手順と、図１９で説明した個別電荷注入時の信号駆動手順を足し合わせたものであり、詳細な説明は割愛する。 Figure 23 is a signal driving procedure during bulk charge withdrawal described in FIG. 13, which sum signal driving procedure during individual charge injection as described in FIG. 19, detailed description thereof is omitted. ここで、電荷の引き抜きと注入とは、図２３に示した通り、電荷を引き抜き、その後注入する順序で行わなくてはいけないことに留意されたい。 Here, the injection and extraction of charge, as shown in FIG. 23, drawing a charge, it should be noted that we have to take place in a subsequent implantation sequence. 反対に、先に電荷を注入し、その後電荷を引き抜いたとすると、最初の工程でせっかく注入された電荷が、次の電荷引き抜きの工程で一緒に引き抜かれてしまい、結果として電荷注入による閾値ばらつき低減の効果が失われるためである。 Conversely, charge is injected earlier, when withdrawal of the then charge, much effort injected charge in the first step, it will be withdrawn together with the next charge drawing process, the threshold variation reduction by charge injection resulting This is because the effect of the loss.
従って、コントローラ３０８は、第１ドライバ１１００を駆動した後に第２ドライバ１６００を駆動する制御を行う。 Accordingly, the controller 308 controls to drive the second driver 1600 after driving the first driver 1100. また、この点を計測方法に着目した形で表現すると、（ａ）基板１０７を介して、ゲート酸化膜１０４のそれぞれに、イオン感応トランジスタ７００内に蓄積されたキャリアをイオン感応トランジスタ７００から基板１０７に移動させる電圧である基板電圧ＶＢＢＩを印加する工程（第１ドライバ１１００の駆動）の後に、（ｂ）イオン感応トランジスタ７００の少なくとも１つに、キャリアを注入する工程（第２ドライバ１６００の駆動）を行う。 Further, when expressed in the form which focuses this point the measurement method, (a) through the substrate 107, to the gate oxide film 104, the substrate 107 the carriers accumulated in the ion-sensitive transistor 700 from ion sensitive transistor 700 applying a substrate voltage VBBI a voltage for moving the after (driving of the first driver 1100), (b) at least one ion sensitive transistor 700, the step of injecting carriers (driving the second driver 1600) I do.
以上で説明した閾値補正は、ＵＶ照射等の生体分子を破壊する工程を含まないため、ＤＮＡのシーケンス前、シーケンス中、シーケンス後のいかなるタイミングでも実行可能である。 Threshold value correction described above, because it contains no step of destroying the biomolecules, such as UV radiation, before the sequence of DNA, the sequence can be performed at any timing after the sequence. 従って、チップ製造時に発生する初期オフセットの解消のみならず、シーケンス中に発生するドリフトの解消にも適用可能である。 Therefore, not only the elimination of the initial offset generated during chip production, it can also be applied to eliminate the drift which occurs in the sequence. 一方、従来の閾値補償手法であるＵＶ照射はシーケンス中には適用できず、従って、ドリフトの解消には使えない。 Meanwhile, the UV radiation is a conventional threshold compensation method can not be applied in sequence, therefore, can not be used to eliminate the drift. この理由は、ＩＳＦＥＴアレイチップ上に配置されたＤＮＡがＵＶ照射によって分解されてしまうためである。 This is because the DNA arranged on the ISFET array chip from being degraded by UV radiation.
本発明手法による補正タイミングの例として、シーケンス前、シーケンス中の毎測定後に実行する場合のフローチャートをそれぞれ図２４と図２５に示す。 Examples of the correction timing by the present technique, a sequence before shows a flowchart of the run after every measurement in the sequence in FIGS 24 and 25.
シーケンス中に補正動作をする場合、かならずしも毎測定後に補償動作を実行する必要はない。 If the correcting operation in the sequence, there is no need to perform a compensation operation after every measurement necessarily. 例えば、測定があらかじめ決められた回数Ｎｔｈ回終わった時点で補正動作をしたり（図２６）、もしくは、ドリフトによる閾値シフト量があらかじめ決められた基準値を超えた時点で初めて補正を実行したりしても良い。 For example, the correcting operation when measurement is finished times Nth times determined in advance (FIG. 26), or, or perform first correction when the threshold shift amount due to drift exceeds a predetermined reference value it may be. この、閾値シフト量が基準値を超えたかどうかの判定は、４種の試薬ｄＡＴＰ、ｄＧＴＰ、ｄＣＴＰ、ｄＴＴＰのそれぞれを注入し測定した後に行っても良いし（図２７（ａ））、これら４種の試薬をまとめて１サイクルとして、１サイクルの測定が終了した後に行っても良い（図２７（ｂ））。 This, of determining whether if amount threshold shift exceeds the reference value, the four reagent dATP, dGTP, dCTP, may be carried out after measuring injected each dTTP (FIG. 27 (a)), these 4 as reagents collectively 1 cycle species, may be performed after one cycle measurements is completed (FIG. 27 (b)). こうすることで、実験途中の補正動作回数を低減する事ができ、毎測定後に補正動作をする場合と比べてシーケンス時間を高速化することが可能である。 By doing so, it is possible to reduce the correction operation frequency of the course experiments, it is possible to speed up the sequence time as compared with the case where the correction operation after each measurement. また、補正回数を意図的に減らすことで、測定精度を犠牲にして、シーケンス時間を高速化する事も可能である。 Moreover, by reducing the number of corrections intentionally, and the measurement accuracy at the expense, it is also possible to speed up the sequence time. この場合、測定精度を計算する際に補正回数をパラメータに加えることで、測定精度計算をより正確に実施できる。 In this case, a number of corrections in calculating the measurement accuracy by adding a parameter, it is possible to carry out the measurement accuracy computed more accurately.
本実施例は、１種類のサンプルから抽出したＤＮＡ断片を１つのＩＳＦＥＴアレイチップで測定する事を想定している。 This example assumes that measuring one kind of DNA fragments extracted from the sample with a single ISFET array chip. すなわち、１サンプル分のＤＮＡ測定が終われば、ＩＳＦＥＴアレイチップは廃棄し、次のサンプルを測定する際は新しいＩＳＦＥＴアレイチップを用いる。 That is, After completion the DNA measurement for one sample, ISFET array chip is discarded, when measuring the next sample using the new ISFET array chip. このようにチップを使い捨てとすることで、サンプル間のコンタミネーションを防止する事ができる。 Thus the chip by a disposable, it is possible to prevent the contamination between samples.
一方、コンタミネーションをある程度許す場合は、チップを使いまわしても良い。 On the other hand, if you allow the contamination to some extent, it may turn to use the chip. すなわち、１つ目のサンプルの測定が終わった時点で、サンプルを洗い流し、次のサンプルを導入して測定する。 That is, when the end of the measurement of the first sample, wash away the sample is measured by introducing the next sample. この場合、サンプルを入れ替えるタイミングでオフセット補償動作を実行する事で、前サンプルの測定に起因するドリフトの影響をキャンセルでき、２つ目のサンプルの測定精度を向上する事が可能である。 In this case, by performing the offset compensation operation at the timing to replace the sample, you can cancel the effects of drift due to measurement before the sample, it is possible to improve the measurement accuracy of the second sample.
ここまでは、図１に示すＩＳＦＥＴを仮定し、そのフローティング電極１０２の電荷量を制御する手法について述べてきたが、ＩＳＦＥＴの変形例として、図２８に示すように、ゲート酸化膜１０４とフローティング電極１０２の間に、補正電荷を注入する専用の注入層３７０１を設けても良い。 So far, assuming ISFET shown in FIG. 1 has been described a technique of controlling the charge amount of the floating electrode 102, as a modification of the ISFET, as shown in FIG. 28, a gate oxide film 104 and the floating electrode during the 102 may be a dedicated injection layer 3701 to inject correct charge. 補正電荷の注入層３７０１は、例えば窒化シリコンＳｉ３Ｎ４からなる。 Injection layer 3701 of the correction charge, for example made of silicon nitride Si3 N4. さらにこの上に酸化膜３７００を設けることで、いわゆるＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）構造を構成する。 Further, by providing the oxide film 3700 on this constitutes a so-called MONOS (Metal-Oxide-Nitride-Oxide-Silicon) structure. ＭＯＮＯＳ構造は、不揮発メモリの電荷保持にも使われる構造であり、電荷の保持を意図しないＩＳＦＥＴのフローティング電極と比べて、高い信頼性で電荷を保持する事が期待できる。 MONOS structure is a structure which is also used in the charge retention of non-volatile memory, as compared with the floating electrode unintended ISFET retention of charge, it can be expected to hold the charge reliably.
本発明は、電子の引き抜きと注入の際、ＩＳＦＥＴ基板電圧ＶＢＢＩとホットキャリア注入用電圧ＶＨＥとプリチャージ電圧ＶＰＣに、アナログ電源電圧ＶＤＤＡより高い電圧を必要とする。 The present invention, when electrons are extracted and injected, the ISFET substrate voltage VBBI and hot carrier injection voltage VHE and the precharge voltage VPC, require higher than the analog power supply voltage VDDA voltage. これらの電圧は、電源回路１０１３の代わりに、昇圧機能を持った電源回路１０１２をチップ上に実装して生成する。 These voltages, instead of the power supply circuit 1013, generates a power supply circuit 1012 having a booster function implemented on a chip. 昇圧機能は典型的なスイッチトキャパシタ回路などで実装すればよい。 Boost function may be such implementations typical switched capacitor circuit. もちろん、これらの電圧をチップの外部から直接入力しても良い。 Of course, may input these voltages directly from the outside of the chip. このようにすることで、キャパシタなどの素子を必要とする昇圧回路が不要になり、チップ面積を削減する事ができる。 In this way, the booster circuit that requires elements such as a capacitor is not required, it is possible to reduce the chip area.
本実施例は、図８に示すＩＳＦＥＴアレイ構成のように、１つのセルが３つのトランジスタからなる構成を仮定した例であるが、本発明の適用先は３トランジスタ構成のセルに限定されるものではなく、図２９に示すように、一つのセルが２つのトランジスタ（図２９（ａ））、および１つのトランジスタ（図２９（ｂ））からなるＩＳＦＥＴアレイについても同様に適用可能である。 This embodiment is given, as ISFET array configuration shown in FIG. 8, one cell is an example assuming a structure consisting of three transistors, Apply of the present invention is not limited to the cell of the three-transistor configuration rather, as shown in FIG. 29, one cell has two transistors (Figure 29 (a)), and can be similarly applied to ISFET array of one transistor (FIG. 29 (b)). このように、セルを構成するトランジスタ数を減らすことで、チップ面積を軽減する事ができる。 Thus, by reducing the number of transistors constituting the cells, it can reduce the chip area.
１００ イオン感応膜 １０１ 保護膜 １０２ フローティング電極 １０３ ゲート電極 １０４ ゲート酸化膜 １０５ ドレイン端子 １０６ ソース端子 １０７ シリコン基板 １０８ 溶液 １０９ 参照電極 １１０ 基板端子 ３００ ＩＳＦＥＴアレイチップ ３０１、３０２、３０３、３０４、３０５ 試薬容器 ３０６ 廃液容器 ３０７ 送液装置 ３０８ コントローラ ３０９ データ処理装置 ３１０、３１１、３１２ 試薬流路 ４００ アデニン ４０１ チミン ４０２ シトシン ４０３ グアニン ４０４、４０５、４０６ リン酸とデオキシリボースからなる鎖 ４０７ ｄＣＴＰ 100 ion-sensitive membrane 101 protective film 102 floating electrode 103 gate electrode 104 gate oxide film 105 drain terminal 106 source terminal 107 silicon substrate 108 solution 109 reference electrode 110 substrate terminals 300 ISFET array chip 301,302,303,304,305 reagent containers 306 waste container 307 feeding apparatus 308 the controller 309 data processing device 310, 311, 312 reagent flow path 400 adenine 401 thymine 402 cytosine 403 guanine 404, 405, 406 consisting of phosphoric acid and deoxyribose chain 407 dCTP
４０８ 水素イオン ４０９ ２リン酸 ６００〜６０８ ＤＮＡの塩基配列決定手順を示すチャート ７００ イオン感応トランジスタ ７０１ 生体分子 ７０２ ビーズ ７０３ ウェル ８００ トラップ正電荷 ８０１ トラップ負電荷 １０００ 行デコーダ １００１ 行選択ドライバ １００２ ＩＳＦＥＴアレイ １００３ アンプ １００４ Ａ／Ｄコンバータ １００５ レジスタ １００６ 列選択スイッチ １００７ 出力ドライバ １００８ 列デコーダ １００９ 列選択ドライバ １０１０ 選択回路 １０１１ 読み出し回路 １０１２ 昇圧回路 １０１３ 電源回路 １１００ 基板駆動ドライバ １１０１ 参照電極駆動ドライバ １１０２ ＩＳＦＥＴの感応膜から溶液を介して参照電極に至る導通経路を等価的に表した配線 １２００、１２０１、１３００ 選択トラン 408 hydrogen ions 409 2-phosphate 600 to 608 DNA chart 700 ion sensitive transistor 701 biomolecule 702 beads 703 well 800 traps positive charges 801 trapping negative charge 1000 line decoder 1001 row selection driver 1002 ISFET array 1003 amplifier showing the sequencing procedure of the solution from 1004 a / D converter 1005 register 1006 column selecting switch 1007 output driver 1008 column decoder 1009 column selecting driver 1010 selection circuit 1011 read circuit 1012 booster circuit 1013 power circuit 1100 board driver 1101 reference electrode driver 1102 ISFET of the sensitive film equivalently expressed wiring 1200,1201,1300 selected Trang conduction path leading to the reference electrode via スタ １２０２ ＩＳＦＥＴアレイ基板 １６００ ホットキャリア注入用ドライバ １７００、１７０４ 定電流源 １７０１、１７０２、１７０３ アンプ １７０５ トランジスタ ２１００ チャネル ２１０１ 選択セル ２１０２ 非選択セル ２１０３、２１０４、２１０５ 閾値分布 ２３００ アナログスイッチ ２３０２ 読み出しアンプ及び電流源 ２４００、２４０１、２４０２ 閾値分布 ２６００、２６０１ アナログスイッチ ２８００〜２８１４ 閾値補正動作手順を示すチャート ３２００〜３２１２ 閾値補正動作手順を示すチャート ３３００〜３３０３ 閾値補正動作手順を示すチャート ３４００〜３４０４ 閾値補正動作手順を示すチャート ３５００〜３５０８ 閾値補正動作手順を示すチャート ３８００〜３８２５ 閾値補正動作手順を示す Star 1202 ISFET array substrate 1600 hot carrier injection driver 1700,1704 constant current source 1701,1702,1703 amplifier 1705 transistors 2100 Channel 2101 selected cell 2102 unselected cells 2103, 2104, 2105 threshold distribution 2300 analog switch 2302 read amplifier and a current source chart 3400-3404 threshold correction operation procedure shown a chart 3300-3303 threshold correction operation procedure shown a chart 3200-3212 threshold correction operation procedure shown a 2400,2401,2402 threshold distributions 2600,2601 analog switches 2800 to 2814 the threshold correction operation procedure It shows a chart 3800-3825 threshold correction operation procedure shown a chart 3500-3508 threshold correction operation procedure shown ャート ＡＯ アナログ出力 ＣＧＸ 行選択線全活性化信号 ＣＧＹ 列選択線全活性化信号 ＣＬＫ１、ＣＬＫ２、ＣＬＫ クロック入力 ＣＯＬ、ＣＯＬｋ 列選択信号 ＣＰＳ 補正動作開始信号 ＤＡＴＡ データ出力 ＤＬＡ、ＤＬＡｋ、ＤＬＡ１、ＤＬＡｍ、ＤＬＢ、ＤＬＢｋ、ＤＬＢ１、ＤＬＢｍ データ線 ｄＮＴＰ、ｄＡＴＰ、ｄＣＴＰ、ｄＴＴＰ、ｄＧＴＰ デオキシリボヌクレオチド３リン酸 Ｈ＋ 水素イオン ＩＮ アンプ入力端子 ＩＳＦＥＴ イオン感応トランジスタ Ｎｆｌｏｗ 試薬フロー回数 Ｎｔｈ 補正動作上限界数 ＯＵＴ アンプ出力端子 ＰＰｉ ２リン酸 ＲＯＷ、ＲＯＷｊ 行選択信号 ＲＳＴ リセット入力 ＳＬ、ＳＬｋ ソース線 ＴＤＣ、ＴＣＧ、ＴＰＷ パルス幅 ＶＡＢ データ線間電圧 ＶＢＢＩ ＩＳＦＥＴ基板電圧 ＶＢＩＡＳ Chart AO Analog Output CGX row selection lines all activation signal CGY column select lines all activation signals CLK1, CLK2, CLK clock input COL, COLk column selection signal CPS correcting operation start signal DATA data output DLA, DLAk, DLA1, DLAm, DLB , DLBk, DLB1, DLBm data lines dNTP, dATP, dCTP, dTTP, dGTP deoxyribonucleotide triphosphate H + hydrogen ions IN amplifier input ISFET ion sensitive transistor Nflow reagent flow number Nth correcting operational limit number OUT amplifier output terminal PPi 2 phosphorus acid rOW, ROWj row selection signal RST reset input SL, SLk source line TDC, TCG, TPW pulse width VAB data line voltage VBBi ISFET substrate voltage VBIAS イアス電圧 ＶＤＤ デジタル電源電圧 ＶＤＤＡ アナログ電源電圧 ＶＨＥ ホットキャリア注入用電圧 ＶＨ１、ＶＨ２、ＶＨ３、ＶＬ１、ＶＬ２ 電圧 ＶＯＸ 酸化膜電圧 ＶＰＣ プリチャージ電圧 ＶＲＥＦ 参照電極電圧 ＶＳＳ デジタルグラウンド電圧 ＶＳＳＡ アナロググラウンド電圧 ＶＴ０ フローティングゲート中に電子が存在しない状態の閾値 ＷＬ、ＷＬｊ、ＷＬ１、ＷＬｎ 行選択線 ＸＡＤＤ 行アドレス ＸＳ 行選択パルス ＹＡＤＤ 列アドレス ＹＬ、ＹＬｋ、ＹＬ１、ＹＬｍ 列選択線 ＹＳ 列選択パルス ΔＶＲＤ 読み出し回路の入力電圧範囲 ΔＶＴＨ イオンの濃度変化に起因する閾値変動量 φ０、φ１、φ２、φ３、φ４、φ３ｋ、φ４ｋ アナログスイッチ駆動信号。 Bias voltage VDD digital supply voltage VDDA Analog supply voltage VHE hot carrier injection voltage VH1, VH2, VH3, VL1, VL2 voltage VOX oxide film voltage VPC precharge voltage VREF reference electrode voltage VSS digital ground voltage VSSA analog ground voltage VT0 floating gate in threshold WL in a state where electrons are not present in, WLj, WL1, WLn row select line XADD row address XS row selection pulse YADD column address YL, YLk, YL1, the input voltage range of YLm column select line YS column selection pulse ΔVRD readout circuit ΔVTH threshold variation φ0 due to changes in the concentration of ions, φ1, φ2, φ3, φ4, φ3k, φ4k analog switch drive signal.
複数のワード線と、 A plurality of word lines,
前記複数のワード線と交差する方向に延伸する複数のデータ線と、 A plurality of data lines extending in a direction intersecting the plurality of word lines,
前記複数のワード線と前記複数のデータ線のそれぞれの交点において基板上に設けられ、それぞれがイオン感応膜およびゲート酸化膜を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタと、 Provided on the substrate in each of the intersections of said plurality of data lines and said plurality of word lines, each having an ion-sensitive film and the gate oxide film, a plurality of ion-sensitive transistor for measuring the ion concentration of the sample,
前記基板を介して、前記ゲート酸化膜のそれぞれに、前記イオン感応トランジスタ内に蓄積されたキャリアを前記イオン感応トランジスタから前記基板に移動させる電圧である基板電圧を印加する第１ドライバと、を有することを特徴とする生体分子計測装置。 Through the substrate, each of the gate oxide film, having a first driver for applying a substrate voltage is a voltage for moving the carriers accumulated in the ion-sensitive in the transistor on the substrate from the ion sensitive transistor biomolecule measuring apparatus characterized by.
前記複数のデータ線と接続され、前記複数のイオン感応トランジスタに前記キャリアを注入する第２ドライバをさらに有することを特徴とする生体分子計測装置。 Wherein the plurality of connected to the data line, a biomolecule measuring apparatus characterized by further having a second driver for injecting the carriers into the plurality of ion-sensitive transistor.
前記第１ドライバを駆動した後に前記第２ドライバを駆動させるコントローラをさらに有することを特徴とする生体分子計測装置。 Wherein the first biological molecule measuring apparatus characterized by further having a controller to drive the second driver after driving the driver.
前記第２ドライバは、スイッチを介して前記複数のデータ線と同時に接続され、前記複数のイオン感応トランジスタに一括して前記キャリアを注入することを特徴とする生体分子計測装置。 The second driver is simultaneously connected to the plurality of data lines through a switch, said plurality of biomolecules measuring apparatus characterized by injecting the carriers collectively ion sensitive transistor.
前記第２ドライバは、スイッチを介して前記複数のデータ線のいずれかと接続され、前記複数のイオン感応トランジスタのいずれかに前記キャリアを注入することを特徴とする生体分子計測装置。 The second driver is connected to one of the plurality of data lines through the switch, biomolecule measuring apparatus characterized by injecting the carriers into one of the plurality of ion-sensitive transistor.
前記イオン感応膜のそれぞれに参照電圧を印加する参照電極をさらに有し、 Further comprising a reference electrode and a reference voltage is applied to each of the ion-selective membrane,
前記複数のイオン感応トランジスタの間で、前記基板および前記参照電極は共通であり、 Among the plurality of ion-sensitive transistors, the substrate and the reference electrode is common,
前記第１ドライバは、前記基板がｐ型半導体である場合は、前記基板の電位を前記参照電極の電位より高電位とするドライバであり、前記基板がｎ型半導体である場合は、前記基板の電位を前記参照電極の電位より低電位とするドライバであることを特徴とする生体分子計測装置。 Wherein the first driver, if the substrate is a p-type semiconductor, the potential of the substrate is a driver for the higher-potential voltage of the reference electrode, if the substrate is a n-type semiconductor, the substrate biomolecule measuring apparatus, characterized in that the driver and from the low potential voltage of the reference electrode potential.
前記キャリアは、前記基板がｐ型半導体の場合は電子であり、前記基板がｎ型半導体の場合はホールであることを特徴とする生体分子計測装置。 The carrier, the substrate is an electron in the case of p-type semiconductor, a biomolecule measuring apparatus, wherein the substrate is in the case of n-type semiconductor are holes.
前記複数のイオン感応トランジスタのそれぞれは、前記ゲート酸化膜上に設けられるゲート電極と、前記ゲート電極上に設けられるフローティングゲートと、をさらに有することを特徴とする生体分子計測装置。 Wherein the plurality of each of the ion-sensitive transistors, the gate and the gate electrode provided on the oxide film, a floating gate provided on the gate electrode, the biomolecule measuring apparatus characterized by further having a.
前記生体分子計測装置は、前記参照電極と、前記イオン感応膜のそれぞれの間に試薬を注入し、前記試薬を注入する度に前記イオン感応トランジスタのそれぞれからの信号を読み出す装置であり、 Wherein the biomolecule measuring apparatus, and the reference electrode, the injected reagents between each ion-selective membrane, a device for reading a signal from each of said ion sensitive transistor every time injecting the reagent,
前記第１ドライバは、前記信号を読み出す度に、前記基板電圧を印加することを特徴とする生体分子計測装置。 Wherein the first driver, whenever reading out the signal, the biomolecule measuring apparatus characterized by applying the substrate voltage.
前記生体分子計測装置は、前記参照電極と、前記イオン感応膜のそれぞれの間に複数種類の試薬を１サイクルとして繰り返し注入し、前記試薬のそれぞれを注入する度に前記イオン感応トランジスタのそれぞれからの信号を読み出す装置であり、 Wherein the biomolecule measuring apparatus, and the reference electrode, said repeatedly injected as one cycle a plurality of types of reagents between each ion-sensitive membrane, from each of said ion sensitive transistor every time injecting each of the reagent is a device to read the signal,
前記第１ドライバは、前記１サイクルの試薬を注入してそれぞれの試薬からの信号を読み出す度に、前記基板電圧を印加することを特徴とする生体分子計測装置。 Wherein the first driver, the first reagent of the cycle by injecting each time of reading the signal from each of the reagent, the biological molecule measuring apparatus characterized by applying the substrate voltage.
複数のワード線と、前記複数のワード線と交差する方向に延伸する複数のデータ線と、 A plurality of word lines, a plurality of data lines extending in a direction intersecting the plurality of word lines,
前記複数のワード線と前記複数のデータ線の交点において基板上に設けられ、それぞれがイオン感応膜およびゲート酸化膜を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタと、を有するチップに対して制御を行う生体分子計測装置であって、 Chip having a plurality of ion-sensitive transistor provided over a substrate, each having an ion-sensitive film and the gate oxide film, to measure the ion concentration of the sample at the intersection of said plurality of data lines and said plurality of word lines a biomolecule measuring apparatus that performs control for,
前記基板を介して、前記ゲート酸化膜のそれぞれに、前記イオン感応トランジスタ内に蓄積されたキャリアを前記イオン感応トランジスタから前記基板に移動させる電圧である基板電圧を印加する第１ドライバを有することを特徴とする生体分子計測装置。 Through the substrate, each of the gate oxide film, to have a first driver for applying a substrate voltage is a voltage for moving the substrate carriers stored in the ion-sensitive in the transistor from the ion sensitive transistor biomolecule measuring apparatus characterized.
前記複数のワード線と前記複数のデータ線の交点において基板上に設けられ、それぞれがイオン感応膜およびゲート酸化膜を有し、試料のイオン濃度を測定する複数のイオン感応トランジスタと、を有するチップを用いた生体分子の計測方法であって、 Chip having a plurality of ion-sensitive transistor provided over a substrate, each having an ion-sensitive film and the gate oxide film, to measure the ion concentration of the sample at the intersection of said plurality of data lines and said plurality of word lines a method of measuring biological molecules using,
（ａ）前記基板を介して、前記ゲート酸化膜のそれぞれに、前記イオン感応トランジスタ内に蓄積されたキャリアを前記イオン感応トランジスタから前記基板に移動させる電圧である基板電圧を印加する第１工程と、 (A) through the substrate, each of said gate oxide layer, a first step of applying a substrate voltage is a voltage for moving the substrate carriers stored in the ion-sensitive in the transistor from the ion sensitive transistor ,
（ｂ）前記第１工程の後に、前記複数のイオン感応トランジスタの少なくとも１つに、前記キャリアを注入する第２工程と、 (B) after said first step, at least one of said plurality of ion-sensitive transistor, a second step of injecting the carrier,
を有することを特徴とする生体分子の計測方法。 Measurement method for biomolecules, comprising a.
前記第２工程は、前記複数のイオン感応トランジスタのそれぞれに、一括して前記キャリアを注入する工程であることを特徴とする生体分子の計測方法。 The second step, to each of the plurality of ion-sensitive transistor, a measuring method of biological molecules, characterized in that the step of injecting the carrier at once.
前記第２工程は、前記複数のイオン感応トランジスタのうちいずれか１つに、前記キャリアを注入する工程であることを特徴とする生体分子の計測方法。 The second step, any one of the plurality of ion-sensitive transistor, a measuring method of biological molecules, characterized in that the step of injecting the carrier.
前記キャリアは、前記基板がｐ型半導体である場合は電子であり、前記基板がｎ型半導体である場合はホールであることを特徴とする計測方法。 The carrier, when the substrate is a p-type semiconductor is an electron, measurement method, wherein when the substrate is a n-type semiconductor is a Hall.
JP2012267767A 2012-12-07 2012-12-07 Measurement method biomolecule measuring apparatus and biomolecules Active JP6014480B2 (en)
JP2012267767A JP6014480B2 (en) 2012-12-07 2012-12-07 Measurement method biomolecule measuring apparatus and biomolecules
JP2014115125A true JP2014115125A (en) 2014-06-26
JP6014480B2 true JP6014480B2 (en) 2016-10-25
ID=51171291
JP2012267767A Active JP6014480B2 (en) 2012-12-07 2012-12-07 Measurement method biomolecule measuring apparatus and biomolecules
JP (1) JP6014480B2 (en)
JP6309734B2 (en) * 2013-10-04 2018-04-11 株式会社日立ハイテクノロジーズ Biological molecule measuring apparatus
JP2016180711A (en) * 2015-03-24 2016-10-13 株式会社東芝 Electrochemical sensor and method for measurement using the sensor
KR101729685B1 (en) * 2015-05-21 2017-05-11 한국기계연구원 Method and appartus for detecting ion concentration
JP2017110978A (en) * 2015-12-15 2017-06-22 シャープ株式会社 Ion concentration sensor
WO2008007716A1 (en) * 2006-07-13 2008-01-17 National University Corporation Nagoya University Material detection device
CA2672315A1 (en) * 2006-12-14 2008-06-26 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes using large scale fet arrays
JP2008102143A (en) * 2007-11-05 2008-05-01 Toshiba Corp Hybridization detector
JP2010243301A (en) * 2009-04-03 2010-10-28 Sharp Corp Measuring system, measuring instrument, transistor, and measuring method
JP2011215105A (en) * 2010-04-02 2011-10-27 Seiko Epson Corp Chemical sensor and detecting method
GB201017023D0 (en) * 2010-10-08 2010-11-24 Dna Electronics Ltd ISFET switch
JP2012207991A (en) * 2011-03-29 2012-10-25 Rohm Co Ltd Image sensor
JP2014115125A (en) 2014-06-26 application
US20050017190A1 (en) 2005-01-27 Biosensor circuit and sensor array consisting of a plurality of said biosensor circuits and biosensor array
US5969987A (en) 1999-10-19 Non-volatile electrically alterable semiconductor memory for analog and digital storage
US20020159315A1 (en) 2002-10-31 Semiconductor memory
US20070178507A1 (en) 2007-08-02 Method and apparatus for detection of molecules using nanopores
US20060057025A1 (en) 2006-03-16 Sensor arrangement and method for operating a sensor arrangement
US20100300895A1 (en) 2010-12-02 Apparatus and methods for performing electrochemical reactions
US20120001646A1 (en) 2012-01-05 Methods and apparatus for testing isfet arrays
US20120001235A1 (en) 2012-01-05 Chemically sensitive sensor with lightly doped drains
US6937052B2 (en) 2005-08-30 Sensing services and sensing circuits
US6822904B2 (en) 2004-11-23 Fast sensing scheme for floating-gate memory cells
US20020117694A1 (en) 2002-08-29 Sensor cell
US20140234981A1 (en) 2014-08-21 Double gate ion sensitive field effect transistor
US20070059741A1 (en) 2007-03-15 Deoxyribonucleic acid measuring apparatus and method of measuring deoxyribonucleic acid
US8217433B1 (en) 2012-07-10 One-transistor pixel array
WO2010047804A1 (en) 2010-04-29 Integrated sensor arrays for biological and chemical analysis
US20120074956A1 (en) 2012-03-29 Method and system for delta double sampling
WO2012046137A1 (en) 2012-04-12 Isfet device
US8936763B2 (en) 2015-01-20 Integrated sensor arrays for biological and chemical analysis
US20120000274A1 (en) 2012-01-05 Ion-sensing charge-accumulation circuits and methods
2015-08-07 A621 Written request for application examination
2015-08-24 A521 Written amendment
2016-05-19 A977 Report on retrieval
2016-06-07 A131 Notification of reasons for refusal
2016-08-05 A521 Written amendment
2016-08-22 TRDD Decision of grant or rejection written
Ref document number: 6014480