Source: https://patents.google.com/patent/JP2005024690A/en
Timestamp: 2019-09-17 15:57:13
Document Index: 702731666

Matched Legal Cases: ['art 1', 'art 3', 'art 1', 'art 2', 'art 3', 'art 4', 'art 6', 'art 1', 'art 3', 'art 4', 'art 1', 'art 3', 'art 4', 'art 6', 'art 3', 'art 4', 'art 1', 'art 2', 'art 3', 'art 4', 'art 5', 'art 6', 'art 7', 'art 8', 'art 9', 'art 10']

JP2005024690A - Display unit and driving method of display - Google Patents
Display unit and driving method of display Download PDF
JP2005024690A
JP2005024690A JP2003187702A JP2003187702A JP2005024690A JP 2005024690 A JP2005024690 A JP 2005024690A JP 2003187702 A JP2003187702 A JP 2003187702A JP 2003187702 A JP2003187702 A JP 2003187702A JP 2005024690 A JP2005024690 A JP 2005024690A
JP2003187702A
JP2005024690A5 (en
2003-06-30 Application filed by Fujitsu Hitachi Plasma Display Ltd, 富士通日立プラズマディスプレイ株式会社 filed Critical Fujitsu Hitachi Plasma Display Ltd
2005-01-27 Publication of JP2005024690A publication Critical patent/JP2005024690A/en
2006-04-13 Publication of JP2005024690A5 publication Critical patent/JP2005024690A5/ja
<P>PROBLEM TO BE SOLVED: To solve a problem that in the conventional display unit which reduces a moving picture false contour (a kind of pattern noise), a noise due to error diffusion in switching from a main path to a subordinate path bothers a user and a large hardware constitution is needed since a memory is used for a gradation conversion table. <P>SOLUTION: The display unit which performs a luminance expression with a light emission time length and makes gradation display by using a subfield method is equipped with a gain control circuit 111 which compresses the number of gradations of an input signal and outputs a 1st intermediate image signal AA having a 1st number of gradations, a subgain control circuit 113 which receives the 1st intermediate image signal, recompresses the number of gradations of the 1st intermediate image signal, and outputs a 2nd intermediate image signal BB having a 2nd number of gradations, and an error diffusing circuit 112 which receives the 2nd intermediate image signal and falsely increases the number of gradations through error diffusion processing. <P>COPYRIGHT: (C)2005,JPO&NCIPI
本発明は、ディスプレイ装置およびディスプレイの駆動方法に関し、特に、プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）を駆動するのに適したディスプレイ装置およびディスプレイの駆動方法に関する。 The present invention relates to a method of driving a display apparatus and a display, in particular, a plasma display panel (PDP: Plasma Display Panel) relates to a display device and a driving method of a display suitable for driving.
近年、表示装置の大型化に伴って薄型の表示装置が要求され、各種類の薄型の表示装置が提供されている。 Recently, a thin display device with the size of the display device is required, the types of thin display device is provided. 例えば、ディジタル信号のままで表示するマトリックスパネル、すなわち、ＰＤＰ等のガス放電パネルや、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＥＬ表示素子、蛍光表示管、液晶表示素子等のマトリックスパネル等が提供されている。 For example, a matrix panel which displays remain digital signal, i.e., and a gas discharge panel such as PDP, DMD (Digital Micromirror Device), EL display devices, fluorescent display tubes, the matrix panel such as a liquid crystal display device is provided . このような薄型の表示装置のうち、ガス放電パネルは、簡易なプロセスのため大画面化が容易であること、自発光タイプで表示品質が良いこと、並びに、応答速度が速いこと等の理由から大画面で直視型のＨＤＴＶ（高品位テレビ）用表示デバイスとして実用化に至っている。 Among such thin display devices, gas discharge panel, it larger screen for a simple process is easy, that the display quality self-emission type is good, and, from the reasons such that the response speed is high direct-view HDTV on the big screen is put to practical use as a (high-definition television) for the display device.
プラズマディスプレイ装置は、各フィールド（フレーム）内に複数の維持放電パルス（サステインパルス）で構成される重み付けされた複数のサブフィールド（ＳＦ：発光ブロック）を設け、そのサブフィールドの組み合わせで中間調を表示している。 A plasma display device, a plurality of subfields weighted composed of fields plurality of sustain discharge pulses (frames) in the (sustain pulses): the (SF-emitting block) is provided, the halftone with a combination of the subfields it's shown. このような、重み付けされた複数のサブフィールドの組み合わせで中間調を表示するディスプレイ装置においては、人間の目の残像効果等により、移動する物体の表面上に本来は存在しないはずの不自然な色の輪郭が発生する現象が生じる。 Such, in a display device for displaying halftone in combination weighted plurality of sub-fields, the human eye afterimage effect like, unnatural color that should not exist originally on the surface of the moving object It caused a phenomenon that the contour of occurs. この現象は、一般に、「動画疑似輪郭（動画偽輪郭或いは動画擬似輪郭）」と呼ばれ、特に、表示画像において人物が移動した場合、例えば、肌色である顔の輪郭部分に緑色や赤色の帯が生じて画質が著しく低下することになっている。 This phenomenon is commonly referred to as "dynamic false contour (dynamic false contour or dynamic false contour)", in particular, if the person has moved in the display image, for example, the outline of the face is a skin color green and red bands are supposed to occur in the image quality is significantly degraded. そこで、大きなコスト増を招くことなく、動画疑似輪郭を有効に除去することのできるディスプレイ装置およびディスプレイの駆動方法の提供が強く要望されている。 Therefore, large cost increase without causing, providing a display apparatus and a display driving method that can effectively remove the dynamic false contour is strongly desired.
従来、平面型の表示装置として面放電を行うプラズマディスプレイ装置が実用化され、画面上の全画素を表示データに応じて同時に発光させるようになっている。 Conventionally, a plasma display device is practical to perform the surface discharge as a flat type display device, and is adapted to emit light simultaneously in response to all the pixels on the screen display data. 面放電を行うプラズマディスプレイ装置は、前面ガラス基板の内面に１対の電極が形成され、内部に希ガスが封入された構造となっている。 A plasma display device which performs surface discharge is formed a pair of electrodes on the inner surface of the front glass substrate, inside a rare gas is in the enclosed structure. 電極間に電圧を印加すると、電極面上に形成された誘電体層および保護層の表面で面放電が起こり、紫外線が発生する。 When a voltage is applied between the electrodes, it occurs surface surface discharge are formed on the electrode surface dielectric layer and a protective layer, UV is generated. 背面ガラス基板の内面には、３原色である赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の蛍光体が塗布されており、紫外線によりこれらの蛍光体を励起発光させることによってカラー表示を行うようになっている。 The inner surface of the rear glass substrate, red the three primary colors (R), green (G) and phosphor are coated blue (B), a color display by exciting emission of these phosphors by ultraviolet It is made as to do.
図１はプラズマディスプレイ装置の一例を概略的に示すブロック図である。 Figure 1 is a block diagram schematically showing an example of a plasma display device. 図１において、参照符号１は画像処理回路、２は点灯時刻制御回路、３はＰＤＰ駆動回路、そして、４はＰＤＰを示している。 1, reference numeral 1 denotes an image processing circuit, the second lighting time control circuit, 3 is PDP driving circuit, and 4 denotes a PDP. なお、図１では、便宜上、ＰＤＰ４がＰＤＰ駆動回路３内に図示されている。 In FIG. 1, for convenience, PDP 4 are shown in the PDP driving circuit 3.
図１に示されるように、プラズマディスプレイ装置は、Ｒ，Ｇ，Ｂの各色の画像信号を処理する画像処理回路１、画像処理回路１の出力信号に応じてＰＤＰ４で点灯する時刻を制御する点灯時刻制御回路２、点灯時刻制御回路２の出力に応じてＰＤＰ４を駆動するＰＤＰ駆動回路３を備えている。 As shown in FIG. 1, the plasma display apparatus, R, G, the image processing circuit 1 for processing the image signal of each color of B, the lighting controlling the time an illuminated PDP4 in accordance with the output signal of the image processing circuit 1 time control circuit 2, a PDP driving circuit 3 for driving the PDP4 in accordance with the output of the lighting time control circuit 2. ＰＤＰ駆動回路３は、フィールドメモリ３１、メモリコントローラ３２、ＳＦ重みテーブル３３、ＳＵＳ数設定回路３４、コントローラ３５、スキャンドライバ３６、サステインドライバ３７およびアドレスドライバ３８を備える。 PDP drive circuit 3 includes a field memory 31, the memory controller 32, SF weight table 33, SUS number setting circuit 34, the controller 35, the scan driver 36, the sustain driver 37 and address driver 38. ここで、ＳＦ重みテーブル３３は、各サブフィールドのＳＵＳ数の比（重み）を記憶しているメモリ装置であり、また、ＳＵＳ数設定回路３４は、ＳＦ重みテーブル３３に従って各ＳＦに発光させるＳＵＳ数を設定する回路である。 Here, SF weight table 33 is a memory device which stores the ratio (weight) of SUS numbers of each subfield, also, SUS number setting circuit 34, SUS to emit light in each SF according SF weight table 33 it is a circuit to set the number.
点灯時刻制御回路２は、画像処理回路１の出力信号を受け取り、どの階調をどの時刻のサブフィールドで点灯するかを示す被変換データに変換してＰＤＰ駆動回路３に供給する。 Lighting time control circuit 2 receives the output signal of the image processing circuit 1 and supplies the converted into the converted data indicating lights which gradation subfield which time the PDP drive circuit 3. フィールドメモリ３１は、メモリコントローラ３２の制御下で点灯時刻制御回路２からの被変換データの書き込みおよび読み出しを行う。 Field memory 31 performs writing and reading of the converted data from the lighting time control circuit 2 under the control of the memory controller 32. ここで、点灯時刻制御回路２およびフィールドメモリ３１は、サブフィールド変換部を構成している。 Here, the lighting time control circuit 2 and the field memory 31 constitute a sub-field conversion unit.
アドレスドライバ３８は、フィールドメモリ３１から読み出されたデータに基づいてＰＤＰ４を駆動する。 The address driver 38 drives the PDP4 based on the read from the field memory 31 data. コントローラ３５は、ＳＵＳ数設定回路３４を介したＳＦ重みテーブル３３の出力を受け取り、スキャンドライバ３６およびサステインドライバ３７を制御してＰＤＰ４の駆動を制御する。 The controller 35 receives the output of the SF weight table 33 through a SUS number setting circuit 34, and controls the scan driver 36 and the sustain driver 37 controls the driving of the PDP 4. ＰＤＰ４がスキャンドライバ３６およびアドレスドライバ３８で駆動されることにより、各サブフィールド内で発光する画素に対する壁電荷が形成され、また、サステインドライバ３７で駆動されることにより、維持放電（サステイン放電）が行われる。 By PDP4 is driven by the scan driver 36 and address driver 38, each sub-field wall charge for pixel emitting in is formed, also by being driven by the sustain driver 37, a sustain discharge (sustain discharge) It takes place.
図２は従来のプラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。 Figure 2 is a view showing an example of a gradation driving sequence in the conventional plasma display apparatus.
図２に示されるように、プラズマディスプレイ装置における階調駆動シーケンスは、例えば、１枚の画像を表示する１フィールドを複数のサブフィールド（例えば、ＳＦ１〜ＳＦ６）に分け、各サブフィールドにおけるサステイン期間（発光期間）を制御することにより画像の階調表示を行う。 As shown in FIG. 2, the plasma display gradation driving sequence in the device, for example, one field for displaying one image a plurality of subfields (e.g., SF1 to SF6) divided into sustain period in each subfield performing gradation display of an image by controlling the (light emission period). 各サブフィールドは、そのサブフィールド期間内に発光させる全画素に対して壁電荷を形成させるアドレス期間と、輝度レベルを決定するサステイン期間とから構成される。 Each subfield is composed of an address period for forming wall charges for all the pixels to emit light in the subfield period, and a sustain period for determining the brightness level. そのため、サブフィールド数を増やすとその数分だけアドレス期間が必要となり、相対的に発光に割り当てられるサステイン期間が短くなり、画面の輝度が低下することになる。 Therefore, the address period only that number of increasing the number of subfields is necessary, a sustain period allocated to the relatively light emission is shortened, the screen brightness is lowered.
ＰＤＰにおいて限られたサブフィールド数を用いて表現可能な階調数を稼ぐためには、図２に示されるように、ビットの重み付けに比例したサステイン期間でＰＤＰを階調駆動するのが一般的である。 To make the number of gradations that can be expressed using the number of sub-fields with a limited in the PDP, as shown in FIG. 2, common to grayscale driving the PDP during the sustain period in proportion to the weighting of the bit it is. すなわち、図２に示す例では、１フィールド期間を６つのサブフィールド期間ＳＦ１〜ＳＦ６で構成し、各サブフィールドに対応した６ビットの画像信号（画素データ）により６４階調の表示を行う。 That is, in the example shown in FIG. 2, one field period is composed of six sub-field periods SF1 to SF6, and displays the 64 gradation by image signals of 6 bits corresponding to each subfield (pixel data). サブフィールド期間ＳＦ１〜ＳＦ６内のサステイン期間は便宜上それぞれ点灯するものとしてハッチングで示され、時間（長さ）の比率はＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６が１：２：４：８：１６：３２に設定されている。 Sub sustain period in the field period SF1~SF6 are indicated by hatching as being turned for convenience respectively, the time ratio of (length) SF1: SF2: SF3: SF4: SF5: SF6 is 1: 2: 4: 8: It is set to 16:32. 尚、１フィールド期間は約１６．７ｍｓである。 Note that one field period is approximately 16.7 ms.
このような、階調駆動シーケンスを用いるＰＤＰで動画像を表示する場合、人間の目の残像効果等により、移動する物体の表面上に本来は存在しないはずの不自然な色の輪郭が発生する現象が生じる。 Such, when displaying a moving image in PDP using a gradation driving sequence, the human eye afterimage effect like, unnatural color contour which should not originally exist on the surface of the object to be moved is generated phenomenon occurs. この現象により発生する輪郭を、一般に、「動画疑似輪郭」と呼ぶが、この動画疑似輪郭が特に顕著になるのは、画面上の人物が動いた場合であり、例えば、肌色である顔の輪郭部分に緑色や赤色の帯が生じて画質が著しく低下することになっている。 The contour produced by this phenomenon, in general, it is referred to as "dynamic false contour" This dynamic false contour is particularly remarkable is the case of moving figures on the screen, for example, the contour of a skin color face band green and red is in the image quality is significantly lowered caused in part.
従来、上述した動画疑似輪郭を低減して画質を向上させるものが提案されている（例えば、特許文献１および特許文献２参照）。 Conventionally, which improves image quality by reducing the dynamic false contour mentioned above has been proposed (e.g., see Patent Document 1 and Patent Document 2).
図３は従来のプラズマディスプレイ装置における画像処理回路の一例を示すブロック図であり、例えば、上述した図１に示すプラズマディスプレイ装置の画像処理回路１として適用される。 Figure 3 is a block diagram showing an example of an image processing circuit in a conventional plasma display apparatus, for example, is applied as the image processing circuit 1 of the plasma display device shown in FIG. 1 described above.
図３に示されるように、画像処理回路１は、概略、メインパス１１、サブパス１２、スイッチ回路１３、および、画像特徴判定部１４を備えている。 As shown in FIG. 3, the image processing circuit 1 includes schematic, main path 11, the sub path 12, switching circuit 13, and the image feature judgment unit 14. 入力画像信号は、メインパス１１、サブパス１２および画像特徴判定部１４の一部に並列に入力される。 The input image signal, the main path 11, are input in parallel to a part of the sub path 12 and the image feature judging unit 14. メインパス１１の出力は、スイッチ回路１３に供給されると共に、画像特徴判定部１４の一部に供給される。 The output of the main path 11 is supplied to the switch circuit 13, it is supplied to a part of the image feature judgment unit 14. サブパス１２の出力は、スイッチ回路１３に供給される。 The output of the sub path 12 is supplied to the switch circuit 13. スイッチ回路１３は、画像特徴判定部１４からのパス選択／切り替え信号に基づいて、メインパス１１またはサブパス１２からの画像信号を図１に示す点灯時刻制御回路２に供給する。 Switch circuit 13, based on the path selection / switching signal from the image feature judgment unit 14 supplies the image signal from the main path 11 or the sub path 12 to the lighting time control circuit 2 shown in FIG.
メインパス１１は、入力画像信号が供給されたゲイン制御回路１１１およびゲイン制御回路１１１の出力信号が供給された誤差拡散回路１１２を備える。 Main path 11 includes an error diffusion circuit 112 to which an output signal of the gain control circuit 111 and the gain control circuit 111 to the input image signal is supplied is supplied. また、サブパス１２は、入力画像信号が供給された歪み補正回路１２１、歪み補正回路１２１の出力信号が供給されたゲイン制御回路１２２、ゲイン制御回路１２２の出力信号が供給された誤差拡散回路１２３、および、誤差拡散回路１２３の出力信号が供給されたデータ整合回路１２４を備える。 Further, the sub path 12, the input image distortion signal is supplied correction circuit 121, the distortion correction gain control circuit 122 output signal is supplied in the circuit 121, the gain control error diffusion circuit 123 which output signal is supplied in the circuit 122, and includes a data matching circuit 124 to which an output signal is supplied error diffusion circuit 123.
画像特徴判定部１４は、入力画像信号が供給されたＲＧＢマトリクス回路１４１、ＲＧＢマトリクス回路１４１の出力信号が供給されたエッジ検出回路１４２および動き領域検出回路１４３、エッジ検出回路１４２および動き領域検出回路１４３の各出力信号が供給された第１の判定回路１４４、上記メインパスの出力信号が供給されたレベル検出回路１４５、並びに、第１の判定回路１４４およびレベル検出回路１４５の各出力信号が供給された第２の判定回路１４６を備えている。 Image feature judgment unit 14, RGB matrix circuit 141 to the input image signal is supplied, RGB matrix circuit edge detection circuit 142 output signal is supplied 141 and the motion area detection circuit 143, the edge detection circuit 142 and the motion area detection circuit first judging circuit 144, level output signal of the main path is supplied detection circuit 145 that the output signal is supplied in 143, as well as the output signals of the first decision circuit 144 and the level detection circuit 145 is supplied and a second decision circuit 146. ここで、例えば、１フィールドが８個のサブフィールドから構成されており、各サブフィールド期間中のサステインパルス数の比率をＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８＝１２：８：４：２：１：４：８：１２とすると、メインパス１１は、ＲＧＢ信号のそれぞれに対して６ビット出力で５２の実表示階調数を表現し、各色あたりの表示階調は、レベル０〜５１までの５２階調となっている。 Here, for example, one field is composed of eight subfields, the sustain pulse number ratio in each subfield period SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 12: 8 : 4: 2: 1: 4: 8: When 12, the main path 11, representing the actual display gradation number of 52 6-bit output for each RGB signal, the display gradation per each color, It has a 52 gradation to level 0-51.
図３に示す画像処理回路では、画像の動き検出およびエッジ検出をそれぞれＲＧＢの３系統で独立して行うのではなく、ＲＧＢマトリクス回路１４１において各ＲＧＢ信号から輝度信号を生成し、この生成された輝度信号により、画像のエッジ部分の検出をエッジ検出回路１４２で行うと共に、画像の動き領域の検出を動き領域検出回路１４３で行って、回路規模を削減するようになっている。 In the image processing circuit illustrated in FIG. 3, the image motion detection and edge detection, respectively not performed independently by three systems of RGB, and generates a luminance signal from the RGB signals in an RGB matrix circuit 141 and the generated the luminance signal, the detection of an edge portion of the image performs an edge detection circuit 142 performs the area detection circuit 143 motion detection of the motion area of ​​the image, so as to reduce the circuit scale. なお、輝度信号Ｙは、例えばＹ＝０．３０Ｒ＋０．５９Ｇ＋０．１１Ｂに近似した生成式を用いて生成することができる。 Incidentally, the luminance signal Y can be generated using, for example, product formulas that approximates the Y = 0.30R + 0.59G + 0.11B.
ところで、メインパス１１を介してＰＤＰ４上に表示できる最高輝度レベルは、６ビット出力で５１であり、一方、入力画像信号の最高輝度レベルは、８ビット入力で２５５である。 Meanwhile, the maximum luminance level which can be displayed on PDP4 via the main path 11 is 51 6-bit output, while the maximum luminance level of the input image signal is a 255 by 8-bit input. そのため、ゲイン制御回路１１１は、入力画像信号にゲイン係数５１×２ ８−６ ／２５５＝２０４／２５５を乗算する。 Therefore, the gain control circuit 111 multiplies the gain coefficient 51 × 2 8-6 / 255 = 204 /255 in the input image signal. このゲイン係数の乗算により、後段の誤差拡散回路１１２において、入力画像信号の全域にわたって誤差拡散処理を行うことができる。 By the multiplication of the gain factor can be performed in a subsequent stage of the error diffusion circuit 112, the error diffusion process over the whole area of ​​the input image signal. なお、ゲイン制御回路１１１は、一般的な乗算器やＲＯＭ、ＲＡＭ等で構成することができる。 The gain control circuit 111, general multipliers and ROM, a be a RAM or the like.
誤差拡散回路１１２は、ゲイン制御回路１１１を介して得られる画像信号に対して誤差拡散を行うことにより、疑似的に中間調を生成して階調数を増加する。 Error diffusion circuit 112, by performing error diffusion to the image signal obtained through the gain control circuit 111, artificially generates halftone increasing the number of gradations. なお、メインパス１１の表示階調数は５２であるため、誤差拡散回路１１２の出力ビット数は６となっている。 The display gradation number of the main path 11 is for a 52, the number of output bits of error diffusion circuit 112 has a 6.
サブパス１２は、４ビット出力で９の実表示階調数を表現し、このとき、ＲＧＢの各色あたりの表示階調は、レベル０〜８までの９階調である。 Sub path 12 represent the actual display gradation number of 9 in 4-bit output, this time, the display gradations per each color of RGB is 9 gradations to level 0-8.
サブパス１２においては、０〜８までの９ステップの階調を表現可能であるが、輝度量は０，１，３，７，１１，…といった具合に、均等には増加しない。 In sub path 12 is susceptible express 9 gradation steps from 0 to 8, the luminance amount 0,1,3,7,11, ... and so like, does not increase equally. そこで、誤差拡散後の表示特性と逆関数の補正を行い、全体としては線形の表示特性を得る必要があるため、歪み補正回路１２１では、このような逆関数特性をＲＯＭまたはＲＡＭテーブルに格納している。 Therefore, it corrects the display characteristics and the inverse function after error diffusion, since as a whole it is necessary to obtain linear display characteristic, the distortion correction circuit 121, to store such inverse function characteristics in a ROM or RAM table ing.
図４はプラズマディスプレイ装置における階調駆動シーケンスの他の例を示す図であり、図５はメインパスにおける各輝度レベルの点灯サブフィールド期間の配置の一例を示す図であり、そして、図６はサブパスにおける各輝度レベルの点灯サブフィールド期間の配置の一例を示す図である。 Figure 4 is a diagram showing another example of the grayscale driving sequence in the plasma display device, FIG 5 is a diagram showing an example of arrangement of lighting subfield period of each luminance level in the main path, and FIG. 6 it is a diagram illustrating an example of the arrangement of lighting subfield period of each luminance level in the sub path.
上述したように、１フィールドを８個のサブフィールドＳＦ１〜ＳＦ８で構成し、サステインパルス数の比率（輝度レベルの比）をＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８＝１２：８：４：２：１：４：８：１２とすると、階調駆動シーケンスは図４のようになる。 As described above, one field is composed of eight subfields SF1 to SF8, the sustain pulse number ratio (ratio of brightness level) SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 12: 8: 4: 2: 1: 4: 8: When 12, gradation driving sequence is as shown in FIG.
このとき、メインパス１１では、入力画像信号を５２の実表示階調レベルで表示可能であり、各輝度レベルの点灯サブフィールド期間の配置は、図５にハッチングで示すようになる。 In this case, the main path 11 is capable of displaying input image signals in real-display gray level of 52, the arrangement of the lighting subfield period of each luminance level is as indicated by hatching in FIG. また、サブパス１２では、入力画像信号を９の実表示階調レベルで表示し、各輝度レベルの点灯サブフィールド期間の配置は図６に示すようになる。 Further, the sub path 12, and displays the input image signal in a real display gray level 9, the arrangement of the lighting subfield period of each luminance level is as shown in FIG. なお、入力画像信号は、サブパス１２における処理を行ったままでは非線形な表示特性となってしまうので、非線形特性を補正するための逆関数補正および誤差拡散を行うことにより、非線形表示特性を線形表示特性に補正する。 The input image signal, so becomes nonlinear display characteristic remains have been processed in the sub path 12, by performing the inverse function correction and error diffusion for correcting the nonlinear characteristics, linear representation of the non-linear display characteristics It is corrected to characteristics.
サブパス１２を介してＰＤＰ４上に表示できる最高輝度レベルは、４ビット出力で８であり、また、入力画像信号の最高輝度レベルは、８ビット入力で２５５である。 Maximum brightness level that can be displayed on PDP4 through the sub path 12 is 8 4-bit output, also at the maximum luminance level of the input image signal is a 255 by 8-bit input. そのため、ゲイン制御回路１２２は、入力画像信号にゲイン係数８×２ ８−４ ／２５５＝１２８／２５５を乗算する。 Therefore, the gain control circuit 122 multiplies the gain coefficient 8 × 2 8-4 / 255 = 128 /255 in the input image signal. このゲイン係数の乗算により、後段の誤差拡散回路１２３において、入力画像信号の全域にわたって誤差拡散処理を行うことができる。 By the multiplication of the gain factor can be performed in a subsequent stage of the error diffusion circuit 123, the error diffusion process over the whole area of ​​the input image signal. なお、ゲイン制御回路１２２は、一般的な乗算器やＲＯＭ、ＲＡＭ等で構成することができる。 The gain control circuit 122, general multipliers and ROM, a be a RAM or the like.
誤差拡散回路１２３は、ゲイン制御回路１２２を介して得られる画像信号に対して誤差拡散を行うことにより、疑似的に中間調を生成して階調数を増加する。 The error diffusion circuit 123, by performing error diffusion to the image signal obtained through the gain control circuit 122, artificially generates halftone increasing the number of gradations. ここで、サブパス１２の表示階調数は９であるため、誤差拡散回路１２３の出力ビット数は４である。 Here, the display gradation number of the sub path 12 is for a 9, the number of output bits of the error diffusion circuit 123 is four. なお、データ整合回路１２４は、サブパス１２における輝度レベルを、メインパス１１における輝度レベルに整合させるために設けられている。 The data matching circuit 124, the luminance level in the sub path 12, is provided to match the brightness level of the main path 11.
スイッチ回路１３は、画像特徴判定部１４からのパス選択／切り替え信号に基づいて、入力画像信号に応じて使用するパスを切り替える。 Switch circuit 13, based on the path selection / switching signal from the image feature judgment unit 14, switches the path to be used in accordance with the input image signal. 従って、入力画像信号を構成するＲＧＢ信号に対しては、Ｒ，Ｇ，Ｂの各色でそれぞれ独立してパスの切り替えが行われる。 Therefore, for RGB signals constituting the input image signal, R, G, switching of independently path B colors it is performed. そのため、同一画素に関するＲＧＢ信号であっても、例えばＲ、信号はメインパス１１で処理され、Ｇ信号およびＢ信号が共にサブパス１２で処理されるといった場合もある。 Therefore, even in the RGB signals for the same pixel, for example R, the signal is processed by the main path 11, there is a case such as G and B signals are processed together with the sub path 12.
次に、画像特徴判定部１４の動作について説明する。 Next, the operation of the image feature judgment unit 14. 画像特徴判定部１４は、動画疑似輪郭の発生しやすい画像を検出し、そのような画像を構成する画素のデータをサブパス１２により処理するようにスイッチ回路１３にパスの切り替えを指示するパス選択／切り替え信号を生成出力する。 Image feature judgment unit 14 detects the prone image moving image false contour, path selection for instructing switching of the path data of the pixels constituting such an image to the switch circuit 13 to process the sub path 12 / a switching signal to generate output.
動画疑似輪郭は、上述のように、特定の輝度で発生し易く、階調は微小にしか変化していないにも関わらず、点灯サブフィールド期間が時間軸上で大きく変動するような輝度レベルで動画疑似輪郭が発生し易い。 Dynamic false contour, as described above, likely to occur at a specific luminance gradation despite not changed only very small, the lighting sub-field period at a luminance level that fluctuates greatly on the time axis dynamic false contour is likely to occur. そこで、レベル検出回路１４５は、メインパス１１の誤差拡散回路１１２の出力に基づいて、第１の判定回路１４４の出力するパス選択／切り替え信号によりパスをサブパス１２に切り替える感度を制御する信号を第２の判定回路１４６に出力する。 Therefore, the level detection circuit 145, based on the output of the error diffusion circuit 112 of the main path 11, a signal for controlling the sensitivity of switching the path by the path selection / switching signal output from the first decision circuit 144 to the sub path 12 first and it outputs the second decision circuit 146. 具体的には、レベル検出回路１４５は、動画疑似輪郭の目立ちやすい輝度レベルにおいてはサブパス１２に切り替える感度を高める信号を出力し、画像がかなり動く部分を有しても、元々動画疑似輪郭が検知されにくい輝度レベルにおいては、サブパス１２に切り替える感度を低くする信号を第２の判定回路１４６に出力する。 Specifically, the level detection circuit 145, the moving image false contour of noticeable luminance level outputs a signal to increase the sensitivity to switch to the sub path 12, also has a portion where the image moves considerably originally dynamic false contour detection in is hardly luminance level, and outputs a signal to lower the sensitivity to switch to the sub path 12 to the second decision circuit 146.
ここで、レベル検出回路１４５がメインパス１１からの出力画像データを用いて輝度レベルを検出するのは、メインパス１１における点灯サブフィールド期間の配置によって動画疑似輪郭の目立ちやすい輝度レベルが略決定されるからである。 Here, to detect the brightness level level detecting circuit 145 using the output image data from the main path 11, dynamic false contour of noticeable luminance level is substantially determined by the arrangement of the lighting sub-field period in the main path 11 This is because that. 画像中の高周波成分の多い部分、すなわち、エッジ部分では、微小に移動した領域でもフィールド間の差分が検出されるので、動き量が不必要に大きく検出されてしまう。 High-frequency component of large portions of the image, i.e., an edge portion, since the difference between the even field and moved minutely region is detected, the motion amount from being detected unnecessarily large. そこで、エッジ検出回路１４２は、入力画像信号に基づいて、画像中のエッジ部分を検出して第１の判定回路１４４に供給する。 Therefore, the edge detection circuit 142, based on an input image signal is supplied to a first judging circuit 144 detects an edge portion in an image. これにより、第１の判定回路１４４は、差分をエッジ成分で除算して動き量、すなわち、動きの度合いを正規化する。 Accordingly, the first decision circuit 144, the motion amount by dividing the difference by the edge component, i.e., normalize the degree of movement. この結果、エッジ部分の動き量が抑さえられ、第１の判定回路１４４は、エッジ部分がメインパス１１では処理されないようにパス選択／切り替え信号を生成出力する。 As a result, the movement amount of the edge portion is even suppressed, the first decision circuit 144, an edge portion generates outputs path select / switch signal to not be processed in the main path 11.
また、動画疑似輪郭は、階調が滑らかに或いは緩やかに変化する部分で顕著となるため、画像中高周波成分の多い部分では検知されにくい。 Also, dynamic false contour because the gradation becomes noticeable in smoothly or slowly changing portion, in many parts of the image in the high-frequency components less likely to be detected. このような特性も、パスの切り替えの判定に重要であるため、エッジ検出回路１４２は、入力画像信号に基づいて、第２の判定回路１４６の出力するパス選択／切り替え信号によりパスをサブパス１２に切り替える感度を制御する信号を第１の判定回路１４４に出力する。 Such characteristics, because it is important in determining the switching of the path, the edge detection circuit 142, based on an input image signal, by the path selection / switching signal output of the second decision circuit 146 a path to the sub path 12 It outputs a signal for controlling the sensitivity to switch to the first determination circuit 144. 具体的には、階調変化が滑らかな低周波領域がサブパス１２により処理されやすいように、換言すると、エッジ部分がメインパス１１により処理されやすいように、パスをサブパス１２に切り替える感度が制御される。 Specifically, as the low-frequency region gradation change is smooth is likely to be processed by the sub path 12, in other words, so that the edge portion is likely to be processed by the main path 11, the sensitivity switching the path to the sub path 12 is controlled that.
動き領域検出回路１４３は、輝度信号から求めた１フィールド間の差分と２フィールド間の差分の最小値に基づいて、画像中の動きを含む領域を検出し、検出結果を第１の判定回路１４４に供給する。 The motion area detection circuit 143, based on the minimum value of the difference between the difference and the two fields of one field obtained from the luminance signal, detecting a region including a motion in the image, the detection result first decision circuit 144 supplied to. また、エッジ検出回路１４２は、輝度信号から水平方向のエッジ（横線）および垂直方向のエッジ（縦線）を算出し、これらのエッジを混合してエッジ量を求める。 The edge detection circuit 142 calculates a horizontal edge (horizontal) and vertical edge (vertical line) from the luminance signal, obtain the edge amount and mixing these edges. 求められたエッジ量は、第１の判定回路１４４に供給される。 The obtained edge amount is supplied to the first decision circuit 144. 従って、第１の判定回路１４４は、動き領域検出回路１４３およびエッジ検出回路１４２の出力情報に基づいて、動画疑似輪郭の発生しやすい画素を判定し、その判定結果を第２の判定回路１４５に供給する。 Accordingly, the first decision circuit 144, based on the output information of the motion area detection circuit 143 and the edge detection circuit 142, determines prone pixels moving image false contour, the determination result to the second decision circuit 145 supplies.
レベル検出回路１４５は、メインパス１１からのＲＧＢ信号の各々に基づいて輝度レベルを検出する。 Level detection circuit 145 detects the brightness level based on each of RGB signals from the main path 11. レベル検出回路１４５で検出された輝度レベルは、第２の判定回路１４６に供給される。 Detected luminance level by the level detection circuit 145 is supplied to the second decision circuit 146. 従って、第２の判定回路１４６は、第１の判定回路１４４からの判定結果およびレベル検出回路１４５で検出された輝度レベルに基づいて、所定レベル以上となった画素のデータがサブパス１２で処理されるようにパスを切り替えるパス選択／切り替え信号を生成してスイッチ回路１３に供給する。 Accordingly, the second decision circuit 146, based on the luminance level detected by the determination result and the level detection circuit 145 from the first decision circuit 144, data of pixels that are above a predetermined level are processed by the sub path 12 supplied to the switching circuit 13 generates a path selection / switching signal for switching a path so that. レベル検出回路１４５および第２の判定回路１４６は、レベル判定部を構成する。 Level detecting circuit 145 and the second decision circuit 146 of the level determination unit.
これにより、通常はある程度の階調数が確保されたメインパス１１により入力画像信号が処理され、動画疑似輪郭の発生しやすい画素のデータについてのみ入力画像信号をサブパス１２で処理するようにパスを自動的に切り替える。 Thus, typically the input image signal is processed by the main path 11 which is secured a certain degree of gradation number, the path to only process the input image signal in the sub path 12 for data prone pixels dynamic false contour automatically switch. このため、入力画像信号は、通常はＳ／Ｎ比が非常に良好でＰＤＰの実表示階調数の多いメインパス１１により処理されてからＰＤＰ４上で表示され、動画疑似輪郭が発生する可能性の高い画像部分では多少Ｓ／Ｎ比が低下するものの動画疑似輪郭除去能力が非常に高いサブパス１２により処理されてからＰＤＰ４上で表示される。 Therefore, the input image signal is usually displayed on PDP4 after being processed by the real display gradations large number of the main path 11 of the PDP is very good S / N ratio, possibly dynamic false contours occur dynamic false contour removal capability of those somewhat lowered S / N ratio with high image portions of are displayed on PDP4 after being processed by a very high sub path 12. この場合、メインパス１１における点灯サブフィールド期間とサブパス１２における点灯サブフィールド期間とは、互いに近い関係にあるため、パスの切り替わり部分（境界）は殆ど目立たない。 In this case, the lighting sub-fields periods in the turned subfield period and the sub path 12 in the main path 11, because it is in close relationship with each other, switching part (boundary) of a path is hardly noticeable.
図７は図３の画像処理回路における画像特徴判定部の一例を示すブロック図である。 Figure 7 is a block diagram showing an example of an image feature judgment unit in the image processing circuit of FIG.
図７に示されるように、エッジ検出回路１４２は、１Ｈ遅延回路１４２１，１４２２、遅延回路１４２３、減算回路１４２４，１４２５、絶対値回路１４２６，１４２７、最大値検出回路１４２８，１４２９、乗算回路１４７０，１４７１，１４７３、および、加算回路１４７２を備える。 As shown in FIG. 7, the edge detection circuit 142, 1H delay circuits 1421 and 1422, delay circuit 1423, the subtracting circuit 1424,1425, absolute value circuits 1426,1427, maximum value detection circuit 1428 and 1429, multiplying circuits 1470, 1471,1473, and an addition circuit 1472. また、動き領域検出回路１４３は、１Ｖ遅延回路１４３１，１４３２、減算回路１４３３，１４３４、絶対値回路１４３５，１４３６、および、最小値検出回路１４３７を備える。 The motion area detection circuit 143, 1V delay circuit 1431 and 1432, the subtraction circuit 1433,1434, absolute value circuits 1435,1436, and includes a minimum value detection circuit 1437. ここで、１Ｈは入力画像信号の１水平走査期間を示し、また、１Ｖは入力画像信号の１垂直走査期間を示す。 Here, 1H represents one horizontal scanning period of the input image signal and, 1V indicates one vertical scanning period of the input image signal.
第１の判定回路１４４は、除算回路１４４１を備え、孤立点除去回路１４４２、テンポラルフィルタ１４４３および２次元ローパスフィルタ（ＬＰＦ）１４４４が除算回路１４４１の出力側に接続されている。 First judging circuit 144 includes a divider circuit 1441, an isolated point eliminating circuit 1442, temporal filter 1443 and the two-dimensional low-pass filter (LPF) 1444 is connected to the output side of the divider circuit 1441. さらに、レベル検出部１４５は、感度ＲＡＭ１４５１、乗算回路１４５２、および、比較器１４５３を備える。 Moreover, the level detection unit 145, sensitivity RAM1451, multiplier circuits 1452, and includes a comparator 1453.
エッジ検出回路１４２において、減算回路１４２４は、現在の入力輝度信号Ｙと２Ｈ前の入力輝度信号Ｙとの差分を求め、また、絶対値回路１４２６は、減算回路１４２４からの差分の絶対値を求める。 In the edge detection circuit 142, subtraction circuit 1424 obtains a difference between the current input luminance signal Y and 2H previous input luminance signal Y, also an absolute value circuit 1426, the absolute value of the difference from the subtraction circuit 1424 . 最大値検出回路１４２８は、絶対値回路１４２６で求められた絶対値のうち、例えば、最も大きい３つの絶対値を検出して乗算回路１４７０に出力する。 Maximum value detecting circuit 1428, among the absolute values ​​obtained by the absolute value circuit 1426 outputs, for example, the multiplication circuit 1470 detects the three largest absolute value. 乗算回路１４７０には、水平方向に延在する横エッジを検出する感度を決定する係数が入力されており、乗算回路１４７０の出力は加算回路１４７２に出力される。 The multiplication circuit 1470 is the coefficient to determine the sensitivity of detecting the horizontal edge that extends in the horizontal direction is input, the output of the multiplication circuit 1470 is output to the adder circuit 1472.
遅延回路１４２３は、入力輝度信号Ｙを画素単位（Ｄ）で遅延し、また、減算回路１４２５は、入力画像信号の画素間の差分を求める。 The delay circuit 1423 delays the input luminance signal Y in pixel units (D), also the subtraction circuit 1425 obtains a difference between pixels of the input image signal. 絶対値回路１４２７は、減算回路１４２５からの差分の絶対値を求め、また、最大値検出回路１４２９は、絶対値回路１４２７で求められた絶対値のうち、例えば、最も大きい３つの絶対値を検出して乗算回路１４７１に出力する。 Absolute value circuit 1427, the absolute value of the difference from the subtraction circuit 1425, and the maximum value detection circuit 1429, among the absolute values ​​obtained by the absolute value circuit 1427, for example, the largest three of detecting the absolute value to output to the multiplication circuit 1471 to. 乗算回路１４７１には、垂直方向に延在する縦エッジを検出する感度を決定する係数が入力されており、乗算回路１４７１の出力は加算回路１４７２に出力される。 A multiplication circuit 1471, the coefficient determining the sensitivity of detecting the longitudinal edges extending in the vertical direction and is input, the output of the multiplication circuit 1471 is output to the adder circuit 1472. 加算回路１４７２の出力は乗算回路１４７３に供給され、全体としてのエッジ感度を決定する係数を乗算される。 The output of the adder 1472 is supplied to the multiplication circuit 1473 is multiplied by a coefficient that determines the edge sensitivity as a whole. これにより、乗算回路１４７３は、エッジ量を示す信号を出力して除算回路１４４１に供給する。 Thus, the multiplication circuit 1473, and supplies the division circuit 1441 outputs a signal indicating the edge amount.
動き領域検出回路１４３において、減算回路１４３３は、入力輝度信号Ｙの隣り合う２フィールド期間の差分を求めて絶対値回路１４３５に出力し、また、減算回路１４３４は、入力輝度信号Ｙの隣り合う２フレーム期間の差分を求めて絶対値回路１４３６に出力する。 In the motion region detection circuit 143, subtraction circuit 1433 outputs to the absolute value circuit 1435 and calculates the difference between 2 field periods adjacent the input luminance signal Y, also the subtraction circuit 1434, 2 adjacent the input luminance signal Y and it outputs the absolute value circuit 1436 calculates the difference between the frame period. 従って、絶対値回路１４３５は、現在のフィールド期間と１フィールド期間前の入力輝度信号Ｙの差分の絶対値を求めて最小値検出回路１４３７に出力する。 Therefore, the absolute value circuit 1435 outputs the minimum value detection circuit 1437 and the absolute value of the difference between the input luminance signal Y before the current field period 1 field period.
絶対値回路１４３６は、現在のフィールド期間と２フィールド期間前の入力輝度信号Ｙの差分の絶対値を求めて最小値検出回路１４３７に出力し、また、最小値検出回路１４３７は、絶対値回路１４３５，１４３６からの絶対値のうち、最小値を、動き量を示す信号として除算回路１４４１に供給する。 Absolute value circuit 1436 outputs the minimum value detection circuit 1437 and the absolute value of the difference between the input luminance signal Y before the current field period and two-field period, and the minimum value detection circuit 1437, the absolute value circuit 1435 of the absolute value from 1436, the minimum value is supplied to the division circuit 1441 as a signal indicating the amount of motion. ノンインターレイス方式を採用する場合、奇数番目のフィールド期間とその次の偶数番目のフィールド期間とでは、実際には画像中に動きがないにも関わらず差分が検出されてしまう可能性がある。 When employing non-interlaced Wraith method, in the odd-numbered field period and the next even-numbered field period, which may actually result is detected difference despite no motion in the image. そこで、差分は、現在のフィールド期間の入力輝度信号Ｙと１フィールド期間前および２フィールド期間前の入力輝度信号Ｙとのそれぞれについて求め、その絶対値の最小値から動き量を求めるようにしている。 Therefore, the difference is determined for each of the input luminance signal Y and the one field period before and 2 field period before the input luminance signal Y in the current field period, and to obtain the motion amount from the minimum value of the absolute value .
なお、絶対値回路１４３５，１４３６から得られる差分の絶対値の単位は、例えば、レベル／フィールドであり、最小値回路１４３７から得られる動き量の単位は、例えば、ドット／フィールドである。 The unit of the absolute value of the difference obtained from the absolute value circuit 1435,1436, for example, a level / field, motion amount of units derived from the minimum value circuit 1437, for example, a dot / field. ここで、動き量は、動き量（ドット／フィールド）＝｛（｜差分（最小値）（レベル／フィールド）｜｝÷｛｜傾き（レベル／ドット）｜｝で表される。 Here, the movement amount is = motion amount (dot / field) is expressed by {(| difference (minimum value) (level / field) |} ÷ {| | slope (level / dot)}.
除算回路１４４１は、最小値検出回路１４３７から得られる動き量を乗算回路１４７３から得られるエッジ量で除算することにより、画像中の動きの度合い、すなわち、動き量を正規化する。 Division circuit 1441 is divided by the edge amount obtained motion amount obtained from the minimum value detection circuit 1437 from the multiplying circuit 1473, the degree of motion in the image, i.e., to normalize the amount of motion. 除算回路１４４１からの正規化された動き量は、孤立点除去回路１４４２、テンポラルフィルタ１４４３および２次元ＬＰＦ１４４４を介してレベル検出部１４５の乗算回路１４５２に供給される。 Normalized motion amount from the division circuit 1441, isolated point eliminating circuit 1442, is supplied to the multiplication circuit 1452 of the level detector 145 through a temporal filter 1443 and the two-dimensional LPF 1444.
孤立点除去回路１４４２は、ノイズ等の孤立した画像データを除去するために設けられている。 Isolated point eliminating circuit 1442 is provided for removing the isolated image data such as noise. 例えば、画像中の所定範囲内において、周囲の画素が動きを示していないのに中心部の１画素だけが動いていれば、この１画素はノイズと見なすことができ、従って、このような場合には、孤立点除去回路１４４２で孤立点を除去する。 For example, within a predetermined range in the image, if moved by one pixel in the center to the periphery of the pixel does not indicate a movement, one pixel may be regarded as noise, therefore, this case the removes an isolated point isolated point eliminating circuit 1442. 具体的には、孤立点は、各ラインの画素の動き量をしきい値と比較し、しきい値以下の動き量の画素については動きがない画素とみなすことで除去可能である。 Specifically, isolated points, the motion amount of the pixel of each line is compared with the threshold value, the pixel of the following motion amount threshold can be removed by regarded as pixel there is no movement.
テンポラルフィルタ１４４３は、動きを示す画素のデータのレベルの立ち下がりを時間軸上緩やかに補正するために設けられている。 Temporal filter 1443 is provided to fall time axis gradually correct the level of the data of the pixel indicating the motion. 例えば、画像中、特定の画素が動いていて急に止ると、画像データとしてはこの特定画素が止っているが、人間の目には残像効果等で直ちに止って見えない。 For example, in an image, the stops suddenly and is moving a specific pixel, but this particular pixel is ceased as image data, the human eye is not visible immediately ceased by afterimage effect like. そこで、テンポラルフィルタ１４４３は、動きを示す画素のデータのレベルの立ち下がりを時間軸上緩やかに補正することで、ＰＤＰ４上の画像の表示を人間の目の特性に合わせて違和感を少なくする。 Therefore, temporal filter 1443, by falling time the axis slowly correction level of the data of the pixel indicating the motion, to reduce the uncomfortable feeling in accordance with the characteristics of the human eye display of the image on the PDP 4. 具体的には、テンポラルフィルタ１４４３は、孤立点除去回路１４４２から得られる動き量および後述するメモリから読み出した値のうち最大値を求め、最大値に１未満の係数を乗算してメモリに格納する。 Specifically, temporal filter 1443, the maximum value among the values ​​read from the memory to the motion amount and later obtained from the isolated point eliminating circuit 1442, and stores the multiplication coefficient of less than 1 to the maximum value in the memory . 求められた最大値は、テンポラルフィルタ１４４３の出力として２次元ＬＰＦ１４４４に供給される。 Maximum value determined is supplied to the two-dimensional LPF1444 as the output of the temporal filter 1443. つまり、メモリに格納される動き量は、少しずつ減少するので、実際の動き量がゼロになってもテンポラルフィルタ１４４３から出力される動き量は緩やかに減少する。 In other words, the amount of movement stored in the memory, since decreases slightly, the movement amount of the amount actual movement is output from the temporal filter 1443 also becomes zero decreases gradually.
２次元ＬＰＦ１４４４は、１つの画素のデータを、その周辺の画素のデータに基づいて補正することで、ある範囲内の画素のデータを平均化して、１つの画素だけがその周辺の画素と極端に異なるレベルとなることを防止する。 2D LPF1444 the data of one pixel, by correcting on the basis of data of pixels around the the data of the pixels within a certain range by averaging extremely only one pixel and the surrounding pixels to prevent an different levels. つまり、２次元ＬＰＦ１４４４は、動き量を２次元空間的に補正する。 That is, two-dimensional LPF1444 is a motion amount 2-dimensional spatially correct. このような２次元ＬＰＦ１４４４自体は周知である。 Such two-dimensional LPF1444 itself is well known.
レベル検出部１４５は、感度ＲＡＭ１４５１と乗算回路１４５２と比較器１４５３とからなる検出回路部分を、ＲＧＢの各系に対して有し、従って、この検出回路部分が３つ設けられることになる。 Level detecting unit 145, a detection circuit portion comprising the comparator 1453 Metropolitan sensitivity RAM1451 and multiplication circuit 1452 includes for each series of RGB, Therefore, the detection circuit part is three provided. 例えば、Ｒ系のメインパス１１からの出力はＲ系の検出回路部分内の感度ＲＡＭ１４５１に供給され、２次元ＬＰＦ１４４４からの動き量には乗算回路１４５２により感度ＲＡＭ１４５１から読み出された係数が乗算されて比較器１４５３に供給される。 For example, the output from the main path 11 of the R system is supplied to the sensitivity RAM1451 in the detection circuit part of the R system, the movement amount from two-dimensional LPF1444 coefficients read from the sensitivity RAM1451 are multiplied by the multiplication circuit 1452 It is supplied to the comparator 1453 Te. 比較器１４５３は、乗算回路１４５２からの動き量としきい値とを比較して、乗算回路１４５２からの動き量がしきい値以上であれば、Ｒ系のパスをサブパス１２に切り替えるためのパス選択／切り替え信号を出力する。 The comparator 1453 compares the motion amount and the threshold value from the multiplication circuit 1452, if the motion amount from the multiplication circuit 1452 is greater than the threshold value, path selection for switching a path of the R system in the sub path 12 / outputs a switching signal. 他のＧ系およびＢ系の検出回路部分も、同様にして対応するＧ系およびＢ系のメインパス１１からの独立した出力に基づいてＧ系およびＢ系のパスの切り替えを指示するパス選択／切り替え信号を出力する。 Detection circuit part of the other G-phase and B systems are also pass instructs switching of the path of the G system and B-system based on the independent output from the G system and B-system of the main path 11 corresponding in the same manner as selection / It outputs a switching signal.
そのため、通常は、ＲＧＢの各系において、比較的階調数の多いメインパス１１により入力画像信号（ＲＧＢ信号）が処理されるが、動画疑似輪郭の発生しやすい画素のデータは、ＲＧＢの各系において、パスをサブパス１２に自動的に切り替えることにより、サブパス１２により処理される。 Therefore, usually, in the system of RGB, but the input image signal by the main path 11 relatively large gradation numbers (RGB signal) is processed, data for prone pixels moving image false contour, each of the RGB in the system, by switching the path automatically sub path 12, it is processed by the sub path 12. このようにしてサブパス１２により処理された画素データが示す画像は、原理的には、メインパス１１により処理された画素データが示す画像と比較するとＳ／Ｎ比が多少劣化しているが、サブパス１２により処理された画素データが示す画像は動いている画像部分であるため、人間の目にはＳ／Ｎ比の劣化が殆ど気にならず、実用上は問題がない。 In this way, the image indicated by the pixel data processed by the sub path 12 is, in principle, when compared with the image indicated processed pixel data S / N ratio is slightly deteriorated by the main path 11, the sub path since the image shown by the pixel data processed by 12 is an image the moving parts, to the human eye not much need to worry about the deterioration of the S / N ratio, practically no problem. この場合、メインパス１１およびサブパス１２の各部の演算パラメータは、画素データをサブパス１２で処理することによるＳ／Ｎ比の劣化が人間の目に目立たないように設定される。 In this case, operation parameters of each section of the main path 11 and the sub path 12, deterioration of the S / N ratio due to processing pixel data in the sub path 12 is set so inconspicuous to the human eye. また、当然のことながら、メインパス１１およびサブパス１２の各部の演算パラメータは、ＰＤＰ４の駆動シーケンスやＰＤＰ４のサブフィールド構成が変更された場合等には、その都度最適パラメータに設定し直す必要がある。 It will also be appreciated that operation parameters of each section of the main path 11 and the sub path 12, the like if the subfield structure of a driving sequence and PDP4 of PDP4 is changed, it is necessary to reset the each time optimal parameter .
なお、従来、サブフィールドの分割数を増加することなく、誤差拡散法を利用して最大階調レベルおよび表示可能な総階調数を十分に大きくし、且つ、低階調レベルの再現性を向上するようにした表示装置および表示方法も提案されている（例えば、特許文献３参照）。 Incidentally, conventionally, without increasing the number of divisions of sub-fields, and sufficiently large maximum gray level and capable of displaying a total number of gradations by using the error diffusion method, and the reproducibility of the low gray level display device and display method so as to improve has been proposed (e.g., see Patent Document 3).
特許第３３２２８０９号明細書（特開平１０−３１４５５号公報） Patent No. 3322809 (JP-A-10-31455)
特開平１１−８５１０１号公報【特許文献３】 JP 11-85101 [Patent Document 3]
特許第３３５７６６６号明細書（特開２００２−８２６４９号公報） Patent No. 3357666 (JP-2002-82649)
上述したように、従来、動画疑似輪郭を低減するディスプレイの駆動技術が提案されている。 As described above, conventionally, a technique of driving a display that reduces dynamic false contours is proposed. 具体的に、例えば、図３に示す従来のプラズマディスプレイ装置における画像処理回路（特許文献１参照）は、動画擬似輪郭を完全に抑圧できる技術として優れているが、サブパスに切り替えられた部分では、誤差拡散によるノイズ、すなわち、階調が少なくなってノイズのように見えるという問題があった。 Specifically, for example, an image processing circuit (see Patent Document 1) in the conventional plasma display apparatus shown in FIG. 3 is excellent as a technique that can completely suppress the dynamic false contour, the switched portion subpath, noise due to error diffusion, i.e., there is a problem that look like noise gradation becomes less. 特に、メインパスの階調数を大きくした場合、動画疑似輪郭の発生しやすい階調が多くなるため、動画パスに切り替わる領域が増えてノイズが増加し、画質の劣化を生じることになっていた。 In particular, when increasing the number of gradations of the main path, to become much prone gradation moving image false contour noise increases more and more area to switch to video path, it was to cause deterioration of image quality .
また、従来、メインパスの階調数を大きくした場合の画質の劣化を低減する技術も提案されている（特許文献２参照）が、視覚特性では認知できない色空間の検出が技術的に困難であった。 Conventionally, reducing also (see Patent Document 2) has been proposed a technique for the deterioration of the image quality when the gradation number is increased in the main path, the visual characteristic detection is technically difficult color space which can not be recognized there were.
さらに、従来、階調数を拡散処理によって増加する表示装置および表示方法も提案されている（特許文献３参照）が、階調変換テーブルとしてメモリを使用するため、ハード構成が大きくなったコストがかかることになっていた。 Further, conventionally, a display device and a display method for increasing the number of gray scales by diffusion process has been proposed (see Patent Document 3), for the use of memory as the gradation conversion table, the cost of hardware configuration becomes large It was supposed to take.
本発明は、上述した従来のディスプレイ装置が有する課題に鑑み、大きなコスト増を招くことなく、動画疑似輪郭を有効に除去することのできるディスプレイ装置およびディスプレイの駆動方法の提供を目的とする。 In view of the problems with the conventional display device described above, without incurring a large cost increase, and an object thereof is to provide a display apparatus and a display driving method that can effectively remove the dynamic false contour.
本発明の第１の形態によれば、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイ装置であって、入力信号の階調数を圧縮して第１階調数の第１の中間画像信号を出力するゲイン制御回路と、前記第１の中間画像信号を受け取り、該第１の中間画像信号の階調数を再圧縮して第２階調数の第２の中間画像信号を出力するサブゲイン制御回路と、該第２の中間画像信号を受け取り、誤差拡散処理により階調数を疑似的に増加する誤差拡散回路とを備えることを特徴とするディスプレイ装置が提供される。 According to a first aspect of the present invention, performs a luminance represented by the light emission time length, a display device for performing gradation display using a subfield method, the compressing the gradation number of the input signals 1 a gain control circuit for outputting a first intermediate image signal of the gradation number to receive the first intermediate image signals, the first intermediate image signal gradation number recompression to the second number of gradations a sub gain control circuit for outputting a second intermediate image signals, receives the intermediate image signal of the second display device characterized by comprising an error diffusion circuit to increase the number of gradations pseudo by the error diffusion process There is provided.
また、本発明の第２の形態によれば、第１階調数の入力画像信号から該第１階調数よりも少ない第２階調数の第１画像信号を生成するメインパスと、前記第２階調数よりも少ない第３階調数の第２画像信号を生成するサブパスと、前記メインパスで生成された第１画像信号と前記サブパスで生成された第２画像信号とを切り替えて出力するスイッチ回路と、前記入力画像信号およびそれを加工した信号から画像の動き量が所定値を超える動き領域を検出し、該動き領域では前記スイッチ回路を前記第１画像信号から前記第２画像信号に切り替えるパス切り替え制御部とを備え、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイ装置であって、前記メインパスは、前記第１階調数の前記入力画 Further, according to the second embodiment of the present invention, a main path for generating a first image signal of the second number of gradations smaller than the first number of gradations from the first number of gradations of the input image signal, wherein switch the sub path to generate a second image signal of the third number of gradations smaller than the second number of gradations, and a second image signal generated by the sub path to the first image signal generated by the main path a switch circuit for outputting the input image signal and its movement amount of the image from the processed signal detects a motion area exceeding a predetermined value, said second image said switching circuit from said first image signal in said motion region and a path switching control unit for switching the signal, performs a luminance represented by the light emission time length, a display device for performing gradation display using a subfield method, the main path is the number of the first gradation the input image 信号を受け取って、第４階調数の第１の中間画像信号を出力するゲイン制御回路と、前記第１の中間画像信号を受け取って、前記第２階調数の第２の中間画像信号を出力するサブゲイン制御回路と、該サブゲイン制御回路の出力信号を受け取り、誤差拡散を行って前記第１画像信号を出力する誤差拡散回路とを備えることを特徴とするディスプレイ装置が提供される。 Receiving a signal, and a gain control circuit for outputting a first intermediate image signal of the fourth number of gradations, receiving said first intermediate image signals, the second intermediate image signal of the second number of gradations a sub gain control circuit which outputs, receives the output signal of the sub gain control circuit, a display device characterized by comprising an error diffusion circuit for performing error diffusion to output the first image signal is provided.
また、本発明の第３の形態によれば、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイの駆動方法であって、入力画像信号の階調数を圧縮して第１階調数の第１の中間画像信号を生成し、該第１の中間画像信号の階調数を再圧縮して第２階調数の第２の中間画像信号を生成し、該第２の中間画像信号を誤差拡散処理して出力画像信号を生成することを特徴とするディスプレイの駆動方法が提供される。 Further, according to the third embodiment of the present invention, performs a luminance represented by the light emission time length, a driving method of a display for performing gradation display using a subfield method, the number of gradations of the input image signal compressing generate a first intermediate image signal of the first number of gradations, and generates a second intermediate image signals of the second number of gradations by recompressing the number of gradations of the first intermediate image signals a driving method of a display, characterized in that the intermediate image signal of the second and error diffusion processing to generate an output image signal.
また、本発明の第４の形態によれば、第１階調数の入力画像信号から該第１階調数よりも少ない第２階調数の第１画像信号を生成するメインパスと、前記第２階調数よりも少ない第３階調数の第２画像信号を生成するサブパスと、前記メインパスで生成された第１画像信号と前記サブパスで生成された第２画像信号とを切り替えて出力するスイッチ回路と、前記入力画像信号およびそれを加工した信号から画像の動き量が所定値を超える動き領域を検出し、該動き領域では前記スイッチ回路を前記第１画像信号から前記第２画像信号に切り替えるパス切り替え制御部とを備え、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイの駆動方法であって、前記メインパスにおいて、前記第１階調数 Further, according to the fourth embodiment of the present invention, a main path for generating a first image signal of the second number of gradations smaller than the first number of gradations from the first number of gradations of the input image signal, wherein switch the sub path to generate a second image signal of the third number of gradations smaller than the second number of gradations, and a second image signal generated by the sub path to the first image signal generated by the main path a switch circuit for outputting the input image signal and its movement amount of the image from the processed signal detects a motion area exceeding a predetermined value, said second image said switching circuit from said first image signal in said motion region and a path switching control unit for switching the signal, performs a luminance represented by the light emission time length, a driving method of a display for performing gradation display using a subfield method, in the main path, the first gradation number 入力画像信号に対して第１の演算を行って圧縮し、該第１階調数よりも少ない第４階調数の第１の中間画像信号を生成し、該第１の中間画像信号に対して第２の演算を行って再圧縮し、前記第４階調数よりも少ない前記第２階調数の第２の中間画像信号を出力し、該第２の中間画像信号に対して誤差拡散処理を行って前記第１画像信号を生成することを特徴とするディスプレイの駆動方法が提供される。 First operation compresses performed for the input image signal to generate a first intermediate image signal of the fourth number of gradations smaller than the first number of gradations, with respect to the intermediate image signal of the first the second operation re-compressed by performing Te, and outputs the second intermediate image signal of the fourth less than the number of gradations and the second number of gradations, the error diffusion relative to the second intermediate image signals the driving method of the display and generates said first image signal by performing processing is provided.
すなわち、本発明によれば、メインパスのサブフィールド配列を動画擬似輪郭が出にくい配列となるように、各サブフィールドの重みを小さくとり、階調を表示するときに発光させるサブフィールドのうち最も重いサブフィールドが単独で点灯することがないように表示する。 That is, according to the present invention, as the subfield arrangement of the main path becomes dynamic false contour is out difficult sequences, taking the weight of each subfield small, among the subfields to emit light when displaying the gradation most heavy sub-fields are displayed so as not to light up by itself.
この場合、各サブフィールドの重みが小さいので全階調数は少なくなるが、本発明による第１のサブフィールド配列設定手段、第２のサブフィールド配列設定手段、サブゲイン制御回路により見かけの階調数を増加する。 In this case, entire gradation number since the weight of each subfield is small becomes small, the first subfield arrangement setting means according to the invention, the second subfield arrangement setting means, the number of gradations of the apparent by sub gain control circuit to increase. すなわち、複数のサブフィールドの組み合わせによって表示できない階調を、複数のサブフィールドの組み合わせによって表示できる階調間で拡散処理することによって表示する。 In other words, the tone can not be displayed by a combination of a plurality of subfields, to display by diffusion processing between gradations that can be displayed by a combination of a plurality of subfields. また、本発明は階調数を増やすために、サブゲイン制御回路で演算処理を行って実現しているので階調変換テーブルを必要とせず、メモリも小さくて済む。 Further, the present invention is to increase the number of gradations, since the realized by performing the processing in the sub gain control circuit without the need for gray scale conversion table, requires only a smaller memory.
結果として、メインパスで生成する階調のほとんどで動画擬似輪郭が出にくくなり、残りの動画擬似輪郭の出やすい階調のみに対してサブパスに切り替えることで、サブパスが誤差拡散することにより発生するノイズを大幅に減らすことができる。 As a result, hardly out dynamic false contour in most tone generated in the main path, by switching the sub-path for only prone gradation of the remaining dynamic false contour is generated by the sub path is error diffusion noise can be greatly reduced.
以下、本発明に係るディスプレイ装置およびディスプレイの駆動方法の実施例を、図面を参照して詳述する。 Hereinafter, an embodiment of a display device and a display driving method according to the present invention will be described in detail with reference to the drawings.
図８は本発明に係るプラズマディスプレイ装置の画像処理回路の一例を示すブロック図であり、例えば、前述した図１に示すプラズマディスプレイ装置の画像処理回路１に適用される。 Figure 8 is a block diagram showing an example of an image processing circuit of the plasma display apparatus according to the present invention, for example, is applied to the image processing circuit 1 of the plasma display device shown in FIG. 1 described above. 図８において、参照符号１は画像処理回路、１１はメインパス、１２はサブパス、１３はスイッチ回路、１４は画像特徴判定部を示している。 8, reference numeral 1 denotes an image processing circuit, 11 is a main path, 12 sub-path, 13 switch circuit, 14 denotes an image characteristic judgment unit. さらに、参照符号１１１はゲイン制御回路、１１２は誤差拡散回路、１１３はサブゲイン制御回路、１２１は歪み補正回路、１２２はゲイン制御回路、１２３は誤差拡散回路、そして、１２４はデータ整合回路を示している。 Further, reference numeral 111 is a gain control circuit, 112 is an error diffusion circuit, sub gain control circuit 113, the distortion correction circuit 121, the gain control circuit 122, 123 is an error diffusion circuit, and 124 indicates the data matching circuit there. また、参照符号１４１はＲＧＢマトリクス回路、１４２はエッジ検出回路、１４３は動き領域検出回路、１４４は第１の判定回路、１４５はレベル検出回路、そして、１４６は第２の判定回路を示している。 Further, reference numeral 141 is RGB matrix circuit, 142 is an edge detection circuit, the motion area detection circuit 143, the first decision circuit 144, 145 the level detection circuit, and 146 denotes a second judging circuit .
図８と前述した図３との比較から明らかなように、図８に示す本発明に係るプラズマディスプレイ装置の画像処理回路は、図３の従来の画像処理回路１のメインパス１１において、ゲイン制御回路１１１と誤差拡散回路１１２との間に、サブゲイン制御回路１１３を設けるようになっている。 As it is apparent from a comparison between FIG. 8 and FIG. 3 described above, the image processing circuit of the plasma display apparatus according to the present invention shown in FIG. 8, in the main path 11 of the conventional image processing circuit 1 in FIG. 3, the gain control between the circuit 111 and the error diffusion circuit 112, so that the provision of the sub gain control circuit 113. なお、本発明において、ゲイン制御回路１１１の他にサブゲイン制御回路１１３を設けることによる効果等は、後に、図５０〜図６０を参照して詳述する。 In the present invention, the effect due to the provision of the other in the sub gain control circuit 113 of the gain control circuit 111 and the like will be described later in detail with reference to FIGS. 50 60.
図８および図５０（ａ）に示されるように、メインパス１１において、例えば、２５６階調の入力画像信号は、ゲイン制御回路１１１に供給されて２１９／２５５倍され、ゲイン制御回路１１１からは２２０階調の信号（第１の中間画像信号）ＡＡが出力される。 As shown in FIGS. 8 and 50 (a), the main path 11, for example, 256 input image signal of the gradation is 219/255 times are supplied to the gain control circuit 111, from the gain control circuit 111 220 gradation signal (the first intermediate image signal) AA is output. また、この２２０階調の第１の中間画像信号ＡＡは、サブゲイン制御回路１１３に供給されて１４７／２１９倍され、サブゲイン制御回路１１３からは１４８階調の信号（第２の中間画像信号）ＢＢが出力される。 The first intermediate image signal AA of the 220 gradation is 147/219 times are supplied to the sub gain control circuit 113, 148 gradations of the signal from the sub gain control circuit 113 (second intermediate image signal) BB There is output. さらに、この１４８階調の第２の中間画像信号ＢＢは、誤差拡散回路１１２に供給されて、誤差拡散回路１１２からは１４８階調の信号（第１画像信号：メインパス１１の出力信号）ＣＣが出力される。 Further, the second intermediate image signal BB of the 148 gradation is supplied to the error diffusion circuit 112, 148 gradations of the signal from the error diffusion circuit 112 (first image signal: output signal of the main path 11) CC There is output. ここで、図８のプラズマディスプレイ装置の画像処理回路において、サブパス１２、スイッチ回路１３および画像特徴判定部１４の構成は、前述した図３のものと実質的に同様な構成とされているのでその説明は省略する。 Here, in the image processing circuit of the plasma display device of FIG. 8, the sub path 12, the configuration of the switch circuit 13 and the image feature judgment unit 14, since it is assumed substantially the same configuration of Figure 3 described above that description thereof is omitted. また、図８のプラズマディスプレイ装置の画像処理回路における画像特徴判定部１４は、図３および図７を参照して説明した画像特徴判定部と同様のものであり、その説明も省略する。 Further, the image feature judgment unit 14 in the image processing circuit of the plasma display device of FIG. 8 is similar to the image characteristic judgment unit described with reference to FIGS. 3 and 7, also omitted the description thereof.
図９〜図１２は本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の一例を示す図であり、メインパスで階調表示を行う場合に使用されるものである。 9 to 12 are views showing an example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention, and is used when performing gradation display in the main path. また、図１３は本発明に係るプラズマディスプレイ装置に適用されるサブパスにおけるサブフィールド点灯表の一例を示す図であり、図９〜図１２のメインパスにおけるサブフィールド点灯表に対応するサブパスにおけるサブフィールド点灯表である。 Further, FIG. 13 is a diagram showing an example of a sub-field lighting table at the sub path, which is applied to a plasma display apparatus according to the present invention, the sub-fields in the sub path corresponding to a sub-field lighting table in the main path of 9 to 12 it is a lit table.
図９〜図１２に示すサブフィールド点灯表において、サブフィールド（ＳＦ）間の重みは小さく設定され、さらに、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドが単独で点灯することが禁止されている。 In the subfield lighting table shown in FIGS. 9 to 12, is set the weight between the subfield (SF) small, further, among the subfields to emit light when displaying any tone except low gradation, most it is prohibited heavy subfield is lighted by itself.
すなわち、図９〜図１２に示されるように、ＳＦ１〜ＳＦ１０の重みは、ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８：ＳＦ９：ＳＦ１０＝１：２：４：８：１２：１６：２０：２４：２８：３２というように、ＳＦ間の重みが小さく設定されている。 That is, as shown in FIGS. 9 to 12, the weight of SF1~SF10 is, SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8: SF9: SF10 = 1: 2: 4: 8: 12: 16:20: 24: 28: 32 so that, weight between SF is set small. さらに、低階調（階調数１，２，４，８）を除いて、新たに、次のＳＦが点灯する階調（階調数１６，２８，４４，６４，８８，１１６）においても最も重いサブフィールドが単独で点灯することはない。 Furthermore, with the exception of low gradation (gradation number 1,2,4,8), newly, in gradation next SF is lit (gradation number 16,28,44,64,88,116) there is no possibility that the heaviest sub-field is lit alone.
これにより、殆どの階調において動画擬似輪郭が発生しにくくなるが、一部階調において動画擬似輪郭はなお発生するため、それらの階調ではメインパスからサブパスに切り替えることにより動画擬似輪郭を完全に除去する。 Thus, although the dynamic false contour in most of the gray scale is less likely to occur, because the dynamic false contour in some tone still occurs, complete dynamic false contour by switching from the main path to the sub path in those tone be removed.
すなわち、図１３に示されるように、動画擬似輪郭の発生が考えられる階調（例えば、階調数２，４，８，１６，２８，４４，６４，８８，１１６，１４８）ではメインパス１１からサブパス１２に切り替えることにより動画擬似輪郭を完全に除去する。 That is, as shown in FIG. 13, the tone generation of the dynamic false contour can be considered (e.g., gray-scale level of 2,4,8,16,28,44,64,88,116,148) the main path 11 complete removal of the dynamic false contour by switching the sub path 12 from. なお、図９〜図１２に示すサブフィールド点灯表は、図８に示す画像処理回路のメインパス１１に適用し、上記所定の階調においてサブパス１２に切り替えて使用することもできるが、サブパスを持たない画像処理回路に適用し、全ての階調を図９〜図１２に示すサブフィールド点灯表に従ったサブフィールドの組み合わせで表示する場合でも、従来の駆動方法（例えば、図２に示すようなＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６＝１：２：４：８：１６：３２）に比較すると、大幅に動画擬似輪郭を低減することができる。 Incidentally, the sub-field lighting table shown in FIGS. 9 to 12, applied to the main path 11 of the image processing circuit illustrated in FIG. 8, but can also be used to switch the sub path 12 at the predetermined gradation, the subpath is applied to an image processing circuit that does not have, even when displaying a combination of subfields in accordance all gradation subfield lighting table shown in FIGS. 9 to 12, a conventional driving method (for example, as shown in FIG. 2 such SF1: SF2: SF3: SF4: SF5: SF6 = 1: 2: 4: 8: 16: 32 compared to), it is possible to significantly reduce the dynamic false contour.
図１４〜図１７は本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の他の例を示す図であり、メインパスで階調表示を行う場合に使用されるものである。 14-17 are views showing another example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention, and is used when performing gradation display in the main path. また、図１８は本発明に係るプラズマディスプレイ装置に適用されるサブパスにおけるサブフィールド点灯表の一例を示す図であり、図１４〜図１７のメインパスにおけるサブフィールド点灯表に対応するサブパスにおけるサブフィールド点灯表である。 Further, FIG. 18 is a diagram showing an example of a sub-field lighting table at the sub path, which is applied to a plasma display apparatus according to the present invention, the sub-fields in the sub path corresponding to a sub-field lighting table in the main path of 14-17 it is a lit table. 図１４〜図１７と図９〜図１２との比較から明らかなように、図１４〜図１７に示すサブフィールド点灯表は、図９〜図１２に示すサブフィールド点灯表におけるＳＦ１〜ＳＦ１０の重み付けを逆に（ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：ＳＦ６：ＳＦ７：ＳＦ８：ＳＦ９：ＳＦ１０＝３２：２８：２４：２０：１６：１２：８：４：２：１）設定するようになっている。 As is apparent from a comparison between FIGS. 14 17 and FIGS. 9 to 12, the sub-field lighting table shown in FIGS. 14 to 17, weighting of SF1~SF10 in subfields lighted table shown in FIGS. 9 to 12 the reversed (SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8: SF9: SF10 = 32: 28: 24: 20: 16: 12: 8: 4: 2: 1) so as to set there.
図１４〜図１７に示すサブフィールド点灯表においても、サブフィールド（ＳＦ）間の重みは小さく設定され、さらに、低階調（階調数１，２，４，８）を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドが単独で点灯することが禁止されている。 Also in the sub-field lighting table shown in FIGS. 14 to 17, the weight is set smaller between subfields (SF), further, any tone except low gradation (gradation number 1, 2, 4, 8) of the subfields to emit light when displaying, it is prohibited heaviest subfield is lighted by itself. これにより、殆どの階調において動画擬似輪郭が発生しにくくなるが、一部階調において動画擬似輪郭はなお発生するため、それらの階調（例えば、階調数２，４，８，１６，２８，４４，６４，８８，１１６，１４８）ではメインパスからサブパスに切り替えることにより動画擬似輪郭を完全に除去することができる。 Thus, although the dynamic false contour in most of the gray scale is less likely to occur, because the dynamic false contour in some tone still occurs, their gradation (e.g., gray-scale level of 2, 4, 8, 16, in 28,44,64,88,116,148) can be completely removed dynamic false contour by switching from the main path to the sub path.
図１９は本発明に係るプラズマディスプレイ装置の第１実施例におけるサブゲイン制御回路を概略的に示すブロック図であり、図２０は図１９に示すサブゲイン制御回路を説明するための図である。 Figure 19 is a block diagram schematically showing a sub gain control circuit in the first embodiment of the plasma display apparatus according to the present invention, FIG 20 is a diagram for explaining the sub gain control circuit shown in FIG. 19. なお、以下の記述は、メインパスのサブフィールド点灯表は図９〜図１２に示したものを使用し、また、サブパスのサブフィールド点灯表は、図１３に示したものを使用して説明する。 Note that the following description, the sub-field lighting table the main path uses the one shown in FIGS. 9 to 12, also the sub-field lighting table sub path will be described using the one shown in FIG. 13 .
図１９に示すサブゲイン制御回路は、図２０に示す関係を満足する演算を実行するためのものであり、演算回路３１１、乗算回路３１２〜３１４、加算回路３１５〜３１７、選択回路３１８、および、剰余算出回路３１９を備えている。 Sub gain control circuit shown in FIG. 19 is for performing operations to satisfy the relationship shown in FIG. 20, the arithmetic circuit 311, multiplier circuits 312 to 314, adding circuit 315 to 317, selecting circuits 318, and the remainder and a calculation circuit 319. 演算回路３１１は、入力信号（ゲイン制御回路１１１の出力である第１の中間画像信号：２２０階調）ＡＡを受け取り、係数Ｃ＝３で除算して整数部分を出力するもので、その演算結果〔ＡＡ／３〕は、乗算回路３１２および３１３に供給される。 Arithmetic circuit 311 (first intermediate image signal which is an output of the gain control circuit 111: 220 gradation) input signal receives the AA, and outputs the integer part is divided by the factor C = 3, the calculation result [AA / 3] is supplied to the multiplier circuits 312 and 313.
演算回路３１１の出力信号は、乗算回路３１２により『−１』が乗算され、さらに、加算回路３１５により乗算回路３１２の出力信号に入力信号ＡＡが加算される。 The output signal of the operational circuit 311 is multiplied by "-1" by the multiplier circuit 312, further, the input signal AA is added to the output signal of the multiplier circuit 312 by the adding circuit 315. これによって、パスＰ１１では、ＢＢ＝ＡＡ−〔ＡＡ／３〕が得られる。 Thus, the path P11, BB = AA- [AA / 3] is obtained. また、演算回路３１１の出力信号は、乗算回路３１３により『＋１』が乗算され、加算回路３１６により乗算回路３１３の出力信号に『＋１』が加算され、さらに、加算回路３１７により加算回路３１６の出力信号に入力信号ＡＡが加算され、そして、乗算回路３１４により『１／２』が乗算される。 The output signal of the arithmetic circuit 311, "+1" is multiplied by the multiplication circuit 313, it is added to "+1" to the output signal of the multiplier circuit 313 by the adding circuit 316, further, the output of the adding circuit 316 by the adding circuit 317 input signal AA is added to the signal, and "1/2" is multiplied by the multiplication circuit 314. これによって、パスＰ１２では、ＢＢ＝（ＡＡ＋〔ＡＡ／３〕＋１）／２が得られる。 Thus, the path P12, BB = (AA + [AA / 3] +1) / 2 is obtained.
上記パスＰ１１およびＰ１２の出力信号は、剰余算出回路３１９の出力によって選択回路３１８で選択され、ＡＡ／３の余りが零のとき（割り切れたとき）には、パスＰ１１（加算回路３１５の出力信号）が選択され、ＡＡ／３の余りが零以外のとき（１，２：割り切れなかったとき）には、パスＰ１２（乗算回路３１４の出力信号）が選択され、第２の中間画像信号ＢＢとして出力される。 The output signal of the path P11 and P12 are selected by the selection circuit 318 by the output of the remainder calculating circuit 319, but when the remainder of AA / 3 is zero (when the divisible), the output signal of the path P11 (the adding circuit 315 ) is selected, when the remainder of AA / 3 is other than zero (1,2: by the time did not divisible), the path P12 (the output signal of the multiplication circuit 314) is selected as the second intermediate image signal BB is output.
このように、図１９に示す本第１実施例に係るサブゲイン制御回路は図２０に示す関係を満足する演算を実行するためのものであるが、図２０に示されるように、本第１実施例においては、全階調を領域Ｒ１１と領域Ｒ１２の２つに分割し、入力信号ＡＡと出力信号ＢＢの比を略２／３となるようにする。 Thus, although sub gain control circuit according to a first embodiment the present illustrated in FIG. 19 is for performing operations to satisfy the relationship shown in FIG. 20, as shown in FIG. 20, the first embodiment in the example, dividing the entire gradation into two areas R11 and the region R12, the ratio of the input signal AA and the output signal BB to be substantially 2/3.
領域Ｒ１１では、３×Ｋ ≦ 入力信号ＡＡ ＜ ３×Ｋ＋１が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝ＡＡ−〔ＡＡ／３〕となる。 In the region R11, 3 × K ≦ input signal AA <3 × K + 1 is established, the mathematical equation between the input signal AA and the output signal BB is, BB = AA- becomes [AA / 3]. また、領域Ｒ１２では、３×Ｋ＋１ ≦ 入力信号ＡＡ ＜ ３×（Ｋ＋１）が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝（ＡＡ＋〔ＡＡ／３〕＋１）／２となる。 Further, in the region R12, 3 × K + 1 ≦ input signal AA <3 × (K + 1) is established, the mathematical equation between the input signal AA and the output signal BB is, BB = (AA + [AA / 3] +1) / 2 and Become.
下記の表１は、本第１実施例におけるＳＦ重みテーブル３３（図１参照）に格納される各サブフィールドＳＦ１〜ＳＦ１０と重みの関係を示すもので、１．５倍（３／２倍）するようになっている。 Table 1 below shows the relationship between the weight and the subfield SF1~SF10 stored in SF weight table 33 (see FIG. 1) in the first embodiment, 1.5 (3/2) It has become way. すなわち、本第１実施例のサブゲイン制御回路により２／３倍された階調（階調数１４８）を元の階調（階調数２２０）に戻してＰＤＰ４に表示するようになっている。 That is, in order to be displayed on the PDP4 back 2/3 grayscale (gradation number 148) the original gradation (gradation number 220) by a sub gain control circuit of the first embodiment.
図２１〜図２６は図１９に示すサブゲイン制御回路の動作を説明するための図であり、サブゲイン制御回路１１３に入力する２２０階調の入力信号ＡＡを、剰余算出回路３１９の出力によってパスＰ１１またはパスＰ１２を選択して１４７階調の出力信号ＢＢとして出力し、さらに、ＳＦ重みテーブル３３により再び２２０階調の画像信号に戻す様子を示している。 21 to 26 are views for explaining the operation of the sub gain control circuit shown in FIG. 19, the input signal AA of 220 gradations for input to the sub gain control circuit 113, the path P11 or the output of the remainder calculating circuit 319 prints path P12 as an output signal BB selected by 147 gradations, further shows how the back again 220 tone image signal of the SF weight table 33.
図２７は本発明に係るプラズマディスプレイ装置の第２実施例におけるサブゲイン制御回路を概略的に示すブロック図であり、図２８は図２７に示すサブゲイン制御回路を説明するための図である。 Figure 27 is a block diagram schematically showing a sub gain control circuit in the second embodiment of the plasma display apparatus according to the present invention, FIG 28 is a diagram for explaining the sub gain control circuit shown in FIG. 27.
図２７に示すサブゲイン制御回路は、図２８に示す関係を満足する演算を実行するためのものであり、演算回路３２１、乗算回路３２２〜３２５、加算回路３２６〜３３０、選択回路３３１、および、剰余算出回路３３２を備えている。 Sub gain control circuit shown in FIG. 27 is for performing operations to satisfy the relationship shown in FIG. 28, the arithmetic circuit 321, multiplier circuits 322 to 325, adding circuit 326-330, the selection circuit 331 and, the remainder and it includes a calculation circuit 332. 演算回路３２１は、入力信号（ゲイン制御回路１１１の出力である第１の中間画像信号：１８４階調）ＡＡを受け取り、係数Ｃ＝５で除算して整数部分を出力するもので、その演算結果〔ＡＡ／５〕は、乗算回路３２２，３２３および３２４に供給される。 Arithmetic circuit 321 (first intermediate image signal which is an output of the gain control circuit 111: 184 gradation) input signal receives the AA, and outputs the integer part is divided by the factor C = 5, the calculation result [AA / 5] is supplied to the multiplier circuits 322, 323 and 324.
演算回路３２１の出力信号は、乗算回路３２２により『−１』が乗算され、さらに、加算回路３２６により『−１』が加算され、そして、加算回路３２７により加算回路３２６の出力信号に入力信号ＡＡが加算される。 The output signal of the operational circuit 321, "-1" is multiplied by the multiplication circuit 322, and further, "-1" is added by the adding circuit 326, and the input signal AA to the output signal of the summing circuit 326 by the adding circuit 327 There is added. これによって、パスＰ２３では、ＢＢ＝ＡＡ−〔ＡＡ／５〕−１が得られる。 Thus, the path P23, BB = AA- [AA / 5] -1 is obtained. また、演算回路３２１の出力信号は、乗算回路３２３により『−１』が乗算され、さらに、加算回路３２８により乗算回路３２３の出力信号に入力信号ＡＡが加算される。 The output signal of the arithmetic circuit 321, "-1" is multiplied by the multiplication circuit 323, further, the input signal AA is added to the output signal of the multiplier circuit 323 by the adding circuit 328. これによって、パスＰ２１では、ＢＢ＝ＡＡ−〔ＡＡ／５〕が得られる。 Thus, the path P21, BB = AA- [AA / 5] can be obtained. さらに、演算回路３２１の出力信号は、乗算回路３２４により『＋３』が乗算され、加算回路３２９により乗算回路３２４の出力信号に『＋１』が加算され、さらに、加算回路３３０により加算回路３２９の出力信号に入力信号ＡＡが加算され、そして、乗算回路３２５により『１／２』が乗算される。 Further, the output signal of the operational circuit 321, "+3" is multiplied by the multiplication circuit 324, is added to "+1" to the output signal of the multiplier circuit 324 by the adding circuit 329, further, the output of the adding circuit 329 by the adding circuit 330 input signal AA is added to the signal, and "1/2" is multiplied by the multiplication circuit 325. これによって、パスＰ２２では、ＢＢ＝（ＡＡ＋〔ＡＡ／５〕×３＋１）／２が得られる。 Thus, the path P22, BB = (AA + [AA / 5] × 3 + 1) / 2 is obtained.
上記パスＰ２１〜Ｐ２３の出力信号は、剰余算出回路３３２の出力によって選択回路３３１で選択され、ＡＡ／５の余りが零のときには、パスＰ２１（加算回路３２８の出力信号）が選択され、ＡＡ／５の余りが１または２のときには、パスＰ２２（乗算回路３２５の出力信号）が選択され、そして、ＡＡ／５の余りが３または４のときには、パスＰ２３（加算回路３２７の出力信号）が選択され、第２の中間画像信号ＢＢとして出力される。 The output signal of the path P21~P23 is selected by the selection circuit 331 by the output of the remainder calculating circuit 332, when the remainder of AA / 5 is zero, (output signal of the addition circuit 328) path P21 is selected, AA / when the remainder of 5 is 1 or 2, the path P22 (the output signal of the multiplication circuit 325) is selected, and, when the remainder of AA / 5 is 3 or 4, is selected (the output signal of the addition circuit 327) path P23 It is to be outputted as a second intermediate image signal BB.
このように、図２７に示す本第２実施例に係るサブゲイン制御回路は図２８に示す関係を満足する演算を実行するためのものであるが、図２８に示されるように、本第２実施例においては、全階調を領域Ｒ２１，領域Ｒ２２および領域Ｒ２３の３つに分割し、入力信号ＡＡと出力信号ＢＢの比を略４／５となるようにする。 Thus, although sub gain control circuit according to the second embodiment shown in FIG. 27 is for performing operations to satisfy the relationship shown in FIG. 28, as shown in FIG. 28, the second embodiment in the example, the entire gradation area R21, divided into three regions R22 and the region R23, the ratio of the input signal AA and the output signal BB to be substantially 4/5.
領域Ｒ２１では、５×Ｋ ≦ 入力信号ＡＡ ＜ ５×Ｋ＋１が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝ＡＡ−〔ＡＡ／５〕となる。 In the region R21, 5 × K ≦ input signal AA <5 × K + 1 is established, the mathematical equation between the input signal AA and the output signal BB is, BB = AA- becomes [AA / 5]. また、領域Ｒ２２では、５×Ｋ＋１ ≦ 入力信号ＡＡ ＜ ５×Ｋ＋３が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝（ＡＡ＋〔ＡＡ／５〕×３＋１）／２となる。 Further, in the region R22, 5 × K + 1 ≦ input signal AA <5 × K + 3 is established, the mathematical equation between the input signal AA and the output signal BB is a BB = (AA + [AA / 5] × 3 + 1) / 2 . さらに、領域Ｒ２３では、５×Ｋ＋３ ≦ 入力信号ＡＡ ＜５×（Ｋ＋１）が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝ＡＡ−〔ＡＡ／５〕−１となる。 Furthermore, in the region R23, 5 × K + 3 ≦ input signal AA <5 × (K + 1) is established, the mathematical equation between the input signal AA and the output signal BB is a BB = AA- [AA / 5] -1.
下記の表２は、本第２実施例におけるＳＦ重みテーブル３３に格納される各サブフィールドＳＦ１〜ＳＦ１０と重みの関係を示すもので、１．２５倍（５／４倍）するようになっている。 Table 2 below shows the relationship between the weight and the subfield SF1~SF10 stored in SF weight table 33 in the second embodiment, adapted to 1.25 (5/4) there. すなわち、本第２実施例のサブゲイン制御回路により４／５倍された階調（階調数１４８）を元の階調（階調数１８４）に戻してＰＤＰ４に表示するようになっている。 That is, in order to be displayed on the PDP4 back 4/5 times grayscale (gradation number 148) the original gradation (gradation number 184) by a sub gain control circuit of the second embodiment.
図２９〜図３３は図２７に示すサブゲイン制御回路の動作を説明するための図であり、サブゲイン制御回路１１３に入力する１８４階調の入力信号ＡＡを、剰余算出回路３３２の出力によってパスＰ２１〜Ｐ２３のいずれか１つを選択して１４８階調の出力信号ＢＢとして出力し、さらに、ＳＦ重みテーブル３３により再び１８４階調の画像信号に戻す様子を示している。 29 to 33 are diagrams for explaining the operation of the sub gain control circuit shown in FIG. 27, the input signal AA 184 gradations for input to the sub gain control circuit 113, the path P21~ the output of the remainder calculating circuit 332 select one of P23 to output as an output signal BB 148 gradations, further shows how the back again 184 tone image signal of the SF weight table 33.
図３４は本発明に係るプラズマディスプレイ装置の第３実施例におけるサブゲイン制御回路を概略的に示すブロック図であり、図３５は図３４に示すサブゲイン制御回路を説明するための図である。 Figure 34 is a block diagram schematically showing a sub gain control circuit in the third embodiment of the plasma display apparatus according to the present invention, FIG 35 is a diagram for explaining the sub gain control circuit shown in FIG. 34.
図３４に示すサブゲイン制御回路は、図３５に示す関係を満足する演算を実行するためのものであり、演算回路３４１、乗算回路３４２〜３４７、加算回路３４８〜３５４、選択回路３５５、および、剰余算出回路３５６を備えている。 Sub gain control circuit shown in FIG. 34 is for performing operations to satisfy the relationship shown in FIG. 35, the arithmetic circuit 341, multiplier circuits 342 to 347, adding circuit 348 to 354, selecting circuits 355, and the remainder and it includes a calculation circuit 356. 演算回路３４１は、入力信号（ゲイン制御回路１１１の出力である第１の中間画像信号：２５６階調）ＡＡを受け取り、係数Ｃ＝７で除算して整数部分を出力するもので、その演算結果〔ＡＡ／７〕は、乗算回路３４２，３４３，３４４および３４５に供給される。 Arithmetic circuit 341, (the first intermediate image signal which is an output of the gain control circuit 111: 256 gradations) input signal receives the AA, and outputs the integer part is divided by the factor C = 7, the operation result [AA / 7] is supplied to the multiplier circuits 342,343,344 and 345.
演算回路３４１の出力信号は、乗算回路３４２により『＋５』が乗算され、また、加算回路３４８により『＋５』が加算され、さらに、加算回路３４９により加算回路３４８の出力信号に入力信号ＡＡが加算され、そして、乗算回路３４６により『１／３』が乗算される。 The output signal of the operational circuit 341, "+5" is multiplied by the multiplication circuit 342, also, "+5" is added by the adding circuit 348, further, the input signal AA is added to the output signal of the summing circuit 348 by the adding circuit 349 It is, and "1/3" is multiplied by the multiplication circuit 346. これによって、パスＰ３４では、ＢＢ＝（ＡＡ＋〔ＡＡ／７〕×５＋５）／３が得られる。 Thus, the path P34, BB = (AA + [AA / 7] × 5 + 5) / 3 is obtained. また、演算回路３４１の出力信号は、乗算回路３４３により『−３』が乗算され、また、加算回路３５０により『−１』が加算され、さらに、加算回路３５１により乗算回路３５０の出力信号に入力信号ＡＡが加算される。 The output signal of the arithmetic circuit 341, "-3" is multiplied by the multiplication circuit 343, also, "-1" is added by the adding circuit 350, further, input to the output signal of the multiplier circuit 350 by the adding circuit 351 signal AA is added. これによって、パスＰ３３では、ＢＢ＝ＡＡ−〔ＡＡ／７〕×３−１が得られる。 Thus, the path P33, BB = AA- [AA / 7] × 3-1 is obtained.
さらに、演算回路３４１の出力信号は、乗算回路３４４により『−３』が乗算され、加算回路３５２により乗算回路３４４の出力信号に入力信号ＡＡが加算される。 Further, the output signal of the operational circuit 341, "-3" is multiplied by the multiplication circuit 344, the input signal AA to the output signal of the multiplier circuit 344 by the adding circuit 352 is added. これによって、パスＰ３１では、ＢＢ＝ＡＡ−〔ＡＡ／７〕×３が得られる。 Thus, the path P31, the BB = AA- [AA / 7] × 3 obtained. また、演算回路３４１の出力信号は、乗算回路３４５により『＋１』が乗算され、また、加算回路３５３により『＋１』が加算され、さらに、加算回路３５４により加算回路３５３の出力信号に入力信号ＡＡが加算され、そして、乗算回路３４７により『１／２』が乗算される。 The output signal of the arithmetic circuit 341, "+1" is multiplied by the multiplication circuit 345, also, "+1" is added by the adding circuit 353, further, the input signal AA to the output signal of the summing circuit 353 by the adding circuit 354 There are added, and "1/2" is multiplied by the multiplication circuit 347. これによって、パスＰ３２では、ＢＢ＝（ＡＡ＋〔ＡＡ／７〕＋１）／２が得られる。 Thus, the path P32, BB = (AA + [AA / 7] +1) / 2 is obtained.
上記パスＰ３１〜Ｐ３４の出力信号は、剰余算出回路３５６の出力によって選択回路３５５で選択され、ＡＡ／７の余りが零のときには、パスＰ３１（加算回路３５２の出力信号）が選択され、ＡＡ／７の余りが１または２のときには、パスＰ３２（乗算回路３４７の出力信号）が選択され、ＡＡ／７の余りが３のときには、パスＰ３３（加算回路３５１の出力信号）が選択され、そして、ＡＡ／７の余りが４，５または６のときには、パスＰ３４（乗算回路３４６の出力信号）が選択され、第２の中間画像信号ＢＢとして出力される。 The output signal of the path P31~P34 is selected by the selection circuit 355 by the output of the remainder calculating circuit 356, when the remainder of AA / 7 is zero, (output signal of the addition circuit 352) path P31 is selected, AA / when 7 remainder is 1 or 2, the path P32 (the output signal of the multiplication circuit 347) is selected, when the remainder of AA / 7 is 3 (the output signal of the addition circuit 351) path P33 are selected and, when the remainder of AA / 7 is 4, 5 or 6, the path P34 (the output signal of the multiplication circuit 346) is selected and output as the second intermediate image signal BB.
このように、図３４に示す本第３実施例に係るサブゲイン制御回路は図３５に示す関係を満足する演算を実行するためのものであるが、図３５に示されるように、本第３実施例においては、全階調を領域Ｒ３１，Ｒ３２，領域Ｒ３３および領域Ｒ３４の４つに分割し、入力信号ＡＡと出力信号ＢＢの比を略４／７となるようにする。 Thus, as is the sub gain control circuit according to the third embodiment shown in FIG. 34 is for performing operations to satisfy the relationship shown in FIG. 35, shown in Figure 35, the third embodiment in the example, regions R31 to all gradations, R32, divided into four regions R33 and the region R34, the ratio of the input signal AA and the output signal BB to be substantially 4/7.
領域Ｒ３１では、７×Ｋ ≦ 入力信号ＡＡ ＜ ７×Ｋ＋１が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝ＡＡ−〔ＡＡ／７〕×３となる。 In the region R31, 7 × K ≦ input signal AA <7 × K + 1 is established, the mathematical equation between the input signal AA and the output signal BB is a BB = AA- [AA / 7] × 3. また、領域Ｒ３２では、７×Ｋ＋１ ≦ 入力信号ＡＡ ＜ ７×Ｋ＋３が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝（ＡＡ＋〔ＡＡ／７〕＋１）／２となる。 Further, in the region R32, 7 × K + 1 ≦ input signal AA <7 × K + 3 is established, the mathematical equation between the input signal AA and the output signal BB is a BB = (AA + [AA / 7] +1) / 2. さらに、領域Ｒ３３では、７×Ｋ＋３ ≦ 入力信号ＡＡ ＜７×Ｋ＋４が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝ＡＡ−〔ＡＡ／７〕×３−１となる。 Furthermore, in the region R33, 7 × K + 3 ≦ input signal AA <7 × K + 4 is established, the mathematical equation between the input signal AA and the output signal BB is a BB = AA- [AA / 7] × 3-1. そして、領域Ｒ３４では、７×Ｋ＋４ ≦ 入力信号ＡＡ ＜ ７×（Ｋ＋１）が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝（ＡＡ＋〔ＡＡ／７〕×５＋５）／３となる。 Then, in region R34, 7 × K + 4 ≦ input signal AA <7 × (K + 1) is established, the mathematical equation between the input signal AA and the output signal BB is, BB = (AA + [AA / 7] × 5 + 5) / 3 to become.
下記の表３は、本第３実施例におけるＳＦ重みテーブル３３に格納される各サブフィールドＳＦ１〜ＳＦ１０と重みの関係を示すもので、１．７５倍（７／４倍）するようになっている。 Table 3 below shows the relationship between the weight and the subfield SF1~SF10 stored in SF weight table 33 in the third embodiment, adapted to 1.75 times (7/4 times) there. すなわち、本第３実施例のサブゲイン制御回路により４／７倍された階調（階調数１４８）を元の階調（階調数２５６）に戻してＰＤＰ４に表示するようになっている。 That is, in order to be displayed on the PDP4 back 4/7 times grayscale (gradation number 148) the original gradation (gradation levels) by sub gain control circuit of the third embodiment. なお、表１〜表３に示されるように、第１のサブフィールドＳＦ１の重みは１であるが、第２サブフィールドＳＦ２の重みは３（３以上）とされている。 Incidentally, as shown in Table 1 to Table 3, the weight of the first subfield SF1 is one, the weight of the second subfield SF2 is the 3 (three or more).
図３６〜図４２は図３４に示すサブゲイン制御回路の動作を説明するための図であり、サブゲイン制御回路１１３に入力する２５６階調の入力信号ＡＡを、剰余算出回路３５６の出力によってパスＰ３１〜Ｐ３４のいずれか１つを選択して１４８階調の出力信号ＢＢとして出力し、さらに、ＳＦ重みテーブル３３により再び２５６階調の画像信号に戻す様子を示している。 FIGS. 36 42 are views for explaining the operation of the sub gain control circuit shown in FIG. 34, the input signal AA of 256 gradations for input to the sub gain control circuit 113, the path P31~ the output of the remainder calculating circuit 356 select one of P34 to output as an output signal BB 148 gradations, further shows how the back again 256 tone image signal of the SF weight table 33.
図４３は本発明に係るプラズマディスプレイ装置の第４実施例におけるサブゲイン制御回路を概略的に示すブロック図であり、図４４は図４３に示すサブゲイン制御回路を説明するための図である。 Figure 43 is a block diagram schematically showing a sub gain control circuit in the fourth embodiment of the plasma display apparatus according to the present invention, FIG 44 is a diagram for explaining the sub gain control circuit shown in FIG. 43.
図４３に示すサブゲイン制御回路は、図４４に示す関係を満足する演算を実行するためのものであり、演算回路３６１、乗算回路３６２〜３６５、加算回路３６６〜３６８、選択回路３６９、および、剰余算出回路３７０を備えている。 Sub gain control circuit shown in FIG. 43 is for performing operations to satisfy the relationship shown in FIG. 44, the arithmetic circuit 361, multiplier circuits 362 to 365, adding circuit 366 to 368, selecting circuits 369, and the remainder and it includes a calculation circuit 370. 演算回路３６１は、入力信号（ゲイン制御回路１１１の出力である第１の中間画像信号：１８４階調）ＡＡを受け取り、係数Ｃ＝５で除算して整数部分を出力するもので、その演算結果〔ＡＡ／５〕は、乗算回路３６２および３６３に供給される。 Arithmetic circuit 361, (the first intermediate image signal which is an output of the gain control circuit 111: 184 gradation) input signal receives the AA, and outputs the integer part is divided by the factor C = 5, the calculation result [AA / 5] is supplied to the multiplier circuits 362 and 363.
演算回路３６１の出力信号は、乗算回路３６２により『−１』が乗算され、さらに、加算回路３６６により乗算回路３６２の出力信号に入力信号ＡＡが加算される。 The output signal of the operational circuit 361, "-1" is multiplied by the multiplication circuit 362, further, the input signal AA is added to the output signal of the multiplier circuit 362 by the adding circuit 366. これによって、パスＰ４１では、ＢＢ＝ＡＡ−〔ＡＡ／５〕が得られる。 Thus, the path P41, BB = AA- [AA / 5] can be obtained. また、演算回路３６１の出力信号は、乗算回路３６３により『＋１』が乗算され、また、加算回路３６７により『＋１』が加算され、さらに、加算回路３６８により加算回路３６７の出力信号に入力信号ＡＡが加算され、そして、乗算回路３６５により『１／４』が乗算される。 The output signal of the arithmetic circuit 361, "+1" is multiplied by the multiplication circuit 363, also, "+1" is added by the adding circuit 367, further, the input signal AA to the output signal of the summing circuit 367 by the adding circuit 368 There are added, and "1/4" is multiplied by the multiplication circuit 365. これによって、パスＰ４２では、ＢＢ＝（ＡＡ×３＋〔ＡＡ／５〕＋１）／４が得られる。 Thus, the path P42, BB = (AA × 3 + [AA / 5] + 1) / 4 is obtained.
上記パスＰ４１およびＰ４２の出力信号は、剰余算出回路３７０の出力によって選択回路３６９で選択され、ＡＡ／５の余りが零のときには、パスＰ４１（加算回路３６６の出力信号）が選択され、ＡＡ／５の余りが１，２，３または４のときには、パスＰ４２（乗算回路３６５の出力信号）が選択され、第２の中間画像信号ＢＢとして出力される。 The output signal of the path P41 and P42 are selected by the selection circuit 369 by the output of the remainder calculating circuit 370, when the remainder of AA / 5 is zero, (output signal of the addition circuit 366) path P41 is selected, AA / when the remainder of the 5 1, 2, 3 or 4, the path P42 (the output signal of the multiplication circuit 365) is selected and output as the second intermediate image signal BB.
このように、図４３に示す本第４実施例に係るサブゲイン制御回路は図４４に示す関係を満足する演算を実行するためのものであるが、図４４に示されるように、本第４実施例においては、全階調を領域Ｒ４１および領域Ｒ４２の２つに分割し、入力信号ＡＡと出力信号ＢＢの比を略４／５となるようにする。 Thus, as is the sub gain control circuit according to a fourth embodiment the present illustrated in FIG. 43 is for performing operations to satisfy the relationship shown in FIG. 44, shown in Figure 44, the fourth embodiment in the example, dividing the entire gradation into two areas R41 and the region R42, the ratio of the input signal AA and the output signal BB to be substantially 4/5.
領域Ｒ４１では、５×Ｋ ≦ 入力信号ＡＡ ＜ ５×Ｋ＋１が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝ＡＡ−〔ＡＡ／５〕となる。 In the region R41, 5 × K ≦ input signal AA <5 × K + 1 is established, the mathematical equation between the input signal AA and the output signal BB is, BB = AA- becomes [AA / 5]. また、領域Ｒ４２では、５×Ｋ＋１ ≦ 入力信号ＡＡ ＜ ５×（Ｋ＋１）が成立し、入力信号ＡＡと出力信号ＢＢとの演算式は、ＢＢ＝（ＡＡ×３＋〔ＡＡ／５〕＋１）／４となる。 Further, in the region R42, 5 × K + 1 ≦ input signal AA <5 × (K + 1) is established, the mathematical equation between the input signal AA and the output signal BB is, BB = (AA × 3 + [AA / 5] + 1) / 4 to become.
本第４実施例では、領域Ｒ４２で生成する出力信号ＢＢを入力信号ＡＡの階調数より少ない階調から生成している。 In the fourth embodiment, and it generates an output signal BB to generate a region R42 from less gradation than the gradation number of the input signal AA. 具体的に、例えば、表示階調２，３，４は、重み１と重み５の拡散によって実現している。 Specifically, for example, the display gradation 2, 3 and 4 are realized by the diffusion of the weight 1 and the weight 5. この第４実施例は、前述した第２実施例と比べて、分割する領域の数を減らすことにより、回路を単純化するようになっている。 The fourth embodiment is different from the second embodiment described above, by reducing the number of the divided regions, so as to simplify the circuit. すなわち、本第４実施例においては、サブゲイン制御回路を前述した第１実施例のサブゲイン制御回路と同様の構成とすることができるため、パラメータの変更により第１実施例のサブゲイン制御回路と第４実施例のサブゲイン制御回路と同一の回路により実現することができる。 That is, the present in the fourth embodiment, it is possible to have the same configuration as the sub gain control circuit of the first embodiment described above the sub gain control circuit, sub gain control circuit and the fourth of the first embodiment by changing the parameters it can be realized by the sub gain control circuit identical to the circuit of embodiment. さらに、係数（ｎ−１）／（ｍ−１）により近似されるため、表示階調のリニアリティを改善することができる。 Furthermore, since it is approximated by a factor (n-1) / (m-1), can improve the linearity of display gradation.
本第４実施例におけるＳＦ重みテーブル３３に格納される各サブフィールドＳＦ１〜ＳＦ１０と重みの関係は、前述した表２に示されるものと同様であり、１．２５倍（５／４倍）するようになっている。 Relationship of the weight and the subfield SF1~SF10 stored in SF weight table 33 in the fourth embodiment is similar to that shown in Table 2 described above, to 1.25 (5/4) It has become way. すなわち、本第４実施例のサブゲイン制御回路により４／５倍された階調（階調数１４８）は、５／４倍して元の階調（階調数１８４）に戻され、ＰＤＰ４に表示される。 That is, the fourth embodiment of sub gain control circuit by 4/5 times grayscale (gradation number 148) is returned to the 5/4-fold to the original gradation (gradation number 184), the PDP4 Is displayed.
図４５〜図４９は図４３に示すサブゲイン制御回路の動作を説明するための図であり、サブゲイン制御回路１１３に入力する１８４階調の入力信号Ａ１を、剰余算出回路３７０の出力によってパスＰ４１またはＰ４２のいずれかを選択して１４８階調の出力信号ＢＢとして出力し、さらに、ＳＦ重みテーブル３３により再び１８４階調の画像信号に戻す様子を示している。 FIGS. 45 49 are views for explaining the operation of the sub gain control circuit shown in FIG. 43, the input signal A1 of 184 gradations for input to the sub gain control circuit 113, the path P41 or the output of the remainder calculating circuit 370 select one of P42 to output as an output signal BB 148 gradations, further shows how the back again 184 tone image signal of the SF weight table 33.
図５０はプラズマディスプレイ装置において、サブゲイン制御回路を使用する場合と使用しない場合の構成を比較して示す要部のブロック図であり、図５０（ａ）はサブゲイン制御回路を使用する場合を示し、また、図５０（ｂ）はサブゲイン制御回路を使用しない場合を示している。 Figure 50 is a plasma display apparatus, a block diagram of a main part showing a comparison of the structure with and without the use of sub gain control circuit, FIG. 50 (a) shows a case of using a sub gain control circuit, Further, FIG. 50 (b) shows a case not using the sub gain control circuit.
まず、サブゲイン制御回路１１３を使用する場合、図５０（ａ）に示されるように、例えば、２５６階調の入力画像信号は、ゲイン制御回路１１１により２１９／２５５倍されて２２０階調の第１の中間画像信号Ａ１（第１の中間画像信号ＡＡ）に変換（圧縮）され、サブゲイン制御回路１１３に供給される。 First, when using a sub gain control circuit 113, FIG. 50 As shown in (a), for example, the 256 input image signal of the gradation, a gain control circuit 111 by the first 219/255 times has been 220 gradations the intermediate image signal A1 (first intermediate image signals AA) converted to (compression), are supplied to the sub gain control circuit 113. さらに、サブゲイン制御回路１１３において、図１９〜図２６を参照して説明したように、２２０階調の第１の中間画像信号Ａ１は、２／３倍（１４７／２１９倍）されて１４８階調の第２の中間画像信号Ｂ１（第２の中間画像信号ＢＢ）に変換されて誤差拡散回路１１２に供給される。 Further, the sub gain control circuit 113, as described with reference to FIGS. 19 to 26, the first intermediate image signal A1 of 220 gradations, 2/3-fold (147/219 times) has been 148 gradations the second intermediate image signal B1 is converted (second intermediate image signal BB) to be supplied to the error diffusion circuit 112 of. ここで、ゲイン制御回路１１１により２５６階調の入力画像信号を２１９／２５５倍したときの小数部分は、サブゲイン制御回路１１３を介してそのまま誤差拡散回路１１２に供給されて誤差拡散処理が行われる。 Here, the fractional part when the 219/255 times the input image signal of 256 gradations by the gain control circuit 111, the error diffusion process is supplied directly to the error diffusion circuit 112 via the sub gain control circuit 113 is performed. さらに、サブゲイン制御回路１１３により２２０階調の第１の中間画像信号Ａ１を２／３倍したとき（図１９〜図２６を参照して説明したような処理）の第２の中間画像信号Ｂ１の小数部分も誤差拡散回路１１２において誤差拡散処理が行われることになる。 Furthermore, sub gain control circuit 113 by when the 220 first intermediate image signals A1 gradation 2/3 times the second intermediate image signal B1 of (processing as described with reference to FIGS. 19 to 26) fractional part also becomes an error diffusion process is performed in the error diffusion circuit 112.
そして、誤差拡散回路１１２の出力信号（実階調数は１４８階調）は、ＳＦ重み設定部（例えば、図１のＳＦ重みテーブル３３に格納された変換テーブル、並びに、ＳＵＳ数設定回路３４およびコントローラ３５）により階調が１．５倍（３／２倍）されて２２０階調の画像信号Ｃ１に変換（伸張）される。 The error output signal of the spreading circuit 112 (Jitsukaicho number 148 gradations) is, SF weight setting unit (e.g., a conversion table stored in the SF weight table 33 of FIG. 1, as well as, SUS number setting circuit 34 and gradation is converted (stretched) to 1.5 times (3/2 times) has been 220 gradations of the image signal C1 by the controller 35). なお、ＳＦ重み設定部で３／２倍された２２０階調の画像信号Ｃ１には、誤差拡散回路１１２による誤差拡散処理のデータが含まれており、ＰＤＰ４では擬似的に２５６階調の表示が行われることになる。 Note that the SF weight setting unit with 3/2 been 220 gradations of the image signal C1, which contains data of the error diffusion processing by the error diffusion circuit 112, the display of pseudo 256 grayscale in PDP4 is will take place is that.
一方、サブゲイン制御回路を使用しない場合、図５０（ｂ）に示されるように、例えば、２５６階調の入力画像信号は、ゲイン制御回路１１１により１４７／２５５倍されて１４８階調の中間画像信号Ａ２に変換され、誤差拡散回路１１２に供給される。 On the other hand, if you do not use the sub gain control circuit, as shown in FIG. 50 (b), for example, an input image signal of 256 gradations, the gain control circuit 111 147/255 times has been 148 gradation intermediate image signals is converted to A2, it is supplied to the error diffusion circuit 112. ここで、ゲイン制御回路１１１により２５６階調の入力画像信号を２１９／２５５倍したときの小数部分は、誤差拡散回路１１２に供給されて誤差拡散処理が行われる。 Here, the fractional part when the 219/255 times the input image signal of 256 gradations by the gain control circuit 111, error diffusion processing is performed are supplied to the error diffusion circuit 112.
そして、誤差拡散回路１１２の出力信号（実階調数は１４８階調）は、ＳＦ重み設定部（３３）により３／２倍されて２２０階調の画像信号Ｃ２に変換される。 The output signal of the error diffusion circuit 112 (Jitsukaicho number 148 gradations) is converted is 3/2 times by SF weight setting unit (33) in 220 gradation of the image signal C2. なお、ＳＦ重み設定部で３／２倍された２２０階調の画像信号Ｃ２には、誤差拡散回路１１２による誤差拡散処理のデータが含まれており、ＰＤＰ４では擬似的に２５６階調の表示が行われることになる。 In the 3/2 been 220 gradations of the image signal C2 SF weight setting unit, includes a data error diffusion processing by the error diffusion circuit 112, the display of pseudo 256 grayscale in PDP4 is will take place is that.
図５１〜図６０は本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図である。 51 to FIG. 60 in the plasma display apparatus according to the present invention, is a diagram for explaining an effect of using a sub gain control circuit. ここで、図５１〜図６０の「サブゲイン回路有り」の欄における演算（１）は、図１９のパスＰ１１の演算に対応するもので、Ｂ１＝Ａ１−〔Ａ１／３〕であり、また、演算（２）は、図１９のパスＰ１２の演算に対応するもので、Ｂ１＝（Ａ１＋〔Ａ１／３〕＋１）／２であり、信号Ａ１が３で割り切れるか否かにより、パスＰ１１またはパスＰ１２の出力が選択されるようになっている。 Here, operation in the column of "sub gain circuit there" of FIG. 51 to FIG. 60 (1), which corresponds to the calculation of the path P11 in FIG. 19, a B1 = A1- [A1 / 3], also, computing (2), which corresponds to the calculation of the path P12 in FIG. 19, B1 = (A1 + [A1 / 3] +1) is / 2, depending on whether the signal A1 is divisible by 3, the path P11 or path P12 output of is adapted to be selected. なお、サブゲイン制御回路を使用しない場合においても、２２０階調の信号との誤差を考えるために、出力信号精度の誤差として、第１の中間画像信号Ａ１と出力画像信号Ｃ２との差を考えている。 Even when not using the sub gain control circuit, in order to consider the error between the 220 gray scale signal, the error of the output signal accuracy, consider the difference between the first intermediate image signal A1 and the output image signal C2 there.
図５１〜図６０から明らかなように、図５０（ｂ）に示されるようなゲイン制御回路１１１のパラメータを変更し、ゲイン制御回路１１１で２５６階調の入力画像信号を１４７／２５５倍して１４８階調の中間画像信号Ａ２を誤差拡散回路１１２に供給し、誤差拡散回路１１２の出力信号をＳＦ重み設定部（３３）に供給した場合には、ゲイン制御回路１１１による信号圧縮時に情報の欠落（信号欠落）が発生することが分かる。 As apparent from FIG. 51 to FIG. 60, changes the parameters of the gain control circuit 111 as shown in FIG. 50 (b), and 147/255 times the input image signal of 256 gradations in the gain control circuit 111 148 an intermediate image signal A2 gradation is supplied to the error diffusion circuit 112, if the output signal of the error diffusion circuit 112 is supplied to the SF weight setting unit (33), loss of information during signal compression by the gain control circuit 111 it can be seen that (signal dropout) occurs.
すなわち、図５０（ａ）に示すサブゲイン制御回路を使用する場合には、出力信号精度の誤差（Ａ１−Ｃ１）は全て零となって入力信号（第１の中間画像信号Ａ１）と出力画像信号Ｃ１との間に誤差が存在しない（完全に再現される）のに対して、図５０（ｂ）に示すサブゲイン制御回路を使用しない場合には、出力信号精度の誤差（Ａ１−Ｃ２）には各階調で誤差が生じ、累積的には、７０．４２階調分もの誤差が存在することが分かる。 That is, when using the sub gain control circuit shown in FIG. 50 (a), the output signal accuracy of the error (A1-C1) are all become quiescent signal (first intermediate image signals A1) and the output image signal respect C1 of no error (is completely reproduced) that between, in the case of not using the sub gain control circuit shown in FIG. 50 (b) is the output signal accuracy of the error (A1-C2) an error occurs in each gradation, the cumulative, it can be seen that there is an error of even 70.42 gradations.
このように、本発明に係るディスプレイ装置は、単に従来のゲイン制御回路におけるパラメータを変更するだけのものとは根本的に異なるものであります。 Thus, a display apparatus according to the present invention are simply the only ones to change the parameters of the conventional gain control circuit it is proposed that fundamentally different. なお、本発明のディスプレイ装置は、プラズマディスプレイ装置に限定されるものではなく、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイ装置であれば、他のディスプレイ装置に対しても適用することができる。 Incidentally, the display device of the present invention is not limited to the plasma display device, performs luminance represented by the light emission time length, as long as the display device for performing gradation display using the subfield method, other display it can also be applied to the apparatus.
（付記１） 発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイ装置であって、 (Supplementary Note 1) performs a luminance represented by the light emission time length, a display device for performing gradation display using the subfield method,
入力信号の階調数を圧縮して第１階調数の第１の中間画像信号を出力するゲイン制御回路と、 A gain control circuit for outputting a first intermediate image signal of the first number of gradations by compressing the gradation number of the input signal,
前記第１の中間画像信号を受け取り、該第１の中間画像信号の階調数を再圧縮して第２階調数の第２の中間画像信号を出力するサブゲイン制御回路と、 A sub gain control circuit for outputting the first receive intermediate image signals, the second intermediate image signals of the second number of gradations by recompressing the number of gradations of the first intermediate image signals,
該第２の中間画像信号を受け取り、誤差拡散処理により階調数を疑似的に増加する誤差拡散回路とを備えることを特徴とするディスプレイ装置。 It receives intermediate image signal of the second display device characterized by comprising an error diffusion circuit to increase the number of gradations pseudo by error diffusion processing.
（付記２） 付記１に記載のディスプレイ装置において、さらに、 (Supplementary Note 2) In the display device according to note 1, further
階調数が前記第１階調数となるように、１フィールドを複数のサブフィールドで構成した第１のサブフィールド配列設定手段と、 As the number of gradations is the first number of gradations, a first subfield arrangement setting means constitute one field at a plurality of subfields,
階調数が前記第１階調数よりも小さい前記第２階調数となるように、１フィールドを複数のサブフィールドで構成した第２のサブフィールド配列設定手段とを備えることを特徴とするディスプレイ装置。 As the number of gradations is smaller the second number of gradations and than the first number of gradations, characterized in that it comprises a second subfield arrangement setting means constitute one field at a plurality of sub-fields the display device.
（付記３） 付記２に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段は、第１サブフィールドの重みを１とし、且つ、第２サブフィールドの重みを３以上とすることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 3) note 2, wherein the first subfield arrangement setting means, the weight of the first subfield is set to 1, and, characterized in that the weight of the second subfield 3 or more to the display device.
（付記４） 付記２に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段における各サブフィールドの重みと、前記第２のサブフィールド配列設定手段における各サブフィールドの重みの比が、略ｍ：ｎ（ここで、ｍ，ｎは自然数、且つ、ｎ＜ｍ）であることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 4) note 2, the weight of each subfield in the first subfield arrangement setting means, the ratio of the weight of each subfield in the second subfield arrangement setting means, substantially m: n (where, m, n are natural numbers, and, n <m) display device which is a.
（付記５） 付記２に記載のディスプレイ装置において、前記第２のサブフィールド配列設定手段は、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドを少なくとも他の１つのサブフィールドと共に点灯させることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 5) note 2, the second subfield arrangement setting means, among the subfields to emit light when displaying any tone except low gradation, the heaviest subfields at least another display device, characterized in that for lighting with one sub-field.
（付記６） 付記２に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段は、前記第１階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定手段は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイ装置。 Display device according to (Note 6) note 2, wherein the first subfield arrangement setting means sets a sequence of a plurality of sub-fields to be the first number of gradations m, and the second sub field sequence setting means, wherein (where, m, n are natural numbers, n <m) of second the number of gradations n to set the arrangement of a plurality of subfields that display device according to claim.
（付記７） 付記６に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段により生成される階調数ｍおよび前記第２のサブフィールド配列設定手段により生成される階調数ｎに関して、（ｍ−１）：（ｎ−１）が略整数の比になることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 7) Supplementary Note 6, with respect to the number of gradations n generated by the first number of gradations are produced by subfield arrangement setting means m and the second subfield arrangement setting means, (m-1) :( n-1) display device, characterized in that is a ratio of approximately an integral.
（付記８） 付記７に記載のディスプレイ装置において、前記（ｍ−１）：（ｎ−１）が、２：３、４：５或いは４：７であることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 8) note 7, wherein the (m-1) :( n-1), 2: 3,4: 5, or 4: display device which is a 7.
（付記９） 付記６に記載のディスプレイ装置において、前記サブゲイン制御回路は、（ｎ−１）／（ｍ−１）を乗算して前記第１階調数の前記第１の中間画像信号を圧縮し、前記第２階調数の前記第２の中間画像信号を生成することを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 9) Appendix 6, the sub gain control circuit, (n-1) / (m-1) multiplied to the compressing said first intermediate image signal of the first number of gradations and, a display device and generates the second intermediate image signal of the second number of gradations.
（付記１０） 付記９に記載のディスプレイ装置において、前記サブゲイン制御回路は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 10) note 9, wherein the sub gain control circuit divides the n gradations into a plurality of regions, line slope the each divided region is that a set of the straight lines of the natural fraction of approximated the coefficient (n-1) / display device which is characterized in that the multiplication of (m-1).
（付記１１） 付記１０に記載のディスプレイ装置において、前記折れ線近似する直線の傾きは、１、１／２、１／３、１／４から選ばれることを特徴とするディスプレイ装置。 (Supplementary Note 11) In the display device according to note 10, the slope of the line for the polygonal line approximation, a display device, characterized in that it is selected from 1,1 / 2,1 / 3,1 / 4.
（付記１２） 付記９に記載のディスプレイ装置において、さらに、 (Supplementary Note 12) In the display device according to Note 9, further
前記サブゲイン制御回路により前記係数（ｎ−１）／（ｍ−１）を乗算して圧縮され前記誤差拡散回路を介して出力される画像信号を伸張するために、重みを（ｍ−１）／（ｎ−１）倍する重み設定手段を備えることを特徴とするディスプレイ装置。 To stretch the image signal output the coefficient (n-1) / (m-1) is multiplied by the compression through the error diffusion circuit by said sub gain control circuit, the weight (m-1) / (n-1) display device, characterized in that it comprises a multiplying weight setting means.
（付記１３） 第１階調数の入力画像信号から該第１階調数よりも少ない第２階調数の第１画像信号を生成するメインパスと、 A main path for generating (Supplementary Note 13) The first image signal less the second number of gradations than the first number of gradations from the first number of gradations of the input image signal,
前記第２階調数よりも少ない第３階調数の第２画像信号を生成するサブパスと、 A sub path to generate a second image signal of the third number of gradations smaller than the second number of gradations,
前記メインパスで生成された第１画像信号と前記サブパスで生成された第２画像信号とを切り替えて出力するスイッチ回路と、 A switch circuit for outputting switches and a second image signal generated by the sub path to the first image signal generated by the main path,
前記入力画像信号およびそれを加工した信号から画像の動き量が所定値を超える動き領域を検出し、該動き領域では前記スイッチ回路を前記第１画像信号から前記第２画像信号に切り替えるパス切り替え制御部とを備え、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイ装置であって、前記メインパスは、 Motion amount of the image from the input image signal and the processed signal that it detects a motion area exceeds a predetermined value, the path switching control in the motion area to switch to the second image signal of the switching circuit from the first image signal and a part, performs a luminance represented by the light emission time length, a display device for performing gradation display using a subfield method, the main path,
前記第１階調数の前記入力画像信号を受け取って、第４階調数の第１の中間画像信号を出力するゲイン制御回路と、 Receiving said input image signal of the first number of gradations, a gain control circuit for outputting a first intermediate image signal of the fourth number of gradations,
前記第１の中間画像信号を受け取って、前記第２階調数の第２の中間画像信号を出力するサブゲイン制御回路と、 A sub gain control circuit receiving said first intermediate image signal, and outputs the second intermediate image signal of the second number of gradations,
該サブゲイン制御回路の出力信号を受け取り、誤差拡散を行って前記第１画像信号を出力する誤差拡散回路とを備えることを特徴とするディスプレイ装置。 The sub gain receives the output signal of the control circuit, a display device characterized by comprising an error diffusion circuit for performing error diffusion to output the first image signal.
（付記１４） 付記１３に記載のディスプレイ装置において、さらに、 (Supplementary Note 14) In the display device according to note 13, further
階調数が前記第４階調数となるように、１フィールドを複数のサブフィールドで構成した第１のサブフィールド配列設定手段と、 As the number of gradations is the fourth number of gradations, a first subfield arrangement setting means constitute one field at a plurality of subfields,
階調数が前記第４階調数よりも小さい前記第２階調数となるように、１フィールドを複数のサブフィールドで構成した第２のサブフィールド配列設定手段とを備えることを特徴とするディスプレイ装置。 As the number of gradations is the fourth less the second number of gradations than the number of gradations, characterized in that it comprises a second subfield arrangement setting means constitute one field at a plurality of sub-fields the display device.
（付記１５） 付記１４に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段は、第１サブフィールドの重みを１とし、且つ、第２サブフィールドの重みを３以上とすることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 15) Appendix 14, wherein the first subfield arrangement setting means, the weight of the first subfield is set to 1, and, characterized in that the weight of the second subfield 3 or more to the display device.
（付記１６） 付記１４に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段における各サブフィールドの重みと、前記第２のサブフィールド配列設定手段における各サブフィールドの重みの比が、略ｍ：ｎ（ここで、ｍ，ｎは自然数、且つ、ｎ＜ｍ）であることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 16) Appendix 14, the weight of each subfield in the first subfield arrangement setting means, the ratio of the weight of each subfield in the second subfield arrangement setting means, substantially m: n (where, m, n are natural numbers, and, n <m) display device which is a.
（付記１７） 付記１４に記載のディスプレイ装置において、前記第２のサブフィールド配列設定手段は、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドを少なくとも他の１つのサブフィールドと共に点灯させることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 17) Appendix 14, wherein the second subfield arrangement setting means, among the subfields to emit light when displaying any tone except low gradation, the heaviest subfields at least another display device, characterized in that for lighting with one sub-field.
（付記１８） 付記１４に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段は、前記第４階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定手段は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 18) Appendix 14, wherein the first subfield arrangement setting means sets a sequence of a plurality of sub-fields to be the fourth number of gradations m, and the second sub field sequence setting means, wherein (where, m, n are natural numbers, n <m) of second the number of gradations n to set the arrangement of a plurality of subfields that display device according to claim.
（付記１９） 付記１８に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段により生成される階調数ｍおよび前記第２のサブフィールド配列設定手段により生成される階調数ｎに関して、（ｍ−１）：（ｎ−１）が略整数の比になることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 19) Appendix 18, with respect to the number of gradations n generated by the first number of gradations are produced by subfield arrangement setting means m and the second subfield arrangement setting means, (m-1) :( n-1) display device, characterized in that is a ratio of approximately an integral.
（付記２０） 付記１９に記載のディスプレイ装置において、前記（ｍ−１）：（ｎ−１）が、２：３、４：５或いは４：７であることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 20) Appendix 19, wherein the (m-1) :( n-1), 2: 3,4: 5, or 4: display device which is a 7.
（付記２１） 付記１８に記載のディスプレイ装置において、前記サブゲイン制御回路は、（ｎ−１）／（ｍ−１）を乗算して前記第４階調数の前記第１の中間画像信号を圧縮し、前記第２階調数の前記第２の中間画像信号を生成することを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 21) Appendix 18, wherein the sub gain control circuit, (n-1) / (m-1) multiplied to the compressing said first intermediate image signal of the fourth number of gradations and, a display device and generates the second intermediate image signal of the second number of gradations.
（付記２２） 付記２１に記載のディスプレイ装置において、前記サブゲイン制御回路は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 22) Appendix 21, wherein the sub gain control circuit divides the n gradations into a plurality of regions, line slope the each divided region is that a set of the straight lines of the natural fraction of approximated the coefficient (n-1) / display device which is characterized in that the multiplication of (m-1).
（付記２３） 付記２２に記載のディスプレイ装置において、前記折れ線近似する直線の傾きは、１、１／２、１／３、１／４から選ばれることを特徴とするディスプレイ装置。 Display device according to (Supplementary Note 23) Appendix 22, the slope of the line for the polygonal line approximation, a display device, characterized in that it is selected from 1,1 / 2,1 / 3,1 / 4.
（付記２４） 付記２１記載のディスプレイ装置において、さらに、 (Supplementary Note 24) In the display device according appendix 21, further
前記サブゲイン制御回路により前記係数（ｎ−１）／（ｍ−１）を乗算して圧縮され前記誤差拡散回路を介して出力される前記第１画像信号を伸張するために、重みを（ｍ−１）／（ｎ−１）倍する重み設定手段を備えることを特徴とするディスプレイ装置。 To stretch the coefficient (n-1) / (m-1) is multiplied by the compression of the first image signal outputted through the error diffusion circuit by said sub gain control circuit, the weight (m- 1) / (n-1) display device, characterized in that it comprises a multiplying weight setting means.
（付記２５） 付記１〜２４のいずれか１項に記載のディスプレイ装置において、 In (Supplementary Note 25) display device according to any one of Appendices 1 to 24,
前記画像信号は、赤色、青色および緑色のＲＧＢ信号であり、且つ、 The image signal is red, a blue and green RGB signals, and,
前記メインパス、前記サブパス、前記スイッチ回路、前記パス切り替え制御部、前記ゲイン制御回路、前記サブゲイン制御回路、および、前記誤差拡散回路は、前記ＲＧＢ信号のそれぞれに対して設けられていることを特徴とするディスプレイ装置。 Wherein the main path, the sub path, the switching circuit, the path switching control unit, the gain control circuit, the sub gain control circuit, and the error diffusion circuit is provided for each of the RGB signals to the display device.
（付記２６） 付記１〜２５のいずれか１項に記載のディスプレイ装置において、前記ディスプレイ装置は、プラズマディスプレイ装置であることを特徴とするディスプレイ装置。 Display device according to any one of (Supplementary Note 26) Appendix 1 to 25, wherein the display device is a display device which is a plasma display device.
（付記２７） 発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイの駆動方法であって、 (Supplementary Note 27) performs a luminance represented by the light emission time length, a driving method of a display for performing gradation display using the subfield method,
入力画像信号の階調数を圧縮して第１階調数の第１の中間画像信号を生成し、 Compressing the gradation of the input image signal to generate a first intermediate image signal of the first number of gradations,
該第１の中間画像信号の階調数を再圧縮して第２階調数の第２の中間画像信号を生成し、 Generating a second intermediate image signals of the second number of gradations by recompressing the number of gradations of the first intermediate image signals,
該第２の中間画像信号を誤差拡散処理して出力画像信号を生成することを特徴とするディスプレイの駆動方法。 The driving method of a display, characterized in that the intermediate image signal of the second and error diffusion processing to generate an output image signal.
（付記２８） 付記２７に記載のディスプレイの駆動方法において、さらに、第１のサブフィールド配列設定において、階調数が前記第１階調数となるように、１フィールドを複数のサブフィールドで構成し、且つ、 A method of driving a display according to (Supplementary Note 28) Supplementary Note 27, further, in the first subfield arrangement setting, as the number of gradations is the first number of gradations, constituting one field at a plurality of sub-fields and, and,
第２のサブフィールド配列設定において、階調数が前記第１階調数よりも小さい前記第２階調数となるように、１フィールドを複数のサブフィールドで構成することを特徴とするディスプレイの駆動方法。 In the second subfield arrangement set so that the number of gradations is smaller the second number of gradations and than the first number of gradations, the display characterized in that it constitutes one field at a plurality of sub-fields driving method.
（付記２９） 付記２８に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定は、第１サブフィールドの重みを１とし、且つ、第２サブフィールドの重みを３以上とすることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 29) note 27, wherein the first subfield arrangement setting, the weight of the first subfield is set to 1, and, to the weight of the second subfield 3 or more the driving method of a display characterized.
（付記３０） 付記２８に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定における各サブフィールドの重みと、前記第２のサブフィールド配列設定における各サブフィールドの重みの比が、略ｍ：ｎ（ここで、ｍ，ｎは自然数、且つ、ｎ＜ｍ）であることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 30) note 27, the weight of each subfield in the first subfield arrangement setting, the ratio of the weight of each subfield in the second subfield arrangement setting is substantially m: n (where, m, n are natural numbers, and, n <m) driving method of a display which is a.
（付記３１） 付記２８に記載のディスプレイの駆動方法において、前記第２のサブフィールド配列設定は、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドを少なくとも他の１つのサブフィールドと共に点灯させることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 31) note 27, wherein the second subfield arrangement setting, among the subfields to emit light when displaying any tone except low gradation, the heaviest subfields the driving method of a display, characterized in that for lighting with at least one other sub-fields.
（付記３２） 付記２８に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定は、前記第１階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイの駆動方法。 In (Supplementary Note 32) The driving method of a display according to note 28, wherein the first subfield arrangement setting sets a sequence of a plurality of sub-fields to be the first number of gradations m, and the second subfield arrangement setting, the (where, m, n are natural numbers, n <m) of the second set the sequence of a plurality of sub-fields to be tone number n driving method of a display, characterized in that.
（付記３３） 付記３２に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定により生成される階調数ｍおよび前記第２のサブフィールド配列設定により生成される階調数ｎに関して、（ｍ−１）：（ｎ−１）が略整数の比になることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 33) Appendix 32, with respect to the number of gradations n generated by the first sub-field sequences set number of gradations are produced by m and the second subfield arrangement setting, (m-1) :( n-1) driving method of a display, wherein a is the ratio of approximately an integral.
（付記３４） 付記３３に記載のディスプレイの駆動方法において、前記（ｍ−１）：（ｎ−１）が、２：３、４：５或いは４：７であることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 34) Appendix 33, wherein the (m-1) :( n-1), 2: 3,4: 5, or 4: driving a display, which is a 7 Method.
（付記３５） 付記３２に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、該第１の中間画像信号に対して（ｎ−１）／（ｍ−１）を乗算することを特徴とするディスプレイの駆動方法。 (Supplementary Note 35) In the driving method of a display according to note 32, wherein the generating the first intermediate image signal and the second intermediate image signal performed by recompressing the number of gradations of the first intermediate image signals (n-1) / method for driving a display, characterized by multiplying (m-1) against.
（付記３６） 付記３５に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイの駆動方法。 (Supplementary Note 36) In the driving method of a display according to note 35, wherein the first generation of the intermediate image signal and the second intermediate image signal performed by recompressing the number of gradations of the n gradation plurality of regions is divided into a display of the slope the each divided region is characterized in that the performing multiplication of the coefficients polygonal line approximation by a set of the straight lines of the natural fraction of (n-1) / (m-1) method of driving a.
（付記３７） 付記３６に記載のディスプレイの駆動方法において、前記折れ線近似する直線の傾きは、１、１／２、１／３、１／４から選ばれることを特徴とするディスプレイの駆動方法。 (Supplementary Note 37) In the driving method of a display according to note 36, the slope of the line for the polygonal line approximation, a driving method of a display, characterized in that it is selected from 1,1 / 2,1 / 3,1 / 4.
（付記３８） 付記３５に記載のディスプレイの駆動方法において、さらに、前記係数（ｎ−１）／（ｍ−１）を乗算して圧縮され、且つ、誤差拡散処理されて出力される前記出力画像信号を伸張するために、重みを（ｍ−１）／（ｎ−１）倍することを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 38) Supplementary Note 35, further wherein the coefficient (n-1) / (m-1) multiplied to the compressed and, the output image to be outputted is an error diffusion process to stretch the signal, a weight (m-1) / (n-1) multiplied driving method of a display, characterized in that.
（付記３９） 第１階調数の入力画像信号から該第１階調数よりも少ない第２階調数の第１画像信号を生成するメインパスと、 A main path for generating (Note 39) first image signal less the second number of gradations than the first number of gradations from the first number of gradations of the input image signal,
前記入力画像信号およびそれを加工した信号から画像の動き量が所定値を超える動き領域を検出し、該動き領域では前記スイッチ回路を前記第１画像信号から前記第２画像信号に切り替えるパス切り替え制御部とを備え、発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイの駆動方法であって、前記メインパスにおいて、 Motion amount of the image from the input image signal and the processed signal that it detects a motion area exceeds a predetermined value, the path switching control in the motion area to switch to the second image signal of the switching circuit from the first image signal and a part, performs a luminance represented by the light emission time length, a driving method of a display for performing gradation display using a subfield method, in the main path,
前記第１階調数の入力画像信号に対して第１の演算を行って圧縮し、該第１階調数よりも少ない第４階調数の第１の中間画像信号を生成し、 Compressed by performing a first calculation on the first number of gradations of the input image signal to generate a first intermediate image signal of the fourth number of gradations smaller than the first number of gradations,
該第１の中間画像信号に対して第２の演算を行って再圧縮し、前記第４階調数よりも少ない前記第２階調数の第２の中間画像信号を出力し、 Recompressing by performing a second operation on the first intermediate image signal, and outputs the second intermediate image signal of the less than the fourth gradation number the second number of gradations,
該第２の中間画像信号に対して誤差拡散処理を行って前記第１画像信号を生成することを特徴とするディスプレイの駆動方法。 The driving method of a display, characterized by performing error diffusion processing on said second intermediate image signal to generate the first image signal.
（付記４０） 付記３９に記載のディスプレイの駆動方法において、さらに、第１のサブフィールド配列設定において、階調数が前記第４階調数となるように、１フィールドを複数のサブフィールドで構成し、且つ、 A method of driving a display according to (Supplementary Note 40) note 39, further, in the first subfield arrangement setting, as the number of gradations is the fourth number of gradations, constituting one field at a plurality of sub-fields and, and,
第２のサブフィールド配列設定において、階調数が前記第４階調数よりも小さい前記第２階調数となるように、１フィールドを複数のサブフィールドで構成することを特徴とするディスプレイの駆動方法。 In the second subfield arrangement set so that the number of gradations is small the second number of gradations than the fourth number of gradations, the display characterized in that it constitutes one field at a plurality of sub-fields driving method.
（付記４１） 付記４０に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定手段は、第１サブフィールドの重みを１とし、且つ、第２サブフィールドの重みを３以上とすることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 41) Appendix 40, wherein the first subfield arrangement setting means, the weight of the first subfield is set to 1, and, making the weight of the second subfield 3 or more the driving method of a display characterized by.
（付記４２） 付記４０に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定における各サブフィールドの重みと、前記第２のサブフィールド配列設定における各サブフィールドの重みの比が、略ｍ：ｎ（ここで、ｍ，ｎは自然数、且つ、ｎ＜ｍ）であることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 42) Appendix 40, the weight of each subfield in the first subfield arrangement setting, the ratio of the weight of each subfield in the second subfield arrangement setting is substantially m: n (where, m, n are natural numbers, and, n <m) driving method of a display which is a.
（付記４３） 付記４０に記載のディスプレイの駆動方法において、前記第２のサブフィールド配列設定は、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドを少なくとも他の１つのサブフィールドと共に点灯させることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 43) Appendix 40, wherein the second subfield arrangement setting, among the subfields to emit light when displaying any tone except low gradation, the heaviest subfields the driving method of a display, characterized in that for lighting with at least one other sub-fields.
（付記４４） 付記４０に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定は、前記第４階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 44) Appendix 40, wherein the first subfield arrangement setting sets a sequence of a plurality of sub-fields to be the fourth number of gradations m, and the second subfield arrangement setting, the (where, m, n are natural numbers, n <m) of the second set the sequence of a plurality of sub-fields to be tone number n driving method of a display, characterized in that.
（付記４５） 付記４４に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定により生成される階調数ｍおよび前記第２のサブフィールド配列設定により生成される階調数ｎに関して、（ｍ−１）：（ｎ−１）が略整数の比になることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 45) Appendix 44, with respect to the number of gradations n generated by the first sub-field sequences set number of gradations are produced by m and the second subfield arrangement setting, (m-1) :( n-1) driving method of a display, wherein a is the ratio of approximately an integral.
（付記４６） 付記４５に記載のディスプレイの駆動方法において、前記（ｍ−１）：（ｎ−１）が、２：３、４：５或いは４：７であることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 46) Appendix 45, wherein the (m-1) :( n-1), 2: 3,4: 5, or 4: driving a display, which is a 7 Method.
（付記４７） 付記４４に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、該第１の中間画像信号に対して（ｎ−１）／（ｍ−１）を乗算することを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 47) Appendix 44, wherein the generating the first intermediate image signal and the second intermediate image signal performed by recompressing the number of gradations of the first intermediate image signals (n-1) / method for driving a display, characterized by multiplying (m-1) against.
（付記４８） 付記４７に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイの駆動方法。 (Supplementary Note 48) In the driving method of a display according to note 47, wherein the first generation of the intermediate image signal and the second intermediate image signal performed by recompressing the number of gradations of the n gradation plurality of regions is divided into a display of the slope the each divided region is characterized in that the performing multiplication of the coefficients polygonal line approximation by a set of the straight lines of the natural fraction of (n-1) / (m-1) method of driving a.
（付記４９） 付記４８に記載のディスプレイの駆動方法において、前記折れ線近似する直線の傾きは、１、１／２、１／３、１／４から選ばれることを特徴とするディスプレイの駆動方法。 A method of driving a display according to (Supplementary Note 49) Appendix 48, the slope of the line for the polygonal line approximation, a driving method of a display, characterized in that it is selected from 1,1 / 2,1 / 3,1 / 4.
（付記５０） 付記４７記載のディスプレイの駆動方法において、さらに、 (Supplementary Note 50) In the driving method of a display according Appendix 47, further
前記係数（ｎ−１）／（ｍ−１）を乗算して圧縮され、且つ、誤差拡散処理されて出力される前記出力画像信号を伸張するために、重みを（ｍ−１）／（ｎ−１）倍することを特徴とするディスプレイの駆動方法。 The coefficient (n-1) / (m-1) is multiplied by the compression, and, in order to stretch the output image signal outputted is an error diffusion process, the weight (m-1) / (n -1) multiplied driving method of a display, characterized in that.
（付記５１） 付記２７〜５０のいずれか１項に記載のディスプレイの駆動方法において、 A method of driving a display according to any one of (Supplementary Note 51) note 27-50,
前記メインパス、前記サブパス、前記スイッチ回路、前記パス切り替え制御部、前記ゲイン制御回路、前記サブゲイン制御回路、および、前記誤差拡散回路は、前記ＲＧＢ信号のそれぞれに対して設けられていることを特徴とするディスプレイの駆動方法。 Wherein the main path, the sub path, the switching circuit, the path switching control unit, the gain control circuit, the sub gain control circuit, and the error diffusion circuit is provided for each of the RGB signals method of driving a display to be.
（付記５２） 付記２７〜５１のいずれか１項に記載のディスプレイの駆動方法において、前記ディスプレイ装置は、プラズマディスプレイ装置であることを特徴とするディスプレイの駆動方法。 In (Supplementary Note 52) The driving method of a display according to any one of Appendices 27-51, wherein the display device, a driving method of a display which is a plasma display device.
以上、説明したように、本発明によれば、大きなコスト増を招くことなく、動画疑似輪郭を有効に除去することのできるディスプレイ装置およびディスプレイの駆動方法を提供することができる。 As described above, according to the present invention, large and without causing cost increase, it is possible to provide a display apparatus and a display driving method that can effectively remove the dynamic false contour.
【図１】プラズマディスプレイ装置の一例を概略的に示すブロック図である。 1 is a block diagram schematically showing an example of a plasma display device.
【図２】従来のプラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。 2 is a diagram showing one example of a grayscale drive sequence in the conventional plasma display apparatus.
【図３】従来のプラズマディスプレイ装置における画像処理回路の一例を示すブロック図である。 3 is a block diagram showing an example of an image processing circuit in a conventional plasma display device.
【図４】プラズマディスプレイ装置における階調駆動シーケンスの他の例を示す図である。 4 is a diagram showing another example of a grayscale driving sequence in the plasma display device.
【図５】メインパスにおける各輝度レベルの点灯サブフィールド期間の配置の一例を示す図である。 5 is a diagram showing an example of arrangement of lighting subfield period of each luminance level in the main path.
【図６】サブパスにおける各輝度レベルの点灯サブフィールド期間の配置の一例を示す図である。 6 is a diagram showing an example of arrangement of lighting subfield period of each luminance level in the sub path.
【図７】図３の画像処理回路における画像特徴判定部の一例を示すブロック図である。 Is a block diagram showing an example of an image feature judgment unit in the image processing circuit of FIG. 7 Fig.
【図８】本発明に係るプラズマディスプレイ装置の画像処理回路の一例を示すブロック図である。 8 is a block diagram showing an example of an image processing circuit of the plasma display apparatus according to the present invention.
【図９】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の一例を示す図（その１）である。 9 is a diagram showing an example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention (Part 1).
【図１０】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の一例を示す図（その２）である。 Figure 10 shows an example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention FIG.; FIG.
【図１１】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の一例を示す図（その３）である。 11 is a diagram showing an example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention (Part 3).
【図１２】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の一例を示す図（その４）である。 12 shows an example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention FIG. Is a fourth.
【図１３】本発明に係るプラズマディスプレイ装置に適用されるサブパスにおけるサブフィールド点灯表の一例を示す図である。 13 is a diagram showing an example of a sub-field lighting table at the sub path, which is applied to a plasma display apparatus according to the present invention.
【図１４】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の他の例を示す図（その１）である。 Diagram showing another example of the sub-field lighting table that is applied to a plasma display device according to [14] the present invention (1).
【図１５】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の他の例を示す図（その２）である。 Figure 15 shows another example of a sub-field lighting table that is applied to a plasma display apparatus according to the present invention FIG.; FIG.
【図１６】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の他の例を示す図（その３）である。 Diagram showing another example of the sub-field lighting table that is applied to a plasma display device according to [16] the present invention (3).
【図１７】本発明に係るプラズマディスプレイ装置に適用されるサブフィールド点灯表の他の例を示す図（その４）である。 Diagram showing another example of the sub-field lighting table that is applied to a plasma display device according to [17] the present invention (4).
【図１８】本発明に係るプラズマディスプレイ装置に適用されるサブパスにおけるサブフィールド点灯表の他の例を示す図である。 18 is a diagram showing another example of a sub-field lighting table at the sub path, which is applied to a plasma display apparatus according to the present invention.
【図１９】本発明に係るプラズマディスプレイ装置の第１実施例におけるサブゲイン制御回路を概略的に示すブロック図である。 [19] The sub gain control circuit in the first embodiment of the plasma display apparatus according to the present invention is a block diagram schematically showing.
【図２０】図１９に示すサブゲイン制御回路を説明するための図である。 20 is a diagram for explaining a sub gain control circuit shown in FIG. 19.
【図２１】図１９に示すサブゲイン制御回路の動作を説明するための図（その１）である。 21 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 19 (Part 1).
【図２２】図１９に示すサブゲイン制御回路の動作を説明するための図（その２）である。 22 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 19 (Part 2).
【図２３】図１９に示すサブゲイン制御回路の動作を説明するための図（その３）である。 23 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 19 (Part 3).
【図２４】図１９に示すサブゲイン制御回路の動作を説明するための図（その４）である。 Figure 24 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 19 is a diagram (part 4).
【図２５】図１９に示すサブゲイン制御回路の動作を説明するための図（その５）である。 Figure 25 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 19 is a (5).
【図２６】図１９に示すサブゲイン制御回路の動作を説明するための図（その６）である。 Figure 26 is a diagram illustrating the operation of the sub gain control circuit shown in FIG. 19 (Part 6).
【図２７】本発明に係るプラズマディスプレイ装置の第２実施例におけるサブゲイン制御回路を概略的に示すブロック図である。 The sub gain control circuit in a second embodiment of the plasma display apparatus according to FIG. 27 the present invention is a block diagram schematically showing.
【図２８】図２７に示すサブゲイン制御回路を説明するための図である。 28 is a diagram for explaining a sub gain control circuit shown in FIG. 27.
【図２９】図２７に示すサブゲイン制御回路の動作を説明するための図（その１）である。 29 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 27 (Part 1).
【図３０】図２７に示すサブゲイン制御回路の動作を説明するための図（その２）である。 Figure 30 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 27; FIG.
【図３１】図２７に示すサブゲイン制御回路の動作を説明するための図（その３）である。 FIG. 31 is a diagram for explaining an operation of the sub gain control circuit shown in FIG. 27 (Part 3).
【図３２】図２７に示すサブゲイン制御回路の動作を説明するための図（その４）である。 32 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 27 (Part 4).
【図３３】図２７に示すサブゲイン制御回路の動作を説明するための図（その５）である。 Figure 33 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 27 is a (5).
【図３４】本発明に係るプラズマディスプレイ装置の第３実施例におけるサブゲイン制御回路を概略的に示すブロック図である。 FIG. 34 is a block diagram schematically showing a sub gain control circuit in the third embodiment of the plasma display apparatus according to the present invention.
【図３５】図３４に示すサブゲイン制御回路を説明するための図である。 35 is a diagram for explaining a sub gain control circuit shown in FIG. 34.
【図３６】図３４に示すサブゲイン制御回路の動作を説明するための図（その１）である。 36 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34 (Part 1).
【図３７】図３４に示すサブゲイン制御回路の動作を説明するための図（その２）である。 Figure 37 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34; FIG.
【図３８】図３４に示すサブゲイン制御回路の動作を説明するための図（その３）である。 38 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34 (Part 3).
【図３９】図３４に示すサブゲイン制御回路の動作を説明するための図（その４）である。 39 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34 (Part 4).
【図４０】図３４に示すサブゲイン制御回路の動作を説明するための図（その５）である。 Figure 40 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34 is a (5).
【図４１】図３４に示すサブゲイン制御回路の動作を説明するための図（その６）である。 Figure 41 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34 (Part 6).
【図４２】図３４に示すサブゲイン制御回路の動作を説明するための図（その７）である。 Figure 42 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 34 is a (7).
【図４３】本発明に係るプラズマディスプレイ装置の第４実施例におけるサブゲイン制御回路を概略的に示すブロック図である。 FIG. 43 is a block diagram schematically showing a sub gain control circuit in the fourth embodiment of the plasma display apparatus according to the present invention.
【図４４】図４３に示すサブゲイン制御回路を説明するための図である。 44 is a diagram for explaining a sub gain control circuit shown in FIG. 43.
【図４５】図４３に示すサブゲイン制御回路の動作を説明するための図（その１）である。 Figure 45 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 43; FIG.
【図４６】図４３に示すサブゲイン制御回路の動作を説明するための図（その２）である。 Figure 46 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 43; FIG.
【図４７】図４３に示すサブゲイン制御回路の動作を説明するための図（その３）である。 47 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 43 (Part 3).
【図４８】図４３に示すサブゲイン制御回路の動作を説明するための図（その４）である。 Figure 48 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 43 is a diagram (part 4).
【図４９】図４３に示すサブゲイン制御回路の動作を説明するための図（その５）である。 Figure 49 is a diagram for explaining the operation of the sub gain control circuit shown in FIG. 43 is a (5).
【図５０】プラズマディスプレイ装置において、サブゲイン制御回路を使用する場合と使用しない場合の構成を比較して示す要部のブロック図である。 In Figure 50 the plasma display apparatus, a block diagram of a main part showing a comparison of the structure with and without the use of sub gain control circuit.
【図５１】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その１）である。 In the plasma display apparatus according to FIG. 51 the present invention, it is a diagram (part 1) for explaining effects of the use of sub gain control circuit.
【図５２】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その２）である。 In the plasma display apparatus according to Figure 52 the present invention, it is a diagram (part 2) for explaining effects of the use of sub gain control circuit.
【図５３】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その３）である。 In the plasma display apparatus according to FIG. 53 the present invention, it is a diagram (part 3) for explaining effects of the use of sub gain control circuit.
【図５４】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その４）である。 In the plasma display apparatus according to FIG. 54 the present invention, it is a diagram (part 4) for explaining effects of the use of sub gain control circuit.
【図５５】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その５）である。 In the plasma display apparatus according to FIG. 55 the present invention, it is a diagram (part 5) for explaining effects of the use of sub gain control circuit.
【図５６】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その６）である。 In the plasma display apparatus according to Figure 56 the present invention, it is a diagram (part 6) for explaining effects of the use of sub gain control circuit.
【図５７】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その７）である。 In the plasma display apparatus according to FIG. 57 the present invention, it is a diagram (part 7) for explaining effects of the use of sub gain control circuit.
【図５８】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その８）である。 In the plasma display apparatus according to FIG. 58 the present invention, a diagram (part 8) for explaining effects of the use of sub gain control circuit.
【図５９】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その９）である。 In the plasma display apparatus according to FIG. 59 the present invention, it is a diagram (part 9) for explaining the effect of using a sub gain control circuit.
【図６０】本発明に係るプラズマディスプレイ装置において、サブゲイン制御回路を使用することによる効果を説明するための図（その１０）である。 In the plasma display apparatus according to FIG. 60 the present invention, it is a diagram (part 10) for explaining effects of the use of sub gain control circuit.
１…画像処理回路２…点灯時刻制御回路３…ＰＤＰ駆動回路４…ＰＤＰ（プラズマディスプレイパネル） 1 ... image processing circuit 2 ... lighting time control circuit 3 ... PDP driving circuit 4 ... PDP (plasma display panel)
１１…メインパス１２…サブパス１３…スイッチ回路１４…画像特徴判定部３１…フィールドメモリ３２…メモリコントローラ３３…サブフィールド重みテーブル３４…サステイン数設定回路３５…コントローラ３６…スキャンドライバ３７…サステインドライバ３８…アドレスドライバ１１１…ゲイン制御回路１１２，１２３…誤差拡散回路１１３…サブゲイン制御回路１２１…歪み補正回路１２２…ゲイン制御回路１２４…データ整合回路１４１…ＲＧＢマトリクス回路１４２…エッジ検出回路１４３…動き領域検出回路１４４…第１の判定回路１４５…レベル検出回路１４６…第２の判定回路 11 ... main path 12 ... subpath 13 ... switching circuit 14 ... image characteristic determining unit 31 ... field memory 32 ... memory controller 33 ... subfield weight table 34 ... sustain number setting circuit 35 ... controller 36 ... scan driver 37 ... sustain driver 38 ... The address driver 111 ... gain control circuit 112,123 ... error diffusion circuit 113 ... sub gain control circuit 121 ... distortion correction circuit 122 ... gain control circuit 124 ... data matching circuit 141 ... RGB matrix circuit 142 ... edge detection circuit 143 ... motion area detection circuit 144 ... first decision circuit 145 ... level detection circuit 146: second decision circuit
発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイ装置であって、 Performs luminance represented by the light emission time length, a display device for performing gradation display using the subfield method,
請求項１に記載のディスプレイ装置において、さらに、 Display device according to claim 1, further
請求項２に記載のディスプレイ装置において、前記第２のサブフィールド配列設定手段は、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドを少なくとも他の１つのサブフィールドと共に点灯させることを特徴とするディスプレイ装置。 Display device according to claim 2, wherein the second subfield arrangement setting means, among the subfields to emit light when displaying any tone except low gradation, at least the other of the heaviest subfields display apparatus characterized by turning on with one sub-field.
請求項２に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段は、前記第１階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定手段は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイ装置。 Display device according to claim 2, wherein the first subfield arrangement setting means sets a sequence of a plurality of sub-fields to be the first number of gradations m, and the second subfield arrangement setting means the (where, m, n are natural numbers, n <m) of second the number of gradations n to set the arrangement of a plurality of subfields that display device according to claim.
請求項４に記載のディスプレイ装置において、前記サブゲイン制御回路は、（ｎ−１）／（ｍ−１）を乗算して前記第１階調数の前記第１の中間画像信号を圧縮し、前記第２階調数の前記第２の中間画像信号を生成することを特徴とするディスプレイ装置。 Display device according to claim 4, wherein the sub gain control circuit compresses the (n-1) / (m-1) the first intermediate image signal of the multiplier to the first number of gradations, said display device and generates the second intermediate image signals of the second number of gradations.
請求項５に記載のディスプレイ装置において、前記サブゲイン制御回路は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイ装置。 Display device according to claim 5, wherein the sub gain control circuit divides the n gradations into a plurality of regions, the inclination of the each divided region is that with the polygonal line approximation by a set of the straight lines of the natural fraction of display device and performs a multiplication of the factor (n-1) / (m-1).
第１階調数の入力画像信号から該第１階調数よりも少ない第２階調数の第１画像信号を生成するメインパスと、 A main path for generating a first image signal of the second number of gradations smaller than the first number of gradations from the first number of gradations of the input image signal,
請求項７に記載のディスプレイ装置において、さらに、 Display device according to claim 7, further
請求項８に記載のディスプレイ装置において、前記第２のサブフィールド配列設定手段は、低階調を除く任意の階調を表示するときに発光させるサブフィールドのうち、最も重いサブフィールドを少なくとも他の１つのサブフィールドと共に点灯させることを特徴とするディスプレイ装置。 Display device according to claim 8, wherein the second subfield arrangement setting means, among the subfields to emit light when displaying any tone except low gradation, at least the other of the heaviest subfields display apparatus characterized by turning on with one sub-field.
請求項８に記載のディスプレイ装置において、前記第１のサブフィールド配列設定手段は、前記第４階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定手段は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイ装置。 Display device according to claim 8, wherein the first subfield arrangement setting means sets a sequence of a plurality of sub-fields to be the fourth number of gradations m, and the second subfield arrangement setting means the (where, m, n are natural numbers, n <m) of second the number of gradations n to set the arrangement of a plurality of subfields that display device according to claim.
請求項１０に記載のディスプレイ装置において、前記サブゲイン制御回路は、（ｎ−１）／（ｍ−１）を乗算して前記第４階調数の前記第１の中間画像信号を圧縮し、前記第２階調数の前記第２の中間画像信号を生成することを特徴とするディスプレイ装置。 Display device according to claim 10, wherein the sub gain control circuit compresses the (n-1) / the first intermediate image signal (m-1) multiplying by the number of the fourth gradation, the display device and generates the second intermediate image signals of the second number of gradations.
請求項１１に記載のディスプレイ装置において、前記サブゲイン制御回路は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイ装置。 Display device according to claim 11, wherein the sub gain control circuit divides the n gradations into a plurality of regions, the inclination of the each divided region is that with the polygonal line approximation by a set of the straight lines of the natural fraction of display device and performs a multiplication of the factor (n-1) / (m-1).
発光時間長によって輝度表現を行うと共に、サブフィールド法を用いて階調表示を行うディスプレイの駆動方法であって、 Performs luminance represented by the light emission time length, a driving method of a display for performing gradation display using the subfield method,
請求項１３に記載のディスプレイの駆動方法において、さらに、 A method of driving a display according to claim 13, further
第１のサブフィールド配列設定において、階調数が前記第１階調数となるように、１フィールドを複数のサブフィールドで構成し、且つ、 In the first subfield arrangement set so that the number of gradations is the first number of gradations, constitute one field at a plurality of sub-fields, and,
請求項１４に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定は、前記第１階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイの駆動方法。 A method of driving a display according to claim 14, wherein the first subfield arrangement setting sets a sequence of a plurality of sub-fields to be the first number of gradations m, and the second subfield arrangement setting, the (where, m, n are natural numbers, n <m) of the second set the sequence of a plurality of sub-fields to be tone number n driving method of a display, characterized in that.
請求項１５に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、該第１の中間画像信号に対して（ｎ−１）／（ｍ−１）を乗算することを特徴とするディスプレイの駆動方法。 A method of driving a display according to claim 15, wherein the first generation of the intermediate image signal and the second intermediate image signal performed by recompressing the number of gradations, relative to the first intermediate image signals (n-1) / method for driving a display, characterized by multiplying (m-1) a.
請求項１６に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイの駆動方法。 A method of driving a display as claimed in claim 16, generation of the second intermediate image signal performed by recompressing the gradation number of the first intermediate image signals, divides the n gradations into a plurality of regions the driving method of the display and performs the multiplication of the divided said coefficients by a polygonal line approximating the respective regions inclination a set of the straight lines of the natural fraction of (n-1) / (m-1) .
請求項１８に記載のディスプレイの駆動方法において、さらに、 A method of driving a display according to claim 18, further
第１のサブフィールド配列設定において、階調数が前記第４階調数となるように、１フィールドを複数のサブフィールドで構成し、且つ、 In the first subfield arrangement set so that the number of gradations is the fourth number of gradations, constitute one field at a plurality of sub-fields, and,
請求項１９に記載のディスプレイの駆動方法において、前記第１のサブフィールド配列設定は、前記第４階調数ｍとなる複数のサブフィールドの配列を設定し、且つ、前記第２のサブフィールド配列設定は、前記第２階調数ｎとなる複数のサブフィールドの配列を設定する（ここで、ｍ，ｎは自然数、ｎ＜ｍ）ことを特徴とするディスプレイの駆動方法。 A method of driving a display according to claim 19, wherein the first subfield arrangement setting sets a sequence of a plurality of sub-fields to be the fourth number of gradations m, and the second subfield arrangement setting, the (where, m, n are natural numbers, n <m) of the second set the sequence of a plurality of sub-fields to be tone number n driving method of a display, characterized in that.
請求項２０に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、該第１の中間画像信号に対して（ｎ−１）／（ｍ−１）を乗算することを特徴とするディスプレイの駆動方法。 A method of driving a display according to claim 20, wherein the first generation of the intermediate image signal and the second intermediate image signal performed by recompressing the number of gradations, relative to the first intermediate image signals (n-1) / method for driving a display, characterized by multiplying (m-1) a.
請求項２１に記載のディスプレイの駆動方法において、前記第１の中間画像信号の階調数を再圧縮して行う前記第２の中間画像信号の生成は、ｎ階調を複数の領域に分割し、該分割された各領域を傾きが自然数分の一の各直線の集合で折れ線近似して前記係数（ｎ−１）／（ｍ−１）の乗算を行うことを特徴とするディスプレイの駆動方法。 A method of driving a display as claimed in claim 21, generation of the second intermediate image signal performed by recompressing the gradation number of the first intermediate image signals, divides the n gradations into a plurality of regions the driving method of the display and performs the multiplication of the divided said coefficients by a polygonal line approximating the respective regions inclination a set of the straight lines of the natural fraction of (n-1) / (m-1) .
JP2003187702A 2003-06-30 2003-06-30 Display unit and driving method of display Withdrawn JP2005024690A (en)
US10/807,252 US7420576B2 (en) 2003-06-30 2004-03-24 Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour
JP2005024690A true JP2005024690A (en) 2005-01-27
JP2005024690A5 JP2005024690A5 (en) 2006-04-13
JP2003187702A Withdrawn JP2005024690A (en) 2003-06-30 2003-06-30 Display unit and driving method of display
US10311828B2 (en) * 2011-09-15 2019-06-04 Eizo Corporation Method, computer program, and system for measuring display light intensity of a display device
TW567363B (en) * 1999-05-14 2003-12-21 Seiko Epson Corp Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
US7420576B2 (en) 2008-09-02
JP4649108B2 (en) 2011-03-09 Image display device and image display method
JP3902755B2 (en) 2007-04-11 Improve gradation of the image process and an image display apparatus for performing this