Source: https://patents.google.com/patent/JP2004014841A/en
Timestamp: 2019-11-20 05:27:44
Document Index: 498994978

Matched Legal Cases: ['arts 114', 'art 181', 'art 183', 'art 1', 'art 2', 'art 3', 'art 4', 'art 5', 'art 6', 'art 1', 'art 2', 'art 3', 'art 4', 'art 5', 'art 6', 'art 7', 'art 8', 'art 9', 'art 10', 'art 11', 'art 12', 'art 13', 'art 14', 'art 15', 'art 16']

JP2004014841A - Semiconductor device and its manufacturing method - Google Patents
JP2004014841A
JP2004014841A JP2002166897A JP2002166897A JP2004014841A JP 2004014841 A JP2004014841 A JP 2004014841A JP 2002166897 A JP2002166897 A JP 2002166897A JP 2002166897 A JP2002166897 A JP 2002166897A JP 2004014841 A JP2004014841 A JP 2004014841A
JP2002166897A
Katsumi Kagami
Hirofumi Wataya
各務　克巳
綿谷　宏文
2002-06-07 Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
2002-06-07 Priority to JP2002166897A priority Critical patent/JP2004014841A/en
2004-01-15 Publication of JP2004014841A publication Critical patent/JP2004014841A/en
239000010408 films Substances 0 abstract 22
238000004090 dissolution Methods 0 abstract 2
<P>PROBLEM TO BE SOLVED: To form a chemical amplified resist film after forming a silicon nitride film that is a reflection prevention film on an SiOC film, and to avoid a dissolution impediment phenomenon in the chemical amplified resist film in a semiconductor device comprising the SiOC film and an SiN film as the reflection prevention film on an interlayer insulating film. <P>SOLUTION: A wiring pattern 211 is formed on a contact pattern 141. An SiC film 172, a first SiOC film 162, an SiC film 173, a second SiOC film 163, a USG film 252 as a diffusion prevention film, and the silicon nitride film 302 as the reflection prevention film are formed on the wiring pattern. Then, a dual damascene structure is formed by using the chemical amplified resist film, thus preventing N<SB>2</SB>generated in the formed film of the silicon nitride film from being diffused into the second SiOC film and avoiding the dissolution impediment phenomenon in the chemical amplified resist film. <P>COPYRIGHT: (C)2004,JPO
本発明は一般に半導体装置に関し、特に層間絶縁膜にＣまたはＨを含む酸化膜と、化学増幅型フォトレジストを用いて形成する半導体装置に関する。 The present invention relates generally to semiconductor devices, and oxide film containing C or H in the interlayer insulating film and more particularly to a semiconductor device formed using a chemically amplified photoresist.
今日の半導体装置では、微細化、低消費電力化及び高速化等の要求に鑑み、配線構造、特に多層配線構造の形成に、抵抗値の低いＣｕを用いたダマシン法が適用されている。 In today's semiconductor devices, miniaturization, in view of the requirements such as low power consumption and high speed, a wiring structure, particularly the formation of a multilayer wiring structure, a damascene process has been applied using a low resistance Cu. それと同時に、寄生容量を低減するため、多層配線構造中において低誘電率層間絶縁膜の使用が検討されている。 At the same time, to reduce the parasitic capacitance, the use of low dielectric constant interlayer insulating film has been studied in the multilayer wiring structure. 層間絶縁膜材料の比誘電率の低減に対する要望は、ＵＬＳＩの微細化が進むにつれ、ますます強くなってきている。 Need for reduction of the dielectric constant of the interlayer insulating film material, as the miniaturization of the ULSI progresses, are becoming increasingly stronger.
前記低誘電率膜の一つにＳｉＯＣ膜がある。 There is SiOC film in one of the low dielectric constant film.
半導体装置の微細化に伴い、微細なパターンを形成するためのフォトリソグラフィの露光光源として、ＫｒＦエキシマレーザー（波長２４８ｎｍ）が使用されている。 With the miniaturization of semiconductor devices, as photolithography exposure light source for forming a fine pattern, KrF excimer laser (wavelength 248 nm) is used. 前記ＫｒＦエキシマレーザー用のレジスト膜には、遠ＵＶ光に対して透明性が高く、微細なパターンの形成が可能となるような感度の優れた化学増幅型レジスト膜が用いられている。 Wherein the resist film for KrF excimer laser, transparency to deep UV light is high, excellent chemical amplification type resist film sensitivity that it is possible to form a fine pattern is used.
しかしながら、光源の波長が短くなるほど、半導体装置の下地における反射率が高まり、かつ波長が狭帯域化されるために定在波が生じやすい。 However, as the wavelength of the light source is shortened, the standing wave is likely to occur in the reflectance of the underlying semiconductor device is increased, and the wavelength is narrowed. 定在波が生じると、半導体装置の段差部での光の回り込みによりパターンが欠損したり、レジスト膜厚の変化に伴って解像線幅が周期的に変化するという現象が起こる。 When a standing wave occurs, or pattern by wraparound deficient of light at the stepped portion of the semiconductor device, a phenomenon that resolution line width is periodically changed with a change in the resist film thickness occurs. そのため、被加工膜上に定在波抑制効果を有する反射防止膜を成膜した後に、被加工膜のエッチングを行うプロセスが必須となる。 Therefore, after forming the antireflection film having a standing wave suppressing effect on the film to be processed, the process of performing etching of the processable film is indispensable.
かかるレジスト膜のパターンの欠損を防ぐ方法として、Ａｌ配線パターンを形成する場合については、例えば、特開平１１−９７４４２号公報に、図１に示す構造及びプロセスが開示されている。 As a method of preventing defects of the pattern of the resist film, the case of forming the Al wiring pattern, for example, in JP-A-11-97442, the structures and processes shown in FIG. 1 is disclosed.
図１（Ａ）〜（Ｂ）は、前記従来技術の反射防止膜及び反応防止膜を用いた半導体装置の製造工程を示したものである。 Figure 1 (A) ~ (B) is a diagram showing a manufacturing process of a semiconductor device using the antireflection film and the anti-reaction layer of the prior art.
図１（Ａ）に示すように、半導体基板１上に、シリコン酸化膜２と、アルミニウム配線３と、反射防止膜となるシリコン酸窒化膜４と、反応防止膜となるシリコン酸化膜５と、化学増幅型レジスト膜６とをまず順次形成する。 As shown in FIG. 1 (A), on the semiconductor substrate 1, a silicon oxide film 2, and the aluminum wiring 3, a silicon oxynitride film 4 serving as a reflection preventing film, a silicon oxide film 5 serving as a reaction preventing film, first sequentially forming a chemical amplification type resist film 6.
シリコン酸窒化膜４を形成する目的は、定在波効果抑制のための反射防止膜である。 The purpose of forming the silicon oxynitride film 4, a reflection preventing film for the standing wave effect suppression. しかし、シリコン酸窒化膜４自体は不安定であり、そのため大気中のアンモニア（ＮＨ ３ ）やアミン（Ｒ−ＮＨ ２ ）などの塩基物質がシリコン酸窒化膜４の表面に吸着し、化学増幅型レジスト膜６含まれている酸と中和反応を起こして、化学増幅型レジスト膜の酸反応を阻害して、化学増幅型レジスト６にパターンが形成されないという問題が発生する。 However, a silicon oxynitride film 4 itself is unstable, therefore base substance such as ammonia in the atmosphere (NH 3) or an amine (R-NH 2) is adsorbed on the surface of the silicon oxynitride film 4, a chemical amplification type causing the acid neutralization reactions contained resist film 6, and inhibits the acid reaction of chemically amplified resist film, a problem that the pattern is not formed is generated in the chemically amplified resist 6.
そのため、化学的に安定した反応防止膜としてシリコン酸化膜２が、シリコン酸窒化膜４と、化学増幅型レジスト６との間に形成される。 Therefore, the silicon oxide film 2 as a chemically stable reaction preventing film, a silicon oxynitride film 4 is formed between the chemically amplified resist 6. また、シリコン酸化膜２は、化学増幅型レジスト膜６との界面でのパターンの裾引きの発生を抑制している。 Further, the silicon oxide film 2, thereby suppressing the occurrence of pattern footing at the interface between the chemically amplified resist film 6.
先に述べたように、図１（Ｂ）に示すような、アルミニウム配線３上に、反射防止膜となるシリコン酸窒化膜４と、反応防止膜となるシリコン酸化膜５とを形成後に、化学増幅型レジスト膜６をパターニングすると定在波が抑制でき、それに加え、反射防止膜上に塩基性物質が吸着することが抑制できるため、レジストパターンの裾引きを抑制できると共に、定在波効果の少ない線幅制御性に優れたパターンを形成することができる。 As mentioned earlier, as shown in FIG. 1 (B), on the aluminum wiring 3, after forming the silicon oxynitride film 4 serving as a reflection preventing film, and a silicon oxide film 5 serving as a reaction preventing film, chemical When patterning the amplified resist film 6 can be suppressed is a standing wave, addition, since the basic substance can be suppressed to be adsorbed on the antireflection film, it is possible to suppress the footing of the resist pattern, the standing wave effect it is possible to form an excellent pattern in a small line width controllability.
先にも説明したように、今日の半導体装置では、微細化、低消費電力化及び高速化等の要求に伴い、低誘電率層間絶縁膜の使用が検討されている。 As explained above, in the semiconductor device today, miniaturization, with the demand for such low power consumption and high speed, the use of low dielectric constant interlayer insulating film has been studied. 低誘電率層間絶縁膜への適用が期待される絶縁膜の一つとして、ＳｉＯＣ膜がある。 One of the insulating film to be applied to a low-dielectric interlayer insulating film is expected, there is a SiOC film.
ＳｉＯＣ膜はソースガスとして、Ｓｉ（ＣＨ ３ ） ４ ， Ｓｉ（ＣＨ ３ ） ３ Ｈなどを用い、プラズマＣＶＤ法により成膜する低誘電率絶縁膜である。 As SiOC film source gas, Si (CH 3) 4, Si (CH 3) 3 H using a a low dielectric constant insulating film formed by a plasma CVD method.
図２にＵＳＧ（非ドープシリケートガラス）膜とＳｉＯＣ膜のＦＴ−ＩＲ（フーリエ変換赤外吸収スペクトル）測定の結果を示す。 Figure 2 shows the results of USG (undoped silicate glass) film and an SiOC film of FT-IR (Fourier transform infrared absorption spectrum) measurement.
図２を参照するに、ＳｉＯＣ膜は膜中に、Ｃ−Ｈ基と， Ｓｉ−ＣＨ ３基と， ＳｉＣ基と， Ｓｉ−ＯＣＨ基とを含む酸化膜である。 Referring to FIG. 2, SiOC film in the film, an oxide film containing a CH group, and Si-CH 3 groups, and SiC groups and Si-OCH groups. また、ＳｉＯＣ膜の膜密度は、１．３ｇ／ｃｃと低い。 Further, the film density of the SiOC film, 1.3 g / cc and lower. これに対し、ＵＳＧ膜はＣＶＤ法により形成された酸化膜であり、ＳｉＯ結合のみが観測されている。 In contrast, USG film is an oxide film formed by a CVD method, only the SiO bond is observed. ＵＳＧ膜は実質的にＣなどのドーパントを含まないため、密度が高く、また誘電率も高い。 USG film can substantially free of dopants C, etc. denser, also the dielectric constant is high.
図３〜８は従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す。 Figure 3-8 shows the process of manufacturing the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques.
図３に示すように、半導体基板１０１上にシリコン窒化膜１１１と、層間絶縁膜１５１とを成膜後、図示していないコンタクトホール形成用の化学増幅型レジスト膜を層間絶縁膜１５１上にパターニングし、エッチングを行い、図示していない前記コンタクトホールを形成する。 As shown in FIG. 3, patterning the silicon nitride film 111 on the semiconductor substrate 101, after forming an interlayer insulating film 151, a chemically amplified resist film for forming a contact hole (not shown) on the interlayer insulating film 151 and, etched to form the contact hole not shown.
次に、図示していない前記コンタクトホール内部に、密着層１２１を前記コンタクトホールの内部形状に沿って形成し、さらにタングステン膜１３１を充填後、ＣＭＰ法を用いて余分な密着層１２１とタングステン膜１３１とを除去し、コンタクトパターン１４１を形成する。 Then, inside the contact hole (not shown), the adhesion layer 121 formed along the internal shape of the contact hole, after further filled with the tungsten film 131, extra adhesion layer 121 and the tungsten film by CMP and 131 is removed to form a contact pattern 141. 次に、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＳｉＯＣ膜１６１と、反射防止膜として使われるシリコン窒化膜３０１とを順次成膜する。 Next, a silicon nitride film 112 on the contact pattern 141, the SiOC film 161 are sequentially deposited and the silicon nitride film 301 used as an antireflection film. 次に、図示していない配線パターン形成用の化学増幅型レジスト膜を前記シリコン窒化膜３０１上に形成し、所望の配線パターンに対応した形状のレジスト窓を形成する。 Next, a chemically amplified resist film for forming a wiring pattern (not shown) on the silicon nitride film 301, a resist window shape corresponding to the desired wiring pattern.
次に、前記化学増幅型レジスト膜をマスクにしてエッチングを行い、前記シリコン窒化膜３０１と、シリコン窒化膜１１２と、層間絶縁膜１５１中に、図示していない配線パターン用の溝を形成する。 Next, etching is performed to the chemically amplified resist film as a mask, and the silicon nitride film 301, the silicon nitride film 112, the interlayer insulating film 151, to form a groove for wiring pattern (not shown).
次に、前記配線パターン用の溝の内部に、Ｔａ膜を溝形状に沿って形成し、さらにＣｕ膜を、前記溝を充填するように成膜し、ＣＭＰ法を用いて前記ＳｉＯＣ膜上の余分なＴａ膜とＣｕ膜とを除去し、前記配線パターン用の溝の内部のみに、Ｔａ膜とＣｕ膜とよりなる配線パターン２１１を形成する。 Then, the inside of the groove for the wiring pattern, a Ta film is formed along the groove shape, a further Cu layer was formed so as to fill the grooves, on the SiOC film by CMP to remove the excess Ta film and Cu film, only inside the groove for the wiring pattern, the wiring pattern 211 more a Ta film and the Cu film.
図３の工程では、次に配線パターン２１１上に、シリコン窒化膜１１３と、ＳｉＯＣ膜１６２と、シリコン窒化膜１１４と、ＳｉＯＣ膜１６３と、反射防止膜であるシリコン窒化膜３０２とを順次成膜する。 In step 3, then on the wiring pattern 211, a silicon nitride film 113, the SiOC film 162, a silicon nitride film 114, the SiOC film 163 are sequentially deposited and the silicon nitride film 302 is a reflection preventing film to.
次に、図４に示すように、反射防止膜としてのシリコン窒化膜３０２上にビアパターン形成用の化学増幅型レジスト膜１８２をパターニングして、レジスト窓１８２ａを形成する。 Next, as shown in FIG. 4, by patterning a chemically amplified resist film 182 for the via pattern formed on the silicon nitride film 302 as an antireflection film, a resist window 182a.
なお、図４中のレジスト窓１８２ａのように、図中の壁を示すことによって空間全体を表すこととする。 As in the resist window 182a in FIG. 4, and represent the entire space by indicating the wall in FIG.
次に、図５に示すように、化学増幅型レジスト膜１８２をマスクにしてエッチングを行う。 Next, as shown in FIG. 5, etching is performed by a chemically amplified resist film 182 as a mask. その結果、レジスト窓１８２ａの形状は、ＳｉＯＣ膜１６２と、シリコン窒化膜１１４と、ＳｉＯＣ膜１６３と、反射防止膜であるシリコン窒化膜３０２とに転写され、対応した形状の開口部１６２ａと、開口部１１４ａと、開口部１６３ａと、開口部３０２ａとが形成される。 As a result, the shape of the resist window 182a includes a SiOC film 162, a silicon nitride film 114, the SiOC film 163 is transferred to the silicon nitride film 302 is a reflection preventing film, and the opening 162a of the correspondingly shaped opening and parts 114a, an opening 163a, an opening 302a is formed.
次に、図６に示すように、開口部１６２ａのシリコン窒化膜１１３上に樹脂等よりなる保護膜２２１を形成する。 Next, as shown in FIG. 6, a protective film 221 made of resin or the like on the silicon nitride film 113 of the opening 162a.
次に、図７に示すように、反射防止膜としてのシリコン窒化膜３０２上に、形成したい配線パターンに対応したレジスト開口部１８３ｂを有する化学増幅型レジスト膜１８３を形成し、さらに図８の工程においてシリコン窒化膜３０２およびその下のＳｉＯＣ膜１６３を、化学増幅型レジスト膜１８３をマスクにドライエッチングし、前記レジスト開口部１８３ｂに対応した配線溝パターンを形成する。 Next, as shown in FIG. 7, on the silicon nitride film 302 as an antireflection film, a chemically amplified resist film 183 having a resist opening portion 183b corresponding to the wiring pattern to be formed is formed, further the step of FIG. in the silicon nitride film 302 and the SiOC film 163 thereunder, and dry etching the chemically amplified resist film 183 as a mask to form a wiring groove pattern corresponding to the resist opening portion 183b.
さらに前記ビアパターン１６２ａから前記保護膜２２１を除去し、Ｔａなどのバリアメタル膜を形成した後、Ｃｕなどの導体で前記配線溝パターンおよびビアパターンを充填し、さらに余分なバリアメタル膜およびＣｕ層をＣＭＰ法により除去することにより、所望のビアコンタクトを有するＣｕ配線パターンを形成することができる。 Further, the protective film 221 is removed from the via pattern 162a, after forming a barrier metal film such as Ta, filling the wiring trench pattern and the via pattern with a conductor such as Cu, further excessive barrier metal film and the Cu layer the by removing by CMP, it is possible to form the Cu wiring pattern having a desired via contact.
ところで、図７に示すように、反射防止膜としてのシリコン窒化膜３０２上に配線パターン形成用の化学増幅型レジスト膜１８３を形成した場合には、ビアパターン形成用ホール部の保護膜２２１上に、化学増幅型レジスト膜２３１が現像後も溶解されないで残ることがある。 Meanwhile, as shown in FIG. 7, in the case of forming a chemically amplified resist film 183 for wiring pattern formed on the silicon nitride film 302 as an antireflection film, on the protective film 221 of the via pattern forming hole portion chemically amplified resist film 231 may remain without being dissolved even after the development.
また図７に示した構造では、図８に示すように、溶解されないで残った化学増幅型レジスト膜２３１と接しているＳｉＯＣ膜１６３、もしくは近傍のＳｉＯＣ膜１６３が、配線パターン形成のためのエッチングを行った場合に、溶解されないで残った化学増幅型レジスト膜２３１によるシャドウイング効果により、ＳｉＯＣ膜１６３中にエッチング残渣２４１が、ビアパターン形成用ホール部の周りにスリーブ状に形成されて、配線パターン用の溝が形成できないという問題が発生することがある。 In the structure shown in FIG. 7 is also shown in FIG. 8, the SiOC film 163 is in contact with the chemically amplified resist film 231 which remained without being dissolved SiOC film 163 or in the vicinity, is etched for forming a wiring pattern when performing, by shadowing effect of the chemically amplified resist film 231 which remained without being dissolved, the etching residue 241 in the SiOC film 163, is formed on the sleeve-like around the via pattern forming hole portions, wiring there is a problem that the groove can not be formed in the pattern occurs.
そこで本発明は、上記事情に鑑みなされたもので、層間絶縁膜にＳｉＯＣ膜を使用して、その上層に反射防止膜としてのシリコン窒化膜を形成し、デュアルダマシン法を適用した多層配線構造の半導体装置において、化学増幅型レジスト膜の溶解阻害現象を防止し、かつパターンの寸法精度に優れた半導体装置を提供することを課題とする。 The present invention has been made in view of the above circumstances, using the SiOC film is an interlayer insulating film, a silicon nitride film as an antireflection film thereon, the multilayer wiring structure according to the dual damascene method in the semiconductor device, to prevent the dissolution inhibition phenomena chemically amplified resist film, and it is an object to provide a semiconductor device with excellent dimensional accuracy of the pattern.
本発明は上記課題を、基板と、前記基板上に形成された多層配線構造とよりなる半導体装置であって、前記多層配線構造は、炭素を含むシリコン酸化膜からなる層間絶縁膜、前記層間絶縁膜上に形成された、窒素を含まない絶縁膜と、前記窒素を含まない絶縁膜上に形成された、窒素を含む絶縁膜とよりなることを特徴とする半導体装置により、解決する。 The present invention is above-mentioned problems, there is provided a semiconductor device become more and substrate, the multilayer wiring structure formed on the substrate, the multilayer wiring structure, an interlayer insulating film made of a silicon oxide film containing carbon, the interlayer insulating formed on the film, an insulating film containing no nitrogen, not including the nitrogen is formed on the insulating film, the semiconductor device characterized by comprising further an insulating film containing nitrogen, resolve.
上記構成において、前記層間絶縁膜は、多孔質絶縁膜により形成してもよい。 In the above configuration, the interlayer insulating film may be formed by a porous insulating film. 前記絶縁膜はＣＶＤ酸化膜により形成してもよい。 The insulating layer may be formed by a CVD oxide film. 上記構成において、前記絶縁膜はＴＥＯＳガスを使った非ドープシリケート膜により形成してもよい。 In the above structure, the insulating film may be formed by non-doped silicate film using TEOS gas. また、前記絶縁膜はＳｉＣ膜により形成してもよい。 Also, the insulating film may be formed by SiC film. さらに、前記絶縁膜はリンドープシリケート膜により形成してもよい。 Furthermore, the insulating film may be formed by phosphorus doped silicate film. 前記絶縁膜は、前記層間絶縁膜よりも高密度のＳｉＯＣ膜により形成してもよい。 The insulating film may be formed by a high density of the SiOC film than the interlayer insulating film.
上記構成において、前記絶縁膜は、膜厚が１００ｎｍ以下に形成してもよい。 In the above structure, the insulating film has a film thickness may be formed to 100nm or less. また、前記絶縁膜は、膜厚が３０ｎｍ以下に形成してもよい。 Also, the insulating film has a film thickness may be formed to 30nm or less.
上記構成において、前記層間絶縁膜中には、導体により充填された配線溝が形成されており、前記基板と前記層間絶縁膜との間には別の層間絶縁膜が形成されており、前記別の層間絶縁膜中には、前記導体により充填され前記配線溝から延在するビアコンタクトが形成されるようにしてもよい。 In the above configuration, the in the interlayer insulating film, the conductor is formed is filled wiring trench by, and another interlayer insulating film is formed between the substrate and the interlayer insulating film, said another during the interlayer insulating film, may be via contact extending from the wiring groove are filled with the conductor is formed.
また、本発明は上記課題を、多層配線構造を有する半導体装置の製造方法であって、基板上に炭素を含む酸化膜よりなる層間絶縁膜を形成する工程と、前記層間絶縁膜上に、窒素を含まないガスにより、絶縁膜を形成する工程と、前記絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上に化学増幅型レジスト膜を形成する工程と、前記化学増幅型レジスト膜をパターニングする工程とを含むことを特徴とする半導体装置の製造方法により、解決する。 Further, the present invention is the above-mentioned problems, a method of manufacturing a semiconductor device having a multilayer interconnection structure, forming an interlayer insulating film composed of oxide film containing carbon on the substrate, on the interlayer insulating film, nitrogen the gas not containing, a step of forming an insulating film, wherein the step of forming an anti-reflection film on the insulating film, forming a chemically amplified resist film on the antireflection film, the chemically amplified resist the method of manufacturing a semiconductor device which comprises a step of patterning the film, resolve.
また、本発明は上記課題を、基板上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜上に炭素を含むシリコン酸化膜よりなる第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜上に絶縁膜を形成する工程と、前記絶縁膜上に反射防止膜を形成する工程と、前記第１および第２の層間絶縁膜中に、前記第１の開口部を形成する工程と、前記第２の層間絶縁膜中に、前記反射防止膜上に形成された化学増幅型レジスト膜をマスクに、第２の開口部を形成する工程とよりなり、前記絶縁膜は、窒素を含まないガスにより形成されることを特徴とする半導体装置の製造方法により、解決する。 Further, the present invention is the above-mentioned problems, to form a step of forming a first interlayer insulating film on the substrate, the second interlayer insulating film made of a silicon oxide film containing carbon on the first interlayer insulating film a step, a step of forming an insulating film on the second interlayer insulating film, forming an anti-reflection film on the insulating film, in the first and second interlayer insulating film, the first forming an opening of, in the second interlayer insulating film, the chemically amplified resist film formed on the antireflection film as a mask, it becomes more and forming a second opening, the insulating layer, by the method of manufacturing a semiconductor device characterized by being formed by a gas which does not contain nitrogen, resolve.
上記構成において、前記第１および第２の層間絶縁膜は、いずれも炭素を含むシリコン酸化膜より形成してもよい。 In the above configuration, the first and second interlayer insulating films are both may be formed of a silicon oxide film containing carbon. また、前記炭素を含むシリコン酸化膜は多孔質膜により形成してもよい。 Further, the silicon oxide film containing the carbon may be formed by a porous membrane. 前記絶縁膜は、ＴＥＯＳガスを使ったＣＶＤ法により形成してもよい。 The insulating film may be formed by a CVD method using the TEOS gas. 前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ ３ ） ４ ｝と、ＣＯ ２とを用いたＳｉＣ膜により形成してもよい。 The insulating film includes a Tetramethylsilane {Si (CH 3) 4 } as a growth gas, CO 2 and may be formed by SiC film using. また、前記絶縁膜は、ＰＳＧ膜により形成してもよい。 Also, the insulating film may be formed by PSG film. さらに、前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ ３ （Ｈ）ＳｉＯ ４ ｝と、ＣＯ ２と、Ｏ ２とを用いた前記層間絶縁膜よりも高密度のＳｉＯＣ膜により形成してもよい。 Furthermore, the insulating film includes a Tetramethelcyclotetrasiloxane {CH 3 (H) SiO 4} as a growth gas, and CO 2, may be formed by a high density of the SiOC film than the interlayer insulating film using the O 2.
上記構成において、前記反射防止膜は、成長ガスとしてＳｉＨ ４と、ＮＨ ３と、Ｎ ２とを用いたＳｉＮ膜により形成してもよい。 In the above structure, the antireflection film includes a SiH 4 as a growth gas, and NH 3, may be formed by an SiN film and using a N 2. 前記絶縁膜は、膜厚が１００ｎｍ以下に形成してもよい。 The insulating film has a film thickness may be formed to 100nm or less. さらに、前記絶縁膜は、膜厚が３０ｎｍ以下に形成してもよい。 Furthermore, the insulating film has a film thickness may be formed to 30nm or less.
本発明によれば、炭素を含むシリコン酸化膜からなる前記層間絶縁膜と、窒素を含む前記絶縁膜との間に、窒素を含まない前記絶縁膜を形成することにより、窒素を含む前記絶縁膜の成膜中に発生する窒素ガスの、炭素を含むシリコン酸化膜からなる前記層間絶縁膜中への拡散を防ぎ、前記窒素ガスと前記層間絶縁膜にあるＨ基との反応によるＮＨなどのアミン基が前記層間絶縁膜中での生成されることを防ぐことができる。 According to the present invention, and the interlayer insulating film made of a silicon oxide film containing carbon, between the insulating film containing nitrogen, by forming the insulating film which does not contain nitrogen, the insulating film containing nitrogen nitrogen gas generated during the formation of the amine, such as NH by reaction of preventing diffusion into the interlayer insulating film made of a silicon oxide film containing carbon, and H group in said interlayer insulating film and the nitrogen gas it is possible to prevent the group is generated in the interlayer insulating film. そのため、前記層間絶縁膜に接する化学増幅型レジスト膜の溶解阻害現象を防ぐことができ、多層配線構造の半導体装置の良好なパターニングを行うことができる。 Therefore, the can be prevented the dissolution inhibition phenomena interlayer insulating contact with the film chemically amplified resist film, it is possible to perform good patterning of the semiconductor device with a multilayer wiring structure.
化学増幅型レジスト膜（ポジ型）は、露光により酸を発生し、露光後の熱処理により反応生成物の極性を変化させる化合物を含んでいる。 Chemically amplified resist film (positive type) is an acid generated upon exposure, it contains a compound that changes the polarity of the reaction product by heat treatment after exposure. そこで発生した酸の触媒反応により極性化が起こり、化学増幅型レジスト膜が現像液に対する溶解性を有するようになり、パターニングがなされる。 Therefore polarization occurs by the catalytic reaction of the generated acid, a chemically amplified resist film is to have a solubility in a developing solution, the patterning is performed. また化学増幅型レジスト膜（ネガ型）は、露光後の熱処理により反応生成物を架橋する化合物を含み、発生した酸の触媒反応により架橋され、レジスト膜が現像液に対して固定することになり、パターニングされる。 The chemically amplified resist film (negative type) include compounds capable of crosslinking the reaction product by heat treatment after exposure, is crosslinked by a catalytic reaction of the generated acid, the resist film is to be fixed relative to the developer , it is patterned.
したがって、図７，８におけるような化学増幅型レジスト膜２３１の溶解阻害現象は、酸反応が阻害されたことで発生したものと考えられる。 Thus, dissolution inhibiting phenomenon chemically amplified resist film 231, as in FIGS. 7 and 8 are considered to have occurred by the acid reaction was inhibited. つまり、図７に示した半導体装置の構造において、化学増幅型レジスト膜２３１へのアルカリ物質供給による中和反応が発生したと考えられる。 That is, in the structure of the semiconductor device shown in FIG. 7, is considered a neutralizing reaction with alkaline material supply to the chemically amplified resist film 231 occurs.
ＳｉＣ膜と、ＳｉＯＣ膜と、反射防止膜としてのシリコン窒化膜の成長ガスを比較すると、ＳｉＣ膜の成長ガスは、Ｔｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ ３ ） ４ ｝と、ＣＯ ２が使われており、ＳｉＯＣ膜の成長ガスには、Ｔｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ ３ （Ｈ）ＳｉＯ ４ ｝と、ＣＯ ２と、Ｏ ２が使われており、また反射防止膜としてのシリコン窒化膜の成長ガスには、ＳｉＨ ４と、ＮＨ ３と、Ｎ ２が使われている。 And the SiC film, and an SiOC film, a comparison of the growth gas of the silicon nitride film as an antireflection film, the deposition gas of the SiC film, the Tetramethylsilane {Si (CH 3) 4 }, and CO 2 is used, SiOC the growth gas film, the Tetramethelcyclotetrasiloxane {CH 3 (H) SiO 4}, and CO 2, O 2 are used, also in the deposition gas of the silicon nitride film as an antireflection film, a SiH 4, and NH 3, N 2 is used.
そこで上記成長ガスと図７に示した半導体装置の構造において、化学増幅型レジスト膜２３１の溶解阻害現象を考察するに、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮＨ ３の分解、もしくは、Ｎ ２が反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中に拡散して、ＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成される機構が考えられる。 Therefore, in the structure of the semiconductor device shown in the growth gas and 7, to consider the dissolution inhibition phenomena chemically amplified resist film 231, the NH 3 generated during deposition of the silicon nitride film 302 as an antireflection film degradation, or diffused into the SiOC film 163 formed on the lower silicon nitride film 302 as N 2 anti-reflection coating, reacts with H groups in the SiOC film 163, an amine group NH such SiOC film mechanism generated in 163 is considered. このようにして生成したアミン基は、ビアホール内の保護膜２２１上に形成された化学増幅型レジスト膜２３１に供給され、化学増幅型レジスト膜２３１の酸反応を阻害することにより前記化学増幅型レジスト膜２３１の溶解阻害現象が発生したと考えられる。 Such amine groups produced by the is supplied to the chemically amplified resist film 231 formed on the protective film 221 in the via hole, the chemical amplification resist by inhibiting acid reaction chemically amplified resist film 231 considered dissolution inhibition phenomenon of film 231 occurs.
層間絶縁膜にＳｉＯＣ膜を使用し、その上層に反射防止膜としてシリコン窒化膜を形成し、デュアルダマシン法を用いて多層配線構造の半導体装置を作成する場合には、従来技術の方法では、図７に示したＳｉＯＣ膜１６３上にシリコン窒化膜３０２が反射防止膜として形成されるが、シリコン窒化膜３０２中には窒素（Ｎ）が含まれており、前記窒素がＳｉＯＣ膜１６３中のＨ基と反応すると、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成される。 Using the SiOC film is an interlayer insulating film, a silicon nitride film is formed as an antireflection film thereon, when creating a semiconductor device with a multilayer wiring structure by using a dual damascene method, the prior art method, Fig. silicon nitride film 302 on the SiOC film 163 shown in 7, but is formed as an antireflection film, in the silicon nitride film 302 contains nitrogen (N), H group of the nitrogen in the SiOC film 163 upon reaction with, an amine group NH or the like is generated in the SiOC film 163. このようにして形成されたアミン基が前記ビアホール内の化学増幅型レジスト膜２３１に供給されると、光酸を中和してしまい、酸反応の阻害現象を生るものと考えられる。 Thus the amine groups thus formed are supplied to a chemical amplification type resist film 231 in the via hole, will neutralize the photoacid believed consisting inhibition phenomena acid reaction.
次に、本発明の発明者が本発明の基礎となる研究において、デュアルダマシン構造を形成する領域の層間絶縁膜と、ストッパー兼拡散防止膜の組み合わせを様々に変化させ、最上層の層間絶縁膜上に反射防止膜としてのシリコン窒化膜を形成し、ビアホール内の保護膜上の化学増幅レジスト膜が溶解阻害現象を受けるか否かについて実験を行った結果を示す。 Next, in the study by the inventors of the present invention is underlying the present invention, dual damascene and the interlayer insulating film in the region for forming the structure, variously changing the combination of the stopper and diffusion prevention film, the uppermost layer of the interlayer insulating film the silicon nitride film as an antireflection film is formed on, shows the results of an experiment whether the chemically amplified resist film on the protective film in the via hole is subjected to dissolution inhibition phenomena.
図９は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＵＳＧ膜と、ストッパー兼拡散防止膜としてシリコン窒化膜を積層させた半導体装置の構造を示す。 Figure 9 shows a USG film as an interlayer insulating film in a region for forming a dual damascene structure, a structure of a semiconductor device formed by laminating a silicon nitride film as a stopper and diffusion prevention films.
半導体基板１０１上にシリコン窒化膜１１１と、ＵＳＧ膜２５１とを成膜後に、図示していないコンタクトホール形成用の化学増幅型レジスト膜を層間絶縁膜２５１上にパターニングし、エッチングを行い、前記コンタクトホールを形成する。 A silicon nitride film 111 on the semiconductor substrate 101, after forming a USG film 251, patterning a chemically amplified resist film for forming a contact hole (not shown) on the interlayer insulating film 251, etching is performed, the contact to form a hole.
次に、前記コンタクトホール内部に、密着層１２１と、タングステン膜１３１とを成膜後、ＣＭＰ法を用いて前記コンタクトホール以外の密着層１２１と、タングステン膜１３１とを除去してコンタクトパターン１４１を形成する。 Then, inside the contact hole, and the contact layer 121, after forming a tungsten film 131, the adhesive layer 121 other than the contact holes by CMP the contact pattern 141 is removed and a tungsten film 131 Form.
次に、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＵＳＧ膜２５２と、図示していない反射防止膜としてのＳｉＮ膜を成膜する。 Then, deposited silicon nitride film 112 on the contact pattern 141, a USG film 252, the SiN film as a reflection preventing film (not shown). 次に、図示していない配線パターン形成用の化学増幅型レジスト膜を図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。 Next, patterned on a silicon nitride film as the antireflection film (not shown) a chemically amplified resist film for forming a wiring pattern (not shown). 次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのシリコン窒化膜と、シリコン窒化膜１１２と、ＵＳＧ膜２５２との膜中に、図示していない配線パターン用の溝を形成する。 Next, etching is performed to a chemically amplified resist film for the wiring pattern formation (not shown) as a mask, the silicon nitride film as the antireflection film (not shown), a silicon nitride film 112, USG film 252 the Makuchu with, to form a groove for wiring pattern (not shown). 次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。 Then, the inside of the groove for the wiring pattern (not shown), the Ta film 191, by forming the Cu film 201, only inside the groove for the wiring pattern by CMP, Ta film and 191, a wiring pattern 211, leaving the Cu film 201.
次に、配線パターン２１１上に、シリコン窒化膜１１３と、ＵＳＧ膜２５３と、シリコン窒化膜１１４と、ＵＳＧ膜２５４と、反射防止膜としてのシリコン窒化膜３０２とを成膜する。 Then, on the wiring pattern 211, a silicon nitride film 113, a USG film 253, a silicon nitride film 114 is deposited a USG film 254, the silicon nitride film 302 as an antireflection film.
このような図９に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、先に説明したような化学増幅型レジスト膜の溶解阻害現象は発生しなかった。 In the structure of the semiconductor device shown in this FIG. 9, it was to form a dual damascene structure in the same manner as in the step shown in FIGS. 4-8 described above, the dissolution of the chemically amplified resist film as previously described inhibition phenomenon did not occur.
図１０は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてシリコン窒化膜を積層させた半導体装置の構造を示したものである。 Figure 10 is a graph showing the FSG film as an interlayer insulating film in a region for forming a dual damascene structure, a structure of a semiconductor device formed by laminating a silicon nitride film as a stopper and diffusion prevention films.
コンタクトパターン形成までの工程は、先に説明した図９と同様であるので対応する参照符号を付し、説明を省略する。 Steps to the contact pattern formation are denoted by the corresponding reference numerals are the same as in FIG. 9 described above, the description thereof is omitted.
コンタクトパターン１４１形成後に、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＦＳＧ膜２６１と、図示していない反射防止膜としてのシリコン窒化膜を成膜する。 After contact pattern 141 formed, deposited silicon nitride film 112 on the contact pattern 141, the FSG film 261, a silicon nitride film as an antireflection film (not shown). 次に、図示していない配線パターン形成用の化学増幅型レジスト膜を、図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。 Then, patterning a chemically amplified resist film for forming a wiring pattern, not shown, on the silicon nitride film as the antireflection film (not shown). 次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのＳｉＮ膜と、シリコン窒化膜１１２と、ＦＳＧ膜２６１との膜中に、図示していない配線パターン用の溝を形成する。 Next, etching is performed to a chemically amplified resist film for the wiring pattern formation (not shown) as a mask, the SiN film as the antireflection film (not shown), a silicon nitride film 112, and FSG film 261 in the film, to form a groove for wiring pattern (not shown). 次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。 Then, the inside of the groove for the wiring pattern (not shown), the Ta film 191, by forming the Cu film 201, only inside the groove for the wiring pattern by CMP, Ta film and 191, a wiring pattern 211, leaving the Cu film 201.
次に、配線パターン２１１上に、シリコン窒化膜１１３と、ＦＳＧ膜２６２と、シリコン窒化膜１１４と、ＦＳＧ膜２６３と、反射防止膜としてのシリコン窒化膜３０２とを成膜する。 Then, on the wiring pattern 211, a silicon nitride film 113, and FSG film 262, a silicon nitride film 114 is deposited with the FSG film 263, the silicon nitride film 302 as an antireflection film.
このような図１０に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成した場合ところ、化学増幅型レジスト膜の溶解阻害現象は発生しないことが確認された。 In the structure of the semiconductor device shown in this FIG. 10, where the case of forming a dual damascene structure in the same manner as in the step shown in FIGS. 4-8 described above, dissolution inhibiting phenomenon chemically amplified resist film does not occur it has been confirmed.
図１１は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の構造を示したものである。 Figure 11 is a graph showing the FSG film as an interlayer insulating film in a region for forming a dual damascene structure, a structure of a semiconductor device formed by laminating an SiC film as a stopper and diffusion prevention films.
コンタクトパターン１４１形成後に、コンタクトパターン１４１上にＳｉＣ膜１７１と、ＦＳＧ膜２６１と、図示していない反射防止膜としてのシリコン窒化膜を成膜する。 After contact pattern 141 formed, deposited with the SiC film 171 on the contact pattern 141, the FSG film 261, a silicon nitride film as an antireflection film (not shown). 次に、図示していない配線パターン形成用の化学増幅型レジスト膜を、図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。 Then, patterning a chemically amplified resist film for forming a wiring pattern, not shown, on the silicon nitride film as the antireflection film (not shown). 次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのシリコン窒化膜と、ＳｉＣ膜１７１と、ＦＳＧ膜２６１との膜中に、図示していない配線パターン用の溝を形成する。 Next, etching is performed to a chemically amplified resist film for the wiring pattern formation (not shown) as a mask, the silicon nitride film as the antireflection film (not shown), a SiC film 171, and FSG film 261 in the film, to form a groove for wiring pattern (not shown). 次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。 Then, the inside of the groove for the wiring pattern (not shown), the Ta film 191, by forming the Cu film 201, only inside the groove for the wiring pattern by CMP, Ta film and 191, a wiring pattern 211, leaving the Cu film 201.
次に、配線パターン２１１上に、ＳｉＣ膜１７２と、ＦＳＧ膜２６２と、ＳｉＣ膜１７３と、ＦＳＧ膜２６３と、反射防止膜としてのシリコン窒化膜３０２とを成膜する。 Then, on the wiring pattern 211 is deposited a SiC film 172, and FSG film 262, a SiC film 173, and FSG film 263, the silicon nitride film 302 as an antireflection film.
このような図１１に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、図示していない化学増幅型レジスト膜の溶解阻害現象は発生しなかった。 In the structure of the semiconductor device shown in this FIG. 11, where the formation of the dual damascene structure in the same manner as in the step shown in FIGS. 4-8 described above, dissolution inhibiting phenomenon chemically amplified resist film (not shown) It did not occur.
以上、図９〜１１に示した層間絶縁膜と、ストッパー兼拡散防止と、反射防止膜であるシリコン窒化膜の組み合わせにおいては、図示していない化学増幅型レジスト膜の溶解阻害現象は発生しないことが確認できた。 Above, an interlayer insulating film shown in FIGS. 9-11, a stopper and diffusion prevention in combination of the silicon nitride film is a reflection preventing film, the dissolution inhibiting phenomenon chemically amplified resist film (not shown) is not generated There could be confirmed.
次に層間絶縁膜にＳｉＯＣ膜を用いて、ＳｉＯＣ膜上に反射防止膜であるシリコン窒化膜を成膜した半導体装置と、成膜しない半導体装置とにおいて、デュアルダマシン構造を形成する実験を行った。 Then using the SiOC film is an interlayer insulating film, a semiconductor device having a silicon nitride film is formed is a reflection preventing film on the SiOC film in a semiconductor device which is not deposited, an experiment was conducted to form a dual damascene structure .
図１２は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の構造を示したものである。 Figure 12 is a graph showing the SiOC film as an interlayer insulating film in a region for forming a dual damascene structure, a structure of a semiconductor device formed by laminating an SiC film as a stopper and diffusion prevention films.
コンタクトパターン１４１形成後に、コンタクトパターン１４１上にＳｉＣ膜１７１と、ＳｉＯＣ膜１６１と、図示していない反射防止膜としてのシリコン窒化膜を成膜する。 After contact pattern 141 formed, deposited with the SiC film 171 on the contact pattern 141, the SiOC film 161, a silicon nitride film as an antireflection film (not shown). 次に、図示していない配線パターン形成用の化学増幅型レジスト膜を、図示していない前記反射防止膜としてのシリコン窒化膜上にパターニングする。 Then, patterning a chemically amplified resist film for forming a wiring pattern, not shown, on the silicon nitride film as the antireflection film (not shown). 次に、図示していない前記配線パターン形成用の化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していない前記反射防止膜としてのシリコン窒化膜と、ＳｉＣ膜１７１と、ＳｉＯＣ膜１６１との膜中に、図示していない配線パターン用の溝を形成する。 Next, etching is performed to a chemically amplified resist film for the wiring pattern formation (not shown) as a mask, the silicon nitride film as the antireflection film (not shown), a SiC film 171, the SiOC film 161 in the film, to form a groove for wiring pattern (not shown). 次に、図示していない前記配線パターン用の溝の内部に、Ｔａ膜１９１と、Ｃｕ膜２０１とを成膜して、ＣＭＰ法を用いて前記配線パターン用の溝の内部のみに、Ｔａ膜１９１と、Ｃｕ膜２０１とを残して配線パターン２１１を形成する。 Then, the inside of the groove for the wiring pattern (not shown), the Ta film 191, by forming the Cu film 201, only inside the groove for the wiring pattern by CMP, Ta film and 191, a wiring pattern 211, leaving the Cu film 201.
次に、配線パターン２１１上に、ＳｉＣ膜１７２と、ＳｉＯＣ膜１６２と、ＳｉＣ膜１７３と、ＳｉＯＣ膜１６３とを成膜する。 Then, on the wiring pattern 211 is deposited a SiC film 172, the SiOC film 162, a SiC film 173 and the SiOC film 163.
このような図１２に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、図示していない化学増幅型レジスト膜の溶解阻害現象は発生しなかった。 In the structure of the semiconductor device shown in this FIG. 12, where the formation of the dual damascene structure in the same manner as in the step shown in FIGS. 4-8 described above, dissolution inhibiting phenomenon chemically amplified resist film (not shown) It did not occur.
図１３は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させて、最上層のＳｉＯＣ膜上に反射防止膜としてのシリコン窒化膜を形成した半導体装置の構造を示したものである。 Figure 13 is formed a SiOC film in a region for forming a dual damascene structure as an interlayer insulating film, and a SiC film is deposited as a stopper and diffusion prevention film, a silicon nitride film as an antireflection film on the uppermost layer of the SiOC film the shows the structure of a semiconductor device.
図１３は、図１２に示した半導体装置の構造に形成した後に、ＳｉＯＣ膜１６３上に反射防止膜としてのシリコン窒化膜３０２を形成した半導体装置である。 13, after forming the structure of the semiconductor device shown in FIG. 12, a semiconductor device having a silicon nitride film 302 as a reflection preventing film on the SiOC film 163.
図１３中に、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。 In Figure 13, the same reference numerals are assigned to parts corresponding to the parts described above and the description is omitted.
このような図１３に示した半導体装置の構造において、先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成したところ、図示していない化学増幅型レジスト膜の溶解阻害現象が発生するのが確認された。 In the structure of the semiconductor device shown in this FIG. 13, where the formation of the dual damascene structure in the same manner as in the step shown in FIGS. 4-8 described above, dissolution inhibiting phenomenon chemically amplified resist film (not shown) There occurs has been confirmed.
したがって、図９〜１３の構造の半導体装置の実験結果から、多層配線構造の半導体装置において、層間絶縁膜にＳｉＯＣ膜を使用し、前記ＳｉＯＣ膜上に反射防止膜としてのシリコン窒化膜を形成した後に、デュアルダマシン構造を形成する場合には化学増幅型レジスト膜の溶解阻害現象が発生することが分かった。 Thus, from the experimental results of the semiconductor device of the structure of FIG. 9 to 13, in the semiconductor device with a multilayer wiring structure, by using the SiOC film is an interlayer insulating film, a silicon nitride film was formed as an antireflection film on the SiOC film after dissolution inhibition phenomenon chemically amplified resist film was found to occur in the case of forming a dual damascene structure. これは、先に述べたように、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ ２が、反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中に拡散して、ＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成され、前記アミン基がビアホール内の保護膜２２１上に形成された化学増幅型レジスト膜２３１に供給されて、化学増幅型レジスト膜２３１の酸反応が阻害すされたためと考えられる。 This is because, as mentioned earlier, the N 2 that occurs during deposition of the silicon nitride film 302 as an antireflection film, in the SiOC film 163 formed on the lower silicon nitride film 302 as an antireflection film diffuse to and react with H groups in the SiOC film 163, an amine group NH or the like is generated in the SiOC film 163, wherein the amine groups are chemically amplified resist film formed on the protective film 221 in the via hole 231 It is supplied to be because the acid reaction of the chemically amplified resist film 231 is to inhibit.
図１４は、図１３に示した半導体装置のＳｉＯＣ膜１６３と反射防止膜であるＳｉＮ膜との間に酸化膜３１１を形成した半導体装置の構造を示したものである。 Figure 14 is a diagram showing the structure of a semiconductor device to form an oxide film 311 between the SiN film is SiOC film 163 and the antireflection film of the semiconductor device shown in FIG. 13.
図１４中の酸化膜３１１は、シリコン窒化膜３０２の成膜中に発生するＮ ２が、ＳｉＯＣ膜１６３に拡散するのを防ぎ、ＳｉＯＣ膜１６３中のアミン基の生成を防ぐための拡散防止膜である。 Oxide film 311 in FIG. 14, N 2 generated during deposition of the silicon nitride film 302 prevents the diffusion of the SiOC film 163, the diffusion preventing film for preventing the formation of amine groups in the SiOC film 163 it is.
図１５に、酸化膜３１１として、ＳｉＨ ４系ＵＳＧ膜（屈折率１．４７）の膜厚が５０ｎｍと、ＳｉＨ ４系ＵＳＧ膜（屈折率１．４７）の膜厚が１００ｎｍの膜と、ＳｉＨ ４系ＵＳＧ膜（屈折率１．５１）の膜厚が１００ｎｍと、ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の膜厚が３０ｎｍの膜と、ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の膜厚が３０ｎｍの膜とを、それぞれ形成して先に述べた図４〜８に示した工程と同様にデュアルダマシン構造を形成した場合に、図示していない化学増幅型レジスト膜の溶解阻害現象の発生の有無を確認した結果を示す。 15, as the oxidation film 311, the film thickness of the SiH 4 based USG film (refractive index 1.47) is 50 nm, and the film thickness of 100nm film of SiH 4 based USG film (refractive index 1.47), SiH and film thickness 100nm of 4 based USG film (refractive index 1.51), the film thickness of TEOS-based USG film (refractive index 1.46) and a 30nm membrane, TEOS-based USG film (refractive index 1.46) a thickness of 30nm membrane, in the case of forming a dual damascene structure in the same manner as in the step shown in FIGS. 4-8 described above to form respectively, dissolution inhibiting phenomenon chemically amplified resist film (not shown) It shows the results to confirm the presence or absence of the occurrence.
前記ＳｉＨ ４系ＵＳＧ膜（屈折率１．４７）と前記ＳｉＨ ４系ＵＳＧ膜（屈折率１．５１）の成長ガスには、ＳｉＨ ４と、Ｎ ２ Ｏと、Ｎ ２とを用いた。 The growth gas in the SiH 4 based USG film wherein (refractive index 1.47) and SiH 4 based USG film (refractive index 1.51) was used as SiH 4, and N 2 O, and N 2. ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の成長ガスには、ＴＥＯＳ｛Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ，Ｓｉ（ＯＣ ２ Ｈ ５ ） ４ ｝と、Ｏ ２とを用いた。 The growth gas TEOS-based USG film (refractive index 1.46) was used TEOS {Tetraethoxysilane, Si (OC 2 H 5) 4} and, and O 2.
すなわち、図１５は、層間絶縁膜であるＳｉＯＣ膜と反射防止膜としてのシリコン窒化との間に形成した絶縁膜の種類と膜厚による、化学増幅型レジスト膜の溶解阻害現象の発生の有無を確認した実験結果である。 That is, FIG. 15, depending on the type and thickness of the formed insulating film between the silicon nitride as a SiOC film and an antireflection film which is an interlayer insulating film, the occurrence of dissolution inhibition phenomena chemically amplified resist film it is a confirmation result of the experiment.
図１５から、前記ＳｉＨ ４系ＵＳＧ膜（屈折率１．４７）と前記ＳｉＨ ４系ＵＳＧ膜（屈折率１．５１）については、図示していない化学増幅型レジスト膜の溶解阻害現象が生じるのがみられた。 From Figure 15, for the SiH 4 based USG film (refractive index 1.47) and the SiH 4 based USG film (refractive index 1.51) is the dissolution inhibitor phenomenon chemically amplified resist film (not shown) occurs It was observed.
これは、ＳｉＨ ４系ＵＳＧ膜の成長ガスの中に含まれるＮ ２ ＯまたはＮ ２が、ＳｉＯＣ膜１６３に拡散して、ＳｉＯＣ膜１６３中にアミン基が生成され、図示していない化学増幅型レジスト膜に供給されて、図示していない化学増幅型レジスト膜の酸反応が阻害されたためと考えられる。 This, N 2 O or N 2 contained in the growth gases SiH 4 based USG film is diffused into the SiOC film 163, the amine groups are generated in the SiOC film 163, a chemical amplification type which is not shown is supplied to the resist film, presumably because the acid reaction of the chemically amplified resist film (not shown) is inhibited. これに対し、ＴＥＯＳ系ＵＳＧ膜（屈折率１．４６）の成長ガスには、Ｎ ２ ＯまたはＮ ２が含まれておらず、拡散防止膜としての機能を果せたために、図示していない化学増幅型レジスト膜の溶解阻害現象が発生しなかったと考えられる。 In contrast, the growth gas TEOS-based USG film (refractive index 1.46) does not contain N 2 O or N 2, because they fulfill the function as a diffusion preventing film, not shown considered dissolution inhibition phenomenon chemically amplified resist film did not occur.
このことから、半導体装置において、ＳｉＯＣ膜上に反射防止膜としてのＳｉＮ膜を形成してパターニングを行う場合には、前記ＳｉＯＣ膜と反射防止膜としてのＳｉＮ膜との間に、成長ガスにＮを含まない膜、例えば、ＴＥＯＳ系ＵＳＧ膜を形成後に、デュアルダマシン構造を形成することが望ましく、その膜厚は３０ｎｍ程度で十分である。 N Therefore, in the semiconductor device, when the patterning is performed to form a SiN film as an antireflection film on the SiOC film, between the SiN film as the SiOC film and the antireflection film, the growth gas film containing no, for example, after forming a TEOS-based USG film, it is desirable to form a dual damascene structure, a thickness is sufficient at about 30 nm.
以下、図面に基づいて本発明の実施例を説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図１６〜３１は、デュアルダマシン法と反射防止膜を用いて層間絶縁膜であるＳｉＯＣ膜をパターニングする本発明の第１実施形態による半導体装置の製造工程を示す。 Figure 16-31 show the fabrication process of a semiconductor device according to the first embodiment of the present invention for patterning the SiOC film is an interlayer insulating film by a dual damascene method and the antireflection film.
コンタクトパターンの形成工程図１６を参照するに、図示していない回路素子を半導体基板上１０１に形成した後、半導体基板１０１上に、シリコン窒化膜１１１とシリコン酸化膜１５１とを成膜し、図示していない前記回路素子部を平坦化するために、ＣＭＰ法を用いてシリコン酸化膜１５１の研磨を行う。 For forming step 16 of the contact pattern, after forming a circuit element (not shown) on the semiconductor substrate 101, the semiconductor substrate 101, thereby forming a silicon nitride film 111 and the silicon oxide film 151, FIG. in order to planarize the circuit element portion, not shown, it performs the polishing of the silicon oxide film 151 by CMP. その後、シリコン酸化膜１５１上に、図示していないコンタクトパターン形成用の化学増幅型レジスト膜のパターニングを行い、前記、化学増幅型レジスト膜をマスクにしてエッチングを行い、図示していないコンタクトホールを形成する。 Then, on the silicon oxide film 151 and patterned chemically amplified resist film for contact pattern formation (not shown), above, etching is performed to a chemically amplified resist film as a mask, a contact hole (not shown) Form. 次に、密着層１２１と、タングステン膜１３１とを前記コンタクトホール内に成膜し、ＣＭＰ法を用いて前記コンタクトホール内のみに密着層１２１と、タングステン膜１３１とを残し、コンタクトパターン１４１を形成する。 Next, a adhesion layer 121, and a tungsten film 131 is deposited in the contact hole, and the adhesion layer 121 only within the contact hole by the CMP method to leave the tungsten film 131, the contact pattern 141 formed to.
層間絶縁膜の形成工程次に、図１７の工程において、コンタクトパターン１４１上にシリコン窒化膜１１２と、ＳｉＯＣ膜１６１と、反射防止膜としてのシリコン窒化膜３０１とを成膜する。 The formation step Next interlayer insulating film, in the step of FIG. 17, forming a silicon nitride film 112 on the contact pattern 141, the SiOC film 161, the silicon nitride film 301 as an antireflection film.
ＳｉＯＣ膜のソースガスには、Ｓｉ（ＣＨ ３ ） ４ ， Ｓｉ（ＣＨ ３ ） ３ Ｈなどを用い、プラズマＣＶＤ法により形成される。 The source gas of the SiOC film, Si (CH 3) 4, Si (CH 3) 3 H using a, is formed by a plasma CVD method. 実際のプロセス例としては、例えば、Ｎｏｖｅｌｌｕｓ社のＣｏｎｃｅｐｔ Ｔｗｏ Ｓｅｑｕｅｌを用い、使用ガスとしてはＣＨ ３ （Ｈ）ＳｉＯ ４ ， ＣＯ ２ ， Ｏ ２を用いたものがある。 The actual process, for example, using a Novellus Inc. Concept Two Sequel, there is a use gas using a CH 3 (H) SiO 4, CO 2, O 2. ＵＳＧ膜とは違い、ＳｉＯＣ膜はＣ−Ｈ，Ｓｉ−ＣＨ ３ ， Ｓｉ−Ｃ， Ｓｉ−ＯＣＨ基を含む膜である。 Unlike USG film, SiOC film is a film containing CH, Si-CH 3, Si -C, a Si-OCH groups.
配線パターン形成用化学増幅型レジスト膜のパターニング工程次に、図１８の工程において、反射防止膜としてのシリコン窒化膜３０１上に配線パターン形成のための化学増幅型レジスト膜１８１をパターニングして、開口部１８１ａを形成する。 The patterning step following the wiring pattern forming a chemically amplified resist film, in the step of FIG. 18, by patterning a chemically amplified resist film 181 for wiring pattern formed on the silicon nitride film 301 as an antireflection film, an opening to form a part 181a.
配線パターン用溝形成の工程次に、図１９の工程において、化学増幅型レジスト膜１８１をマスクにして、シリコン窒化膜１１２と、ＳｉＯＣ膜１６１と、反射防止膜としてのシリコン窒化膜３０１とをエッチングを行い、開口部１８１ａを転写して、シリコン窒化膜１１２中に開口部１１２ａと、ＳｉＯＣ膜１６１中に開口部１６１ａと、反射防止膜としてのシリコン窒化膜３０１中に開口部３０１ａとを形成する。 The step following the wiring pattern groove formed in the step of FIG. 19, and a chemically amplified resist film 181 as a mask, etching the silicon nitride film 112, the SiOC film 161, the silicon nitride film 301 as an antireflection film It was carried out, by transferring the opening 181a, to form an opening 112a in the silicon nitride film 112, an opening 161a in the SiOC film 161, an opening 301a in the silicon nitride film 301 as an antireflection film .
配線パターン用材料の成膜の工程次に、図２０の工程において、シリコン窒化膜１１２中の開口部１１２ａと、ＳｉＯＣ膜１６１中の開口部１６１ａと、反射防止膜としてのシリコン窒化膜３０１中の開口部３０１ａとの内部に、Ｔａ膜と、Ｃｕ膜とを成膜する。 The step following the deposition of the wiring pattern material, in the step of FIG. 20, an opening 112a in the silicon nitride film 112, an opening 161a in the SiOC film 161, in the silicon nitride film 301 as an antireflection film within the opening 301a, forming a Ta film, and a Cu film.
ＣＭＰ法による配線パターン形成の工程次に、図２１の工程において、図２０に示した構造の半導体装置の研磨を行い、配線パターン２１１を形成する。 The step following the wiring pattern formed by CMP, in the step of FIG. 21 performs polishing of the semiconductor device having the structure shown in FIG. 20, to form a wiring pattern 211.
デュアルダマシン形成用の層間絶縁膜成膜の工程次に、図２２の工程において、配線パターン２１１上に、ＳｉＣ膜１７２と、ＳｉＯＣ膜１６２と、ＳｉＣ膜１７３と、ＳｉＯＣ膜１６３と、拡散防止膜としてのＵＳＧ膜２５２と、反射防止膜としてのシリコン窒化膜３０２とを形成する。 The process following forming an interlayer insulating film for dual damascene formation, in the step of FIG. 22, on the wiring pattern 211, the SiC film 172, the SiOC film 162, a SiC film 173, the SiOC film 163, the diffusion preventing film a USG film 252 as to form a silicon nitride film 302 as an antireflection film.
ＵＳＧ膜２５２は、例えば、成長ガスにＮ ２ ＯまたはＮ ２が含まれていないＴＥＯＳ系ＵＳＧ膜を厚さ３０ｎｍで成膜する。 USG film 252, for example, forming a TEOS-based USG film in the deposition gas does not contain N 2 O or N 2 at a thickness of 30 nm. また、成長ガスにＮ ２ ＯまたはＮ ２が含まれていない膜であればＵＳＧ膜以外でも、反射防止膜としてのシリコン窒化膜３０２中に含まれるＮ ２がＳｉＯＣ膜１６３中に拡散することを防ぎ、ＳｉＯＣ膜１６３中においてアミン基が生成されることを防ぐ拡散防止膜の機能を果たす。 Further, if the film on the deposition gas does not contain N 2 O or N 2 in non-USG film, N 2 contained in the silicon nitride film 302 as an antireflection film from being diffused into the SiOC film 163 prevent acts of diffusion preventing film for preventing that the amine groups are generated in the SiOC film 163.
ビアパターン形成用の化学増幅型レジスト膜形成の工程次に、図２３の工程において、反射防止膜としてのＳｉＮ膜３０２上に、配線パターン２１１と導通をとるためのビアパターン形成用の化学増幅レジスト膜１８２をパターニングして、開口部１８２ａを形成する。 The step following the chemically amplified resist film formed for the via pattern forming, in the step of FIG. 23, on the SiN film 302 as an antireflection film, a chemically amplified resist for via pattern formation for establishing conduction between the wiring patterns 211 patterning the layer 182 to form an opening 182a.
ビアパターン形成用エッチングの工程次に、図２４の工程において、化学増幅レジスト膜１８２をマスクにしてエッチングを行い、開口部１８２ａを転写して、ＳｉＯＣ膜１６２中に開口部１６２ａと、ＳｉＣ膜１７３中に開口部１７３ａと、ＳｉＯＣ膜１６３中に開口部１６３ａと、ＵＳＧ膜２５２中に開口部２５２ａと、反射防止膜としてのシリコン窒化膜３０２中に開口部３０２ａとを形成する。 The step next via pattern forming etching, in the step of FIG. 24, etching is performed by a chemically amplified resist film 182 as a mask, by transferring the opening 182a, an opening 162a in the SiOC film 162, SiC film 173 forming an opening 173a, an opening 163a in the SiOC film 163, an opening 252a in the USG film 252, an opening 302a in the silicon nitride film 302 as an antireflection film in the.
保護膜の形成の工程次に、図２５の工程において、ＳｉＣ膜１７２上にエッチング時のＳｉＣ膜１７２の保護するものとして樹脂系の材料の保護膜２２１を形成する。 The step following the formation of the protective film, in the step of FIG. 25, a protective film 221 of the resin-based material as protection of the SiC film 172 during the etching on the SiC film 172.
配線パターン形成用化学増幅型レジスト膜のパターニング工程次に、図２６の工程において、反射防止膜としてのシリコン窒化膜３０２上に配線パターン形成のための化学増幅型レジスト膜１８３をパターニングして、開口部１８３ｂ形成する。 The patterning step following the wiring pattern forming a chemically amplified resist film, in the step of FIG. 26, by patterning a chemically amplified resist film 183 for wiring pattern formed on the silicon nitride film 302 as an antireflection film, an opening part 183b is formed.
配線パターン用溝形成の工程次に、図２７の工程において、化学増幅型レジスト膜１８３をマスクとしてＳｉＯＣ膜１６３と、拡散防止膜としてのＵＳＧ膜２５２と、反射防止膜としてのシリコン窒化膜３０２とをエッチングして、開口部１８３ｂを転写し、ＳｉＯＣ膜１６３中に開口部１６３ｂと、拡散防止膜としてのＵＳＧ膜２５２中に開口部２５２ｂと、反射防止膜としてのシリコン窒化膜３０２中に開口部３０２ｂとを形成する。 The step next groove forming a wiring pattern, in the step of FIG. 27, the SiOC film 163 a chemically amplified resist film 183 as a mask, a USG film 252 as a diffusion preventing film, a silicon nitride film 302 as an antireflection film is etched to transfer the opening 183b, the opening 163b in the SiOC film 163, an opening 252b in the USG film 252 as a diffusion preventing film, the opening in the silicon nitride film 302 as an antireflection film to form and 302b.
次に、図２８の工程において、残った化学増幅型レジスト膜１８３と、保護膜２２１をアッシングにより除去する。 Next, in the step of FIG. 28, the remaining chemically amplified resist film 183, the protective film 221 is removed by ashing.
次に、図２９の工程において、ＵＳＧ膜２５２上にある反射防止膜としてのＳｉＮ膜３０２と、ＳｉＣ膜１７３と、ＳｉＣ膜１７２とをエッチングして、ＳｉＣ膜１７３中に開口部１７３ｂと、ＳｉＣ膜１７２中に開口部１７２ａとを形成する。 Next, in the step of FIG. 29, the SiN film 302 as an antireflection film overlying USG film 252, a SiC film 173 and the SiC film 172 is etched, an opening 173b in the SiC film 173, SiC forming an opening 172a in the film 172. ＳｉＣ膜１７３は、ＵＳＧ膜２５２中の開口部２５２ｂがマスクとなりエッチングされる。 SiC film 173 has an opening 252b in the USG film 252 is etched as a mask. また、ＳｉＣ膜１７２については、ＳｉＯＣ膜１６２中の開口部１６２ａがマスクとなりエッチングされる。 Also, the SiC film 172, the opening 162a in the SiOC film 162 is etched as a mask.
配線パターン用材料の成膜の工程次に、図３０の工程において、図２９に示した開口部２５２ｂと、開口部１６３ｂと、開口部１７３ｂと、開口部１６２ａと、開口部１７２ａとの内部に、Ｔａ膜１９２と、Ｃｕ膜２０２を成膜する。 The step following the deposition of the wiring pattern material, in the step of FIG. 30, an opening 252b shown in FIG. 29, an opening 163b, the opening 173b, the opening 162a, the interior of the opening 172a , the Ta film 192, forming a Cu film 202.
ＣＭＰ法による配線パターン及びビアパターンの形成次に、図３１の工程においてＣＭＰ法を用いて研磨を行い、その後、ＵＳＧ膜２５２と、配線パターン２１２上に拡散防止膜としてのＳｉＣ膜を形成する。 Formation of the wiring pattern and the via pattern by CMP Next, the polishing by CMP in the process of FIG. 31, then, a USG film 252, to form a SiC film as a diffusion preventing film on the wiring pattern 212.
このように、ＳｉＯＣ膜を用いたデュアルダマシン構造の半導体装置において、反射防止膜を用いてＳｉＯＣ膜をパターニングしていく場合には、ＳｉＯＣ膜と反射防止膜としてのシリコン窒化膜との間に、成長ガスにＮを含まない膜、例えば、ＴＥＯＳ系ＵＳＧ膜を形成後に、デュアルダマシン構造を形成することが、化学増幅型レジスト膜の溶解阻害現象を防ぐのに有効である。 Thus, in the semiconductor device having a dual damascene structure using a SiOC film, when going patterning the SiOC film with a reflection preventing film is provided between the silicon nitride film as a SiOC film and the antireflection film, film in the deposition gas does not contain N, for example, after forming a TEOS-based USG film, forming a dual damascene structure is effective to prevent the dissolution inhibition phenomena chemically amplified resist film. また、前記ＴＥＯＳ系ＵＳＧ膜の膜厚は３０ｎｍで十分である。 The thickness of the TEOS-based USG film is sufficient 30 nm.
本発明に係る半導体装置の製造方法の第１の実施例では、拡散防止膜としてのＵＳＧ膜２５２を、ＳｉＯＣ膜１６３と、反射防止膜としてのシリコン窒化膜３０２との間に形成した例を示したが、ＵＳＧ膜２５２の代わりに、成長ガスにＮを含まないＳｉＣ膜を形成してもよい。 In a first embodiment of a method of manufacturing a semiconductor device according to the present invention, a USG film 252 as a diffusion preventing film, indicated as SiOC film 163, an example of forming between the silicon nitride film 302 as an antireflection film It was, but instead of USG film 252 may be formed SiC film containing no N in the growth gas.
ＳｉＣ膜の成長ガスは、先に述べたようにＴｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ ３ ） ４ ｝と、ＣＯ ２が用いられる。 Growth gas SiC film, and as previously described Tetramethylsilane {Si (CH 3) 4 }, CO 2 is used.
ＳｉＯＣ膜１６３上に拡散防止膜としてのＳｉＣ膜を形成し、ＳｉＣ膜上に反射防止膜としてのシリコン窒化膜３０２を形成する構造により、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ ２ガスが、反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中への拡散が防ぐことができ、前記Ｎ ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができ、化学増幅型レジスト膜の溶解阻害現象の防止が可能である。 Forming a SiC film as a diffusion preventing film on the SiOC film 163, the structure forming the silicon nitride film 302 as an antireflection film on the SiC film, it occurs during deposition of the silicon nitride film 302 as an antireflection film N 2 gas is diffused into the SiOC film 163 formed on the lower silicon nitride film 302 as a reflection preventing film can be prevented, the N 2 gas reacts with H groups in the SiOC film 163, amine group such as NH can be prevented from being generated in the SiOC film 163, it is possible to prevent the dissolution inhibition phenomena chemically amplified resist film.
本発明に係る半導体装置の製造方法の第１の実施例では、拡散防止膜としてのＵＳＧ膜２５２を、ＳｉＯＣ膜１６３と、反射防止膜としてのシリコン窒化膜３０２との間に形成した例を示したが、ＵＳＧ膜２５２の代わりに、成長ガスにＮを含まないＰＳＧ膜を形成してもよい。 In a first embodiment of a method of manufacturing a semiconductor device according to the present invention, a USG film 252 as a diffusion preventing film, indicated as SiOC film 163, an example of forming between the silicon nitride film 302 as an antireflection film It was, but instead of USG film 252 may be formed PSG film in the deposition gas does not contain N.
ＰＳＧ膜の成長ガスには、ＰＨ ３ ，Ｏ ２ ，Ｈｅ等、もしくは、ＰＯ（ＯＣ ２ Ｈ ５ ） ３ ，Ｏ ３ ，Ｏ ２ ，Ｈｅ，Ｎ ２等が用いられる。 The growth gases PSG film, PH 3, O 2, He, etc., or, PO (OC 2 H 5) 3, O 3, O 2, He, N 2 or the like is used.
ＳｉＯＣ膜１６３上に拡散防止膜としてのＰＳＧ膜を形成し、ＰＳＧ膜上に反射防止膜としてのシリコン窒化膜３０２を形成する構造により、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ ２ガスが、反射防止膜としてのＳｉＮ膜３０２の下層に形成されたＳｉＯＣ膜１６３中への拡散が防ぐことができ、前記Ｎ ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができ、化学増幅型レジスト膜の溶解阻害現象の防止が可能である。 The PSG film as a diffusion prevention film is formed on the SiOC film 163, the structure forming the silicon nitride film 302 as an antireflection film on the PSG film, it occurs during deposition of the silicon nitride film 302 as an antireflection film N 2 gas is diffused into the SiOC film 163 formed under the SiN film 302 as a reflection preventing film can be prevented, the N 2 gas reacts with H groups in the SiOC film 163, NH amine group such can be prevented from being generated in the SiOC film 163, it is possible to prevent the dissolution inhibition phenomena chemically amplified resist film.
本発明に係る半導体装置の製造方法の第１の実施例では、拡散防止膜としてのＵＳＧ膜２５２を、ＳｉＯＣ膜１６３と、反射防止膜としてのシリコン窒化膜３０２との間に形成した例を示したが、ＵＳＧ膜２５２の代わりに、成長ガスにＮを含まなくて、かつ、前記ＳｉＯＣ膜１６３よりも膜密度の高いＳｉＯＣ膜を形成してもよい。 In a first embodiment of a method of manufacturing a semiconductor device according to the present invention, a USG film 252 as a diffusion preventing film, indicated as SiOC film 163, an example of forming between the silicon nitride film 302 as an antireflection film It was, but instead of USG film 252, contain no N in the growth gas, and film dense SiOC film may be formed than the SiOC film 163.
ＳｉＯＣ膜の成長ガスは、先に述べたようにＴｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ ３ （Ｈ）ＳｉＯ ４ ｝と、ＣＯ ２と、Ｏ ２が用いられる。 Growth gas SiOC film, and as previously described Tetramethelcyclotetrasiloxane {CH 3 (H) SiO 4}, and CO 2, O 2 is used.
ＳｉＯＣ膜１６３上に拡散防止膜としての膜密度の高いＳｉＯＣ膜を形成し、前記膜密度の高いＳｉＯＣ膜上に反射防止膜としてのシリコン窒化膜３０２を形成する構造により、反射防止膜としてのシリコン窒化膜３０２の成膜中に発生するＮ ２ガスが、反射防止膜としてのシリコン窒化膜３０２の下層に形成されたＳｉＯＣ膜１６３中への拡散が防ぐことができ、前記Ｎ ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができ、化学増幅型レジスト膜の溶解阻害現象の防止が可能である。 SiOC film 163 film dense SiOC film as a diffusion prevention film is formed on, the structure forming the silicon nitride film 302 as an antireflection film on the film dense SiOC film, a silicon as an antireflection film N 2 gas generated during deposition of the nitride film 302, the diffusion can be prevented into the SiOC film 163 formed on the lower silicon nitride film 302 as an antireflection film, the N 2 gas is SiOC film reacts with H group in 163, an amine group NH or the like can be prevented from being generated in the SiOC film 163, it is possible to prevent the dissolution inhibition phenomena chemically amplified resist film.
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Have been described in detail preferred embodiments of the present invention, the present invention is not limited to such specific embodiments, within the scope of the present invention described in the claims, various variations and modifications are possible.
（付記１） 基板と、 (Supplementary Note 1) and the substrate,
前記基板上に形成された多層配線構造とよりなる半導体装置であって、 A more becomes a semiconductor device as a multilayer wiring structure formed on the substrate,
前記多層配線構造は、炭素を含むシリコン酸化膜からなる層間絶縁膜、 The multilayer wiring structure, an interlayer insulating film made of a silicon oxide film containing carbon,
前記層間絶縁膜上に形成された、窒素を含まない絶縁膜と、 Formed on said interlayer insulating film, an insulating film containing no nitrogen,
前記窒素を含まない絶縁膜上に形成された、窒素を含む絶縁膜とよりなることを特徴とする半導体装置。 Wherein a said nitrogen is formed on an insulating film which does not contain, be more an insulating film containing nitrogen.
（付記２） 前記層間絶縁膜は、多孔質絶縁膜よりなることを特徴とする付記１記載の半導体装置。 (Supplementary Note 2) The interlayer insulating film, a semiconductor device according to Note 1, wherein a formed of a porous insulating film.
（付記３） 前記絶縁膜はＣＶＤ酸化膜であることを特徴とする付記１または２記載の半導体装置。 (Supplementary Note 3) The insulating layer of Supplementary Notes 1 or 2, wherein it is a CVD oxide film.
（付記４） 前記絶縁膜はＴＥＯＳガスを使った非ドープシリケート膜であることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。 (Supplementary Note 4) The insulating layer of the appended 1 to 3, wherein the undoped silicate film using TEOS gas, the semiconductor apparatus according to any one claim.
（付記５） 前記絶縁膜はＳｉＣ膜であることを特徴とする請求項１または２記載の半導体装置。 (Supplementary Note 5) The insulating layer semiconductor device according to claim 1 or 2, wherein the a SiC film.
（付記６） 前記絶縁膜はリンドープシリケート膜であることを特徴とする付記１または２記載の半導体装置。 (Supplementary Note 6) The insulating layer of Supplementary Notes 1 or 2, wherein the phosphorus doped silicate film.
（付記７） 前記絶縁膜は、前記層間絶縁膜よりも高密度のＳｉＯＣ膜であることを特徴とする付記１または２記載の半導体装置。 (Supplementary Note 7) The insulating layer, the semiconductor device according to Note 1 or 2, wherein said high density of the SiOC film than the interlayer insulating film.
（付記８） 前記絶縁膜は、膜厚が１００ｎｍ以下であることを特徴とする付記１または２記載の半導体装置。 (Supplementary Note 8) The insulating layer, the semiconductor device according to Note 1 or 2, wherein the film thickness is 100nm or less.
（付記９） 前記絶縁膜は、膜厚が３０ｎｍ以下であることを特徴とする付記１または２記載の半導体装置。 (Supplementary Note 9) The insulating layer, the semiconductor device according to Note 1 or 2, wherein the film thickness is 30nm or less.
（付記１０） 前記層間絶縁膜中には、導体により充填された配線溝が形成されており、 (Supplementary Note 10) in the interlayer insulating film is formed is filled wiring groove by a conductor,
前記基板と前記層間絶縁膜との間には別の層間絶縁膜が形成されており、前記別の層間絶縁膜中には、前記導体により充填され前記配線溝から延在するビアコンタクトが形成されていることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。 The substrate and the interlayer insulating film and another interlayer insulating film is formed between said during another interlayer insulating film, a via contact extending from the wiring groove are filled with the conductor is formed and among the appended 1 to 7, characterized in that that, the semiconductor apparatus according to any one claim.
（付記１１） 多層配線構造を有する半導体装置の製造方法であって、 (Supplementary Note 11) The method of manufacturing a semiconductor device having a multilayer wiring structure,
基板上に炭素を含む酸化膜よりなる層間絶縁膜を形成する工程と、 Forming an interlayer insulating film composed of oxide film containing carbon on a substrate,
前記層間絶縁膜上に、窒素を含まないガスにより、絶縁膜を形成する工程と、 On the interlayer insulating film, a gas containing no nitrogen, and forming an insulating film,
前記絶縁膜上に反射防止膜を形成する工程と、 Forming an anti-reflection film on said insulating film,
前記反射防止膜上に化学増幅型レジスト膜を形成する工程と、 Forming a chemically amplified resist film on the antireflection film,
前記化学増幅型レジスト膜をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device which comprises a step of patterning the chemically amplified resist film.
（付記１２） 基板上に第１の層間絶縁膜を形成する工程と、 Forming a first interlayer insulating film (Supplementary Note 12) on the substrate,
前記第１の層間絶縁膜上に炭素を含むシリコン酸化膜よりなる第２の層間絶縁膜を形成する工程と、 Forming a second interlayer insulating film made of a silicon oxide film containing carbon on said first interlayer insulating film,
前記第２の層間絶縁膜上に絶縁膜を形成する工程と、 Forming an insulating film on the second interlayer insulating film,
前記第１および第２の層間絶縁膜中に、前記第１の開口部を形成する工程と、 During the first and second interlayer insulating film, and forming the first opening,
前記第２の層間絶縁膜中に、前記反射防止膜上に形成された化学増幅型レジスト膜をマスクに、第２の開口部を形成する工程とよりなり、 Wherein in the second interlayer insulating film, the chemically amplified resist film formed on the antireflection film as a mask, becomes more and forming a second opening,
前記絶縁膜は、窒素を含まないガスにより形成されることを特徴とする半導体装置の製造方法。 The insulating layer, a method of manufacturing a semiconductor device characterized by being formed by a gas which does not contain nitrogen.
（付記１３） 前記第１および第２の層間絶縁膜は、いずれも炭素を含むシリコン酸化膜よりなることを特徴とする付記１２記載の半導体装置の製造方法。 (Supplementary Note 13) The first and second interlayer insulating film, the method of Supplementary Note 12, wherein the both of the silicon oxide film containing carbon.
（付記１４） 前記炭素を含むシリコン酸化膜は多孔質膜であることを特徴とする付記１２または１３のうちいずれか一項記載の半導体装置の製造方法。 (Supplementary Note 14) A method of manufacturing a semiconductor device as claimed in any one of Appendices 12 or 13 silicon oxide film containing said carbon is characterized by a porous membrane.
（付記１５） 前記絶縁膜は、ＴＥＯＳガスを使ったＣＶＤ法により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。 (Supplementary Note 15) The insulating film of the appended 12 to 14, characterized in that it is formed by a CVD method using a TEOS gas, a method of manufacturing a semiconductor apparatus according to any one claim.
（付記１６） 前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ｛Ｓｉ（ＣＨ ３ ） ４ ｝と、ＣＯ ２とを用いたＳｉＣ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。 (Supplementary Note 16) The insulating film includes a Tetramethylsilane {Si (CH 3) 4 } as a growth gas, among the note 12 to 14, characterized in that it is formed by SiC film using a CO 2, any one the method of manufacturing a semiconductor device of claim wherein.
（付記１７） 前記絶縁膜は、ＰＳＧ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。 (Supplementary Note 17) The insulating film of the appended 12 to 14, characterized in that it is formed by the PSG film, a method of manufacturing a semiconductor apparatus according to any one claim.
（付記１８） 前記絶縁膜は、成長ガスとしてＴｅｔｒａｍｅｔｈｅｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ｛ＣＨ ３ （Ｈ）ＳｉＯ ４ ｝と、ＣＯ ２と、Ｏ ２とを用いた前記層間絶縁膜よりも高密度のＳｉＯＣ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。 (Supplementary Note 18) The insulating film includes a Tetramethelcyclotetrasiloxane {CH 3 (H) SiO 4} as a growth gas, and CO 2, that is formed by a high density of the SiOC film than the interlayer insulating film using O 2 of note 12 to 14, wherein the method of manufacturing a semiconductor apparatus according to any one claim.
（付記１９） 前記反射防止膜は、成長ガスとしてＳｉＨ ４と、ＮＨ ３と、Ｎ ２とを用いたＳｉＮ膜により形成されることを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。 (Supplementary Note 19) The anti-reflection film, an SiH 4 as a growth gas, and NH 3, of Appendix 12 to 14, characterized in that it is formed by SiN film using the N 2, any one claim the method of manufacturing a semiconductor device.
（付記２０） 前記絶縁膜は、膜厚が１００ｎｍ以下に形成されることを特徴とする付記１２〜１８記載の半導体装置の製造方法。 (Supplementary Note 20) The insulating layer, the method of Supplementary Note 12-18, wherein the film thickness is formed 100nm or less.
（付記２１） 前記絶縁膜は、膜厚が３０ｎｍ以下に形成されることを特徴とする付記１２〜１８記載の半導体装置の製造方法。 (Supplementary Note 21) The insulating layer, the method of Supplementary Note 12-18, wherein the film thickness is formed on the 30nm or less.
本発明によれば、層間絶縁膜であるＳｉＯＣ膜と、反射防止膜である窒素を含む絶縁膜、例えばシリコン窒化膜との間に、ＵＳＧ膜などの窒素を含まない絶縁膜を形成することにより、前記シリコン窒化膜の成膜時に使用するＮ ２ガスが、前記ＳｉＯＣ膜中へ拡散することを防ぐことができ、前記Ｎ ２ガスがＳｉＯＣ膜１６３中のＨ基と反応し、ＮＨ等のアミン基がＳｉＯＣ膜１６３中で生成されることを防ぐことができる。 According to the present invention, the SiOC film is an interlayer insulating film, an insulating film containing nitrogen is a reflection preventing film, eg, between the silicon nitride film, by forming an insulating film containing no nitrogen such as USG film , N 2 gas used during the formation of the silicon nitride film, the SiOC film can be diffused can be prevented into the N 2 gas reacts with H groups in the SiOC film 163, amine NH etc. it is possible to prevent the group is generated in the SiOC film 163. そのため、化学増幅型レジスト膜の溶解阻害現象の防止が可能となり、多層配線構造の半導体装置の良好なパターニングが形成できる。 Therefore, prevention of dissolution inhibition phenomena chemically amplified resist film is possible, good patterning of the semiconductor device with a multilayer wiring structure can be formed.
【図１】図１（Ａ）〜（Ｂ）は、従来技術の反射防止膜及び反応防止膜を用いた半導体装置の製造工程を示す図である。 [1] Figure 1 (A) ~ (B) are diagrams showing a manufacturing process of a semiconductor device using the antireflection film and the anti-reaction layer of the prior art.
【図２】図２は、ＵＳＧ膜とＳｉＯＣ膜のＦＴ−ＩＲ分析装置による膜の分析結果を示した図である。 Figure 2 is a diagram showing the film analysis of by FT-IR spectrometer of USG films and SiOC film.
【図３】図３は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その１）である。 Figure 3 is a diagram showing a manufacturing process of the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques (Part 1).
【図４】図４は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その２）である。 Figure 4 is a diagram showing a manufacturing process of the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques (Part 2).
【図５】図５は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その３）である。 Figure 5 is a diagram showing a manufacturing process of the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques (Part 3).
【図６】図６は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その４）である。 Figure 6 is a diagram showing a manufacturing process of the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques (Part 4).
【図７】図７は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その５）である。 Figure 7 is a diagram showing a manufacturing process of the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques (Part 5).
【図８】図８は、従来技術を用いて層間絶縁膜にＳｉＯＣ膜を適用した場合の半導体装置の製造工程を示す図（その６）である。 Figure 8 is a diagram showing a manufacturing process of the semiconductor device in the case of applying the SiOC film is an interlayer insulating film using conventional techniques (Part 6).
【図９】図９は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＵＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＮ膜を積層させた半導体装置の製造工程を示す図である。 Figure 9 is a diagram showing a USG film as an interlayer insulating film in a region for forming a dual damascene structure, a manufacturing process of a semiconductor device formed by laminating an SiN film as a stopper and diffusion prevention films.
【図１０】図１０は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＮ膜を積層させた半導体装置の製造工程を示す図である。 Figure 10 is a diagram showing the FSG film as an interlayer insulating film in a region for forming a dual damascene structure, a manufacturing process of a semiconductor device formed by laminating an SiN film as a stopper and diffusion prevention films.
【図１１】図１１は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＦＳＧ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の製造工程を示す図である。 Figure 11 is a diagram showing the FSG film in a region for forming a dual damascene structure as an interlayer insulating film, the manufacturing process of the semiconductor device formed by laminating an SiC film as a stopper and diffusion prevention films.
【図１２】図１２は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させた半導体装置の製造工程を示す図である。 Figure 12 is a diagram showing a SiOC film in a region for forming a dual damascene structure as an interlayer insulating film, the manufacturing process of the semiconductor device formed by laminating an SiC film as a stopper and diffusion prevention films.
【図１３】図１３は、デュアルダマシン構造を形成する領域に層間絶縁膜としてＳｉＯＣ膜と、ストッパー兼拡散防止膜としてＳｉＣ膜を積層させて、最上層のＳｉＯＣ膜上に反射防止膜としてのＳｉＮ膜を形成した【図１４】図１４は、半導体装置のＳｉＯＣ膜１６３と反射防止膜であるＳｉＮ膜との間に酸化膜３１１を形成した半導体装置の製造工程を示す図である。 Figure 13 is a dual damascene and SiOC film structure in the region for forming the as an interlayer insulating film, and a SiC film is deposited as a stopper and diffusion prevention film, SiN as an antireflection film on the uppermost layer of the SiOC film to form a film Figure 14 is a diagram showing a manufacturing process of the semiconductor device to form an oxide film 311 between the SiN film is SiOC film 163 and the antireflection film of the semiconductor device.
【図１５】図１５は、層間絶縁膜であるＳｉＯＣ膜と反射防止膜としてのシリコン窒化との間に形成した絶縁膜の種類と膜厚による、化学増幅型レジスト膜の溶解阻害現象の発生の有無を確認した実験結果である。 Figure 15 is due to the type and thickness of the formed insulating film between the silicon nitride as a SiOC film and an antireflection film which is an interlayer insulating film, the dissolution inhibition phenomena chemically amplified resist film generation whether or not it is confirmed by experimental results.
【図１６】図１６は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１）である。 Figure 16 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 1).
【図１７】図１７は、本発明の第１実施形態による半導体装置の製造工程を示す図（その２）である。 Figure 17 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 2).
【図１８】図１８は、本発明の第１実施形態による半導体装置の製造工程を示す図（その３）である。 Figure 18 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 3).
【図１９】図１９は、本発明の第１実施形態による半導体装置の製造工程を示す図（その４）である。 Figure 19 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 4).
【図２０】図２０は、本発明の第１実施形態による半導体装置の製造工程を示す図（その５）である。 Figure 20 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 5).
【図２１】図２１は、本発明の第１実施形態による半導体装置の製造工程を示す図（その６）である。 Figure 21 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 6).
【図２２】図２２は、本発明の第１実施形態による半導体装置の製造工程を示す図（その７）である。 Figure 22 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 7).
【図２３】図２３は、本発明の第１実施形態による半導体装置の製造工程を示す図（その８）である。 Figure 23 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 8).
【図２４】図２４は、本発明の第１実施形態による半導体装置の製造工程を示す図（その９）である。 Figure 24 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 9).
【図２５】図２５は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１０）である。 Figure 25 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 10).
【図２６】図２６は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１１）である。 Figure 26 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 11).
【図２７】図２７は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１２）である。 Figure 27 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 12).
【図２８】図２８は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１３）である。 Figure 28 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 13).
【図２９】図２９は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１４）である。 Figure 29 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 14).
【図３０】図３０は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１５）である。 Figure 30 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 15).
【図３１】図３１は、本発明の第１実施形態による半導体装置の製造工程を示す図（その１６）である。 Figure 31 is a diagram showing a manufacturing process of a semiconductor device according to the first embodiment of the present invention (Part 16).
１，１０１ 半導体基板２，５，シリコン酸化膜３ アルミニウム配線層４ シリコン酸窒化膜６，１８１，１８２，１８３，２３１ 化学増幅型レジスト膜１８１ａ，１８２ａ，１８３ｂ 1,101 semiconductor substrate 2,5, silicon oxide film 3 of aluminum interconnection layer 4 silicon oxynitride film 6,181,182,183,231 chemically amplified resist film 181a, 182a, 183b
１１１，１１２，１１３，１１４，３０１，３０２ シリコン窒化膜１１２ａ，１１４ａ，３０２ａ，３０２ｂ，３０１ａ 111,112,113,114,301,302 silicon nitride film 112a, 114a, 302a, 302b, 301a
１２１ 密着層１３１ タングステン膜１４１ コンタクトパターン１５１ 層間絶縁膜１６１，１６２，１６３ ＳｉＯＣ膜１６１ａ，１６２ａ，１６３ａ，１６３ｂ 121 adhesion layer 131 tungsten film 141 contact pattern 151 interlayer insulating film 161, 162, 163 SiOC film 161a, 162a, 163a, 163b
１７１，１７２，１７３，１７４ ＳｉＣ膜１７２ａ，１７３ａ，１７３ｂ 171,172,173,174 SiC film 172a, 173a, 173b
１９１ Ｔａ膜２０１ Ｃｕ膜２１１ 配線パターン２２１ 保護膜２４１ エッチング残渣２５１，２５２，２５３，２５４ ＵＳＧ膜２５２ａ，２５２ｂ 191 Ta film 201 Cu film 211 the wiring pattern 221 protective film 241 etching residue 251, 252, 253, 254 USG films 252a, 252b
２６１，２６２，２６３ ＦＳＧ膜３１１ 酸化膜 261,262,263 FSG film 311 oxide film
前記多層配線構造は、炭素を含むシリコン酸化膜からなる層間絶縁膜と、 The multilayer wiring structure, an interlayer insulating film made of a silicon oxide film containing carbon,
前記層間絶縁膜は、多孔質絶縁膜よりなることを特徴とする請求項１記載の半導体装置。 The interlayer insulating film, a semiconductor device according to claim 1, characterized by comprising a porous insulating film.
前記絶縁膜はＣＶＤ酸化膜であることを特徴とする請求項１または２記載の半導体装置。 The insulating film semiconductor device according to claim 1 or 2, wherein it is a CVD oxide film.
前記絶縁膜はＴＥＯＳガスを使った非ドープシリケート膜であることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。 The insulating film of claim 1, wherein the undoped silicate film using TEOS gas, the semiconductor apparatus according to any one claim.
前記絶縁膜はＳｉＣ膜であることを特徴とする請求項１または２記載の半導体装置。 The insulating film semiconductor device according to claim 1 or 2, wherein the a SiC film.
前記絶縁膜はリンドープシリケート膜であることを特徴とする請求項１または２記載の半導体装置。 The insulating film semiconductor device according to claim 1 or 2, wherein the phosphorus doped silicate film.
前記絶縁膜は、前記層間絶縁膜よりも高密度のＳｉＯＣ膜であることを特徴とする請求項１または２記載の半導体装置。 The insulating layer, the semiconductor device according to claim 1 or 2, wherein said high density of the SiOC film than the interlayer insulating film.
多層配線構造を有する半導体装置の製造方法であって、 A method of manufacturing a semiconductor device having a multilayer wiring structure,
基板上に第１の層間絶縁膜を形成する工程と、 Forming a first interlayer insulating film on a substrate,
前記第１および第２の層間絶縁膜は、いずれも炭素を含むシリコン酸化膜よりなることを特徴とする請求項９記載の半導体装置の製造方法。 Wherein the first and second interlayer insulating film, a manufacturing method of a semiconductor device according to claim 9, wherein the both of the silicon oxide film containing carbon.
JP2002166897A 2002-06-07 2002-06-07 Semiconductor device and its manufacturing method Pending JP2004014841A (en)
JP2002166897A JP2004014841A (en) 2002-06-07 2002-06-07 Semiconductor device and its manufacturing method
US10/385,729 US20030227087A1 (en) 2002-06-07 2003-03-12 Semiconductor device and method of manufacturing the same
TW092105502A TW589712B (en) 2002-06-07 2003-03-13 Semiconductor device and method of manufacturing the same
CNB031082734A CN100347854C (en) 2002-06-07 2003-03-27 Semiconductor device and method of manufacturing the same
KR10-2003-0019555A KR20030095217A (en) 2002-06-07 2003-03-28 Semiconductor device and method of manufacturing the same
US12/289,227 US20090149031A1 (en) 2002-06-07 2008-10-23 Method of making a semiconductor device with residual amine group free multilayer interconnection
JP2004014841A true JP2004014841A (en) 2004-01-15
ID=29706738
JP2002166897A Pending JP2004014841A (en) 2002-06-07 2002-06-07 Semiconductor device and its manufacturing method
US (2) US20030227087A1 (en)
JP (1) JP2004014841A (en)
KR (1) KR20030095217A (en)
CN (1) CN100347854C (en)
TW (1) TW589712B (en)
WO2004090974A1 (en) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. Electronic device and its manufacturing method
JP2005352104A (en) * 2004-06-10 2005-12-22 Internatl Business Mach Corp <Ibm> Antireflection film material, method for producing the same, antireflection film using the same and pattern formation
JP2007150086A (en) * 2005-11-29 2007-06-14 Fujitsu Ltd Method of manufacturing semiconductor device
WO2008117867A1 (en) * 2007-03-28 2008-10-02 Jsr Corporation Resist lower layer film composition and method for forming dual damascene structure
JP2007234719A (en) 2006-02-28 2007-09-13 Nec Corp Semiconductor device and its fabrication process
KR101275025B1 (en) * 2007-07-12 2013-06-14 삼성전자주식회사 Wiring structure for a semiconductor device and method of forming the same
FR3024587B1 (en) * 2014-08-01 2018-01-26 Soitec Silicon On Insulator Method for manufacturing highly resistive structure
TW374946B (en) * 1997-12-03 1999-11-21 United Microelectronics Corp Definition of structure of dielectric layer patterns and the manufacturing method
JP4160277B2 (en) * 2001-06-29 2008-10-01 株式会社東芝 Manufacturing method of semiconductor device
JP3780189B2 (en) * 2001-09-25 2006-05-31 富士通株式会社 Method of manufacturing a semiconductor device
2002-06-07 JP JP2002166897A patent/JP2004014841A/en active Pending
2003-03-12 US US10/385,729 patent/US20030227087A1/en not_active Abandoned
2003-03-13 TW TW092105502A patent/TW589712B/en not_active IP Right Cessation
2003-03-27 CN CNB031082734A patent/CN100347854C/en not_active IP Right Cessation
2003-03-28 KR KR10-2003-0019555A patent/KR20030095217A/en not_active Application Discontinuation
2008-10-23 US US12/289,227 patent/US20090149031A1/en not_active Abandoned
JP4491283B2 (en) * 2004-06-10 2010-06-30 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｓｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ Pattern formation method using antireflection film-forming composition
JP4533304B2 (en) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
CN100347854C (en) 2007-11-07
KR20030095217A (en) 2003-12-18
CN1467840A (en) 2004-01-14
TW200308053A (en) 2003-12-16
TW589712B (en) 2004-06-01
US20090149031A1 (en) 2009-06-11
US20030227087A1 (en) 2003-12-11
JP5027360B2 (en) 2012-09-19 Dielectric film deposition method
US7985691B2 (en) 2011-07-26 Etching method, semiconductor and fabricating method for the same
KR100421155B1 (en) 2004-03-03 Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer