Source: https://patents.google.com/patent/JP3875077B2/en
Timestamp: 2019-07-23 08:34:11
Document Index: 746226030

Matched Legal Cases: ['art 1', 'art 1', 'art 2', 'art 3', 'art 1', 'art 1', 'art 1']

JP3875077B2 - Electronic devices and device connection - Google Patents
Electronic devices and device connection Download PDF
JP3875077B2
JP3875077B2 JP2001351501A JP2001351501A JP3875077B2 JP 3875077 B2 JP3875077 B2 JP 3875077B2 JP 2001351501 A JP2001351501 A JP 2001351501A JP 2001351501 A JP2001351501 A JP 2001351501A JP 3875077 B2 JP3875077 B2 JP 3875077B2
JP2001351501A
JP2003152002A (en
2001-11-16 Application filed by 富士通株式会社 filed Critical 富士通株式会社
2003-05-23 Publication of JP2003152002A publication Critical patent/JP2003152002A/en
2007-01-31 Publication of JP3875077B2 publication Critical patent/JP3875077B2/en
本発明は、電子デバイス、電子デバイス封止方法及び電子デバイス接続方法に関し、より詳しくは、外部端子を有する半導体装置、配線基板等の電子デバイス、電子デバイス封止方法及び電子デバイス接続方法に関する。 The present invention relates to an electronic device, it relates to an electronic device sealing method and an electronic device connecting method, and more particularly, a semiconductor device having external terminals, electronic devices of the wiring board or the like, an electronic device sealing method and an electronic device connection.
半導体装置の小型化、高機能化、高集積化に伴って、その入出力端子の数も増える傾向にある。 Miniaturization of the semiconductor device, high performance, along with high integration, there is a tendency to increase the number of its input and output terminals. しかも、半導体装置においては、半導体デバイスチップを覆うパッケージの小型化の要求もある。 Moreover, in the semiconductor device is also demand for smaller package covering the semiconductor device chip. そのような状況の下で、半導体装置の高密度実装に適した半導体パッケージの技術開発がなされている。 Under such circumstances, technological development of a semiconductor package suitable for high-density mounting of semiconductor devices have been made.
半導体装置では外部端子の配置の余裕や実装負担の軽減を考慮して、外部端子を一面に実装する構造が開発され、ＢＧＡ(Ball Grid Array) 、ＬＧＡ(Land Grid Array) 、ＰＧＡ(Pin Grid Array)など、種々のタイプがある。 In the semiconductor device in consideration of a reduction in margin and implementation burden of the arrangement of the external terminals, have been developed structures to implement the one side external terminals, BGA (Ball Grid Array), LGA (Land Grid Array), PGA (Pin Grid Array ), and the like, there are a variety of types.
そのような半導体装置の外部端子は、はんだ（半田）を介して基板上の配線又は端子に接続される。 External terminals of such a semiconductor device is connected to the wiring or terminals on the board through the solder (solder).
例えば、図１(a) に示すように、外部端子として半田１０１が接合された最上の配線パターン１０２を有する半導体装置１０３と、最上面に端子１０４を有するマザーボード１０５とを用意し、半導体装置１０３上の半田１０１上とマザーボード１０５上の端子１０４を重ねた後に、図１(b) に示すように半田１０１を加熱溶融して端子１０４と配線パターン１０２を接合する。 For example, as shown in FIG. 1 (a), is prepared as the semiconductor device 103 having the uppermost wiring pattern 102 in which the solder 101 is joined as an external terminal, and a motherboard 105 having a terminal 104 on the top surface, the semiconductor device 103 after repeated terminals 104 on the solder 101 on the motherboard 105 of the above joining pin 104 and the wiring pattern 102 by heating and melting the solder 101 as shown in FIG. 1 (b). これにより、半導体装置１０３とマザーボード１０５は電気的に且つ機械的に接続される。 Thus, the semiconductor device 103 and the motherboard 105 are electrically and mechanically connected.
ところで、図１(b) に示したように、半田１０１を介して半導体装置１０３とマザーボード１０５を接続した場合には、半田１０１が外部に露出した状態になるので、半田の材料や外部端子の材料の如何によっては外気中のガスと反応して劣化するおそれがある。 Meanwhile, as shown in FIG. 1 (b), when connecting the semiconductor device 103 and the motherboard 105 via the solder 101, so the solder 101 is exposed to the outside, the solder material and the external terminal depending how the material may be degraded by reaction with gases in the ambient air.
また、半導体回路装置がチップサイズまでに小型化された場合には、熱ストレスを緩和する能力が従来に比べて低くなり、応力が外部端子の実装部分に集中する傾向がある。 The semiconductor circuit device when it is miniaturized by the chip size, the ability to alleviate the thermal stress is lowered in comparison with the prior art, there is a tendency that stress is concentrated on the mounting portion of the external terminal. 従って、応力が集中する外部端子の接合部分では凝集破壊が発生するおそれがある。 Therefore, the joint portion of the external terminal stress concentration is likely to cohesive failure may occur. また、外部端子がピンの場合には、応力集中によって外部端子が変形したり折れるおそれがある。 Further, when the external terminals of the pin, there is a possibility that break or deform the external terminal by stress concentration.
本発明の目的は、接合された端子同士、又は、接合された配線・端子の劣化を防止することができる電子デバイス、電子デバイス封止方法及び電子デバイス接続方法を提供することにある。 An object of the present invention is bonded terminals are, or is to provide an electronic device it is possible to prevent deterioration of the bonded wire-terminal, the electronic device sealing method and an electronic device connection.
上記した課題は、 基板の一面に形成された外部端子と、前記基板の一面に形成され、前記外部端子の一部が露出するように前記外部端子を覆う封止絶縁膜とを有し、前記封止絶縁膜は熱可塑性であって、前記封止絶縁膜のガラス転移温度が前記外部端子の融点温度よりも低いことを特徴とする電子デバイスによって解決される。 Problems described above, the external terminals formed on one surface of the substrate, is formed on one surface of the substrate, and a sealing insulating film portion of the external terminal cover the external terminals so as to expose the sealing insulating film is a thermoplastic, the glass transition temperature of the sealing insulating film is solved by an electronic device, characterized in that below the melting point temperature of the external terminals.
本発明によれば、ピン状、ボール状、平面状の外部端子の周囲に第１加熱温度により溶融して流動性を有する封止絶縁膜を形成し、第１加熱温度よりも高い第２加熱温度によって外部端子を他の電子デバイスに接続するようにしている。 According to the present invention, pin-shaped, ball-shaped, and melted by first heating temperature to form a sealing insulating film having fluidity around the flat external terminal, higher than the first heating temperature second heating and so as to connect the external terminals to other electronic devices with temperature.
従って、外部端子を他の電子デバイスに接続する際に、封止絶縁膜（樹脂膜）は流動性を有することになり、その自重によって流れて外部端子を覆うようになる。 Therefore, when connecting the external terminals to other electronic devices, sealing insulating film (resin film) will have a flowable, will cover the external terminal flows by its own weight. そして、外部端子の接続を終えて電子デバイスが冷却された後には、封止樹脂は硬化し、外部端子の機械的強度が封止樹脂によって補強されるので、外部端子に外部からかかる応力は緩和されて変形し難くなり、さらに、外部ガスとの反応が封止絶縁膜により遮られ、外部端子の劣化が防止される。 After the electronic device after the connection of the external terminal is cooled, the sealing resin is cured, the mechanical strength of the external terminals is reinforced by a sealing resin, the stress applied from the outside to the external terminal is alleviated has been hardly deformed and further, reaction with external gas is blocked by the sealing insulating film, the deterioration of the external terminals can be prevented.
図２(a) 〜(c) は、本発明の第１実施形態に係るＰＧＡ型半導体装置の外部端子被覆工程を示す断面図、図３(a),(b) 及び図４(a),(b) は、その外部端子とマザーボード上の端子との接合工程を示す断面図である。 Figure 2 (a) ~ (c) is a sectional view showing the external terminals coating step of PGA-type semiconductor device according to a first embodiment of the present invention, FIG. 3 (a), (b) and 4 (a), (b) is a sectional view showing a step of joining the terminals on the external terminals and the motherboard. また、図５は、半導体装置の再配置配線を示す平面図である。 Further, FIG. 5 is a plan view showing the rearrangement wiring of the semiconductor device.
まず、図２(a) に示すように、シリコン等の半導体基板に形成された半導体回路装置（基板）１を用意する。 First, as shown in FIG. 2 (a), providing a semiconductor circuit device (substrate) 1 formed on a semiconductor substrate such as silicon. その半導体回路装置１の一面には、SiO 2からなる無機絶縁膜２と、ポリイミド、ベンゾシクロブテンなどの有機材料よりなる下地カバー膜３が順に形成されている。 Its on one surface of the semiconductor circuit device 1 includes an inorganic insulating film 2 made of SiO 2, polyimide, underlying cover film 3 made of an organic material such as benzocyclobutene are formed in this order.
無機絶縁膜２と下地カバー膜３の上には、図５に示すように、半導体回路装置１の一面側に形成された導電性パッド（端子）４を露出するための開口５が形成され形成されている。 Inorganic on the insulating film 2 and the underlying cover film 3, as shown in FIG. 5, an opening 5 for exposing the semiconductor circuit device 1 of the one side to the formed conductive pads (terminals) 4 is formed form It is. また、下地カバー膜３の上には、金、銅等の金属よりなる再配置配線パターン６が導電性パッド５から中央領域に引き出されて形成され、その再配置配線パターン６上には、金、銅又はパラジウム等よりなる高さ２００〜２５０μｍ、直径約５０μｍのピン状外部端子７が接続されている。 Further, on the underlying cover film 3 is gold, relocated wiring patterns 6 made of a metal such as copper is formed from a conductive pad 5 is drawn in the central region, on the rearrangement wiring patterns 6 include gold , copper or height 200~250μm consisting palladium, pin-like external terminals 7 with a diameter of about 50μm is connected.
ピン状外部端子７の形成方法としては、金属ワイヤを再配置配線パターン６の表面にボンディングした後に金ワイヤを垂直に立てた状態で切断する方法や、金属針を再配置配線パターン６上に半田接続する方法などがある。 As a method for forming the pin-like external terminals 7, and a method of cutting in an upright state gold wire vertically after bonding to the surface of the rearrangement wiring pattern 6 metal wires, solder on rearrangement wiring pattern 6 metal needle there is a method to connect.
次に、図２(b) に示すように、外部端子７の上端部を除いて、外部端子７上と下地カバー膜３上と再配置配線パターン６上に封止樹脂膜（絶縁膜）９を形成する。 Next, as shown in FIG. 2 (b), except for the upper end of the external terminal 7, the external terminals 7 and under ground cover film 3 and the rearrangement wiring pattern 6 on the sealing resin film (insulating film) 9 Form. 封止樹脂膜９は、下地カバー膜３の上に回転塗布した後に、熱により固化される。 Sealing resin film 9, after spin coating onto the underlying cover film 3, it is solidified by heat. その回転塗布は、例えば塗布用回転数を４段階以上で変化させることによって外部端子７の先端を露出した状態になるように調整される。 Its spin coating is adjusted to be in a state of exposing the tip of the external terminal 7 by changing, for example, a coating rotation speed 4 or more stages.
封止樹脂膜９は、第１に、熱可塑性であってガラス転移温度以上の温度で流動性をもって自重により流動する性質を有すること、第２に、ガラス転移温度が外部端子接続に使用される導電性接着剤（例えば半田）の融点よりも低いこと、第３は、ガラス転移温度以下に冷却した後に固化して十分な機械強度をもつ、という３つの条件を持つ樹脂材料から選択される。 Sealing resin film 9, the first, to have the property of a thermoplastic flow under its own weight with a fluid at a temperature above the glass transition temperature, the second glass transition temperature is used in the external terminal connection lower than the melting point of the conductive adhesive (e.g. solder), the third is selected from a resin material having a three condition that has sufficient mechanical strength and solidified after cooling to below the glass transition temperature.
封止樹脂膜９は、例えばガラス転移温度以上で粘度が４０００ｍＰａ・ｓより小さくなり、又は、ガラス転移以上の温度で粘度が２０００Ｐａ・ｓ以下になることが好ましい。 Sealing resin film 9, for example a viscosity at the glass transition temperature or higher is smaller than 4000 mPa · s, or, it is preferable that the viscosity at the glass transition temperatures above falls below 2000 Pa · s. その封止樹脂膜９を構成する材料は、例えばガラス転移温度よりも低い温度において１Ｍｐａ以下の弾性率を有する。 The material constituting the sealing resin film 9 has a modulus below 1Mpa example at a temperature lower than the glass transition temperature.
そのような樹脂材料として、例えば、ガラス転移温度が１５０℃程度のテクノアルファ製の商品名ＤＭ４０３０ＬＤ、住友ベークライト製の商品名ＣＲＰ−Ｘ４３２３がある。 As such a resin material, e.g., a glass transition temperature of 0.99 ° C. of about Techno alpha trade name DM4030LD, there is trade name CRP-X4323 produced by Sumitomo Bakelite.
その後に、図２(c) に示すように、封止樹脂膜９から露出したピン状外部端子７の先端の表面に、半田又は導電ペーストなどの導電性皮膜１０を形成する。 Then, as shown in FIG. 2 (c), the tip surface of the pin-like external terminals 7 exposed from the sealing resin film 9 to form a conductive film 10 such as solder or conductive paste. その導電性皮膜１０は、ピン状外部端子７の一部である。 Its conductivity film 10 is part of a pin-like external terminals 7.
これにより、封止樹脂膜９によるピン状外部端子７及び再配置配線パターン６の被覆工程と、導電性皮膜１０によるピン状外部端子７先端の被覆工程が終了する。 Thus, a coating process of pin-like external terminals 7 and rearrangement wiring pattern 6, the pin-like external terminals 7 the tip of the coating process by the conductive film 10 is completed by the sealing resin film 9.
次に、その半導体回路装置１のピン状外部端子７を、以下に述べる工程に従って他の電子デバイス、例えばマザーボード１１上の端子１２に接続する。 Next, connect the pin-like external terminals 7 of the semiconductor circuit device 1, other electronic devices in accordance with the steps described below, for example, the terminal 12 on the mother board 11.
まず、図３(a) に示すように、接着性樹脂膜１３が接着された端子１２を有するマザーボード１１を用意する。 First, as shown in FIG. 3 (a), the adhesive resin film 13 is prepared motherboard 11 having a terminal 12 which is adhered. その接着性樹脂膜１３は、ガラス転移温度よりも高くて導電性被膜１０の融点と同じかそれ以下の融点を持つ材料、例えば半田ペースト、導電性ペースト又は導電性樹脂などの導電材料から構成される。 The adhesive resin film 13 is composed of a conductive material such as a material having the same or less than the melting point and the melting point of the conductive film 10 higher than the glass transition temperature, for example, solder paste, conductive paste or conductive resin that.
そして、図３(b) に示すように、ピン状外部端子７先端を端子１２上に乗せるようにして半導体回路装置１とマザーボード１１を重ねる。 Then, as shown in FIG. 3 (b), overlapping the semiconductor circuit device 1 and the mother board 11 so as to place the pin-like external terminals 7 tip on the terminal 12. その状態で、半導体回路装置１とマザーボード１１を加熱装置（不図示）内に置く。 In this state, placing the semiconductor circuit device 1 and the mother board 11 into the heating device (not shown).
続いて、導電性皮膜１０と接着性樹脂１３の加熱を開始し、その加熱温度を室温からガラス転移温度を通過点として徐々に上昇させる。 Subsequently, the conductive film 10 to start heating of the adhesive resin 13 is gradually raised the heating temperature as the passing point of the glass transition temperature from room temperature. 封止樹脂膜９はガラス転移温度に達すると流動性を持つようになり、図４(a) に示すように導電性皮膜１０の側面に流れ出す。 Sealing resin film 9 is made to have a fluidity reaches the glass transition temperature, it flows out to the side surface of the conductive film 10 as shown in Figure 4 (a).
さらに、加熱温度を上昇させて導電性皮膜１０がその融点より高くなると、図４(b) に示すように、導電性皮膜１０と接着性樹脂層１３はともに溶融して互いに接合するとともに、封止樹脂膜９はさらに自重で流下してマザーボード１１の表面にまで到達する。 Further, when the conductive film 10 by raising the heating temperature is higher than its melting point, as shown in FIG. 4 (b), conductive film 10 and the adhesive resin layer 13 with both joined together by melting, sealing sealing resin film 9 reaches further flows down to the surface of the mother board 11 by its own weight. これにより、半導体回路装置１のピン状外部端子７とマザーボード１の端子１２は電気的及び機械的に接続される。 Thus, the terminal 12 of the pin-like external terminals 7 and the mother board 1 of the semiconductor circuit device 1 is electrically and mechanically connected.
その後に、加熱温度を室温まで徐々に下げてゆくと、その温度低下の過程において、導電性皮膜１０と接着性樹脂層１３はその融点より下がった時点で硬化し、さらにさらにガラス転移温度より低い温度で封止樹脂膜９が硬化する。 Thereafter, when the heating temperature Yuku gradually decreased to room temperature, in the course of the temperature decrease, the conductive film 10 and the adhesive resin layer 13 is cured at the time of lower than its melting point, yet lower than the glass transition temperature sealing resin film 9 is hardened at temperature.
これにより、半導体回路装置１のマザーボード１１への取り付け工程が終了する。 Thus, the mounting process to the motherboard 11 of the semiconductor circuit device 1 is completed.
本実施形態によれば、冷却後の封止樹脂膜９は十分な機械強度を有している。 According to this embodiment, the sealing resin film 9 after cooling has sufficient mechanical strength. 従って、半導体回路１がマザーボード１１に取り付けられた状態において、外気の温度変化などによって生じる半導体回路装置１とマザーボード１１の応力がピン状外部端子７に集中しても、封止樹脂膜９で覆われたピン状外部端子７は変形し難くなる。 Accordingly, in the state in which the semiconductor circuit 1 is mounted on the motherboard 11, the stress of the semiconductor circuit device 1 and the mother board 11 caused by such outside air temperature change even concentrated in the pin-like external terminals 7, covering with a sealing resin film 9 pin-like external terminals 7 which we are hardly deformed. しかも、ピン状外部端子７は、封止樹脂膜９によって外気から隔離されているので、外気に存在するガスとの反応が防止される。 Moreover, the pin-like external terminals 7, because it is isolated from the outside air by a sealing resin film 9, the reaction between the gas present in the ambient air is prevented.
これに対して、上記したような封止樹脂膜によりピン状外部端子７が覆わていない従来の構造によれば、半導体回路装置１とマザーボード１１の応力がピン状外部端子７に集中したときにはピン状外部端子７が変形する可能性が大きい。 In contrast, according to the conventional structure in which the pin-like external terminals 7 with a sealing resin film as described above is not covered, the pin when the stress of the semiconductor circuit device 1 and the mother board 11 are concentrated to the pin-like external terminals 7 is likely to Jogaibu terminal 7 is deformed.
ところで、再配置配線パターン６を被覆する絶縁層構造として、図６、図７又は図８に示すような構造を採用してもよい。 Incidentally, as the insulating layer structure covering the rearrangement wiring patterns 6, 6, it may be adopted a structure as shown in FIG. 7 or 8.
図６(a) に示す半導体回路装置１は、封止樹脂膜９から突出したピン状外部端子７の先端を下地金属層８で覆い、その上に半田又は導電性ペーストのような導電性皮膜１０を形成した構造を有している。 The semiconductor circuit device 1 shown in FIG. 6 (a), covers the tip of the pin-like external terminals 7 which protrudes from the sealing resin film 9 in the underlying metal layer 8, a conductive film, such as that on the solder or conductive paste and a 10 was formed structure. その下地金属層８は、導電性被膜１０とピン状外部端子７との密着性を向上するために形成される。 An underlying metal layer 8 is formed to improve the adhesion between the conductive coating 10 and the pin-like external terminals 7. 例えば図６(b) に示すように、ニッケル燐(NiP）層８ａ、燐リッチNiP 層８ｂ、NiSn層８ｃ、錫リッチSn合金層８ｄの多層構造を有している。 For example, as shown in FIG. 6 (b), has a nickel phosphorus (NiP) layer 8a, the phosphorus-rich NiP layer 8b, NiSn layer 8c, a multilayer structure of tin-rich Sn alloy layer 8d.
下地金属層８は、例えば、ニッケル隣(NiP）層、パラジウム（Pd）層、金（Au）層からなる多層金属層（不図示）を無電解メッキ法によりピン状外部端子７先端に形成し、その後の錫鉛(SnPb)半田接合のための加熱により多層金属層内の元素の移動させることによって形成される。 Underlying metal layer 8, for example, nickel next (NiP) layer, palladium (Pd) layer, the multilayered metal layer made of gold (Au) layer (not shown) formed on the pin-like external terminals 7 tip by an electroless plating method It is formed by moving the element in the multilayered metal layer by heating for subsequent tin-lead (SnPb) solder joint.
図７と図８に示す半導体回路装置１は、封止樹脂膜９と下地カバー膜３の間に配線保護膜１４，１５を形成した構造を有している。 The semiconductor circuit device 1 shown in FIGS. 7 and 8, has a structure forming a wiring protective film 14, 15 between the sealing resin film 9 and the underlying cover film 3.
図７に示す配線保護膜１４は、ピン状外部端子７を再配置配線パターン６に接続した後に形成される構造であり、非熱可塑性絶縁材料、例えばポリイミド、ベンゾシクロブテンなどの有機材料から構成された膜であり、ピン状外部端子７と再配置配線パターン６の接合部分を除いて再配置配線パターン６と下地カバー膜３を覆うように形成されている。 Interconnection protective film 14 shown in FIG. 7 is a structure formed after connecting the pin-like external terminals 7 to rearrangement wiring pattern 6, constituting a non-thermoplastic insulating material, such as polyimide, an organic material such as benzocyclobutene has been a film, it is formed so as excluding the joint portion of the rearrangement wiring pattern 6 and the pin-like external terminals 7 to cover the relocation interconnection pattern 6 and the underlying cover film 3.
一方、図８に示す配線保護膜１５は、非熱可塑性材料、例えばポリイミド、ベンゾシクロブテンなどの有機材料から構成された膜であり、再配置配線パターン６と下地カバー膜３の上に形成された後にピン状外部端子７と再配置配線パターン６の接続部に開口１５ａが形成された構造を有している。 On the other hand, the wiring protective layer 15 shown in FIG. 8, a non-thermoplastic material, such as polyimide, a film made of an organic material such as benzocyclobutene, are formed on the relocation wiring pattern 6 and the underlying cover film 3 and has an opening 15a is formed structures connecting portion of the rearrangement wiring pattern 6 and the pin-like external terminals 7 to after. そして、ピン状外部端子７は、開口部１５ａを通して再配置配線パターン７に接続される。 Then, the pin-like external terminals 7 are connected to rearrangement wiring pattern 7 through the opening 15a.
それらのような配線保護膜１４，１５は、導電性被膜１０の融点で流れにくい絶縁膜であるので、図４(b) に示したように、加熱により封止樹脂膜９が流れて再配置配線パターン６上で薄くなっても、再配置配線パターン６を十分に被覆することができる。 Wire protective films 14 and 15 as they are because it is difficult insulating film flow at the melting point of the conductive film 10, as shown in FIG. 4 (b), relocation flows through the sealing resin film 9 by heating even thinner on the wiring pattern 6, the rearrangement wiring pattern 6 can be sufficiently covered.
なお、図６〜図８のいずれの半導体回路装置１の外部端子７は図３、図４の工程に従って封止樹脂膜９により保護されながら別の電子デバイスに接続される。 The external terminal 7 of one of the semiconductor circuit device 1 of FIG. 6 to FIG. 8 3 is connected to another electronic device while being protected by the sealing resin film 9 according to the steps of FIG.
ところで、ピン状外部端子７をより簡易的に他の電子デバイスの端子に接合する方法として、例えば、導電性皮膜１０をピン状外部端子７の先端に形成せずに、実装直前にワニス状のレジンをピン状外部端子７の先端に塗布し、その後、加熱により実装・接合すれば、封止樹脂膜９は流動して接合部分を被覆することが可能になる。 As a method of joining a pin-like external terminals 7 and more simply by the other electronic device terminals, for example, a conductive film 10 is not formed at the tip of the pin-like external terminals 7, mounted just before the form of varnish the resin was applied to the tip of the pin-like external terminals 7, then, be mounted and joining by heat sealing resin film 9 becomes possible to coat a joint portion to flow. この場合、封止樹脂膜９として例えばデクスター製のフラックスフィル（ｃｎｂ−８３７−４４）などのように、フラックス作用のある樹脂材であれば広く使用できる。 In this case, such as in the sealing resin film 9 and to e.g. Dexter made of the flux-fill (cnb-837-44), can be widely used as long as it is a resin material having a flux action.
第１実施形態の図６(a) では、半導体回路装置１のピン状外部端子７の先端にのみ下地金属層８を形成したが、再配置配線パターン６上のピン状外部端子７全体を金属層で覆ってもよい。 6 (a) shows the first embodiment has formed the foundation metal layer 8 only at the tip of the pin-like external terminals 7 of the semiconductor circuit device 1, the whole pin like external terminals 7 on the rearrangement wiring pattern 6 metal it may be covered with a layer.
まず、図２(a) に示したように再配置配線パターン６上にピン状外部端子７を接合した後に、図９(a) に示すように、無電解メッキ法によりピン状外部端子７の露出面と再配置配線パターン６の露出面に下地金属層８を形成する。 First, after bonding the pin-like external terminals 7 on relocation wiring pattern 6 as shown in FIG. 2 (a), as shown in FIG. 9 (a), by an electroless plating method of pin-like external terminals 7 the exposed surface of the exposed surface and rearrangement wiring pattern 6 forming a base metal layer 8. その下地金属層８Ｘは、例えばニッケル隣(NiP）層、パラジウム（Pd）層、金（Au）層を無電解メッキ法により順に形成した多層構造を有している。 An underlying metal layer 8X, for example nickel next (NiP) layer, palladium (Pd) layer, has a multi-layered structure formed in this order by a gold (Au) layer electroless plating.
次に、図９(b) に示すように、下地カバー膜３上に封止樹脂層９を形成する。 Next, as shown in FIG. 9 (b), forming the sealing resin layer 9 on the underlying cover film 3. その封止樹脂層９は、ピン状外部端子７の先端部以外を埋め込み、また、第１実施形態で示したと同じ材料から構成され、ガラス転移温度以上で流動する材料から構成される。 As the sealing resin layer 9, embedding the other tip of the pin-like external terminals 7, also it is composed of the same material as shown in the first embodiment, constructed from a material that flows at the glass transition temperature or higher.
続いて、図９(c) に示すように、封止樹脂膜９から露出した下地金属膜８Ｘに半田を加熱して接合すると、その熱によってピン状外部端子７先端では層構造が変化して別の下地金属膜８となる。 Subsequently, as shown in FIG. 9 (c), when joined by heating the solder to underlying metal film 8X exposed from the sealing resin film 9, the layer structure is a pin-like external terminals 7 tip by the heat is changed the other base metal film 8. その下地金属層８の層構造は、図６(b) に示したと同様なピン状外部端子７の表面から順にNiP 層８ａ、燐リッチ NiP層、NiSn層、錫リッチSn合金層の多層構造に変化する。 Layer structure of the underlying metal layer 8, NiP layer 8a from the same pin-shaped surfaces of the external terminals 7 and shown in the order FIG. 6 (b), the phosphorus-rich NiP layer, NiSn layer, the multilayer structure of the tin-rich Sn alloy layer Change.
この後に、図３、図４の工程に従って、半導体回路装置１のピン状外部端子７を導電性皮膜１０及び下地絶縁膜９を介して他の電子デバイス、例えばマザーボード１１の端子１２に接続する。 After this, 3, according to the process of FIG. 4, for connecting the pin-like external terminals 7 of the semiconductor circuit device 1 through the conductive film 10 and the underlying insulating film 9 other electronic devices, for example, the terminal 12 of the motherboard 11.
以上のような構造の半導体回路装置１においては、導電性皮膜１０とピン状外部端子７の接合劣化を防止するため形成される下地金属層８の前代構造の下地金属層８Ｘを、ピン状外部端子７の先端から下端の再配置配線パターン６までを覆うように形成した。 In the semiconductor circuit device 1 of the structure described above, the underlying metal layer 8X of Maedai structure of the underlying metal layer 8 formed to prevent the bonding deterioration of the conductive film 10 and the pin-like external terminals 7, pin-like It was formed from the tip of the external terminals 7 so as to cover up to rearrangement wiring pattern 6 of the lower end. これによりピン状外部端子７と再配置配線パターン６の接合部分では、封止樹脂膜９で覆われる前の状態で外部からの汚染による劣化が防止される。 In this way the joint portion of the rearrangement wiring pattern 6 and the pin-like external terminals 7, degradation due to contamination from the outside in a state before being covered with the sealing resin film 9 is prevented.
また、ピン状外部端子７は接合部分を除いて下地金属膜８，８ｘと封止樹脂膜９の双方により覆われているので、外部応力によるピン状外部端子７の変形が第１実施形態よりもさらに生じにくくなる。 Further, since the pin-like external terminals 7 are covered by both the underlying metal film 8,8x and the sealing resin film 9 except the joint portion, deformation of the pin-like external terminals 7 due to external stress than that in the first embodiment In addition less likely to occur. しかも、層構造が変化してない下地金属膜８Ｘは封止樹脂膜９により外気より遮断されているので周辺のガスに対する反応が防止される。 Moreover, the underlying metal layer 8X the layer structure not changed response to peripheral gas can be prevented because it is blocked from the outside air by a sealing resin film 9.
第１及び第２実施形態に示したピン状外部端子７の先端は封止樹脂膜９の塗布の調整によって露出するようにしたが、これに限定されるものではなく、以下に、他のピン状外部端子７の露出方法の例を説明する。 Although the tip of the pin-like external terminals 7 shown in the first and second embodiments have been so exposed by adjusting the coating of the sealing resin film 9, it is not limited thereto, the following, other pins illustrating an example of a method of exposing Jogaibu terminal 7.
この実施形態では、再配置配線パターン６を介してピン状外部端子７と導電性パッド４を電気的に接続する構造ではなく、図１０(a) に示すように、ピン状外部端子７を導電性パッド４に直に接続した構造を採用した半導体回路装置を用意する。 In this embodiment, instead of the pin-like external terminals 7 and the conductive pads 4 via the rearrangement wiring pattern 6 in the structure for electrically connecting, as shown in FIG. 10 (a), the conductive pin-like external terminals 7 providing a semiconductor circuit device employing a direct connection structure sexually pad 4. さらに、ピン状外部端子７を完全に覆うように封止樹脂膜９を下地カバー膜３の上に塗布し、その後に封止樹脂膜９を半硬化させる。 Furthermore, applying a sealing resin film 9 so as to completely cover the pin-like external terminals 7 on the underlying cover film 3, and then to cause semi-cure the sealing resin film 9.
続いて、図１０(b) に示すように、ピン状外部端子７の先端上の封止樹脂膜９を容器１７内の有機溶剤液１６に漬けて除去し、これにより図１１(a) に示すようにピン状外部端子７の先端を露出させる。 Subsequently, as shown in FIG. 10 (b), the sealing resin film 9 on the tip of the pin-like external terminals 7 is removed by dipping into an organic solvent solution 16 in the container 17, thereby to FIG 11 (a) exposing the tip of the pin-like external terminals 7 as shown. その有機溶剤液１６は、封止樹脂膜９を構成する樹脂材の主溶剤である。 The organic solvent solution 16 is a main solvent of the resin material constituting the sealing resin film 9.
その後に、残った封止樹脂膜９を硬化し、さらに封止樹脂膜９とピン状外部端子７の先端を洗浄する。 Thereafter, by curing the remaining sealing resin film 9, further wash the tip of the sealing resin film 9 and the pin-like external terminals 7.
その後に、図１１(b) に示すように、ピン状外部端子７の先端に半田又は導電性ペーストなどの導電性皮膜１０を形成する。 Then, as shown in FIG. 11 (b), to form a conductive film 10 such as the tip of the pin-like external terminals 7 of solder or conductive paste.
以上により、封止樹脂膜９からピン状外部端子７の先端だけを露出させてその先端面に導電性皮膜１０を形成する工程が終了し、その後に、図３、図４に示した工程に従ってピン状外部端子７の先端を他の電子デバイスに接続する。 By the above, to expose only the tip of the pin-like external terminals 7 from the sealing resin film 9 step is completed to form a conductive film 10 on the front end surface, thereafter, 3, in compliance with the steps shown in FIG. 4 the tip of the pin-like external terminals 7 connected to the other electronic devices.
ところで、ピン状外部端子７の先端を封止樹脂膜９から露出する方法としては次のような工程を採用してもよい。 As a method for exposing the tip of the pin-like external terminals 7 from the sealing resin film 9 may employ the following steps.
まず、図１０(a) に示すような構造にした後に、図１２(a) に示すように、ピン状接続端子７の先端上の封止樹脂膜９をO 2又はCF 4 、又は酸素含有ガス等のプラズマ１８に曝して除去する。 First, after the structure shown in FIG. 10 (a), FIG. 12 (a), the sealing resin film 9 on the tip of the pin-shaped connecting terminals 7 O 2 or CF 4, or an oxygen-containing removing exposed to the plasma 18 of the gas. この場合、ピン状接続端子７の先端にプラズマ１８を供給するための開口１９ａを有する絶縁性又は金属性のプレート１９を半導体回路装置１とプラズマ１８の間に介在させて、ピン状接続端子７先端以外の封止樹脂膜９をプラズマから遮る。 In this case, with intervening insulating or metallic plate 19 has an opening 19a for supplying the plasma 18 to the tip of the pin-like connecting terminal 7 between the semiconductor circuit device 1 and the plasma 18, the pin-shaped connection terminals 7 block the sealing resin film 9 other than the tip from the plasma.
これにより、図１２(b) に示すように、ピン状接続端子７のうち先端表面の封止樹脂膜９だけが除去されてその先端を選択的に露出させる。 Thus, as shown in FIG. 12 (b), only the sealing resin film 9 of the tip surface of the pin-like connecting terminal 7 is selectively exposing the tip is removed. その後に、図１１(b) と同様にピン状接続端子７の先端に導電性皮膜１０を形成する。 Thereafter, a conductive film 10 on the tip shown in FIG. 11 (b) like the pin-like connecting terminal 7.
さらに、図３、図４に示した工程に従ってピン状外部端子７を導電性皮膜１０を介して他の電子デバイスに接続する。 Further, FIG. 3, via the conductive film 10 a pin-like external terminals 7 in accordance with the steps shown in FIG. 4 connects to other electronic devices.
本実施形態では、ＢＧＡ型外部端子構造の半導体回路装置とその他の電子デバイスの接合について説明する。 In the present embodiment, it will be described bonding of the semiconductor circuit device and other electronic devices of the BGA type external terminal structure.
まず、図１３(a) に示した半導体回路装置１は、図５に示したような再配置配線パターン６の上に、ボール状外部端子２０として半田ボールを接合している。 First, the semiconductor circuit device 1 shown in FIG. 13 (a), on the relocation wiring pattern 6 as shown in FIG. 5, is bonded a solder ball as a ball-shaped external terminals 20. また、再配置配線パターン６は、ボール状外部端子２０との接続部分を除いて、下地カバー膜３上に形成される封止樹脂膜９によって覆われている。 Further, rearrangement wiring pattern 6, except for the connection portions between the ball-shaped external terminals 20 are covered with the sealing resin film 9 formed on the underlying cover film 3. その封止樹脂膜９の材料は第１実施形態に記載したと同じ材料を採用する。 Material of the sealing resin film 9 employs the same material as described in the first embodiment.
それから、図１３(b) に示すように、その半導体回路装置１のボール状外部端子９を、第１実施形態で説明した電子デバイスであるマザーボード１１の端子１２の上に接着性導電樹脂１３ａを介して乗せる。 Then, as shown in FIG. 13 (b), the ball-shaped external terminals 9 of the semiconductor circuit device 1, the adhesive conductive resin 13a on the terminal 12 of the motherboard 11 is an electronic device described in the first embodiment through it puts in. そして、半導体回路装置１とマザーボード１１を加熱雰囲気に置き、図１５に示した温度プロファイルに従って加熱する。 Then, place the semiconductor circuit device 1 and the mother board 11 to the heating atmosphere, heating according to the temperature profile shown in FIG. 15.
まず、マザーボード１１と半導体回路装置１の加熱温度を室温から徐々に上げていって、ガラス転移温度Ｔg を通過点としてボール状外部端子２０の融点となるまで上昇させる。 First, the heating temperature of the mother board 11 and the semiconductor circuit device 1 is gradually increased from room temperature, it is raised to the melting point of the ball-shaped external terminals 20 a glass transition temperature Tg as the passing point. これにより、図１４(a) に示すように、封止樹脂膜９は流動性を持つようになり、徐々にボール状外部端子２０の表面に流れ出す。 Thus, as shown in FIG. 14 (a), the sealing resin film 9 is made to have fluidity, and gradually flows out to the surface of the ball-shaped external terminals 20.
さらに、加熱温度をボール状外部端子２０の融点より高く上昇させると、図１４(b) に示すように、ボール状外部端子２０と導電性樹脂層１３ａはともに溶融して互いに接合するとともに、封止樹脂膜９はさらに自重で流れてマザーボード１１の表面にまで到達する。 Further, when the heating temperature is raised above the melting point of the ball-shaped external terminals 20, as shown in FIG. 14 (b), together with the ball-shaped external terminals 20 and the conductive resin layer 13a are both joined together by melting, sealing sealing resin film 9 reaches further the surface of the mother board 11 flows by its own weight. これにより、半導体回路装置１のボール状外部端子７とマザーボード１１の端子１２が接続される。 Thus, the terminal 12 of the ball-shaped external terminals 7 and the mother board 11 of the semiconductor circuit device 1 is connected.
その後に、加熱温度を室温まで徐々に下げてゆくと、その温度低下の過程において、ボール状外部端子２０はその融点より下がった時点で硬化し、さらにガラス転移温度より低い温度で封止樹脂膜９が硬化する。 Thereafter, when Yuku gradually decreased heating temperature to room temperature, in the course of the temperature drop, the ball-shaped external terminals 20 is cured at the time of lower than its melting point, further sealing resin film at a temperature lower than the glass transition temperature 9 is cured.
これにより半導体回路装置１のマザーボード１１への取り付けが終了する。 Thus attachment to the mother board 11 of the semiconductor circuit device 1 is completed.
そのようなＢＧＡ型パッケージの半導体回路装置１においても、ボール状外部端子２０である半田ボールをマザーボード１１の端子１２の上に接続する加熱工程において、外部端子２０の周囲で下地カバー膜３と再配置配線パターン６を覆う封止樹脂膜９が自重で流れてボール状外部端子２０と端子１２を覆う。 Also in the semiconductor circuit device 1 of such a BGA type package, in the heating step of connecting the solder ball is a ball-shaped external terminals 20 on the terminal 12 of the motherboard 11, again with the underlying cover film 3 around the external terminals 20 cover the ball-shaped external terminals 20 and the terminal 12 the sealing resin film 9 covering the placement wiring pattern 6 flowing under its own weight.
従って、ボール状外部端子２０と端子１２との接合後に、その接合部分とボール状外部端子２０と端子１２が封止樹脂膜９により覆われるので、接合部分とボール状外部端子２０と端子１２は外気に含まれるガスとの反応が抑制される。 Therefore, after the bonding of the ball-shaped external terminals 20 and the terminal 12, since the joint portion and the ball-shaped external terminals 20 and the terminal 12 is covered with the sealing resin film 9, the bonding portion and the ball-shaped external terminals 20 and the terminal 12 the reaction between the gas contained in the outside air can be suppressed. しかも、ボール状外部端子２０などを封止樹脂膜９により被覆する処理は、独立しているのではなくてボール状外部端子２０と他の端子１２との接合の際に同時に行われるので、スループットの低下が防止される。 Moreover, the process of coating the sealing resin film 9 such as a ball-shaped external terminals 20, because at the same time takes place during the bonding of the independent ball-shaped external terminals 20 rather than being the other terminal 12, the throughput decrease of is prevented.
さらに、半導体回路装置１とマザーボード１１との接合部分は封止樹脂膜９により実質的に太くなり、外部からの応力集中に耐えることが可能になって凝集破壊の発生が防止される。 Moreover, the joint portion between the semiconductor circuit device 1 and the mother board 11 is substantially the thicker by the sealing resin film 9, the occurrence of cohesive failure can be prevented by making it possible to withstand the stress concentration from the outside.
そのような接合部分を封止樹脂膜９によって覆った構造と、従来のように接合部分を露出させた構造とを、それぞれ加熱サイクル実験によって不良発生具合を調査したところ図１６に示すような結果が得られた。 A covered structure such joined portion by the sealing resin film 9, and exposing the bonding portion as in the conventional structure, as shown in FIG. 16 were investigated failure condition by each heating cycle test results was gotten. 即ち、図１６において、半導体装置の上に形成される封止樹脂が外部端子の他の電子デバイスとの接合部分を覆わない構造となっているので、接合部分に歪みが生じてある寿命を越えたときに破壊が生じやすくなる。 That is, beyond 16, since the sealing resin formed on the semiconductor device has a structure which does not cover the junction between the other electronic devices of the external terminals, the life distortion are generated in the bonding portion destruction is likely to occur at the time was. これに対して、本実施形態によれば従来の構造に比べて不良発生率が改善されていることが分かる。 In contrast, it is found that defect rate in comparison with the conventional structure according to this embodiment is improved.
本実施形態では、ＬＧＡ型外部端子構造の半導体回路装置とその他の電子デバイスの接合について説明する。 In the present embodiment, a description will be given of a semiconductor circuit device and bonding of other electronic devices LGA type external terminal structure.
図１７(a) に示すような半導体回路装置１を用意する。 Providing a semiconductor circuit device 1 shown in FIG. 17 (a). その半導体回路装置１は、図５に示したような再配置配線パターン６を有している。 As the semiconductor circuit device 1 includes a rearrangement wiring pattern 6 as shown in FIG. 再配置配線パターン６は、外部端子６ａとなる他の電子デバイスとの接続部分を除いて下地カバー膜３上の封止樹脂膜９によって覆われている。 Rearrangement wiring pattern 6 is covered with the sealing resin film 9 on the underlying cover film 3 except for the connecting portion between the other electronic device serving as an external terminal 6a. その封止樹脂膜９の材料は第１実施形態に記載したと同じ材料を採用する。 Material of the sealing resin film 9 employs the same material as described in the first embodiment. なお、外部端子６ａの露出は、例えば図１２に示したように部分的にプラズマを供給したり、或いはレーザを照射することによって行われる。 Incidentally, the exposure of the external terminals 6a is carried out by irradiation such as partially and supplies the plasma as shown in FIG. 12, or a laser.
そして、図１７(b) に示すように、半導体回路装置１の外部端子６ａを、第１実施形態で説明した電子デバイスであるマザーボード１１の端子１２の上に接着性導電樹脂層２１を挟んで合わせる。 Then, as shown in FIG. 17 (b), the external terminals 6a of the semiconductor circuit device 1, the adhesive conductive resin layer 21 is sandwiched on the terminal 12 of the motherboard 11 is an electronic device described in the first embodiment match. そして、半導体回路装置１とマザーボード１１を加熱雰囲気に置いて図１５に示した温度プロファイルに従って加熱する。 Then, heated according to the temperature profile shown in FIG. 15 at a semiconductor circuit device 1 and the mother board 11 to the heating atmosphere.
まず、マザーボード１１と半導体回路装置１の加熱温度を室温から徐々に上げていって、ガラス転移温度Ｔg を通過点として接着性導電樹脂層１３の融点となるまで上昇させる。 First, the heating temperature of the mother board 11 and the semiconductor circuit device 1 is gradually increased from room temperature, it is raised to the melting point of the adhesive conductive resin layer 13 to the glass transition temperature Tg as the passing point. これにより、図１８(a) に示すように、封止樹脂膜９は流動性を持つようになり、徐々に接着性導電樹脂層２１の表面に流れ出す。 Thus, as shown in FIG. 18 (a), the sealing resin film 9 is made to have fluidity, and gradually flows out to the surface of the adhesive conductive resin layer 21.
さらに、加熱温度を接着性導電樹脂層２１の融点より高く上昇させると、図１８(b) に示すように、接着性導電樹脂層２１はともに溶融して互いに接合するとともに、封止樹脂膜９はさらに自重で流れてマザーボード１１の表面にまで到達する。 Further, when the heating temperature is raised above the melting point of the adhesive conductive resin layer 21, as shown in FIG. 18 (b), with the adhesive conductive resin layer 21 together joined together by melting, the sealing resin film 9 reach the surface of the mother board 11 further flows by its own weight is. これにより、半導体回路装置１の外部端子６ａとマザーボード１１の端子１２が接着性導電樹脂層２１を介して接続される。 Thus, the terminal 12 of the external terminals 6a and the mother board 11 of the semiconductor circuit device 1 are connected via the adhesive conductive resin layer 21.
その後に、加熱温度を室温まで徐々に下げてゆくと、その温度低下の過程において、接着性導電樹脂層２１はその融点より下がった時点で硬化し、さらにガラス転移温度より低い温度で封止樹脂膜９が硬化する。 Thereafter, when the heating temperature Yuku gradually decreased to room temperature, in the course of the temperature drop, the adhesive conductive resin layer 21 is cured at the time of lower than its melting point, further sealing resin at a temperature lower than the glass transition temperature film 9 is cured.
上記したようにＬＧＡ型パッケージの半導体回路装置１においても、接着性導電性樹脂層２１をマザーボード１１の端子１２と半導体回路装置１の外部端子６ａに接続する加熱工程において、その接続部分の周囲の封止樹脂膜９が自重で流れて外部端子６と端子１２とこれらの接続部分を覆うことになる。 Also in the semiconductor circuit device 1 of the LGA type package as described above, in the heating step of connecting the adhesive conductive resin layer 21 to the external terminal 6a of the terminals 12 and the semiconductor circuit device 1 of the motherboard 11, the periphery of the connecting portion the external terminal 6 and the terminal 12 the sealing resin film 9 to flow by its own weight will cover these connecting portions.
従って、２つの端子６，１２の接合後に、その端子６，１２及びその接合部分が封止樹脂膜９に覆われるので、端子６，１２及び接合部分が外のガスとの反応が防止される。 Therefore, after the bonding of the two terminals 6, 12, because the terminals 6, 12 and the joint portion thereof is covered with the sealing resin film 9, terminals 6, 12 and the bonding portion is prevented reacted with the outside gas . しかも、封止樹脂膜９による端子６，１２の被覆は端子同士を接合する際に同時に行われるので、スループットの低下が防止される。 Moreover, the coating of the terminal 6, 12 by the sealing resin film 9 so simultaneously performed when joining the terminals together, reduction of throughput is prevented.
さらに、端子６，１２同士の接合部分は封止樹脂膜９により被覆されて外部からの応力集中に耐えることが可能になる。 Moreover, the joint portion between the terminal 6 and 12 it is possible to withstand the stress concentration from the outside is covered with a sealing resin film 9.
上記した実施形態では、電子デバイスとして半導体装置を例に挙げたが、プリント基板、マザーボード、その他の電子デバイスを外部端子で接続する場合にも同様に適用できる。 In the above embodiments, although an example of a semiconductor device as an electronic device, also applicable to the case of connecting the printed circuit board, a motherboard, or other electronic devices in the external terminal.
（付記１）基板上に形成され且つ第１加熱温度によって溶融して流動性を持つ封止絶縁膜と、 A sealing insulating film having fluidity melted by (Supplementary Note 1) formed on the substrate and the first heating temperature,
前記基板上に形成されて第１加熱温度より高い第２加熱温度によって他の電子デバイスに接続され、且つ周囲を前記封止絶縁膜に囲まれる外部端子とを有することを特徴とする電子デバイス。 An electronic device characterized by having an external terminal surrounded connected by the second heating temperature higher than the first heating temperature is formed on the substrate to other electronic devices, and the surroundings to the sealing insulating film.
（付記２）前記基板は半導体素子が形成された半導体基板であることを特徴とする付記１に記載の電子デバイス。 (Supplementary Note 2) The electronic device according to note 1, wherein the substrate is a semiconductor substrate on which semiconductor elements are formed. また、前記電子デバイスは半導体装置である。 Further, the electronic device is a semiconductor device.
（付記３）前記封止絶縁膜は、熱可塑性であってガラス転移温度以上の温度で流動性をもち、該ガラス転移温度が前記外部端子と前記他の電子デバイスとの接続に使用される導電性接着剤の融点よりも低く、かつ、該ガラス転移温度以下に冷却した後に固化する樹脂材料から形成されることを特徴とする付記１又は付記２に記載の電子デバイス。 (Supplementary Note 3) The sealing insulating film is a thermoplastic having fluidity at a temperature above the glass transition temperature, conductivity of the glass transition temperature is used for connection with the other electronic device and the external terminal lower than the melting point of sexual adhesive, and note 1 or electronic device according to note 2, characterized in that it is formed of a resin material which solidifies after cooling below the glass transition temperature.
（付記４）前記外部端子のうち前記封止絶縁膜からの露出部分は、ピン状、ボール状又は平面状であることことを特徴とする付記１乃至付記３のいずれかに記載の電子デバイス。 (Supplementary Note 4) The exposed portion from the sealing insulating film of the external terminals, electronic device according to any one of Appendixes 1 to Appendix 3, characterized in that it pin-shaped, a ball-shaped or planar.
（付記５）前記外部端子には、前記第２加熱温度の融点を有する導電性接着膜が形成されていることを特徴とする付記１乃至付記４のいずれかに記載の電子デバイス。 (Supplementary Note 5) The outside terminal, an electronic device according to any one of Appendixes 1 to Appendix 4, characterized in that the conductive adhesive film having a melting point of the second heating temperature is formed.
（付記６）前記導電性接着膜は、半田又は半田ペースト又は導電性樹脂であることを特徴とする付記５に記載の電子デバイス。 (Supplementary Note 6) The conductive adhesive film, an electronic device according to appendix 5, which is a solder or solder paste or conductive resin.
（付記７）前記封止樹脂の溶融温度は、前記半田の融点よりも低いことを特徴とする付記６に記載の電子デバイス。 (Supplementary Note 7) the melting temperature of the sealing resin, the electronic device according to note 6, wherein the lower than the solder melting point.
（付記８）前記外部端子と前記導電性接着膜の間には、下地金属膜が形成されていることを特徴とする付記５に記載の電子デバイス。 (Supplementary Note 8) between the external terminal and the conductive adhesive film, an electronic device according to Note 5, wherein the base metal film is formed.
（付記９）前記下地金属膜は、前記外部端子のうち前記導電性接着膜に覆われない部分の表面にも形成されていることを特徴とする付記８に記載の電子デバイス。 (Supplementary Note 9) The underlying metal film, an electronic device according to Note 8, characterized in that is also formed on the conductive surface of the portion not covered with the adhesive layer of the external terminal.
（付記１０）前記外部端子は、前記基板上に形成された導電性パッドに接続されていることを特徴とする付記１乃至付記９のいずれかに記載の電子デバイス。 (Supplementary Note 10) The external terminals, electronic device according to any one of Appendixes 1 to Appendix 9, characterized in that it is connected to a conductive pad formed on the substrate.
（付記１１）前記基板上には前記外部端子が接続される配線パターンが形成され、該配線パターンのうち前記外部端子との接続部の周囲は前記封止樹脂に覆われていることを特徴とする付記１乃至付記９のいずれかに記載の電子デバイス。 (Supplementary Note 11) The wiring pattern on the substrate on which the external terminal is connected is formed, and characterized in that the periphery of the connection portion between the external terminals of the wiring pattern is covered with the sealing resin electronic device according to any one of Appendixes 1 to Appendix 9.
（付記１２）前記封止樹脂と前記配線パターンの間には、非熱可塑性絶縁膜が形成されていることを特徴とする付記１１に記載の電子デバイス。 (Supplementary Note 12) The between the sealing resin and the wiring pattern, electronic devices according to Appendix 11, wherein the non-thermoplastic insulation film is formed.
（付記１３）前記第２加熱温度は、前記第１加熱温度よりも高いことを特徴とする付記１乃至付記１２のいずれかに記載の電子デバイス。 (Supplementary Note 13) The second heating temperature, an electronic device according to any one of Appendixes 1 to Appendix 12, wherein the higher than the first heating temperature.
（付記１４）前記封止樹脂と前記基板の間には、非熱可塑性絶縁膜が形成されていることを特徴とする付記１乃至付記１３のいずれかに記載された電子デバイス。 (Supplementary Note 14) between the sealing resin and the substrate, an electronic device according to any one of Appendixes 1 to Appendix 13, characterized in that non-thermoplastic insulation film is formed.
（付記１５）基板上に外部端子を形成する工程と、 Forming an external terminal (Supplementary Note 15) on the substrate,
第１温度で溶融して流動性を有する封止絶縁膜を前記外部端子の一部を露出して前記基板上に形成する工程とを有することを特徴とする電子デバイス封止方法。 Electronic device sealing method characterized by a step of forming a sealing insulating film having fluidity and melt at a first temperature on the exposed part substrate of the external terminals.
（付記１６）前記封止絶縁膜からの前記外部端子の露出部分に導電性接着膜を形成する工程をさらに有することを特徴とする付記１５に記載の電子デバイス封止方法。 (Supplementary Note 16) The electronic device sealing method of statement 15, further comprising the step of forming a conductive adhesive layer on the exposed portions of the external terminals from the sealing insulating film.
（付記１７）前記封止絶縁膜を形成する前又は後に、前記外部端子のうち少なくとも露出される部分に下地金属膜を形成することを特徴とする付記１５又は付記１６に記載の電子デバイス封止方法。 (Supplementary Note 17) The before or after forming the sealing insulating film, electronic device sealing according to note 15 or note 16 and forming a base metal film in the portion which is at least exposed out of the external terminals Method.
（付記１８）前記封止絶縁膜は、回転塗布方法によって前記基板上に形成されることを特徴とする付記１５乃至付記１７のいずれかに記載の電子デバイス封止方法。 (Supplementary Note 18) The sealing insulating film, an electronic device sealing method according to any one of Appendixes 15 to Supplementary Note 17, characterized in that formed on the substrate by the spin coating method.
（付記１９）前記外部端子は、前記基板上に前記封止絶縁膜を形成した後に、プラズマ又は溶剤によって前記封止樹脂の一部をエッチングすることによって露出されることを特徴とする付記１５乃至付記１７に記載の電子デバイス封止方法。 (Supplementary Note 19) The external terminals, after forming the sealing insulating film on the substrate, Appendix 15 to, characterized in that it is exposed by etching a part of the sealing resin by a plasma or solvent the electronic device sealing method of statement 17.
（付記２０）基板上に形成され且つ第１加熱温度によって溶融して流動性を持つ封止絶縁膜と、前記基板上に形成されて且つ周囲を前記封止絶縁膜に囲まれた第１の外部端子とを有する第１の電子デバイスと、第２の外部端子を有する第２の電子デバイスを用意し、前記外第１の部端子と前記第２の外部端子を重ねる工程と、 (Supplementary Note 20) formed on a substrate and then melted by first heating temperature and the sealing insulating film having fluidity, first the periphery and is formed on the substrate surrounded by the sealing insulating film a first electronic device and an external terminal, the steps of the second electronic device having a second external terminal is prepared, overlapping said second external terminal and the outer first part terminal,
前記第１及び第２の電子デバイスを加熱して前記第１加熱温度まで上昇させる行程と、 A step of raising to the first heating temperature and heating the first and second electronic devices,
前記第１加熱温度よりも高い第２加熱温度によって前記第１の外部端子と前記第２の外部端子を接合するとともに、前記封止絶縁膜の流動によって前記封止絶縁膜により前記第１の外部端子と前記第２の外部端子を覆う工程と、 Thereby joining the second external terminal and the first external terminal by the high second heating temperature than the first heating temperature, said first outside by the sealing insulating film by the flow of the sealing insulating film a step of covering the terminal second external terminals,
前記第１及び第２の電子デバイスを前記第１加熱温度より低い温度まで冷却する工程とを有することを特徴とする電子デバイス接続方法。 Wherein the first and the electronic device connection method characterized by a step of cooling the second electronic device to a temperature lower than the first heating temperature.
（付記２１）前記第１の電子デバイスは、半導体回路装置であることを特徴とする付記２０に記載の電子デバイス接続方法。 (Supplementary Note 21) the first electronic device, the electronic device connecting method according to note 20, which is a semiconductor circuit device.
（付記２２）前記第２の電子デバイスは、マザーボードであることを特徴とする付記２０又は付記２１に記載の電子デバイス接続方法。 (Supplementary Note 22) the second electronic device, the electronic device connecting method according to note 20 or note 21, characterized in that a motherboard.
以上述べたように本発明によれば、外部端子の周囲に第１加熱温度により溶融して流動性を有する封止絶縁膜を形成し、第１加熱温度よりも高い第２加熱温度によって外部端子を他の電子デバイスに接続するようにしたので、外部端子を他の電子デバイスに接続する際に、封止絶縁膜（樹脂膜）はその自重によって流れて外部端子を覆うようになる。 According to the present invention as described above, and melted by first heating temperature to form a sealing insulating film having fluidity around the external terminals, the external terminals by the second heating temperature higher than the first heating temperature since was to be connected to other electronic devices, when connecting the external terminals to other electronic devices, sealing insulating film (resin film) is to cover the external terminal flows by its own weight.
そして、外部端子の接続を終えて電子デバイスが冷却された後には、封止絶縁膜は硬化し、外部端子の機械的強度が封止樹脂によって補強されるので、封止絶縁膜は外部端子に外部からかかる応力を緩和して変形を防止することができ、さらに、外部ガスとの反応を遮ることができる。 After the electronic device after the connection of the external terminal is cooled, the sealing insulating film is cured, the mechanical strength of the external terminals is reinforced by a sealing resin, the sealing insulating film to the outside terminal relieve such external stress can be prevented from being deformed further, it is possible to block the reaction with the external gas.
【図１】図１(a),(b) は、従来の半導体装置の接合工程を示す断面図である。 [1] Figure 1 (a), (b) is a sectional view showing a bonding process of a conventional semiconductor device.
【図２】図２(a) 〜(c) は、本発明の第１実施形態に係る半導体装置の封止樹脂の形成工程を示す断面図である。 [2] Figure 2 (a) ~ (c) are sectional views showing steps of forming a sealing resin of the semiconductor device according to a first embodiment of the present invention.
【図３】図３(a),(b) は、本発明の第１実施形態に係る半導体装置をマザーボードに接続する工程を示す断面図（その１）である。 [3] FIG. 3 (a), (b) is a sectional view showing a step of connecting the semiconductor device to a motherboard according to the first embodiment of the present invention (Part 1).
【図４】図４(a),(b) は、本発明の第１実施形態に係る半導体装置をマザーボードに接続する工程を示す断面図（その２）である。 [4] FIG. 4 (a), (b) is a sectional view showing a step of connecting the semiconductor device according to a first embodiment of the present invention to the motherboard (2).
【図５】図５は、本発明の第１実施形態に係る半導体装置の封止樹脂の形成前の状態を示す平面図である。 Figure 5 is a plan view showing a state before formation of the sealing resin of the semiconductor device according to a first embodiment of the present invention.
【図６】図６(a) は、本発明の第１実施形態に係る半導体装置の他の例を示す断面図（その１）、図６(b) は、図６(a) に示したピン状外部端子の先端に形成される層構造を示す断面図である。 [6] FIG. 6 (a), cross-sectional view showing another example of a semiconductor device according to a first embodiment of the present invention (Part 1), 6 (b) is shown in FIG. 6 (a) it is a sectional view showing a layer structure formed on the tip of the pin-like external terminals.
【図７】図７は、本発明の第１実施形態に係る半導体装置の他の例を示す断面図（その２）である。 Figure 7 is a cross-sectional view showing another example of a semiconductor device according to a first embodiment of the present invention (Part 2).
【図８】図８は、本発明の第１実施形態に係る半導体装置の他の例を示す断面図（その３）である。 Figure 8 is a cross-sectional view showing another example of a semiconductor device according to a first embodiment of the present invention (Part 3).
【図９】図９(a) 〜(c) は、本発明の第２実施形態に係る半導体装置の封止工程を示す断面図である。 [9] FIG. 9 (a) ~ (c) are cross-sectional views illustrating a sealing step of a semiconductor device according to a second embodiment of the present invention.
【図１０】図１０(a),(b) は、本発明の第３実施形態に係る半導体装置のピン状外部端子の先端を封止樹脂から露出する方法の第１例を示す断面図（その１）である。 [10] FIG. 10 (a), (b) is a sectional view showing a first example of a method of exposing the third tip of the pin-like external terminals of the semiconductor device according to an embodiment of the present invention from the sealing resin ( Part 1).
【図１１】図１１(a),(b) は、本発明の第３実施形態に係る半導体装置のピン状外部端子の先端を封止樹脂から露出する方法の第１例を示す断面図（その２）である。 [11] FIG. 11 (a), (b) is a sectional view showing a first example of a method of exposing the third tip of the pin-like external terminals of the semiconductor device according to an embodiment of the present invention from the sealing resin ( is a second).
【図１２】図１２(a),(b) は、本発明の第３実施形態に係る半導体装置のピン状外部端子の先端を封止樹脂から露出する方法の第２例を示す断面図である。 [12] FIG. 12 (a), (b) is a sectional view showing a second example of a method of exposing a tip of the pin-like external terminals of the semiconductor device according to a third embodiment of the present invention from the sealing resin is there.
【図１３】図１３(a),(b) は、本発明の第４実施形態に係る半導体装置をマザーボードに接続する工程を示す断面図（その１）である。 [13] FIG. 13 (a), (b) is a sectional view showing a step of connecting the semiconductor device to a motherboard according to a fourth embodiment of the present invention (Part 1).
【図１４】図１４(a),(b) は、本発明の第４実施形態に係る半導体装置をマザーボードに接続する工程を示す断面図（その２）である。 [14] FIG. 14 (a), (b) is a sectional view showing a step of connecting the semiconductor device according to a fourth embodiment of the present invention to the motherboard (2).
【図１５】図１５は、本発明の第４実施形態に係る半導体装置をマザーボードに接続する際の温度プロファイルと樹脂状態を示す図である。 Figure 15 is a diagram showing the temperature profile and the resin condition when connecting the semiconductor device according to a fourth embodiment of the present invention to the motherboard.
【図１６】図１６は、本発明の第４実施形態に係る半導体装置と従来に係る半導体装置の温度サイクル試験結果である。 Figure 16 is a temperature cycle test results of the semiconductor device and the semiconductor device according to the prior art according to a fourth embodiment of the present invention.
【図１７】図１７(a),(b) は、本発明の第５実施形態に係る半導体装置をマザーボードに接続する工程を示す断面図（その１）である。 [17] FIG. 17 (a), (b) is a sectional view showing a step of connecting the semiconductor device to a motherboard according to a fifth embodiment of the present invention (Part 1).
【図１８】図１８(a),(b) は、本発明の第５実施形態に係る半導体装置をマザーボードに接続する工程を示す断面図（その２）である。 [18] FIG. 18 (a), (b) is a sectional view showing a step of connecting the semiconductor device according to a fifth embodiment of the present invention to the motherboard (2).
１…半導体回路装置、２…無機絶縁膜、３…下地カバー膜、４…導電性パッド、５…開口、６…再配置配線パターン、６ａ…プレート状外部端子、７…ピン状外部端子、８，８Ｘ…下地金属層、９…封止樹脂膜、１０…導電性皮膜、１１…マザーボード、１２…端子、１３…接着樹脂層、１４，１５…配線保護層（絶縁層）、１６…有機溶剤、１７…容器、１８…プラズマ、１９…プレート、２０…ボール状外部端子。 1 ... semiconductor circuit device, 2 ... inorganic insulating film, 3 ... underlying cover film, 4 ... conductive pads, 5 ... opening, 6 ... rearrangement wiring pattern, 6a ... plate-shaped external terminal, 7 ... pin-like external terminals 8 , 8X ... underlying metal layer, 9 ... sealing resin film, 10 ... conductive film, 11 ... motherboard, 12 ... terminal, 13 ... adhesive resin layer, 14, 15 ... wiring protective layer (insulating layer), 16 ... organic solvent , 17 ... container, 18 ... plasma, 19 ... plate, 20 ... ball-shaped external terminal.
基板の一面に形成された外部端子と、 And external terminals formed on one surface of the substrate,
前記基板の一面に形成され、前記外部端子の一部が露出するように前記外部端子を覆う封止絶縁膜とを有し、 Formed on one surface of the substrate, and a sealing insulating film covering the external terminals as a part of the external terminals are exposed,
前記封止絶縁膜は熱可塑性であって、前記封止絶縁膜のガラス転移温度が前記外部端子の融点温度よりも低い The sealing insulating film is a thermoplastic, lower than the glass transition temperature of the sealing insulating film is the melting point temperature of the external terminals
ことを特徴とする電子デバイス。 Electronic device characterized in that.
前記基板と前記外部端子との間には、前記外部端子と接続される配線パターンが形成され、 Between the external terminal and the substrate, a wiring pattern connected to the external terminals are formed,
前記配線パターンの表面のうち、前記配線パターンと前記外部端子との接続面を除いた面が、絶縁性の非熱可塑性樹脂により覆われることを特徴とする請求項１に記載の電子デバイス。 The electronic device according to claim 1 wherein one surface of the wiring pattern, the surfaces except the connection surface between the wiring pattern and the external terminals, characterized in that it is covered by the non-thermoplastic resin insulating.
前記基板は半導体基板であることを特徴とする請求項１又は２に記載の電子デバイス。 Electronic device according to claim 1 or 2, wherein the substrate is a semiconductor substrate.
前記外部端子の先端表面には、 前記外部端子の融点温度と同じ融点温度を有する導電性皮膜が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス。 Wherein the distal end surface of the external terminal, an electronic device according to any one of claims 1 to 3, wherein a conductive film having the same melting temperature as the melting point temperature of the external terminals are formed.
前記外部端子と前記導電性皮膜との間には、下地金属膜が形成されていることを特徴とする請求項４に記載の電子デバイス。 Electronic device according to claim 4 wherein between the external terminal and the conductive coating, characterized in that the base metal film is formed.
前記外部端子の表面のうち、前記外部端子の前記配線パターンとの接続面を除く全面が、前記下地金属膜により覆われることを特徴とする請求項５に記載の電子デバイス。 Wherein in the surface of the external terminal, an electronic device according to claim 5, the entire surface excluding the connecting surface of the wiring pattern of the external terminals, characterized in that it is covered by the underlying metal film.
第１の外部端子と、前記第１の外部端子の一部が露出するように前記第１の外部端子を覆う封止絶縁膜とが基板上に形成された第１のデバイスと 、第２の外部端子を有する第２のデバイスとを接続するデバイス接続方法において、 A first external terminal, wherein the first device first and the sealing insulating film covering the first external terminal such that a portion of the external terminals is exposed is formed on the substrate, the second in the device connection method for connecting the second device having an external terminal,
前記第１のデバイスと前記第２のデバイスとを、前記第１の外部端子と前記第２の外部端子とが対向するように重ねる工程と、 A step of superimposing said first device and a second device, such that the first external terminal and the second external terminal is opposed,
前記第１及び第２のデバイスを加熱して、熱可塑性を有する前記封止絶縁膜のガラス転移温度まで上昇させる工程と、 Heating said first and second device, comprising the steps of raising temperature to the glass transition temperature of the sealing insulating film having a thermoplastic,
前記ガラス転移温度よりも高い前記第１の外部端子の融点温度以上に加熱して、前記第１の外部端子と前記第２の外部端子とを接合するとともに、前記封止絶縁膜の流動によって前記封止絶縁膜により前記第１の外部端子と前記第２の外部端子を覆う工程と、 It is heated to above higher the melting point temperature of the first external terminal than the glass transition temperature, thereby bonding the first external terminal and the second external terminal, wherein the flow of the sealing insulating film a step of covering the second external terminal and the first external terminal by the sealing insulating film,
前記第１及び第２のデバイスを前記封止絶縁膜のガラス転移温度より低い温度まで冷却する工程と を有することを特徴とするデバイス接続方法。 Device connection method characterized by a step of cooling the first and second devices to a temperature below the glass transition temperature of the sealing insulating film.
JP2001351501A 2001-11-16 2001-11-16 Electronic devices and device connection Expired - Fee Related JP3875077B2 (en)
US10/097,815 US6909181B2 (en) 2001-11-16 2002-03-15 Light signal processing system
TW091105618A TW533507B (en) 2001-11-16 2002-03-22 An electronic device an electronic device sealing method and an electronic device connecting method
JP2003152002A JP2003152002A (en) 2003-05-23
JP3875077B2 true JP3875077B2 (en) 2007-01-31
JP2001351501A Expired - Fee Related JP3875077B2 (en) 2001-11-16 2001-11-16 Electronic devices and device connection
JP5123409B2 (en) * 2011-03-30 2013-01-23 シャープ株式会社 Manufacturing method of the production method and the solar cell module of the wiring board with solar cells
DE112013007691T5 (en) 2013-12-17 2016-09-22 Mitsubishi Electric Corporation The power semiconductor module