Source: https://patents.google.com/patent/JP2007288050A/en
Timestamp: 2019-11-15 06:06:48
Document Index: 161095787

Matched Legal Cases: ['art 1', 'art 2', 'art 3', 'art 4', 'art 5', 'art 6', 'art 8', 'art 9']

JP2007288050A - Semiconductor device, and method for manufacturing same - Google Patents
JP2007288050A
JP2007288050A JP2006115725A JP2006115725A JP2007288050A JP 2007288050 A JP2007288050 A JP 2007288050A JP 2006115725 A JP2006115725 A JP 2006115725A JP 2006115725 A JP2006115725 A JP 2006115725A JP 2007288050 A JP2007288050 A JP 2007288050A
JP2006115725A
JP2007288050A5 (en
2006-04-19 Application filed by Shinko Electric Ind Co Ltd, 新光電気工業株式会社 filed Critical Shinko Electric Ind Co Ltd
2006-04-19 Priority to JP2006115725A priority Critical patent/JP2007288050A/en
2007-11-01 Publication of JP2007288050A publication Critical patent/JP2007288050A/en
2011-03-17 Publication of JP2007288050A5 publication Critical patent/JP2007288050A5/ja
PROBLEM TO BE SOLVED: To provide a semiconductor device constituted of mounting a light emitting element, allowed to be miniaturized and having high reliability; and to provide a method for manufacturing the semiconductor device.
SOLUTION: The semiconductor device constituted of mounting the light emitting element on a substrate comprises a wire connected to the light emitting element and a through-electrode connected to the wire and formed so as be pierced through the substrate just under a connection part with the wire.
本発明は、基板に発光素子が実装されてなる半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof light-emitting element substrate is mounted.
ＬＥＤなどの発光素子が基板上に実装されて構成される半導体装置には、様々な形状のものが提案されている。 Light emitting element such as LED is a semiconductor device configured by mounting on a substrate, it has been proposed in a variety of shapes. 例えば、図１は、従来提案されている半導体装置を模式的に示した図である。 For example, Figure 1 is a diagram schematically showing a semiconductor device that is conventionally proposed.
図１を参照するに、本図に示す半導体装置１０は、例えばセラミックよりなる基板１上に、蛍光体５が塗布された、ＬＥＤよりなる発光素子２が実装された構造を有している。 Referring to FIG. 1, the semiconductor device 10 shown in the figure, for example, on a substrate 1 made of ceramic, phosphor 5 is applied, it has a light-emitting element 2 is mounted consisting of LED. また、前記基板１上には、前記発光素子２を囲むように壁部１Ａが形成されてキャビティー６が画成され、前記発光素子２は、当該キャビティー６に収容されるように実装されている。 Further, on the substrate 1, the are wall portion 1A so as to surround the light emitting element 2 is formed made cavity 6 image, the light emitting element 2 is mounted so as to be accommodated in the cavity 6 ing. また、前記基板１上にはパターニングされた配線４が形成され、該配線４と前記発光素子５とは、ワイヤ３により電気的に接続されている。 Further, the patterned wiring 4 is formed on the substrate 1, and the light emitting element 5 and the wiring 4 are electrically connected by wire 3.
特開２００５−２７７３８０号公報 JP 2005-277380 JP
しかし、上記の図１に示した構造においては、セラミック基板上に実装された発光素子と、セラミック基板上にパターニングされた配線とが、ワイヤボンディングにより接続された構造となっている。 However, in the structure shown in Figure 1 above, the light emitting element mounted on a ceramic substrate, wiring and which is patterned on a ceramic substrate, and has a connecting structure by wire bonding. したがって、基板上に、ワイヤに接続されるための配線をパターニングして引き回すためのスペースを確保する必要がある。 Therefore, on a substrate, it is necessary to secure a space for routing by patterning the wiring to be connected to the wire. このため、半導体装置を小型化することが困難となってしまう問題が生じていた。 Therefore, the problem of reducing the size of the semiconductor device becomes difficult has occurred.
また、上記の半導体装置では、発光素子に接続される配線の取り回しが複雑になり、配線の抵抗が大きくなるとともに、配線の信頼性が低下してしまう懸念が生じる場合があった。 Further, in the above semiconductor device, routing of the wiring connected becomes complicated to a light-emitting element, the resistance of the wiring increases, the reliability of wiring in some cases caused concern decrease.
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置を提供することを統括的目的としている。 Therefore, in the present invention has solved the above problems, and an overall object to provide a novel and useful semiconductor device.
本発明の具体的な課題は、発光素子が実装される半導体装置であって、小型化が可能であるとともに信頼性に優れる半導体装置と、当該半導体装置を製造する半導体装置の製造方法を提供することである。 Specific object of the present invention is a semiconductor device where the light emitting element is mounted, to provide a semiconductor device excellent in reliability with can be downsized, a manufacturing method of a semiconductor device for manufacturing the semiconductor device it is.
本発明の第１の観点では、上記の課題を、基板上に発光素子が実装されてなる半導体装置であって、前記発光素子に接続されるワイヤ配線と、該ワイヤ配線に接続されるとともに、前記ワイヤ配線との接続部の直下の前記基板を貫通するように形成された貫通電極と、を有することを特徴とする半導体装置により、解決する。 In a first aspect of the present invention, the foregoing problems, a semiconductor device emitting element is mounted on a substrate, a wire line connected to the light emitting element, is connected to the wire wiring, a semiconductor device characterized by having a through electrode formed so as to penetrate the substrate directly below the connecting portion between the wire lines, resolve.
上記の半導体装置は、小型化が可能であるとともに信頼性に優れる特徴を有している。 The above semiconductor device is characterized with excellent reliability with can be miniaturized.
また、前記発光素子はＬＥＤよりなり、該ＬＥＤは蛍光体を含む樹脂で覆われていると、発光素子の発光色を制御することが可能となる。 Further, the light emitting element is made of LED, the LED is the covered with a resin containing a fluorescent material, it is possible to control the emission color of the light emitting element.
また、前記基板はシリコンよりなると、該基板の平坦度を良好とすることが可能となるとともに、該基板の加工の精度が良好になる。 Further, when the substrate is made of silicon, it becomes possible to improve the flatness of the substrate, the machining accuracy of the substrate is improved.
また、前記ワイヤ配線と前記貫通電極を複数有すると、発光素子に接続される配線の系統を増設することが容易となる。 Further, when a plurality chromatic the through electrode and the wire line, it is easy to add more lines of wiring connected to the light emitting element.
また、前記発光素子の、前記ワイヤ配線が接続された側の反対側に接続されるとともに、当該発光素子の直下の前記基板を貫通するように形成された別の貫通電極をさらに有すると、当該発光素子に接続される配線の取り回しの構造が単純となる。 Further, the light emitting element, together with the wire lines are connected to the opposite side of the side connected, further comprising another through electrode that is formed so as to penetrate the substrate immediately below of the light emitting element, the structure maneuverability of wiring connected to the light emitting element is simple.
また、前記別の貫通電極は複数形成されていてもよい。 Furthermore, it said further through-electrode may be formed in plurality.
また、前記貫通電極と前記別の貫通電極の長さが同じであると、当該貫通電極と当該別の貫通電極の形成が容易となる。 Further, the length of the further through-electrode and the penetrating electrode are the same, the formation of the through electrode and the another through electrode is facilitated.
前記発光素子は、前記基板に形成された凹部に実装されると、発光素子の反射部を形成することが容易となる。 The light emitting device, when implemented in a recess formed in the substrate, it is easy to form a reflective portion of the light emitting element.
また、前記凹部の周囲と接合される平板上のカバーを有すると、発光素子を保護することが可能となる。 Furthermore, when a cover on a flat plate which is joined with the perimeter of the recess, it is possible to protect the light emitting element.
また、本発明の第２の観点では、上記の課題を、基板上に発光素子が実装されてなる半導体装置の製造方法であって、前記基板を貫通する貫通電極を形成する電極形成工程と、前記基板に前記発光素子を設置する設置工程と、前記発光素子と、前記貫通電極の該発光素子に対応する側とを、ワイヤボンディングにより接続するワイヤ工程と、を有することを特徴とする半導体装置の製造方法により、解決する。 Further, in the second aspect of the present invention, the foregoing problems, a method of manufacturing a semiconductor device where the light emitting element is mounted on a substrate, an electrode forming step of forming a through electrode which penetrates the substrate, the semiconductor device of an installation step of installing the light emitting element to the substrate, and the light emitting element, and a side corresponding to the light emitting element of the through electrode, and a wire step of connecting by wire bonding, characterized in that it has a the method of production by, solve.
上記の製造方法では、小型化が可能であるとともに信頼性に優れる半導体装置を製造することができる。 In the above manufacturing method, it is possible to manufacture a semiconductor device excellent in reliability with can be miniaturized.
本発明によれば、発光素子が実装される半導体装置であって、小型化が可能であるとともに信頼性に優れる半導体装置と、当該半導体装置を製造する半導体装置の製造方法を提供することが可能となる。 According to the present invention, a semiconductor device emitting element is mounted, it can be provided a semiconductor device having excellent reliability with can be downsized, a manufacturing method of a semiconductor device for manufacturing the semiconductor device to become.
本発明による半導体装置は、基板上に発光素子が実装されてなる半導体装置であって、前記発光素子に接続されるワイヤ配線と、前記ワイヤ配線に接続されるとともに、該ワイヤ配線との接続部の直下の前記基板を貫通するように形成された貫通電極と、を有することを特徴としている。 The semiconductor device according to the present invention is a semiconductor device where the light emitting element is mounted on a substrate, wherein the wire line connected to the light emitting element, is connected to the wire line, connection between the wire line It is characterized by having a through electrode formed so as to penetrate the substrate directly below the.
従来の半導体装置では、基板上にパターニングされた配線と発光素子とがワイヤボンディングにより接続された構造であったため、基板上に配線をパターニングして引き回すためのスペースを確保する必要が生じ、半導体装置を小型化することが困難となってしまう問題が生じていた。 In the conventional semiconductor device, since the patterned wiring on the substrate and the light emitting element was connected structure by wire bonding, it is necessary to secure a space for routing by patterning the wiring on the substrate, a semiconductor device a problem that is possible to reduce the size of it becomes difficult to have occurred.
一方、本発明による半導体装置は、発光素子に接続されたワイヤ配線に接続されるとともに、前記ワイヤ配線との接続部の直下の前記基板を貫通するように形成された貫通電極を有している。 On the other hand, the semiconductor device according to the invention has is connected to the wire connected to the wiring to the light emitting element, the formed through-electrodes to penetrate the substrate directly below the connecting portion between the wire wiring .
このため、発光素子に接続されるための配線を基板上にパターニングして取り回す必要が無くなり、半導体装置を小型化することが可能になる。 Therefore, it is unnecessary to Torimawasu wiring to be connected to the light emitting element is patterned on the substrate, it is possible to miniaturize the semiconductor device. また、半導体装置の構造が単純となるため、信頼性に優れる半導体装置を構成することが可能になる。 Further, since the structure of the semiconductor device is simplified, it is possible to configure the semiconductor device having excellent reliability.
また、この場合に発光素子が実装されるとともに貫通電極が形成される基板は、シリコンよりなることが好ましい。 Further, the substrate in which the through electrodes are formed together with the light emitting element is mounted in this case is preferably made of silicon. この場合、基板の平坦度が良好となるとともに、該基板の加工の精度が良好になる。 In this case, the flatness of the substrate is improved, the processing accuracy of the substrate is improved.
次に、上記の半導体装置の構成の例と、その製造方法の例について、図面に基づき、説明する。 Next, the example of the configuration of the semiconductor device, an example of a manufacturing method thereof, with reference to the accompanying drawings, will be described.
図２は、本発明の実施例１による半導体装置１００を模式的に示す断面図である。 Figure 2 is a cross-sectional view schematically showing a semiconductor device 100 according to a first embodiment of the present invention. 図２を参照するに、本実施例による半導体装置１００は、例えばシリコンよりなる基板１０１上に、例えばＬＥＤよりなる発光素子１０７が実装されてなる構造を有している。 Referring to FIG. 2, the semiconductor device 100 according to this embodiment, for example, on a substrate 101 made of silicon, and has a light-emitting element 107 is made by mounting, for example made of LED. 当該発光素子１０７には、蛍光体を含む樹脂１０５が塗布されている。 To the light emitting element 107, a resin 105 containing a phosphor is applied. 当該樹脂１０５を塗布することで、発光素子の発光と蛍光体の発光の混色を用いることが可能となり、半導体装置の発光色を様々に制御することができる。 The resin 105 by applying, it is possible to use a mixture of light emission of the light emitting phosphor of the light emitting element, it is possible to variously control the emission color of the semiconductor device. また、当該樹脂１０５を覆うように、該樹脂１０５の保護のために、例えばシリコン系またはエポキシ系の樹脂層１０６が形成されている。 Also, so as to cover the resin 105 for protection of the resin 105, for example, a resin layer 106 of silicon or epoxy is formed. また、蛍光体は、該樹脂層１０６全体に混入するように構成されていてもよい。 The phosphor may be configured to mixed throughout the resin layer 106.
前記基板１０１には、前記発光素子１０７を実装するための凹部（キャビティー）１０１Ｂが形成され、当該発光素子１０７は当該凹部１０１Ｂの底部に実装されている。 Wherein the substrate 101, the recess (cavity) 101B for mounting the light emitting element 107 is formed, the light-emitting element 107 is mounted on the bottom of the concave portion 101B. この場合、前記樹脂層１０６は、前記凹部１０１Ｂを埋設するように形成されている。 In this case, the resin layer 106 is formed so as to bury the recess 101B. また、前記凹部１０１Ｂの底部には、当該底部を貫通する、例えばＣｕよりなる貫通電極１０２が形成され、当該貫通電極１０２上には、例えばＡｕ／Ｓｎ層（Ａｕが素子側）、または、Ａｇ／Ｃｕ／Ｓｎ層（Ａｇが素子側）よりなる接続層１０２Ａが形成されている。 Further, the bottom portion of the concave portion 101B extends through the bottom, for example, through electrode 102 made of Cu are formed, the the through electrodes 102, for example Au / Sn layer (Au is element side), or, Ag / Cu / Sn layer (Ag are element side) are formed connecting layer 102A made of. 前記発光素子１０７は、当該接続層１０２Ａを介して、前記貫通電極１０２に接続されるように実装されている。 The light emitting element 107 via the connection layer 102A, which is mounted so as to be connected to the through electrode 102. すなわち、前記発光素子１０７は、当該発光素子１０７の直下の前記基板１０１を貫通するように形成された前記貫通電極１０２と接続されて実装されている。 That is, the light emitting element 107 is the substrate 101 is connected to the through electrode 102 formed so as to penetrate the mounting immediately below of the light emitting element 107.
また、本実施例による半導体装置１００は、前記発光素子１０７に接続されたワイヤ配線１０４に接続されるとともに、該ワイヤ配線１０４との接続部の直下の前記基板１０１を貫通するように形成された貫通電極１０３を有している。 Further, the semiconductor device 100 according to this embodiment is connected to a wire line 104 connected to the light emitting element 107, which is formed so as to penetrate the substrate 101 directly below the connecting portion between the wire line 104 and a through electrode 103.
このため、本実施例による半導体装置では、前記発光素子１０７に接続されるための配線を、前記基板１０１上にパターニングして形成する必要が無い。 Therefore, in the semiconductor device according to the present embodiment, the wiring to be connected to the light emitting element 107, there is no need to form by patterning on the substrate 101. このため、前記基板１０１上で、配線を取り回すスペースが不要となり、半導体装置を小型化することが可能となる。 Therefore, on the substrate 101, space Torimawasu wiring becomes unnecessary, it is possible to miniaturize the semiconductor device.
また、上記の半導体装置１００の場合、前記貫通電極１０２、１０３の、前記発光素子１０７が実装された側の反対側で、接続対象となるマザーボードなどに接続される構造になっている。 In addition, in the case of the semiconductor device 100, the through-electrodes 102 and 103, the light emitting element 107 on the opposite side of the mounted side has a structure such as one attached to the motherboard to be connected. すなわち、上記の構造においては、前記発光素子１０７から、該発光素子１０７の接続対象（マザーボードなど）までの接続経路が低抵抗であるとともに単純な構造であり、信頼性が高い構造となっている。 That is, in the above-described structure, from the light emitting element 107, connection path to a target for connection of the light emitting element 107 (motherboard, etc.) is a simple structure with a low resistance, and has a reliable structure .
また、前記貫通電極１０３が貫通している部分の前記基板１０１の厚さは、前記貫通電極１０２が貫通している部分の前記基板１０１の厚さよりも厚くなるように形成されている。 The thickness of the substrate 101 of the portion where the through electrode 103 penetrates, the through electrode 102 is formed to be thicker than the thickness of the substrate 101 of the portion extending through. この場合、前記前記発光素子１０７の上面（前記ワイヤ１０４が接続される面）と、前記貫通電極１０３の上面（前記ワイヤ１０４が接続される面）とを、略同一平面として形成することが可能となり、ワイヤボンディングによる接続が容易となる。 In this case, said the upper surface of the light emitting element 107 (surface on which the wire 104 is connected), the upper surface of the through electrode 103 (surface on which the wire 104 is connected), can be formed as substantially the same plane next, connection by wire bonding is facilitated.
一方で、前記貫通電極１０３が貫通している部分の前記基板１０１の厚さと、前記貫通電極１０２が貫通している部分の前記基板１０１の厚さを同じとすると、前記貫通電極１０２と前記貫通電極１０３の長さが同じとなり、前記貫通電極１０２と前記貫通電極１０３の形成が容易となる（この構造については後述）。 On the other hand, the the thickness of the substrate 101 of the portion where the through electrode 103 penetrates, when the through electrode 102 is equal to the thickness of the substrate 101 of the portion extending through said through said through-electrode 102 next length same electrode 103, formed of the through electrode 102 and the through electrode 103 is facilitated (see below for this structure).
また、本実施例による半導体装置１００では、発光素子が実装される基板がシリコンよりなるため、基板の平坦度が良好となるとともに、基板の加工の精度が良好となって微細加工が容易となる効果を奏する。 In the semiconductor device 100 according to this embodiment, since the substrate on which the light emitting element is mounted is made of silicon, with the flatness of the substrate is improved, thereby facilitating microfabrication processing accuracy of the substrate becomes a good an effect. また、基板の平坦度が良好であると、発光素子と基板（電極）の接触面積が増大して、発光素子の放熱が良好となる効果も奏する。 Further, when the flatness of the substrate is good, the contact area of ​​the light emitting element and the substrate (electrode) is increased, also Kanade effect heat dissipation of the light emitting element is improved. また、シリコンは、セラミックなどの焼結された材料にくらべて熱伝導性が良好なため、発光素子の放熱の効率が良好になる。 Further, silicon, the thermal conductivity is good compared to sintered materials such as ceramic, heat dissipation efficiency of the light emitting element is improved.
次に、上記の半導体装置１００を製造する製造方法の一例について、図３Ａ〜図３Ｌに基づき、手順を追って説明する。 Next, an example of a manufacturing method for manufacturing the semiconductor device 100, based on FIG 3A~ Figure 3L, be step-by-step instructions. ただし、以下の図中、先に説明した部分には同一の符号を付し、説明を省略する場合がある。 However, in the following figures, the same reference numerals are given to the parts described previously, there may be omitted.
まず、図３Ａに示す工程において、例えばシリコン（Ｓｉ）よりなる基板１０１（例えばシリコンウェハ）を用意する。 First, in a step shown in FIG. 3A, are prepared, for example, silicon (Si) from consisting substrate 101 (e.g., a silicon wafer). 必要に応じて、予め研削などにより基板を薄型化しておいてもよい。 If necessary, it may be previously thinned substrate in advance by grinding.
次に、図３Ｂに示す工程において、前記基板１０１をエッチングしてパターニングし、発光素子を設置するための凹部（キャビティー）１０１Ｂを形成する。 Next, in a step shown in FIG. 3B, the substrate 101 and patterned and etched to form a recess (cavity) 101B for installing the light-emitting element. この場合、先に説明したように、前記凹部１０１Ｂは、前記発光素子１０７を実装する部分（以下の図３Ｃの工程でビアホール１０１Ｃが形成される部分）よりも貫通電極１０３が形成される部分（以下の図３Ｄの工程でビアホール１０１Ｄが形成される部分）が厚くなるように形成されていることが好ましい。 In this case, as described above, the recess 101B, the portion where the light emitting element 107 to implement portions through electrode 103 than (or less of the portion via hole 101C is formed in the step of FIG. 3C) is formed ( it is preferably formed as part of the via hole 101D is formed) is increased in the following figure 3D process.
次に、図３Ｃに示す工程において、前記基板１０１をエッチングし、貫通電極１０２、１０３を形成するためのビアホール１０１Ｃ，１０１Ｄを形成する。 Next, in a step shown in FIG. 3C, the substrate 101 is etched, the via hole 101C for forming the through electrodes 102 and 103, to form the 101D. この場合、前記ビアホール１０１Ｄの方が前記ビアホール１０１Ｃよりも長くなるように形成される。 In this case, towards the via hole 101D is formed to be longer than the via hole 101C.
次に、図３Ｄに示す工程において、前記凹部１０１Ｂの内壁面やビアホール１０１Ｃ、１０１Ｄの内壁面を含む前記基板１０１の表面に、例えば熱ＣＶＤ法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）１０１Ａを形成する。 Next, in a step shown in FIG. 3D, the inner wall surface and the via hole 101C of the recess 101B, the surface of the substrate 101 including the inner wall surface of the 101D, for example, by thermal CVD method, an oxide film (silicon oxide film or a thermal oxide, forming an also) 101A be referred to as a film. また、前記酸化膜１０１Ａに変えて、窒化膜（シリコン窒化膜）を形成してもよい。 Also, the place of the oxide film 101A, may be formed nitride film (silicon nitride film).
次に、図３Ｅに示す工程において、例えばＣｕのメッキ法（いわゆるビアフィル法）により、ビアホール１０１Ｃ、１０１Ｄに、それぞれ前記基板１０１を貫通する貫通電極１０２、１０３を形成する。 Next, in a step shown in FIG. 3E, for example, Cu plating method by (the so-called via fill process), a via hole 101C, the 101D, to form the through electrodes 102 and 103 through the substrate 101, respectively. この場合、前記貫通電極１０３の長さが前記貫通電極１０２よりも長くなる。 In this case, the length of the through electrode 103 is longer than the through electrode 102.
次に、図３Ｆに示す工程において、前記貫通電極１０２の前記凹部１０１Ｂに面する側に、例えばメッキ法により、接続層１０２Aを形成する。 Next, in a step shown in FIG. 3F, on the side facing the recess 101B of the through electrode 102, for example, a plating method to form the connection layer 102A. 前記接続層１０２Ａは、例えばＡｕ／Ｓｎ層（Ａｕが発光素子に接合される側）、または、Ａｇ／Ｃｕ／Ｓｎ層（Ａｇが発光素子に接合される側）により形成される。 The connection layers 102A, for example Au / Sn layer (side Au is bonded to the light emitting element), or, Ag / Cu / Sn layer is formed by (Ag is the side to be bonded to the light emitting element). また、前記接続層１０２Ａを、導電性接着材料により形成してもよい。 Also, the connection layer 102A, may be formed of a conductive adhesive material.
次に、図３Ｇに示す工程おいて、発光素子１０７と前記接続層１０２Ａを、熱圧着またはリフローなどにより接合し、前記凹部１０７の底部に前記発光素子１０７を実装する。 Then, keep the step shown in FIG. 3G, and the connection layer 102A and the light emitting element 107, such as by bonding thermal compression or reflow mounting the light emitting element 107 at the bottom of the recess 107.
次に、図３Ｈに示す工程において、前記発光素子１０７と、前記貫通電極１０３の該発光素子１０７に対応する側とを、ワイヤボンディングにより電気的に接続する。 Next, in a step shown in FIG. 3H, and the light emitting element 107, and a side corresponding to the light emitting element 107 of the through electrode 103 are electrically connected by wire bonding. この結果、前記発光素子１０７と、前記貫通電極１０３とは、ワイヤ１０４により接続されることになる。 As a result, the light emitting element 107, the through electrodes 103 would be connected by a wire 104. この場合、前記発光素子１０７の上面と前記貫通電極１０３の上面とが同一平面上に形成されていると、ワイヤボンディングによる接続が容易となり、好ましい。 In this case, when the upper surface of the light emitting element 107 and the upper surface of the through electrode 103 is formed on the same plane, connected by wire bonding is facilitated, which is preferable.
次に、図３Ｉに示す工程において、前記発光素子１０７を、蛍光体を含有した樹脂１０５によって被覆する。 Next, in a step shown in FIG. 3I, the light emitting element 107 is covered by a resin 105 containing a phosphor. この場合、当該樹脂１０５は、例えば印刷、またはディスペンサなどによる塗布により形成されるが、インクジェットや吹きつけなどにより形成してもよい。 In this case, the resin 105, for example, printing, or is formed by such as by coating dispenser may be formed by an inkjet or spraying.
次に、図３Ｊに示す工程において、前記発光素子１０７、樹脂１０５を覆うように、また、前記凹部１０１Ｂを埋設するように、樹脂層１０６を形成する。 Next, in a step shown in Fig. 3J, the light emitting element 107, so as to cover the resin 105, and as to bury the recess 101B, to form the resin layer 106. 前記樹脂層１０６は、例えば、シリコン系、または、エポキシ系の樹脂により形成されるが、これに限定されるものではない。 The resin layer 106 is, for example, silicon-based, or are formed with an epoxy resin, but is not limited thereto. このようにして、図２に示した半導体装置１００を製造することができる。 In this way, it is possible to manufacture the semiconductor device 100 shown in FIG.
また、上記の半導体装置１００の製造にあたっては、該半導体装置１００に相当する構造が、１つのシリコン基板に複数同時に形成される場合がある。 Also, in the manufacture of the semiconductor device 100, the structure corresponding to the semiconductor device 100, which may be formed more at the same time one of the silicon substrate. この場合、例えばダイシングなどによってシリコン基板が切り離されて、半導体装置が個片化される。 In this case, for example, is separated silicon substrate by dicing, the semiconductor device is singulated.
図３Ｋは、２個の半導体装置１００が、１つの基板１０１に形成された状態を示す図である。 Figure 3K is a two semiconductor device 100 is a diagram showing a state of being formed on a single substrate 101. なお、図３Ｋでは、半導体装置に相当する構造を２個示しているが、実際にはさらに多くの半導体装置が１つの基板に形成される。 In FIG. 3K, are shown two structures corresponding to the semiconductor device, actually more many semiconductor devices are formed on a single substrate.
上記の図３Ｋに示した構造は、図３Ｊに示すように、基板１０１のダイシングによって切り離され、個片化されて個々の半導体装置に分離される。 Structure shown in above FIG. 3K, as shown in FIG. 3J, separated by dicing substrate 101, are singulated is separated into individual semiconductor devices.
また、本発明による半導体装置は、上記の構造に限定されず、例えば以下に示すように、様々に変形・変更することが可能である。 The semiconductor device according to the present invention is not limited to the above structure, for example, as shown below, can be variously modified and changed.
図４は、本発明の実施例２による半導体装置１００Ａを模式的に示した図である。 Figure 4 is a diagram schematically showing a semiconductor device 100A according to Embodiment 2 of the present invention. ただし、先に説明した部分には同一の符号を付し、説明を省略する。 However, given the same numerals, and a description thereof will be omitted. また、特に説明しない部分は実施例１に記載の半導体装置１００と同様の構造を有し、同様の効果を奏する。 Also, the portion which is not particularly described have the same structure as the semiconductor device 100 described in Example 1, the same effects.
図４を参照するに、本実施例による半導体装置１００Ａでは、２つのワイヤ配線１０４と、該２つのワイヤ配線１０４にそれぞれ接続される、２つの貫通電極１０３が形成されている。 Referring to FIG. 4, in the semiconductor device 100A according to this embodiment, two wire lines 104 are connected to the two wire line 104, the two through-electrodes 103 are formed. このように、必要に応じて、ワイヤ配線とワイヤ配線に接続される貫通電極の組み合わせの構造をさらに増やしても良い。 Thus, if desired, may be further increased structure of a combination of a through electrode connected to the wire wiring and wire interconnection. この場合、発光素子に接続される配線の系統を増設することができる。 In this case, it is possible to add more lines of wiring connected to the light emitting element.
図５は、本発明の実施例３による半導体装置１００Ｂを模式的に示した図である。 Figure 5 is a diagram schematically showing a semiconductor device 100B according to Embodiment 3 of the present invention. ただし、先に説明した部分には同一の符号を付し、説明を省略する。 However, given the same numerals, and a description thereof will be omitted. また、特に説明しない部分は実施例１に記載の半導体装置１００と同様の構造を有し、同様の効果を奏する。 Also, the portion which is not particularly described have the same structure as the semiconductor device 100 described in Example 1, the same effects.
図５を参照するに、本実施例による半導体装置１００Ｂでは、前記半導体装置１００の貫通電極１０２に相当する貫通電極１０２ａが、３個形成されている。 Referring to FIG. 5, in the semiconductor device 100B according to the present embodiment, the through electrodes 102a corresponding to the through electrode 102 of the semiconductor device 100 is three formation. このように、前記発光素子１０７と接続される貫通電極は、複数形成されていてもよい。 Thus, the through electrode connected to the light emitting element 107 may be formed in plurality.
図６は、本発明の実施例４による半導体装置１００Ｃを模式的に示した図である。 Figure 6 is a diagram schematically showing a semiconductor device 100C according to a fourth embodiment of the present invention. ただし、先に説明した部分には同一の符号を付し、説明を省略する。 However, given the same numerals, and a description thereof will be omitted. また、特に説明しない部分は実施例１に記載の半導体装置１００と同様の構造を有し、同様の効果を奏する。 Also, the portion which is not particularly described have the same structure as the semiconductor device 100 described in Example 1, the same effects.
図６を参照するに、本実施例による半導体装置１００Ｃでは、基板１０１に形成された凹部に、前記発光素子１０７が複数（２個）実装されている。 Referring to FIG. 6, in the semiconductor device 100C according to the present embodiment, in a recess formed in the substrate 101, the light emitting element 107 has a plurality (two) implementation. また、前記発光素子１０７に対応して、前記貫通電極１０２、１０３、接続層１０２Ａ、ワイヤ１０４もそれぞれ複数（２個）形成されている。 In correspondence to the light emitting element 107, the through electrodes 102 and 103, connection layer 102A, the wire 104 is also a plurality (two) formation. このように、基板の凹部（キャビティー）に、発光素子が複数実装されるように構成してもよい。 Thus, the recess of the substrate (cavity) may be configured to light-emitting element is a plurality implemented.
図７は、本発明の実施例５による半導体装置１００Ｄを模式的に示した図である。 Figure 7 is a diagram schematically showing a semiconductor device 100D according to a fifth embodiment of the present invention. ただし、先に説明した部分には同一の符号を付し、説明を省略する。 However, given the same numerals, and a description thereof will be omitted. また、特に説明しない部分は実施例１に記載の半導体装置１００と同様の構造を有し、同様の効果を奏する。 Also, the portion which is not particularly described have the same structure as the semiconductor device 100 described in Example 1, the same effects.
図７を参照するに、本実施例による半導体装置１００Ｄでは、前記凹部１０１Ｂの周囲と接合される、平板上のカバー１１０が設置されている。 Referring to FIG. 7, in the semiconductor device 100D according to the present embodiment, the is joined with the surrounding recess 101B, the cover 110 on the flat plate is installed. 前記カバー１１０が設置されることで、前記樹脂層１０６が大気に曝されて劣化する影響を軽減することができる。 By the cover 110 is installed, the resin layer 106 can reduce the influence of deterioration is exposed to the atmosphere.
また、前記カバー１１０がガラスにより、前記基板１０１がシリコンにより構成されていると、該カバー１１０と該基板１０１を陽極接合により接合することが可能となり、好ましい。 Further, by the cover 110 is glass, when the substrate 101 is composed of silicon, the cover 110 and the substrate 101 becomes possible to bond by anodic bonding, preferred.
また、蛍光体を含む樹脂層を、前記カバー１１０の内壁面（前記発光素子１０７に面する側）に塗布することも可能である。 Further, a resin layer containing a phosphor can also be applied to the inner wall surface of the cover 110 (the side facing the light emitting element 107). この場合、蛍光体（樹脂）の均一性が良好となり、発光のばらつきが小さくなる効果を奏する。 In this case, uniformity of the phosphor (resin) is improved, an effect of variations in the light emission is reduced. この場合、前記樹脂１０５や前記樹脂層１０６を省略した構造とすることも可能であり、発光素子の放熱性を向上させることができる。 In this case, it is also possible to structure omitting the resin 105 and the resin layer 106, thereby improving the heat dissipation properties of the light-emitting element.
図８は、本発明の実施例６による半導体装置１００Ｅを模式的に示した図である。 Figure 8 is a diagram schematically showing a semiconductor device 100E according to a sixth embodiment of the present invention. ただし、先に説明した部分には同一の符号を付し、説明を省略する。 However, given the same numerals, and a description thereof will be omitted. また、特に説明しない部分は実施例１に記載の半導体装置１００と同様の構造を有し、同様の効果を奏する。 Also, the portion which is not particularly described have the same structure as the semiconductor device 100 described in Example 1, the same effects.
図８を参照するに、本実施例による半導体装置１００Ｅでは、実施例１の基板１０１に相当する基板１０１ａに、凹部（キャビティー）が形成されていない。 Referring to FIG. 8, in the semiconductor device 100E according to the present embodiment, the substrate 101a which corresponds to the substrate 101 of Embodiment 1, not formed recess (cavity) is. このため、本実施例による半導体装置１００Ｅは、製造上で必要とされる基板の加工が単純であり、そのために製造コストが抑制される構造となっている。 Therefore, the semiconductor device 100E according to this embodiment is a simpler machining of substrate required in the manufacture, has a structure that manufacturing cost therefor is suppressed.
また、本実施例においては、凹部が形成されていないために、実施例１の貫通電極１０３に相当する貫通電極１０３Ａの長さが実施例１の場合と比べて短く、当該貫通電極１０３Ａと前記貫通電極１０２の長さが実質的に同じとなっている。 In the present embodiment, since the concave portion is not formed, shortened length of the through electrode 103A corresponding to the through electrode 103 of Example 1 as compared with Example 1, and the through electrode 103A the length of the through electrode 102 are substantially the same.
このため、上記の構造においては前記貫通電極１０３Ａと前記貫通電極１０２をメッキ法で形成する場合に、ビアホールをマスクする作業や、またはそれぞれの貫通電極を別工程として形成するなどの複雑な作業を必要とせず、前記貫通電極１０３Ａと前記貫通電極１０２を同時に形成することが可能となっている。 Therefore, when in the above structure forming the through electrode 102 and the through electrode 103A by plating, the work and mask the via hole, or complex tasks, such as to form a respective through electrodes as separate steps without the need, and it can be formed simultaneously with the through electrode 103A and the through electrode 102.
図９は、本発明の実施例７による半導体装置１００Ｆを模式的に示した図である。 Figure 9 is a diagram schematically showing a semiconductor device 100F according to a seventh embodiment of the present invention. ただし、先に説明した部分には同一の符号を付し、説明を省略する。 However, given the same numerals, and a description thereof will be omitted. また、特に説明しない部分は実施例１に記載の半導体装置１００と同様の構造を有し、同様の効果を奏する。 Also, the portion which is not particularly described have the same structure as the semiconductor device 100 described in Example 1, the same effects.
図９を参照するに、本実施例による半導体装置１００Ｆでは、実施例６の場合と同様に、実施例１の基板１０１に相当する基板１０１ａに、凹部（キャビティー）が形成されていない。 Referring to FIG. 9, in the semiconductor device 100F according to this embodiment, as in the case of Example 6, the substrate 101a which corresponds to the substrate 101 of Embodiment 1, not formed recess (cavity) is. さらに、本実施例による半導体装置１００Ｆでは、前記半導体装置１００の貫通電極１０２に相当する貫通電極１０２ａが、３個形成されている。 Further, in the semiconductor device 100F according to the present embodiment, the through electrodes 102a corresponding to the through electrode 102 of the semiconductor device 100 is three formation. このように、前記発光素子１０７と接続される貫通電極は、複数形成されていてもよい。 Thus, the through electrode connected to the light emitting element 107 may be formed in plurality.
また、上記の貫通電極１０３Ａと、３個の貫通電極１０２ａとは、長さが実質的に同じとなっている。 Further, the above through electrode 103A, and the three through electrodes 102a, becomes substantially the same length.
このため、上記の構造においては前記貫通電極１０３Ａと前記貫通電極１０２ａをメッキ法で形成する場合に、ビアホールをマスクする作業や、またはそれぞれの貫通電極を別工程として形成するなどの複雑な作業を必要とせず、容易に前記貫通電極１０３Ａと前記貫通電極１０２ａ（３個）を同時に形成することが可能となっている。 Therefore, when in the above structure forming the through electrode 102a and the through electrode 103A by plating, the work and mask the via hole, or complex tasks, such as to form a respective through electrodes as separate steps without the need, it is possible to form easily the through electrode 103A and the through electrode 102a (the three) simultaneously.
また、貫通電極やワイヤ、または発光素子の個数やその配置は、上記に説明した実施例に限定されるものではなく、様々に変形・変更が可能であることは明らかである。 The number and arrangement of the through electrodes and wires or light-emitting element, is not intended to be limited to the embodiments described above, it will be apparent that the various modifications and alterations.
従来の半導体装置を示す図である。 It is a diagram showing a conventional semiconductor device. 実施例１による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to Example 1. 図２の半導体装置の製造方法を示す図（その１）である。 It is a diagram (part 1) showing a method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その２）である。 It is a diagram (part 2) showing the method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その３）である。 It is a diagram (part 3) showing the method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その４）である。 It is a diagram (part 4) showing a method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その５）である。 It is a diagram (Part 5) showing the method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その６）である。 It is a diagram (part 6) showing a method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その７）である。 It is a diagram (7) showing the method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その８）である。 It is a diagram (part 8) showing a method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その９）である。 It is a diagram (Part 9) showing a method of manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その１０）である。 It is a diagram (10) showing a method of manufacturing a semiconductor device of FIG. 図２の半導体装置の製造方法を示す図（その１１）である。 It is a diagram (11) illustrating the method for manufacturing the semiconductor device in FIG. 図２の半導体装置の製造方法を示す図（その１２）である。 It is a diagram (12) illustrating the method for manufacturing the semiconductor device in FIG. 実施例２による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to Example 2. 実施例３による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to the third embodiment. 実施例４による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to Example 4. 実施例５による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to Example 5. 実施例６による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to Example 6. 実施例７による半導体装置を示す図である。 It is a diagram showing a semiconductor device according to Example 7.
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ 半導体装置 １０１Ａ 酸化膜 １０１Ｂ 凹部 １０１Ｃ，１０１Ｄ ビアホール １０２，１０２ａ，１０３，１０３Ａ 貫通電極 １０２Ａ 接続層 １０４ ワイヤ １０５ 樹脂 １０６ 樹脂層 １０７ 発光素子 １１０ カバー 100,100A, 100B, 100C, 100D, 100E, 100F semiconductor device 101A oxide film 101B recess 101C, 101D via holes 102, 102a, 103, 103a through electrode 102A connecting layer 104 wire 105 resin 106 resin layer 107 emitting element 110 covers
基板上に発光素子が実装されてなる半導体装置であって、 A semiconductor device emitting element is mounted on a substrate,
前記発光素子に接続されるワイヤ配線と、 A wire line connected to the light emitting element,
前記ワイヤ配線に接続されるとともに、該ワイヤ配線との接続部の直下の前記基板を貫通するように形成された貫通電極と、を有することを特徴とする半導体装置。 Wherein is connected to a wire wiring, the semiconductor device characterized by having a through electrode formed so as to penetrate the substrate directly below the connecting portion between the wire wiring.
前記発光素子はＬＥＤよりなり、該ＬＥＤは蛍光体を含む樹脂で覆われていることを特徴とする請求項１記載の半導体装置。 The light emitting element is made of LED, the LED is a semiconductor device according to claim 1, characterized in that it is covered with a resin containing a phosphor.
前記基板はシリコンよりなることを特徴とする請求項１または２記載の半導体装置。 The substrate is a semiconductor device according to claim 1 or 2, wherein the made of silicon.
前記ワイヤ配線と前記貫通電極を複数有することを特徴とする請求項１乃至３のうち、いずれか１項記載の半導体装置。 Of claims 1 to 3, characterized in that a plurality of the through electrode and the wire wiring, the semiconductor device according to any one.
前記発光素子の、前記ワイヤ配線が接続された側の反対側に接続されるとともに、当該発光素子の直下の前記基板を貫通するように形成された別の貫通電極をさらに有することを特徴とする請求項１乃至４のうち、いずれか１項記載の半導体装置。 Of the light emitting element, together with the wire lines are connected to the opposite side of the side connected, characterized by further comprising another through electrode that is formed so as to penetrate the substrate immediately below of the light emitting element of claims 1 to 4, the semiconductor device according to any one.
前記別の貫通電極が複数形成されていることを特徴とする請求項５記載の半導体装置。 The semiconductor device according to claim 5, characterized in that said further through-electrodes are formed.
前記貫通電極と前記別の貫通電極の長さが同じであることを特徴とする請求項６記載の半導体装置。 The semiconductor device according to claim 6, wherein the length of said further through-electrode and the penetrating electrode is characterized in that it is the same.
前記発光素子は、前記基板に形成された凹部に実装されることを特徴とする請求項１乃至７のうち、いずれか１項記載の半導体装置。 The light emitting device, of claims 1 to 7, characterized in that it is mounted in a recess formed in the substrate, the semiconductor device according to any one.
前記凹部の周囲と接合される平板上のカバーを有することを特徴とする請求項８記載の半導体装置。 The semiconductor device according to claim 8, characterized in that it has a cover on a flat plate which is joined with the periphery of the recess.
基板上に発光素子が実装されてなる半導体装置の製造方法であって、 A method of manufacturing a semiconductor device where the light emitting element is mounted on a substrate,
前記基板を貫通する貫通電極を形成する電極形成工程と、 An electrode forming step of forming a through electrode which penetrates the substrate,
前記基板に前記発光素子を設置する設置工程と、 An installation step of installing the light emitting element to the substrate,
前記発光素子と、前記貫通電極の該発光素子に対応する側とを、ワイヤボンディングにより接続するワイヤ工程と、を有することを特徴とする半導体装置の製造方法。 Wherein the light emitting element, wherein a side corresponding to the light emitting element of the through electrode, a method of manufacturing a semiconductor device characterized by having a wire step of connecting by wire bonding.
JP2006115725A 2006-04-19 2006-04-19 Semiconductor device, and method for manufacturing same Pending JP2007288050A (en)
JP2006115725A JP2007288050A (en) 2006-04-19 2006-04-19 Semiconductor device, and method for manufacturing same
TW096113302A TW200746474A (en) 2006-04-19 2007-04-16 Semiconductor device and semiconductor device fabrication method
US11/785,501 US20090014735A1 (en) 2006-04-19 2007-04-18 Semiconductor device and semiconductor device fabrication method
EP07008012A EP1848044A3 (en) 2006-04-19 2007-04-19 Semiconductor device and seconductor device fabrication method
JP2007288050A true JP2007288050A (en) 2007-11-01
JP2007288050A5 JP2007288050A5 (en) 2011-03-17
ID=38175807
JP2006115725A Pending JP2007288050A (en) 2006-04-19 2006-04-19 Semiconductor device, and method for manufacturing same
US (1) US20090014735A1 (en)
EP (1) EP1848044A3 (en)
JP (1) JP2007288050A (en)
TW (1) TW200746474A (en)
JP2009117536A (en) * 2007-11-05 2009-05-28 Towa Corp Resin-sealed light emitter, and manufacturing method thereof
DE102008006757A1 (en) * 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Surface-mountable component e.g. thin film LED, for being assembled on mother board i.e. printed circuit board, has semiconductor chip with rear side contact connected with contact structure that is arranged on surface of substrate
JP2010283291A (en) * 2009-06-08 2010-12-16 Panasonic Electric Works Co Ltd Light emitting device
JP2012513128A (en) * 2010-04-30 2012-06-07 ウエイブニクス インク． Terminal integrated metal base package module and terminal integrated package method for metal base package module
DE102010023343A1 (en) 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh A radiation-emitting semiconductor body, a method for producing a radiation-emitting semiconductor body and a radiation-emitting semiconductor component
DE102010046648A1 (en) * 2010-09-27 2012-03-29 Zorn Gmbh & Co. Kg LED device, has LED including two terminals that are electrically contacted with heat conducting metal block and electrical component respectively, where metal block is arranged in heat conducting contact with inside wall of through-opening
JPH05175553A (en) * 1991-12-20 1993-07-13 Sanyo Electric Co Ltd Light emitting diode device
JPH09283790A (en) * 1996-04-16 1997-10-31 Toshiba Corp Stereoscopic wiring-type optical bonding device and reflection-type optical bonding device
JP2003168828A (en) * 2001-12-04 2003-06-13 Citizen Electronics Co Ltd Surface mounting light emitting diode and its producing method
JP2004161806A (en) * 2002-11-08 2004-06-10 Nichia Chem Ind Ltd Phosphor and light-emitting device
DE60137972D1 (en) * 2001-04-12 2009-04-23 Matsushita Electric Works Ltd Light source element with led and method for the production thereof
EP1503428B1 (en) * 2002-04-25 2011-08-17 Nichia Corporation Light-emitting device using fluorescent substance
2006-04-19 JP JP2006115725A patent/JP2007288050A/en active Pending
2007-04-16 TW TW096113302A patent/TW200746474A/en unknown
2007-04-18 US US11/785,501 patent/US20090014735A1/en not_active Abandoned
2007-04-19 EP EP07008012A patent/EP1848044A3/en not_active Withdrawn
US20090014735A1 (en) 2009-01-15
EP1848044A2 (en) 2007-10-24
TW200746474A (en) 2007-12-16
EP1848044A3 (en) 2012-12-19
US8125000B2 (en) 2012-02-28 Light emitting device package having dual recessed substrate
US8357552B2 (en) 2013-01-22 Light emitting diode chip, and methods for manufacturing and packaging the same
EP2445006B1 (en) 2015-07-01 Light-emitting device
JP2007517378A (en) 2007-06-28 The semiconductor light emitting device, a lighting module, a lighting device, a display device, and a manufacturing method of the semiconductor light emitting device
2012-02-13 A911 Transfer of reconsideration by examiner before appeal (zenchi)
2012-04-16 A912 Removal of reconsideration by examiner before appeal (zenchi)