Source: https://patents.google.com/patent/JP5479391B2/en
Timestamp: 2019-02-17 23:02:26
Document Index: 178897612

Matched Legal Cases: ['art 23', 'art 23', 'art 23', 'art 23', 'art 23', 'art 23', 'art 23', 'art 1', 'art 2']

JP5479391B2 - The semiconductor light emitting device and a manufacturing method thereof - Google Patents
JP5479391B2
JP5479391B2 JP2011050248A JP2011050248A JP5479391B2 JP 5479391 B2 JP5479391 B2 JP 5479391B2 JP 2011050248 A JP2011050248 A JP 2011050248A JP 2011050248 A JP2011050248 A JP 2011050248A JP 5479391 B2 JP5479391 B2 JP 5479391B2
JP2011050248A
JP2012186427A (en
くみ 益永
2011-03-08 Priority to JP2011050248A priority Critical patent/JP5479391B2/en
2012-09-27 Publication of JP2012186427A publication Critical patent/JP2012186427A/en
2014-04-23 Publication of JP5479391B2 publication Critical patent/JP5479391B2/en
本発明の実施形態は、半導体発光素子及びその製造方法に関する。 Embodiments of the present invention relates to a semiconductor light emitting device and a manufacturing method thereof.
半導体発光素子は、半導体層の表面に設けられた電極を介して電流を流すことによって発光する。 The semiconductor light emitting element emits light by flowing a current through the electrode provided on the surface of the semiconductor layer. 発光表面に金属電極層を設け、その金属電極層にナノメートル（ｎｍ）スケールの超微細な開口を形成した半導体発光素子がある。 A metal electrode layer provided on the light emitting surface, there is a nanometer (nm) semiconductor light emitting device formed ultrafine aperture scale on the metal electrode layer. 高輝度が得るための実用的な構成が望まれている。 Practical construction for high luminance obtained is desired.
特開２００９−２３１６８９号公報 JP 2009-231689 JP
本発明の実施形態は、高い輝度が実用的に得られる半導体発光素子及びその製造方法を提供する。 Embodiments of the present invention, a high brightness is provided a semiconductor light emitting device and a manufacturing method thereof obtained practical.
実施形態に係る半導体発光素子は、構造体と、第１電極層と、電極層と、無機膜と、を備える。 The semiconductor light emitting device according to the embodiment includes a structure, a first electrode layer, and the electrode layer, and the inorganic film.
構造体は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する。 Structure, the light emitting layer that emits a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, a visible light is provided between the second semiconductor layer and the first semiconductor layer and, with a.
電極層は、構造体の第２半導体層の側に設けられる。 Electrode layer is provided on the side of the second semiconductor layer of the structure.
電極層は、金属部と、複数の開口部と、を有する。 Electrode layer includes a metal portion, and a plurality of openings, a.
金属部は、第１半導体層から第２半導体層に向かう方向に沿った厚さが１０ナノメートル（ｎｍ）以上、１００ｎｍ以下である。 Metal portion has a thickness along a direction from the first semiconductor layer toward the second semiconductor layer is 10 nanometers (nm) or more and 100nm or less. 金属部は、Ａｇを含む。 Metal portion includes Ag.
開口部は、前記方向に沿って金属部を貫通し、円相当直径が１０ｎｍ以上、３００ｎｍ以下である。 Opening the metal portion penetrates along the direction, the circle equivalent diameter is 10nm or more and 300nm or less.
無機膜は、発光層から放出される光に対して透過性を有する。 Inorganic film is transmissive to light emitted from the light emitting layer. 無機膜は、金属部の表面及び開口部の内面を覆うように設けられる。 Inorganic film is provided to cover the inner surface of the surface and the opening of the metal part.
前記金属部は、Ａｇを含む第１層と、前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を有する。 The metal portion includes a first layer containing Ag, the disposed between the first layer and the second semiconductor layer, Ni, Ti, and a second layer containing at least one of Cr and Co, and .
前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下である。 The thickness of the second layer, 1 nm or more, is 5 nm or less.
前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆う。 The inorganic layer has a side surface of said first layer portion to become the inner surface of the opening, and the side surface of the second layer become part of the inner surface of the opening, the bottom of the opening a second semiconductor layer, a cover.
また、実施形態に係る半導体発光素子の製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する構造体を結晶成長によって形成する工程と、前記第２半導体層の上に、前記第１半導体層から前記第２半導体層に向かう方向に沿った厚さが１０ｎｍ以上、１００ｎｍ以下であってＡｇを含む金属層を形成する工程と、前記金属層の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにして前記金属層をエッチングし、前記方向にみたときの形状の円相当直径が１０ｎｍ以上、３００ｎｍ以下である複数の開口部を有する電極層を形成する工程と、金属層の表面及び開口部の内面を覆うように、 A method of manufacturing a semiconductor light emitting device according to the embodiment, on the growth substrate, a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, said first semiconductor layer said forming by crystal growth a structure having a light emitting layer to emit visible light is provided between the second semiconductor layer, on the second semiconductor layer, the second from the first semiconductor layer 2 thickness along the direction toward the semiconductor layer is 10nm or more, and forming a metal layer comprising Ag be at 100nm or less, a step of forming a mask pattern on the metal layer, said mask pattern as a mask the metal layer is etched Te, a circle equivalent diameter of the shape when viewed in the direction 10nm or more, and forming an electrode layer having a plurality of openings is 300nm or less, the inner surface of the surface and the opening of the metal layer so as to cover, 光層から放出される光に対して透過性を有する無機膜を形成する工程と、を備え、前記金属層を形成する工程は、Ａｇを含む第１層と、前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を形成する工程を有し、前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下であり、前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆う。 Comprising a step of forming an inorganic film permeable to light emitted from a light layer, the step of forming the metal layer comprises a first layer containing Ag, the said first layer second provided between the semiconductor layer, Ni, Ti, and a second layer containing at least one of Cr and Co, a step of forming, the thickness of the second layer, 1 nm or more, 5 and a nanometer or less, the inorganic layer includes a side surface of said first layer portion to become the inner surface of the opening, and the side surface of the second layer become part of the inner surface of the opening, the wherein the second semiconductor layer of the bottom surface of the opening, the cover.
半導体発光素子を示す模式的斜視図である。 It is a schematic perspective view showing a semiconductor light emitting device. 半導体発光素子を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor light emitting device. 第２電極層の状態を例示する図である。 It is a diagram illustrating a state of the second electrode layer. 第２電極層の状態を例示する図である。 It is a diagram illustrating a state of the second electrode layer. 半導体発光素子の製造方法を示す模式的断面図である。 It is a schematic cross-sectional views showing a manufacturing method of a semiconductor light-emitting device. 半導体発光素子の製造方法を示す模式的断面図である。 It is a schematic cross-sectional views showing a manufacturing method of a semiconductor light-emitting device. 半導体発光素子の製造方法を示す模式的断面図である。 It is a schematic cross-sectional views showing a manufacturing method of a semiconductor light-emitting device. 半導体発光素子の製造方法を示す模式的断面図である。 It is a schematic cross-sectional views showing a manufacturing method of a semiconductor light-emitting device. 半導体発光素子を示す模式的断面図である。 It is a schematic sectional view showing a semiconductor light emitting device. 半導体発光素子の製造方法を示す模式的断面図である。 It is a schematic cross-sectional views showing a manufacturing method of a semiconductor light-emitting device.
また、以下の説明では、一例として、第１導電形をｎ形、第２導電形をｐ形とした具体例を挙げる。 In the following description, as an example, the first conductivity type n-type, specific examples of the second conductivity type is p-type.
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的斜視図である。 Figure 1 is a schematic perspective view illustrating the configuration of a semiconductor light emitting device according to the first embodiment.
図２は、第１の実施形態に係る半導体発光素子の一部を拡大した模式的断面図である。 Figure 2 is a schematic enlarged cross-sectional view of part of a semiconductor light emitting device according to the first embodiment.
第１の実施形態に係る半導体発光素子１１０は、構造体１００、電極層である第２電極層２０、及び無機膜４０、を備える。 The semiconductor light emitting device 110 according to the first embodiment includes a structure 100, the second electrode layer 20 is an electrode layer, and the inorganic film 40.
構造体１００は、第１導電形の第１半導体層５１と、第２導電形の第２半導体層５２と、第１半導体層５１と第２半導体層５２との間に設けられた活性層５３と、を有する。 Structure 100, a first semiconductor layer 51 of the first conductivity type, a second semiconductor layer 52 of the second conductivity type, the active layer and the first semiconductor layer 51 provided between the second semiconductor layer 52 53 and, with a. 構造体１００は、例えば窒化物半導体によって形成される。 Structure 100 is formed by, for example, a nitride semiconductor.
ここで、本明細書において「窒化物半導体」とは、Ｉｎ ｘ Ａｌ ｙ Ｇａ １−ｘ−ｙ Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）またはＢ ｘ Ｉｎ ｙ Ａｌ ｚ Ｇａ １−ｘ−ｙ−ｚ Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。 Here, the "nitride semiconductor" used herein, In x Al y Ga 1- x-y N (0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1) or B x In y Al z Ga is changed 1-x-y-z N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1, x + y + z ≦ 1) comprising a chemical composition ratio in formula x, y and z in the respective ranges It is intended to include semiconductors all compositions was. またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 Furthermore, in the above formula, N but also a further group V element other than (nitrogen), and further including various elements added for controlling various properties such as the conductivity type, and, unintentionally still others including various elements contained are intended to be included in the "nitride semiconductor".
第１半導体層５１は、例えばＧａＮの電流拡散層５１１を含む。 The first semiconductor layer 51 includes, for example, GaN current spreading layer 511.
第２半導体層５２は、電流拡散層５２２を含む。 The second semiconductor layer 52 includes a current spreading layer 522. すなわち、例えばｐ形ＧａＮによるクラッド層５２１上に、例えばｐ形ＧａＮによる電流拡散層５２２が設けられている。 That is, on the cladding layer 521, a current spreading layer 522 for example by a p-type GaN is provided by for example the p-type GaN. 実施形態では、便宜上、電流拡散層５２２は第２半導体層５２に含まれるものとする。 In embodiments, for convenience, the current spreading layer 522 is assumed to be included in the second semiconductor layer 52.
活性層５３は、第１半導体層５１と、第２半導体層５２と、の間に設けられる。 The active layer 53 includes a first semiconductor layer 51, a second semiconductor layer 52 is provided between the. 半導体発光素子１１０では、例えば、ｎ形ＧａＮによるクラッド層５１２、発光層５３０、及び、ｐ形ＧａＮによるクラッド層５２１によってヘテロ構造の活性層５３が構成される。 In the semiconductor light emitting element 110, for example, the cladding layer 512 by n-type GaN, the light emitting layer 530, and the active layer 53 of the heterostructure is constituted by a cladding layer 521 by the p-type GaN.
構造体１００に含まれる第１半導体層５１、活性層５３及び第２半導体層５２は、図示しない成長用基板（例えば、サファイア基板）の上で結晶成長した層である。 The first semiconductor layer 51 included in the structure 100, the active layer 53 and the second semiconductor layer 52, the growth substrate (not shown) (e.g., sapphire substrate) is a layer that is grown on.
第２電極層２０は、構造体１００の第２半導体層５２の側に設けられる。 The second electrode layer 20 is provided on the side of the second semiconductor layer 52 of the structure 100. 具体的には、第２電極層２０は、第２半導体層５２の第１半導体層５１とは反対側に設けられる。 Specifically, the second electrode layer 20, the first semiconductor layer 51 of the second semiconductor layer 52 is provided on the opposite side. 第２電極層２０には、例えば後述するようにＡｇの化合物が含まれる。 The second electrode layer 20 includes a compound of Ag, for example, as described below.
なお、実施形態では、説明の便宜上、構造体１００の第２半導体層５２の側を表面側または上側、構造体１００の第１半導体層５１の側を裏面側または下側とする。 In the embodiment, for convenience of explanation, the side surface side or upper side of the second semiconductor layer 52 of the structure 100, the side of the first semiconductor layer 51 of the structure 100 and the back surface side or the lower side. また、第１半導体層５１から第２半導体層５２に向かう方向に沿った積層方法をＺ方向とする。 Also, the lamination method along a direction from the first semiconductor layer 51 to the second semiconductor layer 52 and the Z direction.
第２電極層２０は、金属部２３と、複数の開口部２１と、を有する。 The second electrode layer 20 has a metal portion 23, a plurality of openings 21. 開口部２１は、Ｚ方向に沿って金属部２３を貫通する。 Opening 21 penetrates the metal part 23 in the Z direction. 開口部２１をＺ方向にみたときの外形の円相当直径は、１０ｎｍ以上、５μｍ以下である。 Circle equivalent diameter of the outer shape when the opening 21 as viewed in the Z direction, 10 nm or more and 5μm or less. 好ましくは、１０ｎｍ以上、１μｍ未満、さらに好ましくは、１０ｎｍ以上、５００ｎｍ未満、さらに好ましくは、１０ｎｍ以上、５０ｎｍ未満である。 Preferably, 10 nm or more and less than 1 [mu] m, more preferably, 10 nm or more and less than 500 nm, more preferably, 10 nm or more and less than 50nm.
ここで、円相当直径は、次の式で定義される。 Here, the circle equivalent diameter is defined by the following equation.
円相当直径＝２×（面積／π） １／２ Equivalent circle diameter = 2 × (area / [pi) 1/2
ここで、面積は、開口部２１のＺ方向からみたときの面積である。 The area is the area when viewed from the Z direction of the opening 21.
開口部２１は、必ずしも円形とは限らない。 Opening 21 is not necessarily circular. したがって、実施形態では、上記の円相当直径の定義を用いて開口部２１を特定する。 Thus, in the embodiment, to identify the openings 21 by using the above definition of equivalent circle diameter.
また、半導体発光素子１１０は、第１電極層３０を備える。 Also, the semiconductor light emitting device 110 includes a first electrode layer 30. 第１電極層３０は、構造体１００の第１半導体層５１の側に設けられる。 The first electrode layer 30 is provided on the side of the first semiconductor layer 51 of the structure 100. 具体的には、第１電極層３０は、第１半導体層５１の第２半導体層５２とは反対側に設けられる。 Specifically, the first electrode layer 30 and the second semiconductor layer 52 of the first semiconductor layer 51 is provided on the opposite side. 第１電極層３０は、金属製である。 The first electrode layer 30 is made of metal. 第１電極層３０は、第１半導体層５１の裏面側と接する部分を有し、この接する部分によって第１半導体層５１と導通している。 The first electrode layer 30 has a portion in contact with the rear surface side of the first semiconductor layer 51, is electrically connected to the first semiconductor layer 51 by the contact portion. 第１電極層３０には、例えばＡｇが用いられる。 The first electrode layer 30, for example, Ag is used. 第１電極層３０は、例えば蒸着法により形成される。 The first electrode layer 30 is formed, for example by evaporation.
無機膜４０は、第２電極層２０の金属部２３の表面及び開口部２１の内面を覆うように形成される。 Inorganic film 40 is formed to cover the surface and the inner surface of the opening 21 of the second electrode layer 20 metal portion 23. すなわち、図２に表したように、無機膜４０は、金属部２３の上側の表面２３ａ及び開口部２１の内壁面２１ａを覆うように設けられる。 That is, as shown in FIG. 2, the inorganic film 40 is provided so as to cover the inner wall surface 21a of the surface 23a and the opening 21 of the upper metal part 23.
無機膜４０は、発光層５３０から放出される光に対して透過性を有する。 Inorganic film 40 is transmissive to light emitted from the light emitting layer 530. 無機膜４０の厚さは、例えば２０ｎｍ以上、２００ｎｍ以下である。 The thickness of the inorganic film 40 is, for example 20nm or more and 200nm or less.
このような半導体発光素子１１０では、第２電極層２０の形成された面が、主たる発光面として利用される。 In such a semiconductor light emitting element 110, the formed surface of the second electrode layer 20 is utilized as a main light-emitting surface. すなわち、第２電極層２０と第１電極層３０との間に所定の電圧を印加することで、発光層５３０から所定の中心波長を有する光が放出される。 That is, by applying a predetermined voltage between the second electrode layer 20 and the first electrode layer 30, the light from the light-emitting layer 530 having a predetermined center wavelength is emitted. この光は、主として第２電極層２０の主面２０ａから外部に放出される。 The light is predominantly emitted from the main surface 20a of the second electrode layer 20 to the outside.
第１の実施形態に係る半導体発光素子１１０では、第２電極層２０に開口部２１が設けられているため、例えば１０ｎｍ以上５μｍ以下の程度の大きさの超微細な開口部２１を含む第２電極層２０による発光層５３０への電流の拡がりを保ったまま効率良く光を外部に放出できるようになる。 In the semiconductor light emitting device 110 according to the first embodiment, the comprises a second order aperture 21 in the electrode layer 20 is provided, for example on the order of more than 5μm or less 10nm size of ultra-fine openings 21 2 It becomes light efficiently while maintaining the spread of current to the light emitting layer 530 by the electrode layer 20 to be emitted to the outside.
また、半導体発光素子１１０では、第２電極層２０と第１電極層３０とが対向して配置され、第１電極層３０として金属を用いていることから、第２電極層２０で拡がり、発光層５３０から第１電極層３０へ向かう電流の集中を抑制することができる。 In the semiconductor light emitting element 110, a second electrode layer 20 and the first electrode layer 30 is disposed opposite, from the fact that using a metal as the first electrode layer 30 spreads in the second electrode layer 20, light emitting it is possible to suppress concentration of electric current flowing from the layer 530 to the first electrode layer 30.
また、半導体発光素子１１０では、無機膜４０によってＡｇの化合物を保護することができる。 Further, in the semiconductor light emitting device 110, it is possible to protect the compounds of Ag by an inorganic film 40. すなわち、無機膜４０によって金属部２３の表面及び開口部２１の内面が覆われているため、第２電極層２０のオーミック接触を確保するためのアニール処理を行っても、Ａｇの化合物をアニール温度から保護することができる。 That is, since the inorganic film 40 surface and the inner surface of the opening portion 21 of the metal part 23 is covered, even if an annealing treatment to ensure the ohmic contact of the second electrode layer 20, the annealing temperature of the compound of Ag it can be protected from. これによって、Ａｇの化合物を用いた第２電極層２０からの放出光の輝度の向上を図ることが可能となる。 This makes it possible to improve the luminance of the emitted light from the second electrode layer 20 using the compound of Ag.
半導体発光素子１１０の具体的な一例を説明する。 Describing a specific example of the semiconductor light emitting element 110.
半導体発光素子１１０は、例えばＧａＮの電流拡散層５１１を備え、この電流拡散層５１１の上に、例えばＳｉがドープされたｎ形ＧａＮによるクラッド層５１２と、ＩｎＧａＮによる発光層５３０と、ｐ形ＡｌＧａＮによるクラッド層５２１と、を含むヘテロ構造が形成される。 The semiconductor light emitting device 110, for example, a GaN current spreading layer 511, on top of the current diffusion layer 511, the cladding layer 512 by n-type GaN, for example doped with Si, the luminescent layer 530 by InGaN, p-type AlGaN heterostructure including by a cladding layer 521, a are formed.
発光層５３０は、例えば障壁層（ＧａＮ）および井戸層（ＩｎＧａＮ）が交互に繰り返し設けられたＭＱＷ（Multiple Quantum Well）構成であってもよい。 Emitting layer 530, for example, a barrier layer (GaN) and the well layer (InGaN) may be repeatedly provided the MQW (Multiple Quantum Well) structure alternately. また、発光層５３０は、井戸層を挟む障壁層の組みが１組み設けられたＳＱＷ（Single Quantum Well）構成を含むものであってもよい。 Further, the light-emitting layer 530, a set of barrier layers sandwiching the well layer may include one set provided the SQW (Single Quantum Well) structure.
そして、この発光層５３０の上に、例えばｐ形ＧａＮによる電流拡散層５２２が形成されている。 Then, on the light-emitting layer 530, for example, the current diffusion layer 522 by p-type GaN are formed. さらに電流拡散層５２２には、Ｍｇ等のドーピングがされていてもよい。 More current diffusion layer 522 may be doping of Mg or the like. これにより、電流拡散層５２２の抵抗値が下がり、第２電極層２０とのオーミック接続をとりやすくなる。 Thus, it decreases the resistance value of the current spreading layer 522, easily take the ohmic contact between the second electrode layer 20. なお、これらの半導体の層構成は一例であり、実施形態はこれに限定されない。 The layer structure of these semiconductor is one example, exemplary embodiments are not limited thereto.
電流拡散層５２２の上には、例えばコンタクト層が形成され、コンタクト層を介して第２電極層２０が形成されていてもよい。 On the current diffusion layer 522, for example a contact layer is formed, it may be the second electrode layer 20 is formed through the contact layer.
コンタクト層に用いられる材料は、例えば、コンタクト層に隣接する電流拡散層５２２の材料、及び、第２電極層２０に用いられる材料に基づいて適切に選択すればよい。 Material used for the contact layer, for example, the material of the current spreading layer 522 adjacent to the contact layer, and may be appropriately selected based on the material used for the second electrode layer 20.
第２電極層２０の金属部２３は、Ａｇの化合物を有する第１層２３１と、第１層２３１と第２半導体層５２との間に設けられる第２層２３２と、を有する。 Metal portion 23 of the second electrode layer 20 includes a first layer 231 having a compound of Ag, a second layer 232 provided between the first layer 231 and the second semiconductor layer 52, a.
第１層２３１は、例えば、Ａｌ、Ｃｕ、Ｚｎ、Ｚｒ、Ｓｉ、Ｇｅ、Ｐｔ、Ｒｈ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｎ、Ｃ、Ｍｇ、Ｃｒ、Ｔｅ、Ｓｅ、Ｉｎ、Ｃｏ及びＴｉからなる群から選択される少なくとも１つの元素を含有する。 The first layer 231 is, for example, the group consisting of Al, Cu, Zn, Zr, Si, Ge, Pt, Rh, Ni, Pd, Cu, Sn, C, Mg, Cr, Te, Se, In, Co and Ti containing at least one element selected from the.
第２層２３２は、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏうちいずれかを含む。 The second layer 232 includes Ni, Ti, any of Cr and Co. 第２層２３２のＺ軸方向に沿った厚さは、例えば１ｎｍ以上、５ｎｍ以下である。 The thickness along the Z-axis direction of the second layer 232 is, for example 1nm or more and 5nm or less.
このように、第１層２３１と第２半導体層５２との間に第２層２３２を設けることで、第１層２３１に含まれるＡｇが第２半導体層５２へ拡散することを防止する。 The provision of the first layer 231 a second layer 232 between the second semiconductor layer 52, to prevent the Ag contained in the first layer 231 from diffusing into the second semiconductor layer 52. ただし、第２層２３２の膜厚が大きすぎると、発光層５３０から放出される光の透過性が悪くなることから、５ｎｍ以下が好ましい。 However, if the thickness of the second layer 232 is too large, since the light permeability is deteriorated emitted from the light emitting layer 530 is preferably not more than 5 nm.
本具体例において、ｐ側の電極として、第２電極層２０の第２層２３２には、例えばＮｉが用いられ、 第１層２３１には、例えばＡｇ−Ｐｄ−Ｃｕの化合物が用いられる。 In this example, as an electrode of the p-side, the second layer 232 of the second electrode layer 20, for example, Ni is used, the first layer 231, for example, compounds of Ag-Pd-Cu is used. すなわち、第２電極層２０には、例えばＡｇ−Ｐｄ−Ｃｕ／Ｎｉの積層構造が用いられる。 That is, the second electrode layer 20, for example, a stacked structure of Ag-Pd-Cu / Ni is used. 第２層２３２のＺ軸方向に沿った厚さは、例えば４０ｎｍである。 The thickness along the Z-axis direction of the second layer 232 is, for example, 40 nm.
また、本具体例において、第２電極層２０のＺ軸方向に沿った厚さは、１０ｎｍ以上、１００ｎｍ以下である。 Further, in this example, the thickness along the Z-axis direction of the second electrode layer 20, 10 nm or more and 100nm or less. 好ましくは、１０ｎｍ以上、５０ｎｍ以下である。 Preferably, 10 nm or more and 50nm or less.
第２電極層２０には、この金属部２３をＺ軸方向に沿って貫通する複数の開口部２１が設けられている。 The second electrode layer 20, a plurality of openings 21 penetrating along the metal part 23 in the Z-axis direction is provided. 開口部２１のそれぞれの大きさ及び配置は、規則的であっても、不規則的であってもよい。 Each size and arrangement of the openings 21 can be in a regular fashion, or may be irregular.
金属部２３の表面及び開口部２１の内面は、無機膜４０によって覆われている。 Surface and the inner surface of the opening portion 21 of the metal part 23 is covered with the inorganic film 40. 無機膜４０は、少なくとも第１層２３１の露出部分を覆うように設けられる。 Inorganic film 40 is provided so as to cover the exposed portion of the at least first layer 231. 無機膜４０は、例えばＳｉＮ、ＢＮ、ＡｌＮ、ＧａＮ、ＣＮ、ＺｎＳ、ＡｌＦ ３ 、ＭｇＦ ２ 、ＣａＦ ２ 、ＣｅＦ ２ 、ＧｄＦ ２ 、ＬａＦ ２ 、ＮｄＦ ２ 、ＬｉＦ，ＮａＦ、ＹｂＦ ３及びＹＦ ３のうち選択される１つである。 Inorganic film 40 is, for example SiN, BN, AlN, GaN, CN, ZnS, AlF 3, MgF 2, CaF 2, CeF 2, GdF 2, LaF 2, NdF 2, LiF, NaF, among YbF 3 and YF 3 it is one selected. 本具体例では、無機膜４０としてＳｉＮが用いられる。 In this example, SiN is used as the inorganic film 40.
ここで、無機膜４０は、酸素を主として含まない膜が好ましい。 Here, the inorganic film 40 film containing no oxygen mainly are preferred. 無機膜４０のうちＳｉＮは、成膜性が良好であり、成膜後の加工も容易である。 SiN of inorganic film 40 has good film forming properties, processability is also easy after the film formation.
無機膜４０の厚さ（金属部２３の表面及び開口部２１の内面のそれぞれに直交する方向に沿った厚さ）は、例えば２０ｎｍ以上、２００ｎｍ以下である。 The thickness of the inorganic film 40 (thickness along the direction perpendicular to the respective inner surfaces of the surface and the opening 21 of the metal portion 23), for example 20nm or more and 200nm or less. 無機膜４０の厚さが２０ｎｍよりも薄いと、金属部２３に含まれるＡｇの化合物の耐熱性を十分に得ることができない。 If the thickness of the inorganic film 40 is thinner than 20 nm, it is impossible to sufficiently obtain the heat resistance of the compound of Ag contained in the metal part 23. 一方、無機膜４０の厚さが２００ｎｍよりも厚いと、クラックを発生させる可能性がある。 On the other hand, if the thickness of the inorganic film 40 is thicker than 200 nm, there is a possibility of generating cracks.
電流拡散層５１１の裏面側には、例えばＡｇからなるｎ側の第１電極層３０が形成されている。 On the back side of the current spreading layer 511, for example, the first electrode layer 30 of the n-side of Ag are formed. 第１電極層３０は、第１半導体層５１と接する部分を有し、この部分で第１半導体層５１と導通している。 The first electrode layer 30 has a portion in contact with the first semiconductor layer 51, is electrically connected to the first semiconductor layer 51 in this portion. 第１電極層３０のＺ軸方向に沿った厚さは、１μｍ以上であることが望ましい。 The thickness along the Z-axis direction of the first electrode layer 30 is desirably 1μm or more. すなわち、構造体１００は成長用基板の上に結晶成長によって形成されており、Ｚ軸方向に沿った厚さは非常に薄い。 That is, the structure 100 is formed by crystal growth on a growth substrate, the thickness along the Z-axis direction is very thin. このため、構造体１００から成長用基板を剥離した後、構造体１００の裏面側に形成される第１電極層３０は、構造体１００を補強する役目も果たす。 Thus, after separating the growth substrate from the structure 100, the first electrode layer 30 formed on the back surface side of the structure 100 also serves to reinforce the structure 100. したがって、第１電極層３０の厚さを１μｍ以上にすることで、構造体１００を十分に補強することができる。 Therefore, by setting the thickness of the first electrode layer 30 above 1 [mu] m, it is possible to sufficiently reinforce the structure 100.
ここで、構造体１００のＺ軸方向に沿った厚さは、数μｍ以上、２０μｍ以下である。 The thickness along the Z-axis direction of the structure 100, several μm or more and 20μm or less. 第１電極層３０のＺ方向に沿った厚さを１μｍ以上、５００μｍ以下にすることが好ましく、より好ましくは、１０μｍ以上、１００μｍ以下である。 The first electrode layer 30 in the Z-direction to a thickness 1μm or more along, preferably, to 500μm or less, more preferably, 10 [mu] m or more and 100μm or less.
実施形態では、構造体１００をあいだにして、第２電極層２０と、第１電極層３０と、が対向している。 In the embodiment, in the between the structure 100, and the second electrode layer 20, a first electrode layer 30, but it faces.
そして、実施形態に係る半導体発光素子１１０において、発光層５３０から放出された光は、第２半導体層５２の第２電極層２０が設けられた全面から外部に放出される。 Then, in the semiconductor light emitting device 110 according to the embodiment, light emitted from the light emitting layer 530 is emitted from the entire surface of the second electrode layer 20 of the second semiconductor layer 52 is provided outside. 半導体発光素子１１０は、例えば、中心波長４００ｎｍ以上、６５０ｎｍ以下の光を放出する。 The semiconductor light emitting device 110, for example, the center wavelength of 400nm or more and emit less light 650 nm.
このような波長の光を発光する半導体発光素子１１０において、第２電極層２０にＡｇの化合物を含む材料を用いると光の吸収が抑制され、発光効率を高めることができる。 In the semiconductor light emitting device 110 that emits light of such wavelength, the second electrode layer 20 using a material containing a compound of Ag when absorption of light is suppressed, it is possible to increase the luminous efficiency.
しかしながら、発明者は、上記のような開口部２１を有する第２電極層２０として、Ａｇの化合物を用いる場合、第２電極層２０のオーミック接触を確保するためのアニールによってＡｇの凝縮が発生するという新規な課題を見出した。 However, the inventors, as a second electrode layer 20 having an opening 21 as described above, when using the compounds of Ag, condensation of Ag occurs through annealing to ensure ohmic contact with the second electrode layer 20 I found a new challenge.
図３及び図４は、第２電極層のアニール前後の状態を例示する図である。 3 and 4 is a diagram illustrating the annealing before and after the state of the second electrode layer.
図３は、無機膜が設けられている場合、図４は、無機膜が設けられていない場合である。 3, when the inorganic film is provided, FIG. 4 is a case where the inorganic film is not provided. それぞれ、（ａ）はアニール前、（ｂ）はアニール後の状態を示している。 Each, (a) shows the pre-annealing, shows (b) the state after annealing.
図３（ａ）に表した例では、Ｎｉ／Ａｇ−Ｃｕ−Ｐｄの積層構造の第２電極層２０にピッチ１５０ｎｍの開口部２１が形成され、その上に、ＳｉＮの無機膜４０が設けられている。 In the example shown in FIG. 3 (a), Ni / Ag-Cu-Pd opening 21 of pitch 150nm to second electrode layer 20 of the layered structure of is formed, thereon an inorganic film 40 is formed of SiN ing. 図３（ｂ）は、この無機膜４０が設けられた第２電極層２０を６５０℃でアニールした後の状態を表している。 FIG. 3 (b) shows a state after the second electrode layer 20 inorganic film 40 is provided annealed at 650 ° C.. 第２電極層２０に設けられた開口部２１は、ほとんど変化なく維持されているのが分かる。 Opening 21 provided in the second electrode layer 20, it can be seen that are maintained almost changed without.
図４（ａ）に表した例では、Ｎｉ／Ａｇ−Ｃｕ−Ｐｄの積層構造の第２電極層２０にピッチ１５０ｎｍの開口部２１が形成されている。 In the example shown in FIG. 4 (a), Ni / Ag-Cu-Pd opening 21 of pitch 150nm to second electrode layer 20 of the layered structure of are formed. 第２電極層２０の上に無機膜４０は設けられていない。 Inorganic film 40 on the second electrode layer 20 is not provided. 図４（ｂ）は、この第２電極層２０を６５０℃でアニールした後の状態を表している。 FIG. 4 (b) shows a state after annealing the second electrode layer 20 at 650 ° C.. 上記アニール後、第２電極層２０に含まれるＡｇに凝縮が発生し、開口部２１を維持できないことが分かる。 After the annealing, condensed Ag contained in the second electrode layer 20 is generated, it can be seen can not be maintained openings 21.
Ａｇ−Ｃｕ−Ｐｄの合金では、５００℃以上で凝縮が発生すると考えられる。 The alloy of Ag-Cu-Pd, believed condensation occurs at 500 ° C. or higher.
例えば青色や緑色を発光する半導体発光素子１１０では、第２電極層２０にＡｇの化合物を含む材料を用いると光の吸収が抑制され、発光効率を高めることができる。 For example, in the semiconductor light emitting element 110 emits blue or green light absorption is suppressed when the second electrode layer 20 using a material containing a compound of Ag, it is possible to increase the luminous efficiency. しかしながら、金属部２３の厚さが１０ｎｍ以上、１００ｎｍ以下であり、円相当直径が１０ｎｍ以上、５μｍ以下の開口部２１を有する第２電極層２０にＡｇの化合物を含む材料を適用すると、上記のように５００℃以上のアニールでＡｇの凝縮が発生し、開口部２１を維持することができない。 However, the thickness is 10nm or more of the metal part 23, and at 100nm or less, the circle equivalent diameter is 10nm or more, applying a material containing a compound of Ag in the second electrode layer 20 having the opening 21 5 [mu] m, of the condensation of Ag occurs at an annealing temperature above 500 ℃ so, it can not maintain the opening 21. このため、この構成を実用化することが困難である。 Therefore, it is difficult to commercialize this configuration.
上記のような実験の結果、発明者は、第２電極層２０の上に無機膜４０を設けることで、Ａｇの化合物を含む材料を第２電極層２０に適用しても、開口部２１を維持できること、すなわち第２電極層２０をアニールする際の耐熱性を十分に確保できることを見出した。 Results of the above-described experiment, the inventors have, by an inorganic film 40 be provided on the second electrode layer 20 may be applied to a material containing a compound of Ag in the second electrode layer 20, an opening 21 can be maintained, i.e., it has been found to be able to secure a sufficient heat resistance at the time of annealing the second electrode layer 20. 発明者は、無機膜４０としてＳｉＮを用いた場合、約７００℃まで第２電極層２０の開口部２１を維持できることを確認した。 Inventors, when using the SiN as the inorganic film 40, it was confirmed that can maintain the opening 21 of the second electrode layer 20 to about 700 ° C..
また、開口部２１の円相当直径が１０ｎｍよりも小さいと、無機膜４０による耐熱性向上の作用を十分に得られない。 Further, when the circle equivalent diameter of the opening 21 is smaller than 10 nm, not sufficiently obtained the effect of improving heat resistance due to the inorganic film 40. 一方、開口部２１の円相当直径が５μｍよりも大きいと、５００℃以上のアニールによって第２電極層２０に含まれるＡｇの凝縮が発生する。 On the other hand, when the circle equivalent diameter of the opening 21 is greater than 5 [mu] m, the condensation of Ag contained in the second electrode layer 20 is generated by annealing above 500 ° C..
したがって、開口部２１の円相当直径が１０ｎｍ以上、５μｍ以下である場合、無機膜４０による耐熱性の向上の効果を得ることができる。 Thus, the circle equivalent diameter of the opening 21 is 10nm or more, if it is 5μm or less, it is possible to obtain the effect of improving heat resistance due to the inorganic film 40. つまり、５００℃以上の温度でアニールを行っても、第２電極層２０に含まれるＡｇの凝縮を発生させずに開口部２１を維持することができる。 That is, it is possible to maintain be annealed at 500 ° C. or higher, the opening 21 without causing condensation of Ag contained in the second electrode layer 20.
これにより、第２電極層２０にＡｇの化合物を適用しても、第２電極層２０として十分なオーミック接触及び光反射特性を得ることができ、例えば青色や緑色を発光する半導体発光素子１１０の発光効率を高めることが可能になる。 Thus, applying the compound of Ag in the second electrode layer 20, it is possible to obtain sufficient ohmic contact and light reflection characteristic as the second electrode layer 20, for example of the semiconductor light emitting element 110 which emits blue or green it is possible to increase the luminous efficiency.
上記のように、実施形態に係る半導体発光素子１１０では、第２電極層２０における開口部２１の円相当直径は、１０ｎｍ以上、５μｍ以下である。 As described above, in the semiconductor light emitting device 110 according to the embodiment, equivalent circle diameter of the opening 21 in the second electrode layer 20, 10 nm or more and 5μm or less. また、第２電極層２０の厚さは、１０ｎｍ以上、１００ｎｍ以下である。 The thickness of the second electrode layer 20, 10 nm or more and 100nm or less.
すなわち、半導体発光素子１１０では、比較的大きな第２電極層２０を設けることで高い放熱性を得て、半導体発光素子１１０の温度上昇を抑制している。 That is, in the semiconductor light emitting device 110 to obtain a relatively high by providing the larger second electrode layer 20 heat dissipation, thereby suppressing the temperature rise of the semiconductor light emitting element 110. また、第２電極層２０に設けられた開口部２１の大きさ（例えば、円相当直径）を調整することによっても、半導体発光素子１１０の温度上昇を抑制している。 Also, the size of the opening 21 provided in the second electrode layer 20 (e.g., a circle equivalent diameter) by adjusting the, thereby suppressing the temperature rise of the semiconductor light emitting element 110. すなわち半導体発光素子１１０の順方向の電圧を低下させることによって直列抵抗を低下させ、発熱自体を減少させることができる。 That can reduce the series resistance by reducing the forward voltage of the semiconductor light emitting element 110, it reduces the heat generation itself.
このような効果を実現するためには、開口部２１を有する第２電極層２０から第２半導体層５２に対して全面に均一に電流を流すとことができるとよい。 To achieve this effect, may be able When flow current uniformly over the entire surface with respect to the second electrode layer 20 having an opening 21 second semiconductor layer 52. 第２半導体層５２に均一に電流を流すためには開口部２１の大きさ、並びに、開口部２１の中心間隔はある程度限定される。 Size of the opening 21 in order to flow the current uniformly to the second semiconductor layer 52, and the center spacing of the apertures 21 is somewhat limited.
電流を流す半導体層のドーピング濃度等にも依存するが、シミュレーション等の計算で得られる電流の流れる範囲は、第２電極層２０の端から約５μｍまでの範囲であり、十分な導電性を有し、順方向電流の上昇が起こらないのは１μｍ以下である。 Although it depends on the doping concentration of the semiconductor layer flowing current and the like, a range in which the current flows obtained by the calculation of the simulation or the like is in the range of from about 5μm from the end of the second electrode layer 20, have a sufficient conductivity and, the increase of the forward current does not occur is 1μm or less. すなわち、開口部の直径がそれ以上であると電流が流れない範囲が生じて、直列抵抗を下げることができず、順方向電圧を下げることができない。 That is, the diameter of the opening is caused in a range that the current does not flow at or above, it is impossible to reduce the series resistance, it is not possible to lower the forward voltage. そのため、開口部２１の平均開口部直径の上限は５μｍ以下である。 Therefore, the upper limit of the average opening diameter of the opening portion 21 is 5μm or less.
発光層５３０から発生する光の波長より十分小さい開口部２１を第２電極層２０に設けることによって、第２電極層２０は、金属でありながら光透過型電極として機能することがある。 By providing a sufficiently small opening 21 than the wavelength of light generated from the light emitting layer 530 to the second electrode layer 20, the second electrode layer 20, which may function as a light-transmitting electrode while a metal. これは、開口部２１に阻害されない連続した金属部位の直線距離が、この光の波長よりも十分短いことにより、第２電極層２０に光が照射した際に光の電場により誘起される自由電子の運動が阻害され、該当波長の光と反応できなくなり、金属が透明となる点である。 This free electron linear distance continuous metal site is not inhibited in the opening 21, by sufficiently shorter than the wavelength of the light, which is induced by the electric field of light when the light in the second electrode layer 20 is irradiated the movement is inhibited, will not be able to react with the light of the relevant wavelength is that metal is transparent.
金属反射を記述するドルーデの理論において、対象となる物質は照射される光の波長に対して十分に大きく、均一な構造であることが仮定されている。 In theory Drude describing the metal reflection, the target material is sufficiently large relative to the wavelength of light to be irradiated, is assumed to be a uniform structure. 物質にプラズマ周波数よりも低い周波数の光が照射された際、物質内の自由電子の運動について述べると、光のもつ電場により物質内の電子の分極が生じる。 When light having a frequency lower than the plasma frequency material is irradiated, the described free electron motion within materials, electronic polarization in the material caused by the electric field with the light. この分極は光の電場を打ち消す方向に誘起される。 The polarization is induced in such a direction as to cancel the electric field of light. この誘起された電子の分極により、光の電場が遮蔽されることで、光は物質を透過することができず、いわゆるプラズマ反射が生じる。 The polarization of the induced electrons by the electric field of light is shielded, the light can not be transmitted through the material, so-called plasma reflection occurs. ここで、もし電子の分極を誘起される物質が、光の波長よりも十分に小さいとすると、電子の運動は幾何学的な構造により制限され、光の電場を遮蔽することができなくなるものと考えられる。 Here, materials which if induced electron polarization, when a sufficiently smaller than the wavelength of light, electron motion is limited by the geometrical structure, and that it is not possible to shield the electric field of light Conceivable. これは、構造的には開口部の直径を、該当する光の波長よりも十分小さくすることにより実現できる。 This is structurally the diameter of the opening can be achieved by sufficiently smaller than the wavelength of the corresponding light.
このため、第２電極層２０における光透過率（発光層５３０で発生した光の外部への透過率）が、開口率（第２電極層２０の面積に対する開口部の面積）を上回る効果を得るためには、円相当直径を、発光層５３０で発生する光の中心波長の１／２以下程度が望ましい。 Therefore, the light transmittance in the second electrode layer 20 (transmittance to external light generated in the light-emitting layer 530) is to obtain the effect that is greater than the aperture ratio (area of ​​the opening portion to the area of ​​the second electrode layer 20) Therefore, the equivalent circle diameter, the degree less than half of the central wavelength of the light generated in the light emitting layer 530 is preferable. 例えば、可視光の場合には、開口部２１の円相当直径は、３００ｎｍ以下がよい。 For example, in the case of visible light, a circle equivalent diameter of the opening 21, it is 300nm or less.
一方、開口部２１の円相当直径の下限に関しては、抵抗値の観点からは制約は無いものの、製造の容易性から１０ｎｍ以上、好ましくは３０ｎｍ以上あるとよい。 On the other hand, with respect to the lower limit of the circle equivalent diameter of the opening 21, although from the viewpoint of the resistance value constraint is not more than 10nm from ease of manufacture, preferably the more than 30 nm.
なお、例えば、第２電極層２０の金属部２３（開口部２１が設けられていない部分）の任意の２点間は、少なくともパッド電極などの電流供給源から切れ目無く連続している。 Incidentally, for example, any two epilepsy metal portion 23 of the second electrode layer 20 (the portion in which the opening 21 is not provided) are continuous seamlessly from a current source, such as at least the pad electrode. これは、通電性を確保し抵抗値を低く保つためである。 This is to maintain a low to ensure the energization resistance value.
なお、複数の電流供給源が設けられている場合には、各電流供給源のそれぞれに対応して第２電極層２０の金属部２３が連続していればよい。 When a plurality of current sources is provided, the metal portion 23 of the second electrode layer 20 in correspondence to it is sufficient that successive of each current source.
また、金属部２３は、連続していることが望ましい。 The metal portion 23 is preferably continuous. これにより、半導体発光素子１１０において、光の放出の均一性が高まる。 Thus, in the semiconductor light emitting element 110, uniformity of light emission is increased. また、第２電極層２０のシート抵抗は、１０Ω／□以下であることが好ましく、５Ω／□以下であることがより好ましい。 The sheet resistance of the second electrode layer 20 is preferably 10 [Omega / □ or less, more preferably 5 [Omega / □ or less. シート抵抗が小さいほど、均一な発光、輝度の向上が顕著になる。 Higher sheet resistance is low, uniform light emission, the improvement in brightness becomes remarkable. また、半導体発光素子１１０の発熱は少なくなる。 Further, heat generation of the semiconductor light emitting element 110 is reduced.
実施形態に係る半導体発光素子１１０では、半導体層上に金属層を形成し、さらに後述する方法によって開口部２１を形成することによって第２電極層２０を形成している。 In the semiconductor light emitting device 110 according to the embodiment, to form the second electrode layer 20 by forming the opening 21 by the method of forming the metal layer, described further below over the semiconductor layer.
ここで、第２電極層２０の厚さが薄くなりすぎると抵抗値の増加を招くこと、また、第２電極層２０の一部でＡｇが凝縮しやすくなるため、１０ｎｍ以上であることが好ましい。 Here, it leads to an increase of the resistance value thickness of the second electrode layer 20 becomes too thin and, since the Ag in the portion of the second electrode layer 20 is easily condensed, is preferably 10nm or more . 一方、第２電極層２０の厚さが厚いほど抵抗値は下がる。 On the other hand, as the resistance value is larger thickness of the second electrode layer 20 decreases. 発光層５３０で発生した光の透過率を確保する点から、第２電極層２０の厚さは、好ましくは１００ｎｍ以下であり、より好ましくは５０ｎｍ以下である。 From the viewpoint of securing the transmittance of light generated in the light emitting layer 530, the thickness of the second electrode layer 20 is preferably not 100nm or less, more preferably 50nm or less.
ここで、第２電極層２０においては、発光層５３０から放出される波長の光に対する金属材料のバルク状態での反射率（バルク反射率）が７０％以上である。 Here, in the second electrode layer 20, the reflectivity of a bulk state of the metal material to light of a wavelength emitted from the light emitting layer 530 (the bulk reflectance) of 70% or more. これは、金属反射の際に反射率が低いと光が熱に変わり損失が生じるためである。 This is because the light and the reflectance is low when the metal reflection because the changes to the heat loss. 第２電極層２０で、素子から出られなかった光も本電極では光として反射されるため、発光層５３０の下部に反射層（図示せず）などを施すことで再利用可能となり、再び取り出すことができる。 The second electrode layer 20, to be reflected as light in this electrode also light could not get out of the device, becomes reusable by applying such as a reflective layer at the bottom of the light-emitting layer 530 (not shown), it is taken out again be able to. これにより、発光層５３０から放出された光が、第２電極層２０を透過することになる。 Thus, light emitted from the light emitting layer 530, so that transmitted through the second electrode layer 20.
次に、第２の実施形態を説明する。 Next, a second embodiment will be described. 第２の実施形態は、半導体発光素子の製造方法である。 The second embodiment is a method for manufacturing a semiconductor light emitting device.
第２の実施形態に係る半導体発光素子の製造方法には、例えば以下の（Ａ）〜（Ｄ）の方法が挙げられる。 The manufacturing method of the semiconductor light emitting device according to the second embodiment, for example, be mentioned the following methods (A) ~ (D).
（Ａ）電子線描画を利用する方法 開口部を有する第２電極層を形成させる方法のひとつは、電子線描画による方法である。 (A) One method of forming the second electrode layer to have a method opening utilizing electron beam lithography is by electron beam lithography. この方法を利用した第２の実施形態に係る半導体発光素子の製造方法は、次の工程を備える。 The method of manufacturing a semiconductor light emitting device according to the second embodiment utilizing this method comprises the following steps.
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ａ１）と、当該金属層の上にレジスト膜を形成する工程（ａ２）と、当該レジスト膜に電子線を照射し、現像し、複数の第１レジスト開口部及び第２レジスト開口部を有するレジスト層を形成する工程（ａ３）と、当該レジスト層をマスクとして当該金属層をエッチングし、複数の開口部を有する第２電極層を形成する工程（ａ４）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ａ５）と、構造体から成長用基板を剥離し That is, the manufacturing method, on a growth substrate, between the first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, with the first semiconductor layer and said second semiconductor layer the structure formed by crystal growth with a luminescent layer provided, on the said second semiconductor layer, a step (a1) forming a metal layer, forming a resist film on a said metallic layer and step (a2), the resist film was irradiated with an electron beam and developed, the mask and step (a3) ​​forming a resist layer having a plurality of first resist opening and the second resist opening, the resist layer step by etching the metal layer, the step (a4) forming a second electrode layer having a plurality of openings to form an inorganic film so as to cover the inner surface of the surface and the opening of the metal layer, is annealed as and (a5), separating the growth substrate from the structure 後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第２電極層を形成する工程（ａ６）と、を備える。 After includes a step (a6) forming a second electrode layer made of a metal having a portion in contact with the first semiconductor layer on the first semiconductor layer side of the structure, a.
そして、実施形態では、当該第２電極層を形成する工程（ａ４）において、当該複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。 Then, in the embodiment, in the step (a4) which forms the second electrode layer, each of the equivalent circle diameters of the plurality of openings, 10 nm or more, to form a 5μm or less.
具体的には、例えば以下のようにして半導体発光素子を製造する。 Specifically, to produce a semiconductor light-emitting device, for example, as follows.
図５は、電子線描画を利用する方法の工程例を示す模式的断面図である。 Figure 5 is a schematic cross sectional view showing a step example of how to use an electron beam lithography.
先ず、図５（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。 First, as shown in FIG. 5 (a), the first semiconductor layer 51 is formed on the growth substrate 10, a light-emitting layer 530 is formed on the first semiconductor layer 51, second semiconductor layer thereon 52 to form.
次いで、第２半導体層５２の上に金属層２０Ａを形成する。 Then, a metal layer 20A on the second semiconductor layer 52. 次に転写層としてシリコン酸化膜２０１Ａを例えばＥＢ（Electron Beam）蒸着する。 Then the silicon oxide film 201A, for example, EB (Electron Beam) as a transfer layer is deposited. そして、金属層２０Ａの上に電子線用のレジスト膜２００Ａの層を形成する。 Then, a layer of resist film 200A for electron beam on the metal layer 20A.
次いで、図５（ｂ）に表したように、パターンジェネレータを装備した電子線露光装置で、レジスト膜２００Ａに、開口部２１に対応したレジスト開口部２１１を形成する。 Then, as illustrated in FIG. 5 (b), an electron beam exposure apparatus equipped with a pattern generator, a resist film 200A, a resist opening portion 211 corresponding to the opening 21.
次いで、レジスト開口部２１１が形成された電子線用のレジスト層２００をマスクに、転写層のシリコン酸化膜２０１ＡをＲＩＥ（Reactive Ion Etching）でレジスト層２００のパターンを転写する。 Then, the resist opening 211 is formed a resist layer 200 for an electron beam mask, the silicon oxide film 201A of the transfer layer to transfer the pattern of the resist layer 200 by RIE (Reactive Ion Etching). 次に、開口部が開いたシリコン酸化層２０１をマスクにしてイオンミリングを行い、金属層２０Ａをエッチングする。 Next, ion milling using the silicon oxide layer 201 having an opening open to a mask, to etch the metal layer 20A. これにより、レジスト開口部２０２ａに対応した金属層２０Ａに開口部２１が形成される（図５（ｃ））。 Thus, the openings 21 in the metal layer 20A corresponding to the resist opening portion 202a is formed (FIG. 5 (c)). 金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。 Metal layer 20A, an opening 21 is formed, the second electrode layer 20. 金属層２０Ａのエッチング後、レジスト層２００は除去される。 After etching of the metal layer 20A, the resist layer 200 is removed. 第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ（Chemical Vapor Deposition）法によって形成する。 After forming the second electrode layer 20 is formed by an inorganic film 40 for example a CVD (Chemical Vapor Deposition) method. その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。 Thereafter, in order to sufficiently ohmic contact with the second electrode layer 20 and the second semiconductor layer 52, annealing is performed for a predetermined time, for example 650 ° C..
その後、図５（ｄ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。 Thereafter, as shown in FIG. 5 (d), to form a pad electrode 202 on the metal layer 20A. そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。 Then, separating the growth substrate 10 from the lower surface of the first semiconductor layer 51, to form the first electrode layer 30 on the lower surface of the first semiconductor layer 51.
次に、表面である第１電極２０側に、電極保護用の樹脂をコーティングし、さらに補助基板を貼り付ける。 Next, the first electrode 20 side, which is the surface coated with a resin for electrode protection, paste further auxiliary substrate.
その後、サファイア基板側から、波長２４８ｎｍのフッ化クリプトン（ＫｒＦ）エキシマレーザ光を照射し、サファイア基板とＧａＮの界面にレーザ光を吸収させて、レーザリフトオフ（ＬＬＯ）法により、サファイア基板からエピ基板を剥離する。 Then, from the sapphire substrate side, by irradiating the krypton fluoride (KrF) excimer laser light having a wavelength of 248 nm, by absorbing the laser light at the interface between the sapphire substrate and GaN, the laser lift-off (LLO) method, the epitaxial substrate from the sapphire substrate to peel off the. 裏面に残ったＧａについては、塩酸処理により取り除く。 The remaining Ga on the back is removed by a hydrochloric acid treatment.
次に、剥がした裏面に銀をスパッタし、さらにメッキで銀を５０μｍ積層させる。 Next, silver was sputtered on the peeled back surface, to further 50μm laminated silver plated.
そして、表面の樹脂を有機溶媒により溶解することで補助基板を剥離する。 Then, separating the auxiliary substrate by dissolving the resin of the surface with organic solvents. 最後にダイシングにより素子を分離し、半導体発光素子１１０を完成させる。 Finally separating element by dicing, to complete the semiconductor light emitting element 110.
（Ｂ）型を利用する方法 第２の実施形態に係る半導体発光素子の製造方法の別のひとつは、型を利用するものである。 How to use the type (B) Another one of the method for manufacturing the semiconductor light emitting device according to the second embodiment is to utilize a mold. その方法は、次の工程を備える。 The method comprises the following steps.
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ｂ１）と、当該金属層の上にレジスト膜を形成する工程（ｂ２）と、レジスト膜に、凸部を有する型の凸部を押し付けて、当該レジスト膜に複数のレジスト凹部を有するレジスト層を形成する工程（ｂ３）と、当該レジスト層をマスクとして当該金属層をエッチングし、レジスト凹部に対応した複数の開口部を有する第２電極層を形成する工程（ｂ４）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ｂ５）と、構造体から That is, the manufacturing method, on a growth substrate, between the first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, with the first semiconductor layer and said second semiconductor layer the structure formed by crystal growth with a luminescent layer provided, on the said second semiconductor layer, a step (b1) forming a metal layer, forming a resist film on a said metallic layer and step (b2), the resist film is pressed against the convex portion of the mold having a convex portion, and the step (b3) to form a resist layer having a plurality of resist recesses on the resist film, the said resist layer as a mask the metal layer is etched, and forming a second electrode layer having a plurality of openings corresponding to the resist recess (b4), to form an inorganic film so as to cover the inner surface of the surface and the opening of the metal layer, annealing a processing step (b5), from the structure 長用基板を剥離した後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第１電極層を形成する工程（ｂ６）と、を備える。 After separating the long substrate, comprising the step (b6) forming a first electrode layer made of a metal having a portion in contact with the first semiconductor layer on the first semiconductor layer side of the structure, a.
そして、実施形態では、当該第２電極層を形成する工程（ｂ４）において、当該複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。 Then, in the embodiment, in the step (b4) forming the second electrode layer, each of the equivalent circle diameters of the plurality of openings, 10 nm or more, to form a 5μm or less.
具体的には、例えば以下のようにして半導体発光素子を得ることができる。 More specifically, for example, as follows can be obtained semiconductor light-emitting element.
図６は、型を利用する方法の工程例を示す模式的断面図である。 Figure 6 is a schematic cross sectional view showing a step example of how to use the mold.
先ず、図６（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。 First, as shown in FIG. 6 (a), the first semiconductor layer 51 is formed on the growth substrate 10, a light-emitting layer 530 is formed on the first semiconductor layer 51, second semiconductor layer thereon 52 to form.
次いで、第２半導体層５２の上に金属層２０Ａを形成する。 Then, a metal layer 20A on the second semiconductor layer 52. そして、金属層２０Ａの上に転写層としてシリコン酸化膜８００Ａを例えばＥＢ蒸着する。 Then, the silicon oxide film 800A is, for example, EB vapor deposition as a transfer layer on the metal layer 20A. さらにレジスト膜８０１Ａの層を形成する。 Further forming a layer of resist film 801A.
次いで、図６（ｂ）に表したように、凸部８０２ａを有する型８０２を用意する。 Then, as illustrated in FIG. 6 (b), providing a mold 802 having a convex portion 802a.
例えば、型８０２の凸部８０２ａが設けられた転写面において、複数の凸部８０２ａが設けられている。 For example, the transfer surface protrusion 802a is provided in the mold 802 is provided with a plurality of protrusions 802a.
型８０２は、例えば石英上に電子線リソグラフィにて所望の構造を形成させることにより製造することができる。 Mold 802 may be made by forming a desired structure by electron beam lithography, for example, on a quartz. なお、型８０２の材料及び型８０２の微細凹凸構造の形成手法はこれに限定されない。 The formation method of the fine unevenness of the material and the mold 802 of the mold 802 is not limited thereto. 例えば、型８０２を後述するブロックコポリマー（ブロック共重合体）の自己組織化や、微粒子マスクを用いた方法により形成することも可能である。 For example, self-assembly of block copolymers described below a type 802 (block copolymer), it is also possible to form by a method using a particle mask.
次に、必要に応じてレジスト膜８０１Ａを所定温度に加熱した状態で、図６（ｂ）に表したように、型８０２の凸形状がある側をレジスト膜８０１Ａに押し付けるインプリントを行う。 Next, while heating the resist film 801A as required to a predetermined temperature, as shown in FIG. 6 (b), performing the imprinting of pressing the side where the convex shape of the mold 802 in the resist film 801A. インプリント後、レジスト膜８０１Ａを室温まで冷却して硬化させ、型８０２をリリースする。 After imprinting, the resist film 801A is cured by cooling to room temperature, to release the mold 802. これにより、凸部８０２ａに対応した凹部を有するレジストパターン８０１Ｂが形成される（図６（ｃ））。 Thus, a resist pattern 801B is formed with a recess corresponding to the convex portion 802a (Figure 6 (c)). 以上、熱インプリントの例を示したが、ＵＶインプリントを用いることも可能である。 Above, an example of a thermal imprinting, but it is also possible to use a UV imprint.
次いで、図６（ｄ）に表したように、レジストパターン８０１Ｂを、エッチングする。 Then, as illustrated in FIG. 6 (d), a resist pattern 801B, etched. これにより、レジスト層の凹部の底が除去され、金属層２０Ａが露出する（図６（ｄ））。 Thus, a resist layer bottoms of the recesses is removed, the metal layer 20A is exposed (FIG. 6 (d)). 金属層２０Ａが露出した部分は、レジスト開口部８１１となる。 Portion the metal layer 20A is exposed, the resist opening portion 811. 次に、転写層のシリコン酸化膜８００ＡをＲＩＥでレジスト層８０１のパターンを転写する。 Next, the silicon oxide film 800A of the transfer layer to transfer the pattern of the resist layer 801 by RIE.
次いで、レジスト開口部８１１と同じ形状の開口部が形成されたシリコン酸化層８００をマスクにしてイオンミリングを行い、金属層２０Ａをエッチングする。 Next, the silicon oxide layer 800 where the opening of the same shape as the resist opening portion 811 is formed as a mask by ion milling to etch the metal layer 20A. これにより、レジスト開口部８１１に対応した金属層２０Ａに開口部２１が形成される（図６（ｅ））。 Thus, the openings 21 in the metal layer 20A corresponding to the resist opening portion 811 is formed (FIG. 6 (e)). 金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。 Metal layer 20A, an opening 21 is formed, the second electrode layer 20. 金属層２０Ａのエッチング後、レジスト層８０１は除去される。 After etching of the metal layer 20A, the resist layer 801 is removed. 第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ法によって形成する。 After forming the second electrode layer 20 is formed by an inorganic film 40, for example, a CVD method. その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。 Thereafter, in order to sufficiently ohmic contact with the second electrode layer 20 and the second semiconductor layer 52, annealing is performed for a predetermined time, for example 650 ° C..
その後、図６（ｆ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。 Thereafter, as shown in FIG. 6 (f), to form a pad electrode 202 on the metal layer 20A. そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。 Then, separating the growth substrate 10 from the lower surface of the first semiconductor layer 51, to form the first electrode layer 30 on the lower surface of the first semiconductor layer 51.
次に、表面である第２電極層２０側に、電極保護用の樹脂をコーティングし、さらに補助基板を貼り付ける。 Next, the second electrode layer 20 side, which is the surface coated with a resin for electrode protection, paste further auxiliary substrate.
その後、サファイア基板側から、波長２４８ｎｍのＫｒＦエキシマレーザ光を照射し、サファイア基板とＧａＮの界面にレーザ光を吸収させて、レーザリフトオフ（ＬＬＯ）法により、サファイア基板からエピ基板を剥離する。 Then, from the sapphire substrate side, is irradiated with KrF excimer laser light having a wavelength of 248 nm, by absorbing the laser light at the interface between the sapphire substrate and GaN, the laser lift-off (LLO) method, peeling the epitaxial substrate from the sapphire substrate. 裏面に残ったＧａについては、塩酸処理により取り除く。 The remaining Ga on the back is removed by a hydrochloric acid treatment.
なお、型を利用する方法は、上記のような熱による成形に限定されるものではなく、光の照射によってレジストを硬化させる成形や、ＰＤＭＡ（ポリジメチルアクリルアミド）やＰＤＭＳ（ポリジメチルシロキサン）等の柔軟性を備えた型を用いる成形など、種々の技術を用いることができる。 A method for utilizing a mold is not limited to the molding by heat as described above, molding and curing the resist by irradiation with light, PDMA (polydimethyl acrylamide) and PDMS (polydimethylsiloxane) such as such molding using a mold having a flexibility, it is possible to use a variety of techniques.
（Ｃ）ブロックコポリマーの自己組織化を利用する方法 第２の実施形態に係る半導体発光素子の製造方法の別のひとつは、ブロックコポリマーの自己組織化による相分離を利用するものである。 Another one of the method for manufacturing the semiconductor light emitting device according to a second embodiment a method of utilizing the self-organization of (C) a block copolymer is to use a phase separation by self-assembly of block copolymers. その方法は、次の工程を備える。 The method comprises the following steps.
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ｃ１）と、当該金属層の少なくとも一部の表面にブロックコポリマーを含む組成物を塗布し、当該ブロックコポリマーを相分離させてミクロドメインパターンを生成する工程（ｃ２）と、当該ミクロドメインパターンをマスクとして当該金属層をエッチングして、複数の開口部を有する第２電極層を形成する工程（ｃ３）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ｃ４）と、構造体から成長用基板を剥離した後、構造 That is, the manufacturing method, on a growth substrate, between the first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, with the first semiconductor layer and said second semiconductor layer a structure having a light emitting layer provided formed by crystal growth, block on the said second semiconductor layer, and forming a metal layer (c1), at least a part of the surface of the metal layer the composition comprising the copolymer is applied, the block copolymer is a phase separation in the step (c2) generating a microdomain pattern, the metal layer by etching the microdomain pattern as a mask, having a plurality of openings and step (c3) forming a second electrode layer to form an inorganic film so as to cover the inner surface of the surface and the opening of the metal layer, a step of annealing (c4), it was peeled off the growth substrate from the structure after, structure の第１半導体層側に第１半導体層と接する部分を有する金属製の第１電極層を形成する工程（ｃ５）と、を備える。 It comprises a step (c5) forming a first electrode layer made of a metal having a portion in contact with the first semiconductor layer on the first semiconductor layer side.
そして、実施形態では、当該第２電極層を形成する工程（ｃ３）において、複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。 Then, in the embodiment, in the step (c3) forming the second electrode layer, each of the equivalent circle diameters of the plurality of openings, 10 nm or more, to form a 5μm or less.
図７は、ブロックコポリマーの自己組織化を利用する方法の工程例を示す模式的断面図である。 Figure 7 is a schematic cross sectional view showing a step example of how to use the self-assembly of block copolymers.
先ず、図７（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。 First, as shown in FIG. 7 (a), the first semiconductor layer 51 is formed on the growth substrate 10, a light-emitting layer 530 is formed on the first semiconductor layer 51, second semiconductor layer thereon 52 to form.
次いで、第２半導体層５２の上に金属層２０Ａを形成する。 Then, a metal layer 20A on the second semiconductor layer 52. そして、金属層２０Ａの上に、例えばシリコン酸化膜７０１Ａを形成する。 Then, on the metal layer 20A, to form, for example, a silicon oxide film 701A.
次に、図７（ｂ）に表したように、シリコン酸化膜７０１Ａ上に、２種類のポリマーのブロックを有するブロックコポリマーを溶剤に溶かした液をスピンコート法で塗布する。 Next, as shown in FIG. 7 (b), on the silicon oxide film 701A, a liquid obtained by dissolving a block copolymer in a solvent having two types of polymer blocks is applied by spin coating. その後、プリベークして溶剤を除去し、ブロックコポリマー膜７０３Ａを形成する。 Thereafter, the solvent was removed by prebaking to form a block copolymer film 703A. そして、その膜をアニールし、２種類のポリマーのミクロ相分離を行い、ブロックコポリマーによるミクロドメインパターン７０３を形成する（図７（ｃ））。 Then, the film is annealed, subjected to two types of microphase separation of the polymer to form a microdomain pattern 703 by the block copolymer (FIG. 7 (c)).
次いで、ミクロドメインパターン７０３を例えばＲＩＥ装置によってエッチングする。 Then etched by a microdomain pattern 703 for example, RIE apparatus. このとき、２種類のポリマーのエッチング速度差により、エッチング速度の速いポリマーによるホールパターンが形成される。 At this time, the etching rate difference between the two polymers, hole pattern by fast etching rate polymer is formed.
次いで、ポリマーによるホールパターンをマスクにして、例えばＲＩＥ装置によりシリコン酸化膜７０１Ａをエッチングし、酸化膜ホールパターン７０１Ｂを形成する（図７（ｄ））。 Then a hole pattern by the polymer as a mask, for example, a silicon oxide film 701A is etched by RIE apparatus to form an oxide film hole pattern 701B (FIG. 7 (d)). これにより、酸化膜ホールパターン７０１Ｂには、開口部２１に対応した開口パターン７１１が形成される。 Thus, the oxide film hole pattern 701B, the opening pattern 711 which corresponds to the opening 21 is formed.
次いで、酸化膜ホールパターン７０１Ｂをマスクにしてイオンミリングを行い、金属層２０Ａをエッチングする。 Then, ion milling and the oxide film hole pattern 701B as a mask, to etch the metal layer 20A. これにより、開口パターン７１１に対応した金属層２０Ａに開口部２１が形成される（図７（ｅ））。 Thus, the openings 21 in the metal layer 20A corresponding to the opening pattern 711 is formed (FIG. 7 (e)). 金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。 Metal layer 20A, an opening 21 is formed, the second electrode layer 20. 金属層２０Ａのエッチング後、酸化膜ホールパターン７０１Ｂは除去される。 After etching of the metal layer 20A, the oxide film hole pattern 701B is removed. 第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ法によって形成する。 After forming the second electrode layer 20 is formed by an inorganic film 40, for example, a CVD method. その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。 Thereafter, in order to sufficiently ohmic contact with the second electrode layer 20 and the second semiconductor layer 52, annealing is performed for a predetermined time, for example 650 ° C..
その後、図７（ｆ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。 Thereafter, as shown in FIG. 7 (f), to form a pad electrode 202 on the metal layer 20A. そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。 Then, separating the growth substrate 10 from the lower surface of the first semiconductor layer 51, to form the first electrode layer 30 on the lower surface of the first semiconductor layer 51.
（Ｄ）微粒子のマスクを利用する方法 第２の実施形態に係る半導体発光素子の製造方法の別のひとつは、シリカ等の微粒子の単分子層をマスクとして利用するものである。 (D) Another method for manufacturing a semiconductor light emitting device according to a second embodiment a method of using the mask fine particles One is to use a monolayer of particles such as silica as a mask. その方法は、次の工程を備える。 The method comprises the following steps.
すなわち、当該製造方法は、成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、当該第１半導体層と当該第２半導体層との間に設けられた発光層と、を有する構造体を結晶成長によって形成し、当該第２半導体層の上に、金属層を形成する工程（ｄ１）と、当該金属層の上にレジスト膜を形成する工程（ｄ２）と、当該レジスト膜の表面に微粒子の単粒子層を形成させる工程（ｄ３）と、当該単粒子層をマスクとして当該レジスト膜をエッチングし、開口部を有するレジスト層を形成する工程（ｄ４）と、当該レジスト層の開口部に無機物質を充填して逆パターンマスクを形成する工程（ｄ５）と、当該逆パターンマスクをマスクとして当該金属層をエッチングし、複数の開口部を有する第２電極層を形成する That is, the manufacturing method, on a growth substrate, between the first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, with the first semiconductor layer and said second semiconductor layer the structure formed by crystal growth with a luminescent layer provided, on the said second semiconductor layer, a step (d1) to form the metal layer, forming a resist film on a said metallic layer and step (d2), the step of the step (d3) to form a single particle layer of fine particles on the surface of the resist film, the resist film is etched using the single particle layer as a mask to form a resist layer having openings and (d4), and step (d5) forming a reverse pattern mask by filling an inorganic material in the openings of the resist layer, the metal layer is etched using the reverse pattern mask as a mask, having a plurality of openings forming a second electrode layer 程（ｄ６）と、金属層の表面及び開口部の内面を覆うように無機膜を形成し、アニール処理する工程（ｄ７）と、構造体から成長用基板を剥離した後、構造体の第１半導体層側に第１半導体層と接する部分を有する金属製の第１電極層を形成する工程（ｄ８）と、を備える。 Extent and (d6), an inorganic film so as to cover the inner surface of the surface and the opening of the metal layer is formed, a step of annealing (d7), after separating the growth substrate from the structure, the first structure It comprises a step (d8) forming a first electrode layer made of a metal having a portion in contact with the first semiconductor layer on the semiconductor layer side.
そして、実施形態では、当該第２電極層を形成する工程（ｄ６）において、複数の開口部のそれぞれの円相当直径を、１０ｎｍ以上、５μｍ以下に形成する。 Then, in the embodiment, in the step (d6) forming the second electrode layer, each of the equivalent circle diameters of the plurality of openings, 10 nm or more, to form a 5μm or less.
図８は、微粒子のマスクを利用する方法の工程例を示す模式的断面図である。 Figure 8 is a schematic cross sectional view showing a step example of how to use a mask of the fine particles.
先ず、図８（ａ）に表したように、成長用基板１０上に第１半導体層５１を形成し、第１半導体層５１上に発光層５３０を形成し、その上に第２半導体層５２を形成する。 First, as shown in FIG. 8 (a), the first semiconductor layer 51 is formed on the growth substrate 10, a light-emitting layer 530 is formed on the first semiconductor layer 51, second semiconductor layer thereon 52 to form.
次いで、第２半導体層５２の上に金属層２０Ａを形成する。 Then, a metal layer 20A on the second semiconductor layer 52. そして、金属層２０Ａの上にレジスト膜６０１Ａの層を形成する。 Then, a layer of resist film 601A on the metal layer 20A.
次いで、例えば乳酸エチル中にシリカ微粒子を分散させた液に、モノマーを加えて分散液を作成する。 Then, for example, a liquid prepared by dispersing silica fine particles into ethyl lactate, to prepare a dispersion by adding monomer. その分散液を上記のレジスト膜６０１Ａ上へ滴下し、スピンコートする。 It was added dropwise to the dispersion onto the resist film 601A, spin coating. スピンコート後、溶媒を除去する。 After spin coating, the solvent is removed. これにより、規則配列した微粒子６０２Ａの単分子層を形成する。 Thus, to form a monolayer of particles 602A with an ordered sequence.
次いで、図８（ｂ）に表したように、配列された微粒子６０２Ａの層をＲＩＥ装置によってエッチングし、微粒子の粒径を縮小化させる。 Then, as illustrated in FIG. 8 (b), a layer sequence particulate 602A is etched by RIE apparatus, thereby reducing the diameter of the particles. 縮小化された微粒子６０２Ｂの間には隙間が生じる。 A gap is generated between the reduction microparticles 602B.
次いで、図８（ｃ）に表したように微粒子６０２Ｂの層をマスクとして、レジスト膜６０１Ａをエッチングし、レジストピラーパターン６０１を形成する。 Then, as a mask a layer of fine particles 602B as shown in FIG. 8 (c), the resist film 601A is etched to form a resist pillar pattern 601.
次に、図８（ｄ）に表したように、例えば有機ＳＯＧ組成物をレジストピラーパターン６０１上へ滴下し、スピンコートする。 Next, as shown in Fig. 8 (d), for example dropwise organic SOG composition to resist pillar pattern 601 above, spin coating. スピンコート後、溶媒を完全に除去し、アニールを行う。 After spin coating, the solvent was completely removed, annealing is performed. 有機ＳＯＧ組成物の硬化後、レジストピラーパターン６０１はＳＯＧ層６０３Ａによって埋め込まれる状態になる。 After curing of the organic SOG composition, the resist pillar pattern 601 changes to a state filled with SOG layer 603A. ＳＯＧ層６０３Ａの表面は、平坦化されている。 The surface of the SOG layer 603A is flattened.
次いで、図８（ｅ）に表したように、ＳＯＧ層６０３Ａをエッチバックして、レジストピラーパターン６０１を露出させる。 Then, as illustrated in FIG. 8 (e), the SOG layer 603A is etched back to expose the resist pillar pattern 601. 次いで、エッチングによってレジストピラーパターン６０１を完全に除去する。 Then, to completely remove the resist pillar pattern 601 by etching. レジストピラーパターン６０１を除去した後は、図８（ｆ）に表したように、ＳＯＧのホールパターン６０３Ｂが形成される。 After removing the resist pillar pattern 601, as shown in FIG. 8 (f), the hole pattern 603B of SOG is formed. このホールパターン６０３Ｂの開口は、開口部２１に対応した開口パターン６１１である。 Opening of the hole pattern 603B is an opening pattern 611 which corresponds to the opening 21.
次いで、ＳＯＧのホールパターン６０３Ｂをマスクにしてイオンミリングを用いて、金属層２０Ａをエッチングする。 Then, using an ion milling with a hole pattern 603B of SOG as a mask, to etch the metal layer 20A. これにより、開口パターン６１１に対応した金属層２０Ａに開口部２１が形成される（図８（ｇ））。 Thus, the openings 21 are formed in the metal layer 20A corresponding to the opening pattern 611 (FIG. 8 (g)). 金属層２０Ａは、開口部２１が形成され、第２電極層２０になる。 Metal layer 20A, an opening 21 is formed, the second electrode layer 20. 金属層２０Ａのエッチング後、ＳＯＧのホールパターン６０３Ｂは除去する。 After etching of the metal layer 20A, the hole pattern 603B of the SOG is removed. 第２電極層２０を形成した後は、無機膜４０を例えばＣＶＤ法によって形成する。 After forming the second electrode layer 20 is formed by an inorganic film 40, for example, a CVD method. その後、第２電極層２０と第２半導体層５２とを十分にオーミック接触させるため、例えば６５０℃で所定時間のアニールを行う。 Thereafter, in order to sufficiently ohmic contact with the second electrode layer 20 and the second semiconductor layer 52, annealing is performed for a predetermined time, for example 650 ° C..
その後、図８（ｈ）に表したように、金属層２０Ａの上にパッド電極２０２を形成する。 Subsequently, as shown in FIG. 8 (h), to form a pad electrode 202 on the metal layer 20A. そして、第１半導体層５１の下面から成長用基板１０を剥離し、第１半導体層５１の下面に第１電極層３０を形成する。 Then, separating the growth substrate 10 from the lower surface of the first semiconductor layer 51, to form the first electrode layer 30 on the lower surface of the first semiconductor layer 51.
なお、上記（Ａ）〜（Ｄ）の各製造方法は一例であり、これらに限定されるものではない。 Each production method of the (A) ~ (D) is an example, not intended to be limited thereto.
次に、実施例の説明を行う。 Next, the description of the embodiments. なお、以下の実施例で示される材料、数値、製造条件等は一例であり、本発明はこれに限定されるものではない。 The material represented by the following examples, numbers, manufacturing conditions and the like are merely an example, the present invention is not limited thereto.
実施例１では、上記（Ａ）の電子線描画を利用した方法に準じて半導体発光素子１１０を製造する。 In Example 1, to produce a semiconductor light emitting device 110 according to the method using the electron beam lithography of the (A).
先ず、成長用基板１０上に、ＧａＮの電流拡散層５１１を形成する。 First, on a growth substrate 10, to form the GaN current spreading layer 511. 次に、電流拡散層５１１の上に、ｎ形ＧａＮのクラッド層５１２、ＩｎＧａＮの発光層５３０、ｐ形ＡｌＧａＮのクラッド層５２１などを含むヘテロ構造を形成する。 Then, on the current diffusion layer 511 to form a heterostructure including n-type GaN cladding layer 512, InGaN light-emitting layer 530, p-type AlGaN cladding layer 521. その上に、ｐ形ＧａＮを含む電流拡散層５２２をエピタキシャル成長させる。 Thereon, a current diffusion layer 522 comprising a p-type GaN is epitaxially grown.
次いで、Ｎｉ（１ｎｍ）／Ａｇ−Ｐｄ−Ｃｕ（３０ｎｍ）の積層膜による金属層２０Ａをスパッタリング法により形成する。 Then, a metal layer 20A by a laminated film of Ni (1nm) / Ag-Pd-Cu (30nm) is formed by a sputtering method.
次いで、Ａｇ−Ｐｄ−Ｃｕ層の上に電子線用レジスト（フジフィルム株式会社製：商品名ＦＥＰ−３０１）の層を３００ｎｍの厚さで形成する。 Then, an electron beam resist on top of the Ag-Pd-Cu layer: forming a layer of (Fuji Film Co. Ltd. trade name FEP-301) with a thickness of 300 nm. そして、パターンジェネレータを装備した５０ｋＶの加速電圧を持つ電子線露光装置で開口径１００ｎｍ、１５０ｎｍの間隔を有するホールパターン（レジスト開口部２１１）を電子線用レジストに形成する。 Then, to form the opening diameter 100nm with an electron beam exposure apparatus having an acceleration voltage of 50kV equipped with a pattern generator, hole pattern with a spacing of 150nm (resist opening 211) to an electron beam resist.
次いで、イオンミリング装置を用いて、加速電圧５００ボルト（Ｖ）、イオン電流４０ミリアンペア（ｍＡ）の条件で９０秒間、Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層のエッチングを行って開口部を形成する。 Then, using an ion milling apparatus, the acceleration voltage 500 volts (V), 90 seconds under the conditions of the ion current 40 mA (mA), and etching of the Ni / Ag-Pd-Cu layer to form an opening. これにより、開口部２１を有する第２電極層２０が形成される。 Thus, the second electrode layer 20 having an opening 21 is formed.
次いで、第２電極層２０の金属層２０Ａの表面及び開口部２１の内面に、ＳｉＮの無機膜４０をＣＶＤ法により形成する。 Then, the surface and the inner surface of the opening portion 21 of the metal layer 20A of the second electrode layer 20, the inorganic film 40 of SiN is formed by CVD. その後、窒素雰囲気下で６５０℃、３０分間アニールを行い、金属層２０Ａのオーミック接触を得る。 Thereafter, 650 ° C. under a nitrogen atmosphere, annealing is carried out for 30 minutes to obtain ohmic contact of the metal layer 20A.
その後、Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層の上にパッド電極２０２を形成する。 Thereafter, a pad electrode 202 on the Ni / Ag-Pd-Cu layer. そして、電流拡散層５１１の下面から成長用基板１０を剥離し、電流拡散層５１１の下面に第１電極層３０を形成して半導体発光素子１１０を完成させる。 Then, separating the growth substrate 10 from the lower surface of the current diffusion layer 511, to complete the semiconductor light emitting device 110 to form the first electrode layer 30 on the lower surface of the current diffusion layer 511.
実施例２では、上記（Ｃ）のブロックコポリマーの自己組織化を利用した方法に準じて半導体発光素子１１０を製造する。 In Example 2, to produce a semiconductor light emitting device 110 according to the method utilizing the self-assembly of block copolymers of the above (C).
先ず、実施例１と同様に、成長用基板１０上に、ＧａＮの電流拡散層５１１を形成する。 First, in the same manner as in Example 1, on a growth substrate 10, to form the GaN current spreading layer 511. 次に、電流拡散層５１１の上に、ｎ形ＧａＮのクラッド層５１２、ＩｎＧａＮの発光層５３０、ｐ形ＡｌＧａＮのクラッド層５２１などを含むヘテロ構造を形成する。 Then, on the current diffusion layer 511 to form a heterostructure including n-type GaN cladding layer 512, InGaN light-emitting layer 530, p-type AlGaN cladding layer 521. その上に、ｐ形ＧａＮを含む電流拡散層５２２をエピタキシャル成長させる。 Thereon, a current diffusion layer 522 comprising a p-type GaN is epitaxially grown.
次いで、Ｎｉ（１ｎｍ）／Ａｇ−Ｐｄ−Ｃｕ（３０ｎｍ）からなる金属層２０Ａをスパッタリング法により形成する。 Then, a metal layer 20A formed of Ni (1nm) / Ag-Pd-Cu (30nm) is formed by a sputtering method. 次に、シリコン酸化膜をＣＶＤにより５０ｎｍの厚さで形成する。 Then formed to a thickness of 50nm by CVD silicon oxide film.
ブロックコポリマーには、ポリスチレン（ＰＳ）−ポリメチルメタクリレート（ＰＭＭＡ）のブロックコポリマー（ＰＳ−ｂ−ＰＭＭＡ）が用いられる。 The block copolymers, polystyrene (PS) - block copolymer of polymethyl methacrylate (PMMA) (PS-b-PMMA) are used. ブロックコポリマーの分子量（Ｍｎ）は、９２０ｋｇ／ｍｏｌであり、ＰＳとＰＭＭＡとの組成比は、８０ｍｏｌ：２０ｍｏｌである。 The molecular weight of the block copolymer (Mn) was 920 kg / mol, the composition ratio of PS and PMMA are 80 mol: is 20 mol. なお、ＰＳ−ｂ−ＰＭＭＡ以外でも、例えば特許３９４０５４６号明細書に示したブロックコポリマーを使ってミクロドメインパターンを作成してもよい。 Even in non-PS-b-PMMA, for example it may create the microdomain pattern using a block copolymer shown in EP patent 3940546. そして、ＰＳ−ｂ−ＰＭＭＡは、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）に溶解され、ブロックコポリマーレジストになる。 Then, PS-b-PMMA is dissolved in propylene glycol monomethyl ether acetate (PGMEA), will block copolymer resist.
次に、ブロックコポリマーレジストを、シリコン酸化膜上にスピンコートし、無酸化オーブン中で２３０℃でアニールを行う。 Next, the block copolymer resist was spin-coated on a silicon oxide film, annealing at 230 ° C. in an non-oxidizing oven. これにより、ピッチが直径が１２０ｎｍのＰＭＭＡ球状ドメインがブロックコポリマー中に形成される。 Thus, pitch diameter PMMA globular domains of 120nm is formed in the block copolymer. ＰＳ−ｂ−ＰＭＭＡブロックコポリマーの膜厚はＰＭＭＡ球状ドメインが１層になるように調整する。 The film thickness of the PS-b-PMMA block copolymer PMMA globular domain is adjusted to be a single layer.
ＰＭＭＡはＲＩＥに対して耐性が低い。 PMMA is low resistance against RIE. したがって、酸素ＲＩＥによって、ブロックコポリマーレジストは選択的に削られる。 Therefore, by oxygen RIE, the block copolymer resist is cut selectively. これにより、ＰＭＭＡドメインの部分を除去する。 Thus, to remove a portion of the PMMA domains. そして、メッシュ状に残ったＰＳをマスクにしてＣＦ ４とＡｒとの混合ガスを用いてＲＩＥする。 Then, RIE using a mixed gas of CF 4 and Ar to the PS remaining in mesh form the mask. これによって、開口部２１に対応した開口パターン７１１を有する酸化膜マスク（酸化膜ホールパターン７０１Ｂ）が形成される。 Thus, oxide film mask having an opening pattern 711 which corresponds to the opening 21 (oxide film hole pattern 701B) is formed.
次いで、酸化膜マスクを介して、Ａｇ−Ｐｄ−Ｃｕ層をアルゴンでミリングを行う。 Then, through the oxide film mask, milling with argon Ag-Pd-Cu layer. これにより、複数の開口部２１を備えた金属製の光透過性薄膜電極（第２電極層２０）が形成される。 Thus, a plurality of metallic light-transmitting thin film electrode having an opening 21 (second electrode layer 20) is formed.
Ｎｉ／Ａｇ−Ｐｄ−Ｃｕ層のエッチング後、酸化膜マスクを除去する。 After etching the Ni / Ag-Pd-Cu layer, removing the oxide film mask. 次いで、第２電極層２０の金属層２０Ａの表面及び開口部２１の内面に、ＳｉＮの無機膜４０を形成する。 Then, the surface and the inner surface of the opening portion 21 of the metal layer 20A of the second electrode layer 20 to form the inorganic film 40 of SiN. その後、窒素雰囲気下で６５０℃、３０分間アニールを行い、金属層２０Ａのオーミック接触を得る。 Thereafter, 650 ° C. under a nitrogen atmosphere, annealing is carried out for 30 minutes to obtain ohmic contact of the metal layer 20A.
（変形例：その１） (Modification: Part 1)
図９は、変形例に係る半導体発光素子を例示する模式的断面図である。 Figure 9 is a schematic cross-sectional view illustrating a semiconductor light emitting device according to a modification.
本変形例に係る半導体発光素子１２０においては、構造体１００が成長用基板１０の上に形成されている。 In the semiconductor light emitting device 120 according to this variation, the structure 100 is formed on the growth substrate 10. また、第１電極層３９は、第１半導体層５１の表面側に露出した部分に設けられている。 The first electrode layer 39 is provided in a portion exposed on the surface side of the first semiconductor layer 51.
すなわち、半導体発光素子１２０は、例えばサファイア基板である成長用基板１０の上に、例えばＧａＮの電流拡散層５１１、Ｓｉがドープされたｎ形ＧａＮによるクラッド層５１２、ＩｎＧａＮ／ＧａＮのＭＱＷ構造を有する発光層５３０、Ｍｇがドープされたｐ形Ａｌ ０．２ Ｇａ ０．８ Ｎによるクラッド層５２１及びＭｇがドープされたｐ形ＧａＮによる電流拡散層５２２が、例えばエピタキシャル成長によって形成されている。 That is, the semiconductor light emitting element 120 has, for example, on the growth substrate 10 is a sapphire substrate, for example, the cladding layer 512 GaN current spreading layer 511, Si is due doped n-type GaN, an InGaN / GaN of MQW structure emitting layer 530, Mg is p-type doped Al 0.2 Ga 0.8 N current diffusion layer 522 cladding layer 521 and Mg by doped p-type GaN by is formed by epitaxial growth, for example.
なお、本変形例に係る半導体発光素子１２０では、便宜上、第１半導体層５１に電流拡散層５１１が含まれ、第２半導体層５２に電流拡散層５２２が含まれ、活性層５３に、クラッド層５１２、発光層５３０及びクラッド層５２１が含まれるものとする。 Incidentally, in the semiconductor light emitting device 120 according to this modification, for convenience, the current diffusion layer 511 included in the first semiconductor layer 51, the current spreading layer 522 included in the second semiconductor layer 52, the active layer 53, the cladding layer 512, is intended to include light emitting layer 530 and the cladding layer 521.
電流拡散層５２２の上には、開口部２１を有する第２電極層２０が設けられている。 On the current diffusion layer 522, the second electrode layer 20 having an opening 21 is provided. また、電流拡散層５２２、クラッド層５２１、発光層５３０及びクラッド層５１２の一部がエッチングされ、電流拡散層５１１の露出した部分に、第１電極層３９が設けられている。 The current spreading layer 522, cladding layer 521, a portion of the light-emitting layer 530 and the cladding layer 512 is etched, the exposed portion of the current diffusion layer 511, first electrode layer 39 is provided.
半導体発光素子１２０のように、第１電極層３９は、第１半導体層５１の裏面側に設けられたものに限定されず、第１半導体層５１の表面側に設けられていてもよい。 As in the semiconductor light emitting element 120, first electrode layer 39 is not limited to those provided on the back side of the first semiconductor layer 51 may be provided on the surface side of the first semiconductor layer 51.
本変形例に係る半導体発光素子１２０においても、半導体発光素子１１０と同様に、第２電極層２０による発光層５３０への電流の拡がりを保ったまま、効率良く光を外部に放出することができるようになる。 In the semiconductor light emitting device 120 according to this modification, as with the semiconductor light emitting element 110 while, keeping the spread of current to the light emitting layer 530 of the second electrode layer 20, the light efficiently can be discharged to the outside so as to.
（変形例：その２） (Modification: Part 2)
図１０は、変形例に係る半導体発光素子の製造方法を例示する模式的断面図である。 Figure 10 is a schematic cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to a modification.
本変形例に係る半導体発光素子１３０には、窒化物半導体以外の半導体が用いられている。 The semiconductor light emitting device 130 according to this modification, semiconductors other than nitride semiconductor is used.
先ず、図１０（ａ）に表したように、ｎ形ＧａＡｓによる成長用基板１０の上に、ｎ形ＩｎＡｌＰのクラッド層５１２、ＩｎＧａＰの発光層５３０、ｐ形ＩｎＡｌＰのクラッド層５２１などを含むヘテロ構造部を形成する。 First, as shown in FIG. 10 (a), including on the growth substrate 10 by n-type GaAs, a cladding layer 512 of n-type InAlP, InGaP of such light-emitting layer 530, the p-type InAlP cladding layer 521 hetero to form a structure. その上に、ｐ形のＩｎＧａＡｌＰなど４元元素を含む電流拡散層５２２をエピタキシャル成長させる。 Thereon, a current diffusion layer 522 comprising a quaternary element, such as a p-type InGaAlP epitaxially grown. さらに、電流拡散層５２２の上にオーミック接触をとるためにｐ形ＧａＡｓのコンタクト層５２３を例えば厚さ０．１μｍで形成する。 Further, formed in the contact layer 523 of p-type GaAs a thickness of 0.1μm to take ohmic contact on the current spreading layer 522. 次に、成長用基板１０の裏面側に、ｎ側の対向電極である第１電極層３０として、例えばＡｕを形成する。 Then, on the back side of the growth substrate 10, the first electrode layer 30 which is a counter electrode of the n-side, for example, to form a Au.
なお、本変形例では、便宜上、成長用基板１０は第１半導体層５１に含まれるものとする。 In this modification, for convenience, the growth substrate 10 to be included in the first semiconductor layer 51. また、電流拡散層５２２及びコンタクト層５２３は第２半導体層５２に含まれるものとする。 The current spreading layer 522 and the contact layer 523 are intended to be included in the second semiconductor layer 52.
次いで、コンタクト層５２３の上に、Ａｇ−Ｃｕによる金属層２０Ａを、例えば厚さ３０ｎｍで、蒸着法により形成する。 Then, on the contact layer 523, a metal layer 20A by Ag-Cu, for example, a thickness of 30 nm, formed by evaporation.
次いで、Ａｇ−Ｃｕによる金属層２０Ａの上に電子線用のレジスト膜２００Ａ（フジフィルム株式会社製：商品名ＦＥＰ−３０１）を３００ｎｍの厚さで形成する。 Then, Ag-Cu resist film 200A for electron beam on the by the metal layer 20A: formed with a thickness of (Fuji Film Co. Ltd. trade name FEP-301) and 300 nm. そして、パターンジェネレータを装備した５０ｋＶの加速電圧を持つ電子線露光装置で開口径１００ｎｍ、２００ｎｍの間隔を有するホールパターン（レジスト開口部２１１）を形成する（図１０（ｂ）参照）。 Then, to form the aperture diameter 100nm with an electron beam exposure apparatus having an acceleration voltage of 50kV equipped with a pattern generator, a hole pattern having a spacing of 200 nm (resist opening 211) (see Figure 10 (b)).
次いで、レジスト層２００をマスクとして、イオンミリング装置を用いて、加速電圧５００Ｖ、イオン電流４０ｍＡの条件で９０秒間、Ａｇ−Ｃｕによる金属層２０Ａのエッチングを行って開口部を形成する。 Then, the resist layer 200 as a mask, using an ion milling apparatus, the acceleration voltage 500V, 90 seconds under the conditions of the ion current 40 mA, by etching of the metal layer 20A by Ag-Cu to form an opening. これにより、開口部２１を有する第２電極層２０が形成される（図１０（ｃ）参照）。 Thus, the second electrode layer 20 having an opening 21 is formed (see FIG. 10 (c)).
次いで、Ａｇ−Ｃｕの第２電極層２０の表面及び開口部２１の内面に、ＳｉＮの無機膜４０をＣＶＤ法により形成する（図１０（ｄ）参照）。 Then, the surface and the inner surface of the opening 21 of the second electrode layer 20 of Ag-Cu, an inorganic film 40 of SiN is formed by CVD (see FIG. 10 (d)). その後、窒素雰囲気下で５５０℃、３０分間アニールを行い、第２電極層２０のオーミック接触を得る。 Thereafter, 550 ° C. under a nitrogen atmosphere, annealing is carried out for 30 minutes to obtain ohmic contact of the second electrode layer 20.
その後、図１０（ｅ）に表したように、Ａｇ−Ｃｕの第２電極層２０の上にパッド電極２０２を形成して半導体発光素子１３０を完成させる。 Thereafter, as shown in FIG. 10 (e), to complete the semiconductor light emitting device 130 to form a pad electrode 202 on the second electrode layer 20 of Ag-Cu.
半導体発光素子１３０では、例えば波長６１０ｎｍ以上、６４０ｎｍ以下の光を放出する。 In the semiconductor light emitting element 130, a wavelength 610nm or more, emit less light 640 nm. このように、窒化物半導体以外の半導体を用いた半導体発光素子１３０であっても、Ａｇを含む第２電極層２０を適用することができる。 Thus, even the semiconductor light emitting device 130 using a semiconductor other than a nitride semiconductor, it is possible to apply the second electrode layer 20 including Ag. これにより、半導体発光素子１１０と同様に、第２電極層２０による発光層５３０への電流の拡がりを保ったまま、効率良く光を外部に放出することができるようになる。 Thus, as in the semiconductor light emitting element 110, while maintaining the spread of current to the light emitting layer 530 of the second electrode layer 20, so light efficiently can be discharged to the outside.
なお、上記に実施形態では、構造体１００として窒化物半導体を用いた例を示したが、窒化物半導体以外の半導体を用いてもよい。 In the embodiment above, the example of using a nitride semiconductor as a structure 100 may be a semiconductor other than a nitride semiconductor. 例えば、電流拡散層５１１としてｎ形ＧａＡｓ、クラッド層５１２としてｎ形ＩｎＡｌＰを用い、発光層５３０としてＩｎＧａＰを用い、クラッド層５２１としてｐ形ＩｎＡｌＰ、電流拡散層５２２としてｐ形ＩｎＧａＡｌＰを用いてもよい。 For example, n-type GaAs as a current spreading layer 511, an n-type InAlP as a cladding layer 512, using InGaP as the light-emitting layer 530, p-type InAlP as a cladding layer 521 may be a p-type InGaAlP as a current spreading layer 522 .
また、第１の導電形をｎ形、第２の導電形をｐ形として説明したが、第１の導電形をｐ形、第２の導電形をｎ形としても実施可能である。 The first conductivity type the n-type, have been described second conductivity type as the p-type, the first conductivity type a p-type, it is also possible perform the second conductivity type as n type.
以上説明したように、実施形態に係る半導体発光素子およびその製造方法によれば、半導体層への均一な電流の拡がりを保ったまま、光の放出効率（光取り出し効率）を向上することができ、高輝度化を図ることが可能となる。 As described above, according to the semiconductor light emitting device and the fabrication method thereof according to embodiments, while maintaining the spread of uniform current into the semiconductor layer, it is possible to improve the emission efficiency of the light (light extraction efficiency) , it becomes possible to achieve high brightness.
１０…成長用基板、２０…第２電極層、２１…開口部、２３…金属部、３０…第１電極層、４０…無機膜、５１…第１半導体層、５２…第２半導体層、５３…発光層、１００…構造体、１１０，１２０，１３０…半導体発光素子 10 ... growth substrate, 20 ... second electrode layer, 21 ... opening, 23 ... metal portion, 30 ... first electrode layer, 40 ... inorganic film, 51 ... first semiconductor layer, 52 ... second semiconductor layer, 53 ... light-emitting layer, 100 ... structures, 110, 120, 130 ... semiconductor light-emitting element
第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する構造体と、 It has a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, and a light-emitting layer to emit visible light is provided between the second semiconductor layer and the first semiconductor layer and the structure,
前記構造体の前記第２半導体層の側に設けられた電極層であって、前記第１半導体層から前記第２半導体層に向かう方向に沿った厚さが１０ナノメートル以上、１００ナノメートル以下でありＡｇを含む金属部と、前記方向に沿って前記金属部を貫通する複数の開口部であって前記開口部のそれぞれを前記方向にみたときの外形の円相当直径が１０ナノメートル以上、３００ナノメートル以下である複数の開口部と、を有する電極層と、 An electrode layer provided on a side of the second semiconductor layer of said structure, said first thickness along the direction toward the second semiconductor layer from the semiconductor layer 10 nm or more, 100 nm or less a metal portion comprising Ag and at a circle equivalent diameter of the outer shape when each of the openings and a plurality of openings through the metal portion along said direction as viewed in the direction 10 nm or more, an electrode layer having a plurality of openings, a is 300 nm or less,
前記発光層から放出される光に対して透過性を有し、前記金属部の表面及び前記開口部の内面を覆う無機膜と、 An inorganic film having a permeability, covering the surface and an inner surface of the opening portion of the metal part with respect to the light emitted from the light emitting layer,
前記金属部は、 The metal portion,
Ａｇを含む第１層と、 A first layer comprising Ag,
前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を有し、 Provided between the second semiconductor layer and the first layer has Ni, Ti, and a second layer containing at least one of Cr and Co, and,
前記第２層の厚さは、１ナノメートル以上、５ナノメートル以下であり、 The thickness of the second layer, 1 nm or more, 5 nm or less,
前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆うことを特徴とする半導体発光素子。 The inorganic layer has a side surface of said first layer portion to become the inner surface of the opening, and the side surface of the second layer become part of the inner surface of the opening, the bottom of the opening the semiconductor light emitting element characterized by covering the second semiconductor layer.
前記第１層は、Ａｌ、Ｃｕ、Ｚｎ、Ｚｒ、Ｓｉ、Ｇｅ、Ｐｔ、Ｒｈ、Ｎｉ、Ｐｄ、Ｃｕ、Ｓｎ、Ｃ、Ｍｇ、Ｃｒ、Ｔｅ、Ｓｅ、Ｉｎ、Ｃｏ及びＴｉからなる群から選択される少なくとも１つの元素を含有することを特徴とする請求項１記載の半導体発光素子。 Select the first layer, Al, Cu, Zn, Zr, Si, Ge, Pt, Rh, Ni, Pd, Cu, Sn, C, Mg, Cr, Te, Se, In, from the group consisting of Co and Ti the semiconductor light emitting device according to claim 1, characterized in that it contains at least one element.
前記無機膜は、ＳｉＮ、ＢＮ、ＡｌＮ、ＧａＮ、ＣＮ、ＺｎＳ、ＡｌＦ ３ 、ＭｇＦ ２ 、ＣａＦ ２ 、ＣｅＦ ２ 、ＧｄＦ ２ 、ＬａＦ ２ 、ＮｄＦ ２ 、ＬｉＦ，ＮａＦ、ＹｂＦ ３及びＹＦ ３のよりなる群からから選択される少なくとも１つを含むことを特徴とする請求項１ 又は２に記載の半導体発光素子。 The inorganic film becomes more of SiN, BN, AlN, GaN, CN, ZnS, AlF 3, MgF 2, CaF 2, CeF 2, GdF 2, LaF 2, NdF 2, LiF, NaF, YbF 3 and YF 3 the device according to claim 1 or 2, characterized in that it comprises at least one selected from the group.
前記無機膜の厚さは、２０ナノメートル以上、２００ナノメートル以下であることを特徴とする請求項１〜 ３のいずれか１つに記載の半導体発光素子。 The thickness of the inorganic film is 20 nm or more, 200 semiconductor light emitting device according to any one of claims 1-3, characterized in that nanometers or less.
前記電極層の前記方向にみたときの外形の面積は、１平方ミリメートル以上であることを特徴とする請求項１〜 ４のいずれか１つに記載の半導体発光素子。 The area of the outer shape when the viewed in the direction of the electrode layer, the semiconductor light emitting device according to any one of claims 1-4, characterized in that it is 1 mm2 or more.
前記電極層のシート抵抗は、１０オーム／□以下であることを特徴とする請求項１〜 ５のいずれか１つに記載の半導体発光素子。 The sheet resistance of the electrode layer, the semiconductor light emitting device according to any one of claims 1-5, characterized in that it is 10 ohms / □ or less.
前記円相当直径は、前記発光層から放出される光の中心波長の１／２以下である請求項１〜 ６のいずれか１つに記載の半導体発光素子。 The equivalent circle diameter is a semiconductor light emitting device according to any one of claims 1 to 6 is less than 1/2 of the center wavelength of the light emitted from the light emitting layer.
成長用基板の上に、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ可視光を放出する発光層と、を有する構造体を結晶成長によって形成する工程と、 Release on the growth substrate, a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type, a visible light is provided between the second semiconductor layer and the first semiconductor layer a step of a light-emitting layer, a structure having formed by the crystal growth of,
前記第２半導体層の上に、前記第１半導体層から前記第２半導体層に向かう方向に沿った厚さが１０ナノメートル以上、１００ナノメートル以下でありＡｇを含む金属層を形成する工程と、 On the second semiconductor layer, wherein the thickness along the direction toward the second semiconductor layer from the first semiconductor layer 10 nm or more, and forming a metal layer containing and Ag at 100 nanometers ,
前記金属層の上にマスクパターンを形成する工程と、 Forming a mask pattern on the metal layer,
前記マスクパターンをマスクにして前記金属層をエッチングし、前記方向にみたときの形状の円相当直径が１０ナノメートル以上、３００ナノメートル以下である複数の開口部を有する電極層を形成する工程と、 And the mask pattern as a mask by etching the metal layer, the circle equivalent diameter of the shape when viewed in the direction 10 nm or more, and forming an electrode layer having a plurality of openings is 300 nanometers or less ,
前記金属層の表面及び前記開口部の内面を覆うように、前記発光層から放出される光に対して透過性を有する無機膜を形成する工程と、 So as to cover the surface and the inner surface of the opening portion of the metal layer, forming an inorganic film having permeability to light emitted from the light emitting layer,
前記金属層を形成する工程は、Ａｇを含む第１層と、前記第１層と前記第２半導体層との間に設けられ、Ｎｉ、Ｔｉ、Ｃｒ及びＣｏの少なくともいずれかを含む第２層と、を形成する工程を有し、 The step of forming the metal layer comprises a first layer containing Ag, is provided between the second semiconductor layer and the first layer, a second layer comprising Ni, Ti, at least one of Cr and Co and a step of when the formation,
前記無機膜は、前記開口部の前記内面の一部となる前記第１層の側面と、前記開口部の前記内面の一部となる前記第２層の側面と、前記開口部の底面の前記第２半導体層と、を覆うことを特徴とする半導体発光素子の製造方法。 The inorganic layer has a side surface of said first layer portion to become the inner surface of the opening, and the side surface of the second layer become part of the inner surface of the opening, the bottom of the opening the method of manufacturing a semiconductor light emitting device characterized by covering the second semiconductor layer.
前記マスクパターンを形成する工程において、 In the step of forming the mask pattern,
前記金属層の上にブロックコポリマー膜を形成し、前記ブロックコポリマー膜をミクロ相分離させ、ブロックコポリマー膜の１相を除去することにより、複数の開口部を作成し、前記開口部が得られたブロックコポリマー膜をマスクに用いることを特徴とする請求項８記載の半導体発光素子の製造方法。 The block copolymer film formed on the metal layer, said block copolymer film is microphase separation, by removing one phase of the block copolymer film to create a plurality of openings, the opening is obtained the method of manufacturing a semiconductor light emitting device according to claim 8, wherein the use of the block copolymer film as a mask.
前記金属層の上にレジスト膜を形成し、前記レジスト膜に凸部を有する型の前記凸部を押し付けて、前記レジスト膜に複数のレジスト凹部を有するレジストパターンを形成することを特徴とする請求項８記載の半導体発光素子の製造方法。 Wherein said metal layer resist film is formed on the said resist film against the convex portion of the mold having a convex portion, and forming a resist pattern having a plurality of resist recess in said resist film the method of manufacturing a semiconductor light emitting device of claim 8, wherein.
前記金属層の上にレジスト膜を形成し、前記レジスト膜に電子線または光を照射したのちに現像し、前記レジスト膜に複数のレジスト開口部が設けられたレジストパターンを形成することを特徴とする請求項８記載の半導体発光素子の製造方法。 And wherein the resist film is formed on the metal layer, the resist film is developed after irradiated with an electron beam or light to form a resist pattern in which a plurality of resist opening portions are provided on the resist film the method of manufacturing a semiconductor light emitting device according to claim 8 wherein.
前記金属層の上に単層の微粒子を形成し、前記単層の微粒子を樹脂で固定化したのち、微粒子を除去することで樹脂膜に複数の開口部を作成し、前記開口部が樹脂膜をマスクに用いることを特徴とする請求項８記載の半導体発光素子の製造方法。 The metal layer particles of a single layer is formed on said after the fine particles of the monolayer was fixed with a resin, to create a plurality of openings in the resin film by removing particulates, the opening resin film the method of manufacturing a semiconductor light emitting device according to claim 8, wherein the use as a mask.
JP2011050248A 2011-03-08 2011-03-08 The semiconductor light emitting device and a manufacturing method thereof Expired - Fee Related JP5479391B2 (en)
JP2011050248A JP5479391B2 (en) 2011-03-08 2011-03-08 The semiconductor light emitting device and a manufacturing method thereof
US13/221,326 US8835954B2 (en) 2011-03-08 2011-08-30 Semiconductor light emitting device and method for manufacturing the same
US14/455,540 US9142728B2 (en) 2011-03-08 2014-08-08 Semiconductor light emitting device and method for manufacturing the same
JP2012186427A JP2012186427A (en) 2012-09-27
JP5479391B2 true JP5479391B2 (en) 2014-04-23
ID=46794738
JP2011050248A Expired - Fee Related JP5479391B2 (en) 2011-03-08 2011-03-08 The semiconductor light emitting device and a manufacturing method thereof
US (2) US8835954B2 (en)
JP (1) JP5479391B2 (en)
CN103594586B (en) * 2013-10-21 2016-06-29 溧阳市东大技术转移中心有限公司 A method of manufacturing an electrode structure having a rough surface
JPS6384084A (en) * 1986-09-29 1988-04-14 Toshiba Corp Semiconductor light-emitting element
JP3989658B2 (en) * 1999-11-19 2007-10-10 昭和電工株式会社 Semiconductor light-emitting diode
JP2004277780A (en) 2003-03-13 2004-10-07 Furuya Kinzoku:Kk Layered structure of silver alloy, and electrode, electric wiring, reflective film and reflective electrode using it
JP4439271B2 (en) 2004-01-16 2010-03-24 三洋電機コンシューマエレクトロニクス株式会社 p-type electrode and a manufacturing method thereof for III-nitride semiconductor light emitting device
JP4841206B2 (en) * 2005-09-06 2011-12-21 昭和電工株式会社 The gallium nitride-based compound semiconductor light-emitting device
JP4819453B2 (en) 2005-09-12 2011-11-24 昭和電工株式会社 Gallium nitride based semiconductor light-emitting device and manufacturing method thereof
JP2010267694A (en) 2009-05-13 2010-11-25 Sony Corp Semiconductor light emitting element and method of manufacturing the same, and semiconductor element and method of manufacturing the same
2011-03-08 JP JP2011050248A patent/JP5479391B2/en not_active Expired - Fee Related
2011-08-30 US US13/221,326 patent/US8835954B2/en not_active Expired - Fee Related
2014-08-08 US US14/455,540 patent/US9142728B2/en active Active
JP2012186427A (en) 2012-09-27
US8835954B2 (en) 2014-09-16
US20140349421A1 (en) 2014-11-27
US9142728B2 (en) 2015-09-22
US20120228654A1 (en) 2012-09-13
WO2006096767A1 (en) 2006-09-14 Patterned light-emitting devices