Source: https://patents.google.com/patent/JP4198566B2/en
Timestamp: 2019-07-20 15:13:20
Document Index: 121589830

Matched Legal Cases: ['art 1', 'art 1', 'art 1', 'art 1', 'art 1', 'Art 1', 'art 1', 'art 1', 'art 1', 'Art 2', 'art 2', 'art 1', 'art 2', 'art 2', 'art 1', 'art 2', 'art 1', 'art 1', 'art 1', 'art 2', 'art 1', 'art 1', 'art 1', 'art 1', 'art 1', 'art 2', 'art 2', 'art 1', 'art 2', 'art 2', 'art 1', 'art 2', 'art 3', 'art 4']

JP4198566B2 - A method of manufacturing an electronic component built-in substrate - Google Patents
A method of manufacturing an electronic component built-in substrate Download PDF
JP4198566B2
JP4198566B2 JP2003337323A JP2003337323A JP4198566B2 JP 4198566 B2 JP4198566 B2 JP 4198566B2 JP 2003337323 A JP2003337323 A JP 2003337323A JP 2003337323 A JP2003337323 A JP 2003337323A JP 4198566 B2 JP4198566 B2 JP 4198566B2
JP2003337323A
JP2005108962A (en
2003-09-29 Application filed by 新光電気工業株式会社 filed Critical 新光電気工業株式会社
2003-09-29 Priority to JP2003337323A priority Critical patent/JP4198566B2/en
2005-04-21 Publication of JP2005108962A publication Critical patent/JP2005108962A/en
2008-12-17 Publication of JP4198566B2 publication Critical patent/JP4198566B2/en
本発明は電子部品内蔵基板の製造方法に係り、さらに詳しくは、電子部品が絶縁膜に埋設された状態で多層化されて実装された構造を有する電子部品内蔵基板の製造方法に関する。 The present invention relates to a method of manufacturing an electronic component-embedded board, more particularly to a method for manufacturing an electronic component-embedded substrate having a multilayered then mounted structure in a state where the electronic component is embedded in the insulating film.
さらなる高密度化の要求から、半導体チップが絶縁膜に埋設された状態で配線基板上に多層化されて実装された構造の電子部品内蔵基板が開発されている。 The demand for higher density, the electronic component-embedded substrate of the semiconductor chip is mounted is multilayered on a wiring board in a state of being embedded in the insulating film structure has been developed. その一例として、特許文献１には、配線基板上にベアチップをフリップチップ接続した後に、ベアチップ上に絶縁膜を形成し、次いでその絶縁膜上に配線パターンを形成し、これらの工程を複数回繰り返すことによって多層配線構造を形成することが記載されている。 As an example, Patent Document 1, a bare chip on a wiring substrate after flip chip bonding, an insulating film is formed on the bare chip, and then forming a wiring pattern on the insulating film are repeated a plurality of times these steps It has been described to form a multilayer wiring structure by.
特開平１１−２７４７３４号公報 JP 11-274734 discloses
本発明は以上の課題を鑑みて創作されたものであり、何ら不具合が発生することなく、低コストでかつ信頼性よく電子部品が絶縁膜に埋設されて実装される電子部品内蔵基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, without any trouble occurs, the manufacturing method of the electronic component-embedded board that low cost and reliably electronic components are mounted is buried in the insulating film an object of the present invention is to provide a.
さらには、絶縁膜上に形成される配線パターンにも段差が生じるため、この配線パターンの上に上側半導体チップをフリップチップ接合する際に電気的接合の信頼性が低下するおそれがある。 Furthermore, since a step in a wiring pattern formed on the insulating film occurs, the reliability of the electrical connection when the flip-chip bonding an upper semiconductor chip on the wiring pattern may be reduced.
このため、半導体チップ上に平坦な絶縁膜を容易に形成できる技術が望まれている。 Therefore, techniques that can easily form a flat insulating film on a semiconductor chip is desired.
本発明は以上の課題を鑑みて創作されたものであり、何ら不具合が発生することなく、低コストでかつ信頼性よく電子部品が絶縁膜に埋設されて実装される電子部品内蔵基板及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, any without trouble occurs, the electronic component-embedded board and its manufacturing cost and reliable good electronic components are mounted is buried in the insulating film an object of the present invention to provide a method.
上記課題を解決するため、本発明は電子部品内蔵基板に係り、接続パッドをもつ配線パターンを備えた配線基板と、 前記配線基板の上に形成され、第１電子部品及び第２電子部品が実装される実装領域を一括して開口する開口部が設けられた保護絶縁膜と 、 前記保護絶縁膜の開口部に実装され、前記第１電子部品のバンプが前記接続パッドにフリップチップ接続された前記第１電子部品と、 前記保護絶縁膜の開口部に実装され、前記第２電子部品のバンプが、前記第１電子部品の周辺外側に配置されて前記第１電子部品のバンプに接続された前記接続パッドと同一層から形成された接続パッドにフリップチップ接続され、前記第１電子部品の上面から所定間隔をもった状態で実装された前記第２電子部品と、前記第１電子部品と前記配線基板 To solve the above problems, the present invention relates to an electronic component-embedded board, a wiring board having a wiring pattern having a connection pad formed on the wiring board, the first electronic component and the second electronic component mounting a protective insulating film in which an opening portion is provided for collectively opening mounting area being, the mounted in the opening of the protective insulating film, the said first electronic component bumps are flip-chip connected to the connection pad a first electronic component is mounted on the opening portion of the protective insulating film, the second electronic component bumps, connected to the first electronic component bumps are arranged around the outside of the first electronic component wherein is flip-chip connected to form connection pads from the connection pad of the same layer, said first electronic component and the second electronic component mounted in a state having a predetermined distance from the top surface of the wire and the first electronic component substrate の隙間、前記第２電子部品と前記第１電子部品及び前記配線基板との隙間、 及び前記第２電子部品の側面から前記保護絶縁膜の開口部の側面までの隙間に充填された充填絶縁体とを有し、前記第１電子部品は前記充填絶縁体の中に埋設されていることを特徴とする。 Gap, the second electronic component and the first electronic component and the gap between the wiring board, and the second electronic component the insulation layer from the side of the fill insulation that fills the gap to the side of the opening of has the door, the first electronic component is characterized in that it is embedded in said fill insulation.
本発明の電子部品内蔵基板では、まず、接続パッドをもつ配線パターンを備えた配線基板の接続パッドに第１電子部品（薄型化された半導体チップなど）のバンプがフリップチップ接続される。 In the electronic component-embedded substrate of the present invention, firstly, the bumps of the first electronic component (such as a thinned semiconductor chip) are flip-chip connected to the connection pads of the wiring board having a wiring pattern having a connection pad. その後に、第１電子部品の面積より大きな面積を有する第２電子部品（半導体チップなど）のバンプが、第１電子部品の周辺外側に配置された接続パッドにフリップチップ接続される。 Thereafter, the bumps of the second electronic component having a larger area than the area of ​​the first electronic component (such as a semiconductor chip) is flip-chip connected to the connection pads arranged around the outside of the first electronic component. すなわち、第２電子部品のバンプの高さは第１電子部品のバンプを含む厚みより高く設定されており、第２電子部品が第１電子部品の上面から所定間隔をもった状態で配線基板に実装され、第１電子部品は第２電子部品の下面と配線基板との間の空間に収容される。 That is, the height of the second electronic component bump is set higher than the thickness including the bumps of the first electronic component, a wiring board in a state the second electronic component having a predetermined distance from the upper surface of the first electronic component is mounted, the first electronic component is accommodated in a space between the wiring board and the lower surface of the second electronic component.
次いで、第１電子部品と配線基板との隙間、第２電子部品と第１電子部品及び配線基板との隙間に充填絶縁体（アンダーフィル樹脂）が充填されて、第１電子部品が充填絶縁体の中に埋設される。 Then, the gap between the wiring board and the first electronic component, a second electronic component and the filling insulator in the gap between the first electronic component and the wiring board (underfill resin) is filled with a first electronic component-fill insulation It is embedded in the.
後述する関連技術１及び２では、電子部品の段差を容易に解消して平坦な絶縁膜を電子部品上に形成する方法について説明している。 In related art 1 and 2 described below describes a method of forming a flat insulating film on an electronic component to easily eliminate the difference in level of the electronic component. 関連技術１及び２では、実装領域に開口部を備えた絶縁膜をパターニングする工程やその実装領域に実装された電子部品と絶縁膜との隙間にさらに絶縁膜を埋め込んで平坦な層間絶縁膜を形成する工程などの特別な工程を必要とする。 In related art 1 and 2, a flat interlayer insulating film by embedding an insulating film in a gap step and mounted electronic component to the mounting area of ​​patterning the insulating film having an opening in the mounting region and the insulating film require special steps such as forming. しかも、関連技術１及び２での電子部品を埋設する絶縁膜は、耐クラック性が低かったり、十分な平坦性が得られなかったりする不具合がある。 Moreover, an insulating film for burying the electronic component in the related art 1 and 2, or the low cracking resistance, sufficient flatness can be defective to may not be obtained.
しかしながら、本発明では、一般的な製造方法で製造された配線基板上に第１電子部品が第２電子部品の下の空間に収容されるようにして第１及び第２電子部品が順次フリップチップ接続された後に、第１及び第２電子部品の下側の隙間に一括で充填絶縁体（アンダーフィル樹脂）が充填される。 However, in the present invention, first and second electronic components sequentially flip-chip general produced by the method the circuit board first electronic component so as to be accommodated in the space under the second electronic component after being connected, fill insulation (underfill resin) is filled in bulk on the lower side of the gap of the first and second electronic component. これにより、第１電子部品は耐クラック性の高い充填絶縁体（アンダーフィル樹脂）に容易に埋設されて実装される。 Thus, the first electronic component is mounted is easily embedded in the crack resistance of high-fill insulation (underfill resin).
このため、後述する関連技術１及び２よりも製造工程が極めて簡易となって製造コストの低減が図られると共に、電子部品が埋設される絶縁膜の耐クラック性などの信頼性を向上させることができる。 Therefore, the manufacturing process than the related art 1 and 2 described later is extremely reduce the manufacturing cost becomes simple is achieved, to improve the reliability of such crack resistance of the insulating film on which an electronic component is to be embedded it can.
また、後述する関連技術１及び２と違って、配線基板の絶縁膜の膜厚を電子部品の厚みに合わせる必要もないことから、配線基板の特性に合わせて絶縁膜の膜厚を適宜調整することができるので、電子部品内蔵基板の全体の厚みを薄くすることが可能になる。 Further, unlike the related art 1 and 2 described below, the film thickness of the wiring substrate of the insulating film since it is not necessary to match the thickness of the electronic component, suitably adjusting the thickness of the insulating film in accordance with the characteristics of the wiring substrate it is possible, it is possible to reduce the overall thickness of the electronic component-embedded board.
以上説明したように、本発明の電子部品内蔵基板は、極めて簡易な製造工程でコストが低減されて製造され、しかも電子部品は充填絶縁膜の中に埋設されているので耐クラック性などの信頼性を向上させることができる。 As described above, the electronic component-embedded substrate of the present invention, the cost in an extremely simple manufacturing process is produced is reduced, yet reliable, such as crack resistance because the electronic components are embedded in the filling insulating film it is possible to improve the resistance.
本発明の実施の形態について、図を参照しながら説明する。 Embodiments of the present invention will be described with reference to FIG.
本発明の実施形態を説明する前に、本発明に関連する関連技術及びその不具合な点について説明する。 Before describing embodiments of the present invention, the related art and its problem points will be described relating to the present invention.
（関連技術１） (Related Art 1)
関連技術１に係わる電子部品内蔵基板の製造方法は、図１（ａ）に示すように、まず、ビルドアップ配線基板を製造するための絶縁性のベース基板１００を用意する。 Method of manufacturing an electronic component-embedded substrate according to the related art 1, as shown in FIG. 1 (a), first, a insulating base substrate 100 for manufacturing a build-up wiring board. ベース基板１００にはスルーホール１００ｘが設けられていて、このスルーホール１００ｘにはその内面にベース基板１００上の第１配線パターン１０２に繋がるスルーホールめっき層１０２ｘが形成され、その孔は樹脂体１０１で埋め込まれている。 The base substrate 100 have through holes 100x are provided, this through hole 100x has a through hole plating layer 102x connected to the first wiring pattern 102 on the base substrate 100 on the inner surface thereof is formed, the pores of the resin member 101 It is embedded in.
その後、第１配線パターン１０２を被覆する樹脂よりなる第１層間絶縁膜１０４を形成した後、第１配線パターン１０２上の第１層間絶縁膜１０４の所定部をレーザやＲＩＥで加工することにより、第１配線パターン１０２に到達する深さの第１ビアホール１０４ｘを形成する。 Then, after forming the first interlayer insulating film 104 made of resin for covering the first wiring pattern 102, by processing a predetermined portion of the first interlayer insulating film 104 on the first wiring pattern 102 by a laser or RIE, forming a first via hole 104x having a depth that reaches the first wiring pattern 102. 続いて、第１ビアホール１０４ｘを介して第１配線パターン１０２に接続される第２配線パターン１０６を第１層間絶縁膜１０４上に形成する。 Subsequently, a second wiring pattern 106 connected to the first wiring pattern 102 through the first via hole 104x on the first interlayer insulating film 104.
次いで、図１（ｂ）に示すように、第２配線パターン１０６及び第１層間絶縁膜１０４上のうちの半導体チップがフリップチップ実装される実装領域Ａに開口部１０８ｘを備えた第１絶縁膜１０８ａを形成する。 Then, as shown in FIG. 1 (b), the first insulating film semiconductor chip of the second wiring pattern 106 and the first interlayer insulating film 104 has an opening 108x the mounting region A is flip-chip mounted 108a to the formation.
続いて、接続端子１１０ａを備え、厚みが１５０μｍ程度以下に薄型化された半導体チップ１１０を用意し、半導体チップ１１０の接続端子１１０ａが上向きになるようにして、接着層１１１を介して半導体チップ１１０の背面を配線パターン１０６上に固着する。 Then, with a connection terminal 110a, providing a semiconductor chip 110 which thickness is thinned below about 150 [mu] m, the connection terminals 110a of the semiconductor chip 110 is set to be upward, the semiconductor chip 110 via the adhesive layer 111 to secure the back of the upper wiring pattern 106. このとき、第１絶縁膜１０８ａは実装領域Ａを除く部分に半導体チップ１１０の厚みと略同一の膜厚で形成されているので、半導体チップ１１０の上面と第１絶縁膜１０８ａの上面とが略同一の高さになって半導体チップ１１０の段差が解消される。 At this time, since the first insulating film 108a is formed in substantially the same film thickness and the thickness of the semiconductor chip 110 on the portion except for the mounting region A, and the upper surfaces of the first insulating film 108a of the semiconductor chip 110 substantially step of the semiconductor chips 110 is eliminated is the same height.
次いで、図１（ｃ）に示すように、半導体チップ１１０及び第１絶縁膜１０８ａ上に樹脂フィルムを貼着することにより第２絶縁膜１０８ｂを形成する。 Then, as shown in FIG. 1 (c), to form a second insulating film 108b by adhering a resin film to the semiconductor chip 110 and on the first insulating film 108a. このとき、第２絶縁膜１０８ｂは、半導体チップ１１０の側面と第１絶縁膜１０８ａの開口部１０８ｘの側面との隙間に埋め込まれ、その上面が平坦化されて形成される。 At this time, the second insulating film 108b is embedded in the gap between the side surface of the opening 108x of the side surface and the first insulating film 108a of the semiconductor chip 110, the upper surface is formed is planarized.
このようにして、第１絶縁膜１０８ａ及び第２絶縁膜１０８ｂにより構成される第２層間絶縁膜１０８が得られ、半導体チップ１１０が平坦な第２層間絶縁膜１０８の中にフェイスアップで埋設されて実装された構造が得られる。 Thus, the second interlayer insulating film 108 is obtained composed of the first insulating film 108a and the second insulating layer 108b, are embedded in a face-up in the semiconductor chip 110 is a flat second interlayer insulating film 108 structure mounted Te is obtained.
次いで、図２（ａ）に示すように、半導体チップ１１０の接続端子１１０ａ及び第２配線パターン１０６上の第２層間絶縁膜１０８の所定部に第２ビアホール１０８ｙを形成する。 Then, as shown in FIG. 2 (a), forming a second via holes 108y a predetermined portion of the second interlayer insulating film 108 on the connection terminals 110a and the second wiring pattern 106 of the semiconductor chip 110. 続いて、第２ビアホール１０８ｙを介して半導体チップ１１０の接続端子１１０ａ及び第２配線パターン１０６にそれぞれ接続される第３配線パターン１１２を第２層間絶縁膜１０８上に形成する。 Subsequently, a third wiring pattern 112 connected respectively to the connection terminals 110a and the second wiring pattern 106 of the semiconductor chip 110 via the second via holes 108y on the second interlayer insulating film 108.
続いて、第３配線パターン１１２の所要部を露出させる開口部１１４ｘを備えたソルダレジスト膜１１４を第２層間絶縁膜１０８上に形成した後、その開口部１１４ｘ内の第３配線パターン１１２上に無電解めっきによりＮｉ／Ａｕ層１１２ａを形成する。 Subsequently, after forming a solder resist film 114 having an opening 114x exposing the predetermined portions of the third wiring pattern 112 on the second interlayer insulating film 108, on the third wiring pattern 112 in the opening 114x by electroless plating to form a Ni / Au layer 112a.
さらに、図２（ｂ）に示すように、バンプ１１６ａを備えた上側半導体チップ１１６のバンプ１１６ａを第３配線パターン１１２上のＮｉ／Ａｕめっき層１１２ａにフリップチップ接続する。 Furthermore, as shown in FIG. 2 (b), flip chip connection bumps 116a of the upper semiconductor chip 116 having bumps 116a to Ni / Au plating layer 112a on the third wiring pattern 112. その後に、上側半導体チップ１１６の下側の隙間にアンダーフィル樹脂１１８を充填する。 Thereafter, the underfill resin 118 on the lower side of the gap of the upper semiconductor chip 116. 以上により、関連技術１の電子部品内蔵基板が得られる。 Thus, the electronic component-embedded substrate of the related art 1 is obtained.
関連技術１の電子部品内蔵基板では、半導体チップ１１０が第１層間絶縁膜１０８に埋設される際に半導体チップ１１０の段差を容易に解消できるものの、１２５〜−５５℃の範囲で温度サイクル試験を行うと、半導体チップ１１０の周辺外側の隙間に埋め込まれた第２絶縁膜（樹脂フィルム）１０８ｂの部分（特に半導体チップのコーナー部に対応する部分）にクラックが発生しやすい。 In the electronic component built-in substrate of the related art 1, although the semiconductor chip 110 can be solved easily step of the semiconductor chip 110 when it is embedded in the first interlayer insulating film 108, a temperature cycle test in the range of 125 to-55 ° C. Doing, cracks are likely to occur in the second insulating film embedded in the periphery outside the gap of the semiconductor chip 110 (resin film) 108b of the portion (in particular the portion corresponding to the corner portions of the semiconductor chip). このため、第２絶縁膜１０８ｂとして耐クラック性の高い特別な樹脂フィルムを使用するなどの工夫が必要であり、製造コストの上昇を招くおそれがある。 Therefore, it is necessary to think out, for example, to use a high specific resin film having crack resistance as the second insulating film 108b, which may lead to increase in manufacturing cost.
（関連技術２） (Related Art 2)
関連技術２の電子部品内蔵基板の製造方法は、図３（ａ）に示すように、まず、関連技術１と同様に、第１配線パターン１０２を備えたベース基板１００を用意し、第１層間絶縁膜１０４に形成された第１ビアホール１０４ｘを介して第１配線パターン１０２に接続される第２配線パターン１０６を第１層間絶縁膜１０４上に形成する。 Method of manufacturing an electronic component-embedded substrate of the related art 2, as shown in FIG. 3 (a), first, similarly to the related art 1, prepared base substrate 100 having the first wiring pattern 102, the first interlayer the second wiring pattern 106 connected to the first wiring pattern 102 through the first via hole 104x formed in the insulating film 104 is formed on the first interlayer insulating film 104. その後に、半導体チップが実装される実装領域Ａに開口部１０８ｘを備えた第１絶縁膜１０８ａを形成する。 Thereafter, a first insulating film 108a having an opening 108x the mounting area A on which the semiconductor chip is mounted. このとき、実装領域Ａには後に半導体チップがフリップチップ接続される第２配線パターン１０６の接続パッド１０６ｘが露出する。 In this case, the connection pads 106x of the second wiring patterns 106 on which the semiconductor chip after the mounting area A is flip-chip connection is exposed. さらに、実装領域Ａに露出する第２配線パターン１０６の接続パッド１０６ｘ上に無電解めっきによりＮｉ／Ａｕ層１０６ａを形成する。 Furthermore, by electroless plating on connection pads 106x of the second wiring pattern 106 exposed to the mounting area A to form a Ni / Au layer 106a.
続いて、図３（ｂ）に示すように、バンプ１１０ａを備え、厚みが１５０μｍ程度以下に薄型化された半導体チップ１１０を用意し、半導体チップ１１０のバンプ１１０ａを第２配線パターン１０６の接続パッド１０６ｘ上のＮｉ／Ａｕ層１０６ａにフリップチップ接続する。 Subsequently, as shown in FIG. 3 (b), provided with a bump 110a, providing a semiconductor chip 110 which thickness is thinned below about 150 [mu] m, the bumps 110a of the semiconductor chip 110 of the second wiring pattern 106 connected pads flip-chip connected to the Ni / Au layer 106a on 106x. さらに、半導体チップ１１０の下側の隙間、及び半導体チップ１１０の側面と第１絶縁膜１０８ａの開口部１０８ｘの側面との隙間にアンダーフィル樹脂１０８ｃを充填する。 Moreover, filling the underfill resin 108c lower gap semiconductor chip 110, and the gap between the side surface and the side surface of the opening 108x of the first insulating film 108a of the semiconductor chip 110. その後に、図３（ｃ）に示すように、半導体チップ１１０の上面に第２絶縁膜１０８ｂを形成する。 Then, as shown in FIG. 3 (c), to form a second insulating film 108b on the upper surface of the semiconductor chip 110. これにより、第１絶縁膜１０８ａ、第２絶縁膜１０８ｂ及びアンダーフィル樹脂１０８ｃにより構成される第２層間絶縁膜１０８が得られる。 Accordingly, the first insulating film 108a, a second interlayer insulating film 108 composed of the second insulating film 108b and the underfill resin 108c is obtained.
次いで、図４（ａ）に示すように、第２配線パターン１０８上の第２層間絶縁膜１０８の所定部に第２ビアホール１０８ｙを形成した後に、第２ビアホール１０８ｙを介して第２配線パターン１０６に接続される第３配線パターン１１２を第２層間絶縁膜１０８上に形成する。 Then, as shown in FIG. 4 (a), after forming the second via holes 108y a predetermined portion of the second interlayer insulating film 108 on the second wiring pattern 108, the second wiring pattern 106 through the second via holes 108y the third wiring pattern 112 connected to be formed on the second interlayer insulating film 108.
続いて、第３配線パターン１１２の所要部を露出させる開口部１１４ｘを備えたソルダレジスト膜１１４を第２層間絶縁膜１０８上に形成した後、その開口部１１４ｘに露出する第３配線パターン１１２上に無電解めっきによりＮｉ／Ａｕ層１１２ａを形成する。 Subsequently, after forming a solder resist film 114 having an opening 114x exposing the predetermined portions of the third wiring pattern 112 on the second interlayer insulating film 108, the third wiring patterns 112 on exposed in the opening 114x to form a Ni / Au layer 112a by electroless plating.
続いて、図４（ｂ）に示すように、バンプ１１６ａを備えた上側半導体チップ１１６のバンプ１１６ａを第３配線パターン１１２上のＮｉ／Ａｕ層１１２ａにフリップチップ接続する。 Subsequently, as shown in FIG. 4 (b), flip chip connection bumps 116a of the upper semiconductor chip 116 having bumps 116a on Ni / Au layer 112a on the third wiring pattern 112. その後に、上側半導体チップ１１６の下側の隙間にアンダーフィル樹脂１１８を充填する。 Thereafter, the underfill resin 118 on the lower side of the gap of the upper semiconductor chip 116. 以上により、関連技術２の電子部品内蔵基板が得られる。 Thus, the electronic component-embedded substrate of the related art 2 is obtained.
関連技術２の電子部品内蔵基板では、関連技術１と同様に、半導体チップ１１０が第１層間絶縁膜１０８に埋設される際に半導体チップ１１０の段差を容易に解消できる。 In the electronic component built-in substrate of the related art 2, in the same manner as the related art 1, a step of the semiconductor chip 110 can be easily solved in the semiconductor chip 110 is buried in the first interlayer insulating film 108. しかしながら、図３（ｂ）のアンダーフィル樹脂１０８ｃを充填する工程において、アンダーフィル樹脂１０８ｃの上面が半導体チップ１１０上面と同一面になるようにアンダーフィル樹脂１０８ｃの供給量を制御することは困難であることから、アンダーフィル樹脂１０８ｃが半導体チップ１１０の周辺部に盛り上がって形成される場合が多い。 However, in the step of filling an underfill resin 108c of FIG. 3 (b), it is difficult to the upper surface of the underfill resin 108c controls the supply amount of the underfill resin 108c so that the semiconductor chip 110 top and flush since there are often under-fill resin 108c is formed raised on the periphery of the semiconductor chip 110. このため、その上方に形成される第３配線パターン１１２の高さがばらつき、上側半導体チップ１１６の電気的接合の信頼性が低下する。 Therefore, the height of the third wiring pattern 112 variation to be formed above, the reliability of the electrical connection of the upper semiconductor chip 116 is lowered.
このように、関連技術２では、特別に平坦化工程を追加するなどの工夫が必要となるので、製造コストの上昇を招くおそれがある。 Thus, in the related art 2, since the devised, such as specially add a planarization process is required, which may lead to increase in manufacturing cost.
以下に説明する本発明の実施形態の電子部品内蔵基板は、前述した関連技術１及び２の不具合な点を解消することができる。 Electronic-part built-in substrate of the embodiment of the present invention described below can eliminate points of failure of the related art 1 and 2 described above.
図５〜図８は本発明の実施形態の電子部品内蔵基板の製造方法を順に示す断面図である。 5 to 8 are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the embodiment of the present invention in order. 図５（ａ）に示すように、まず、ビルドアップ配線基板を製造するためのベース基板１０を用意する。 As shown in FIG. 5 (a), first, a base substrate 10 for manufacturing a build-up wiring board. このベース基板１０はガラスエポキシ樹脂などの絶縁性材料から構成されている。 The base substrate 10 is composed of an insulating material such as glass epoxy resin. ベース基板１０にはスルーホール１０ａが設けられていて、このスルーホール１０ａにはその内面にベース基板１０上の第１配線パターン１２に繋がるスルーホールめっき層１０ｂが形成され、その孔は樹脂体１０ｃで埋め込まれている。 The base substrate 10 has through holes 10a is provided, this is the through-hole 10a is a through hole plating layer 10b connected to the first wiring pattern 12 on the base substrate 10 on the inner surface thereof is formed, the pores of the resin body 10c It is embedded in.
その後に、図５（ｂ）に示すように、第１配線パターン１２上に第１層間絶縁膜１４を形成する。 Then, as shown in FIG. 5 (b), a first interlayer insulating film 14 on the first wiring patterns 12. 第１層間絶縁膜１４としては、エポキシ系樹脂、ポリイミド系樹脂、又はポリフェニレンエーテル系樹脂などの樹脂が使用される。 As the first interlayer insulating film 14, resin such as epoxy resin, polyimide resin, or a polyphenylene ether resin is used. その形成方法の一例としては、第１配線パターン１２上にこれらの樹脂フィルムをラミネートした後、８０〜１４０℃で熱処理して硬化させることにより樹脂膜を形成する。 An example of the forming method, after laminating these resin films on the first wiring pattern 12, to form the resin film is cured by heat treatment at 80 to 140 ° C.. あるいは、樹脂膜をスピンコート法又は印刷により形成するようにしてもよい。 Alternatively, a resin film may be formed by spin coating or printing.
続いて、第１配線パターン１２上の第１層間絶縁膜１４の所定部をレーザやＲＩＥにより加工して第１配線パターン１２に到達する深さの第１ビアホール１４ｘを形成する。 Subsequently, a first via hole 14x having a depth reaching the predetermined portion of the first interlayer insulating film 14 on the first wiring patterns 12 of the first wiring pattern 12 is processed by a laser or RIE. その後に、セミアディティブ法により第１ビアホール１４ｘを介して第１配線パターン１２に接続される第２配線パターン１６を第１層間絶縁膜１４上に形成する。 Thereafter, a second wiring pattern 16 connected to the first wiring pattern 12 via the first via holes 14x by a semi-additive method on the first interlayer insulating film 14.
詳しく説明すると、第１ビアホール１４ｘの内面及び第１層間絶縁膜１４上に無電解めっき又はスパッタ法によりシードＣｕ層（不図示）を形成した後、第２配線パターン１６に対応する開口部を備えたレジスト膜（不図示）を形成する。 In more detail, after forming a seed Cu layer (not shown) by an electroless plating or sputtering on the inner surface and the first interlayer insulating film 14 of the first via holes 14x, having openings corresponding to the second wiring patterns 16 resist to form a film (not shown) was. 次いで、シードＣｕ膜をめっき給電層に用いた電解めっきによりレジスト膜の開口部にＣｕ膜パターン（不図示）を形成する。 Then, a Cu film pattern (not shown) in the openings of the resist film by electrolytic plating using the seed Cu film as a plating power feeding layer. 続いて、レジスト膜を除去した後に、Ｃｕ膜パターンをマスクにしてシードＣｕ膜をエッチングする。 Subsequently, after removing the resist film, etching the seed Cu film by the Cu film pattern as a mask. なお、セミアディティブ法の代わりに、サブトラクティブ法やフルアディティブ法などを使用してもよい。 It should be noted that, in place of the semi-additive method, may be used, such as a subtractive method or a full additive method.
次いで、図５（ｃ）に示すように、第２配線パターン１６上に第１層間絶縁膜１４と同様な材料よりなる第２層間絶縁膜１８を形成した後、第２配線パターン１６上の第２層間絶縁膜１８の所定部に第２ビアホール１８ｘを形成する。 Then, as shown in FIG. 5 (c), after forming the second interlayer insulating film 18 made of the same material as the first interlayer insulating film 14 on the second wiring patterns 16, first on the second wiring patterns 16 of the a predetermined portion of the second interlayer insulating film 18 to form a second via hole 18x. 続いて、第２配線パターン１６の形成方法と同様な方法により、第２ビアホール１８ｘを介して第２配線パターン１６に接続される第３配線パターン２０を第２層間絶縁膜１８上に形成する。 Subsequently, by the same method as the method of forming the second wiring pattern 16, a third wiring pattern 20 connected to the second wiring pattern 16 via the second via holes 18x on the second interlayer insulating film 18.
このとき、第３配線パターン２０は、後に第１半導体チップのバンプが接続される第１接続パッドＣ１と、第２半導体チップのバンプが接続される第２接続パッドＣ２とを備えた状態で形成される。 At this time, the third wiring pattern 20, after the first connection pads C1 of the bumps of the first semiconductor chip is connected, formed in a state where the bumps of the second semiconductor chip and a second connection pads C2 connected It is.
その後、図６（ａ）に示すように、第３配線パターン２０の複数の第１、第２接続パッドＣ１，Ｃ２が配置された実装領域Ａを一括して露出させる開口部２２ｘを備えたソルダレジスト膜２２（保護絶縁膜）を形成する。 Thereafter, as shown in FIG. 6 (a), a plurality of first third wiring pattern 20, the second connection pads C1, C2 is provided with an opening 22x for exposing collectively arranged mounting region A solder resist film 22 is formed (protective insulating film). つまり、ソルダレジスト膜２２は実装領域Ａを取り囲むようにして形成される。 In other words, the solder resist film 22 is formed so as to surround the mounting region A.
次いで、図６（ｂ）に示すように、ソルダレジスト膜２２をマスクにして、無電解めっきにより、実装領域Ａに露出する第１、第２接続パッドＣ１、Ｃ２を含む第３配線パターン２０上にＮｉ（ニッケル）／Ａｕ（金）層２１を形成する。 Then, as shown in FIG. 6 (b), the solder resist film 22 as a mask, by electroless plating, the first exposed to the mounting region A, the third wiring pattern 20 on which includes a second connection pads C1, C2 to form a Ni (nickel) / Au (gold) layer 21.
次いで、図７（ａ）に示すように、バンプ２４ａを備えた第１半導体チップ２４（第１電子部品）を用意する。 Then, as shown in FIG. 7 (a), first semiconductor chip 24 (first electronic component) having a bump 24a is prepared. この半導体チップ２４は、素子形成面側にトランジスタなどの素子と接続端子とを備えた半導体ウェハ（不図示）が研削されて薄型化された後に、半導体ウェハがダイシングされて個片化されたものである。 The semiconductor chip 24, which semiconductor wafer that includes a connection terminal element such as a transistor on the element formation surface (not shown) after being thinned is grinding, the semiconductor wafer is being diced singulated it is. 半導体チップ２４は、その厚み（バンプ２４ａを除く）が１５０μｍ以下、好適には、１０〜１００μｍに薄型化されている。 The semiconductor chip 24 has a thickness (excluding the bump 24a) is 150μm or less, preferably, is thinner in the 10 to 100 [mu] m. 半導体チップ２４のバンプ２４ａは半導体ウェハがダイシングされる前又は後に半導体チップ２４の接続端子上に形成される。 Bumps 24a of the semiconductor chip 24 are formed on the connection terminals of the semiconductor chip 24 before or after the semiconductor wafer is diced.
そして、そのような第１半導体チップ２４のバンプ２４ａを第３配線パターン２０の第１接続パッドＣ１（図６（ｂ））上のＮｉ／Ａｕ層２１にフリップチップ接続する。 Then, flip-chip connected to the first connection pads C1 Ni / Au layer 21 on (FIG. 6 (b)) of the bump 24a of such a first semiconductor chip 24 third wiring patterns 20. 第１半導体チップ２４のバンプ２４ａとしては、Ａｕバンプ又ははんだバンプなどが使用される。 The bumps 24a of the first semiconductor chip 24, such as Au bumps or solder bumps are used. Ａｕバンプを使用する場合は超音波によりＡｕとＡｕとが接合され、また、はんだバンプを使用する場合はリフロー加熱によりはんだとＡｕとが接合される。 When using Au bumps is joined Au and Au ultrasonically When using the solder bumps and the solder and Au are joined by reflow heating.
続いて、図７（ｂ）に示すように、バンプ２６ａを備え、第１半導体チップ２４の面積より大きな面積を有する第２半導体チップ２６（第２電子部品）を用意する。 Subsequently, as shown in FIG. 7 (b), provided with a bump 26a, it is providing a second semiconductor chip 26 having a larger area than the area of ​​the first semiconductor chip 24 (second electronic component). この第２半導体チップ２６のバンプ２６ａを第１半導体チップ２４の周辺外側に配置された第３配線パターン２０の第２接続パッドＣ２（図６（ｂ））上のＮｉ／Ａｕ層２１にフリップチップ接続する。 The second semiconductor second connection pads C2 flip chip to Ni / Au layer 21 on (FIG. 6 (b)) of the third wiring pattern 20 and the bumps 26a of the chip 26 arranged around the outer side of the first semiconductor chip 24 Connecting. これにより、第２半導体チップ２６は第１半導体チップ２４の上面から所定間隔をもって実装され、第１半導体チップ２４は第２半導体チップ２６の下面と配線基板との間の空間に収容される。 Thus, the second semiconductor chip 26 is mounted at a predetermined distance from the upper surface of the first semiconductor chip 24, first semiconductor chip 24 is accommodated in the space between the lower surface and the wiring board of the second semiconductor chip 26.
従って、第２半導体チップ２６のバンプ２６ａの高さは、第１半導体チップ２４のバンプ２４ａを含む厚みよりも高く設定される。 Accordingly, the height of the bump 26a of the second semiconductor chip 26 is set higher than the thickness including the bumps 24a of the first semiconductor chip 24. その一例としては、第１半導体チップ２４の厚みが５０μｍ程度、そのバンプ２４ａの高さが２０μｍ程度の場合、第２半導体チップ２６のバンプ２６ａの高さは１００μｍ程度に設定される。 As an example, about the thickness of the first semiconductor chip 24 is 50 [mu] m, the height of the bump 24a may of about 20 [mu] m, the height of the bumps 26a of the second semiconductor chip 26 is set to about 100 [mu] m.
なお、電子部品の一例として半導体チップを挙げたが、コンデンサ部品などの各種電子部品を使用することができる。 Although cited semiconductor chip as an example of an electronic component, it is possible to use various electronic components such as capacitor component.
次いで、図８に示すように、第１半導体チップ２４の下側の隙間、第１半導体チップ２４の側面側の隙間、第１半導体チップ２４の上面と第２半導体チップ２６の下面との隙間、第２半導体チップ２６の側面とソルダレジスト膜２２の開口部２２ｘの側面との隙間に、アンダーフィル樹脂を充填し、熱処理を行って硬化させることにより充填絶縁体２８を得る。 Then, as shown in FIG. 8, the lower gap of the first semiconductor chip 24, the side surface side of the gap of the first semiconductor chip 24, the gap between the upper surface and the lower surface of the second semiconductor chip 26 of the first semiconductor chip 24, the gap between the side surface of the opening 22x of the side surface and the solder resist film 22 of the second semiconductor chip 26, and an underfill resin to obtain a fill insulation 28 is cured by heat treatment. これにより、第１半導体チップ２４が充填絶縁体２８内に埋設されると共に、第２半導体チップ２６の下側及び側面側の隙間が充填絶縁体２８により充填される。 Thus, the first semiconductor chip 24 is buried in the fill insulation 28, the gap of the lower and side surface of the second semiconductor chip 26 is filled by the filling insulator 28. 第２半導体チップ２６の側面側の充填絶縁体２８は、ソルダレジスト膜２２の開口部２２ｘの側面に堰き止められた状態で形成される。 Filling insulator 28 side of the second semiconductor chip 26 is formed by damming was state on the side surface of the opening portion 22x of the solder resist film 22.
充填絶縁体２８としては、耐クラック性などの信頼性を向上させるために、フィラー（シリカ）を含有し、熱膨張係数（ＣＴＥ）が２０〜３０ｐｐｍ／℃で、ヤング率が１０〜１５ＧＰａの樹脂を使用することが好ましい。 The fill insulation 28, in order to improve reliability, such as crack resistance, a filler (silica), with a coefficient of thermal expansion (CTE) is 20 to 30 ppm / ° C., the resin Young's modulus of 10~15GPa it is preferable to use.
このようにして、第１半導体チップ２４が充填絶縁体２８に埋設された状態で配線基板上に実装されると共に、第２半導体チップ２６が第１半導体チップ２４の上方に３次元的に積層された状態で配線基板に実装される。 In this way, while being mounted on a wiring substrate in a state where the first semiconductor chip 24 is buried in the filling insulator 28, second semiconductor chip 26 are three-dimensionally stacked above the first semiconductor chip 24 It is mounted on a wiring board in a state.
以上により、本実施形態の電子部品内蔵基板１が完成する。 Thus, the electronic-part built-in substrate 1 of the present embodiment is completed.
なお、前述したように、本実施形態では、第１半導体チップ２４を充填絶縁体２８に埋設させるために、複数の第１、第２接続パッドＣ１，Ｃ２が配置された実装領域Ａを一括で開口させる開口部２２ｘを備えたソルダレジスト膜２２を形成している。 As described above, in the present embodiment, in order to embed the first semiconductor chip 24 to fill insulation 28, a plurality of first, the mounting region A second connection pads C1, C2 are arranged in bulk forming a solder resist film 22 having an opening 22x which opened. このようにすることは、接続パッドＣ１，Ｃ２のピッチが狭小化（例えば１５０μｍ程度以下）する場合であっても、半導体チップ２４，２６のバンプ２４ａ，２６ａと接続パッドＣ１，Ｃ２とを接合させる際に、所要の接合面積が確保されて電気的接合の信頼性を向上させることができるという観点からも都合がよい。 Doing so, even if the pitch of the connection pads C1, C2 is narrowed (for example, more than about 150 [mu] m), bumps 24a of the semiconductor chip 24 and 26, thereby joining the connecting and 26a pads C1, C2 when the, it is convenient from the viewpoint of the required bonding area can improve the reliability of secured electrical connection.
すなわち、接続パッドＣ１，Ｃ２のピッチが狭小化する場合、第３配線パターン２０の各接続パッドＣ１，Ｃ２の主要部をそれぞれ露出させる開口部を有する連続的なソルダレジスト膜を形成する方法では、その形成工程での位置ずれによりソルダレジスト膜の開口部が各接続パッドＣ１，Ｃ２の主要部からずれて形成されやすくなる。 That is, if the pitch of the connection pads C1, C2 is narrowing, the method of forming a continuous solder resist film having an opening exposing respective main parts of the connection pads C1, C2 of the third wiring pattern 20, the displacement in the steps of forming the opening of the solder resist film is easily formed offset from the main portion of the connection pads C1, C2. このため、半導体チップのバンプと接続パッドＣ１、Ｃ２との接合面積が小さくなり、バンプの接合強度の低下に伴って接合不良などが発生しやすくなるからである。 Therefore, the bonding area between the bumps of the semiconductor chip and the connection pads C1, C2 is reduced, since such bonding failure is likely to occur with decreasing the bonding strength of the bumps.
本実施形態の電子部品内蔵基板１では、ベース基板１０上に第１〜第３配線パターン１２，１６，２０が多層化されて形成され、これらの配線パターン１２，１６，２０は、第１及び第２層間絶縁膜１４，１８に設けられた第１及び第２ビアホール１４ｘ，１８ｘを介して相互接続されている。 In the electronic component-embedded substrate 1 of this embodiment, first to third wiring patterns 12, 16, 20 are formed by multilayered on the base substrate 10, the wiring patterns 12, 16, 20, the first and the first and second via holes 14x formed in the second interlayer insulating film 14 and 18, are interconnected via a 18x. 第３配線パターン２０は複数の接続パッドＣ１，Ｃ２を備えており、この接続パッドＣ１、Ｃ２が配置された実装領域Ａを一括で開口する開口部２２ｘを備えたソルダレジスト膜２２が第２層間絶縁膜１８上に形成されている。 The third wiring pattern 20 is provided with a plurality of connection pads C1, C2, the solder resist film 22 having an opening 22x which opens the connection pads C1, C2 is arranged mounting region A in a batch second interlayer It is formed on the insulating film 18. そして、第３配線パターン２０の第１接続パッドＣ１上のＮｉ／Ａｕ層２１に第１半導体チップ２４のバンプ２４ａがフリップチップ接続されている。 Then, the bumps 24a of the first semiconductor chip 24 is flip-chip connected to the first connection pads on C1 Ni / Au layer 21 of the third wiring patterns 20.
また、第１半導体チップ２４の面積より大きい面積を有する第２半導体チップ２６のバンプ２６ａが、第１半導体チップ２４の周辺外側に配置された第２接続パッドＣ２上のＮｉ／Ａｕ層２１にフリップチップ接続されている。 Further, the flip to the second bumps 26a of the semiconductor chip 26, the second connecting Ni / Au layer 21 on the pad C2 arranged around the outer side of the first semiconductor chip 24 having a larger area than the area of ​​the first semiconductor chip 24 It is chip connection. 第２半導体チップ２６のバンプ２６ａの高さは、第１半導体チップ２４のバンプ２４ａを含む厚みよりも高く設定されており、これによって第１半導体チップ２４は第２半導体チップ２６の下面と配線基板の間の領域に収容された状態となっている。 Height of the bump 26a of the second semiconductor chip 26 is set higher than the thickness including the bumps 24a of the first semiconductor chip 24, whereby the first semiconductor chip 24 is a wiring board and the lower surface of the second semiconductor chip 26 in a state of being accommodated in the region between the.
さらに、第１半導体チップ２４及び第２半導体チップ２６の下側及び側面側の隙間には充填絶縁体２８が充填されていて、第１半導体チップ２４は充填絶縁体２８に埋設された状態で実装されている。 Further, the gap between the lower and side surface of the first semiconductor chip 24 and second semiconductor chip 26 is filled fill insulation 28, the first semiconductor chip 24 is mounted in a state of being embedded in the fill insulation 28 It is.
このように、本実施形態では、耐クラック性の高い材料を容易に選択できるアンダーフィル樹脂よりなる充填絶縁体２８の中に第１半導体チップ２４が埋設されるようにしている。 Thus, in this embodiment, so that the first semiconductor chip 24 is embedded in the fill insulation 28 of the underfill resin having high crack resistance material can be readily selected. このため、温度サイクル試験を行っても第１半導体チップ２４の周辺部の充填絶縁体２８にはクラックは発生せず、電子部品内蔵基板１の信頼性を向上させることができる。 Therefore, the fill insulation 28 of the peripheral portion of the first semiconductor chip 24 even if the temperature cycle test crack is not generated, thereby improving the reliability of the electronic component-embedded substrate 1.
また、関連技術１及び２では、第１半導体チップ２４の段差を容易に解消して平坦な絶縁膜を電子部品上に形成するために、実装領域に開口部を備えた絶縁膜をパターニングする工程やその実装領域に実装された電子部品と絶縁膜との隙間にさらに絶縁膜を埋め込んで平坦な層間絶縁膜を形成する工程などの特別な工程を必要とする。 Further, in the related art 1 and 2, a flat insulating film a step of the first semiconductor chip 24 readily eliminated to form on an electronic component, a step of patterning the insulating film having an opening in the mounting area and require special steps such as a step of forming a flat interlayer insulating film by embedding an insulating film in the gap between the mounted electronic component mounting region and the insulating film.
しかしながら、本実施形態では、一般的な製造方法で製造された配線基板上に第１半導体チップ２４が第２半導体チップ２６の下の空間に収容されるようにして第１及び第２半導体チップ２４，２６が順次フリップチップ接続された後に、第１及び第２半導体チップ２４，２６の下側の隙間に一括で充填絶縁体２８が充填されるようにしている。 However, in this embodiment, common first semiconductor chip 24 manufactured wiring substrate in the manufacturing method so as to be accommodated in the space under the second semiconductor chip 26 first and second semiconductor chips 24 , after 26 are sequentially flip-chip connection, fill insulation 28 collectively on the lower side of the gap of the first and second semiconductor chips 24 and 26 are to be filled. このため、本実施形態の電子部品内蔵基板１は、関連技術１及び２よりも製造工程が極めて簡易となって低コストで製造される。 Therefore, the electronic-part built-in substrate 1 of the present embodiment, the manufacturing process than the related art 1 and 2 are manufactured at a low cost is an extremely simple.
また、関連技術２と違って、充填絶縁体２８を形成する際には平坦性を考慮する必要がないので、アンダーフィル樹脂の供給量を細かく制御する必要もない。 Further, unlike the related art 2, since there is no need to consider the flatness in forming the fill insulation 28 is not necessary to finely control the supply amount of the underfill resin.
さらには、関連技術１及び２と違って、配線基板の絶縁膜の膜厚を半導体チップの厚みに対応させる必要もないことから、配線基板の特性に合わせて絶縁膜の膜厚を適宜調整することができるので、関連技術１及び２よりも電子部品内蔵基板の全体の厚みを薄く調整することが可能となる。 Furthermore, unlike the related art 1 and 2, the film thickness of the wiring substrate of the insulating film since it is not necessary to correspond to the thickness of the semiconductor chip, appropriately adjusting the thickness of the insulating film in accordance with the characteristics of the wiring substrate it is possible, it can be made thinner adjust the overall thickness of the electronic component-embedded substrate than the related art 1 and 2.
なお、本実施形態では、配線基板として、ベース基板上に配線パターンが３層積層されたものを例示したが、ｎ層（ｎは１以上の整数）の配線パターンが設けられた各種の配線基板を使用することができる。 In the present embodiment, as the wiring substrate is exemplified what wiring pattern on the base substrate is a three-layer laminate, the n layer (n is an integer of 1 or more) variety in which the wiring pattern is provided the wiring substrate it can be used. また、ベース基板１０の裏面側にもｎ層（ｎは１以上の整数）の配線パターンが形成された形態としてもよい。 Further, n layer on the back surface side of the base substrate 10 (n is an integer of 1 or more) may be in the form of a wiring pattern is formed.
図１（ａ）〜（ｃ）は関連技術１に係わる電子部品内蔵基板の製造方法を示す断面図（その１）である。 Figure 1 (a) ~ (c) are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the related art 1 (Part 1). 図２（ａ）〜（ｂ）は関連技術１に係わる電子部品内蔵基板の製造方法を示す断面図（その２）である。 Figure 2 (a) ~ (b) are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the related art 1 (Part 2). 図３（ａ）〜（ｃ）は関連技術２に係わる電子部品内蔵基板の製造方法を示す断面図（その１）である Figure 3 (a) ~ (c) is a sectional view showing a method of manufacturing an electronic component-embedded substrate according to the related art 2 (Part 1) 図４（ａ）〜（ｂ）は関連技術２に係わる電子部品内蔵基板の製造方法を示す断面図（その２）である。 Figure 4 (a) ~ (b) are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the related art 2 (Part 2). 図５（ａ）〜（ｃ）は本発明の実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。 Figure 5 (a) ~ (c) are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the embodiment of the present invention (Part 1). 図６（ａ）〜（ｃ）は本発明の実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。 FIG 6 (a) ~ (c) are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the embodiment of the present invention (Part 2). 図７（ａ）〜（ｂ）は本発明の実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。 Figure 7 (a) ~ (b) are sectional views showing a method of manufacturing an electronic component-embedded substrate according to the embodiment of the present invention (Part 3). 図８は本発明の実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。 Figure 8 is a sectional view showing a method of manufacturing an electronic component-embedded substrate according to the embodiment of the present invention (Part 4).
１０…ベース基板、１０ａ…スルーホール、１０ｂ…スルーホールめっき層、１０ｃ…樹脂体、１２…第１配線パターン、１４…第１層間絶縁膜、１４ｘ…第１ビアホール、１６…第２配線パターン、１８…第２層間絶縁膜、１８ｘ…第１ビアホール、２０…第３配線パターン、２１…Ｎｉ／Ａｕ層、２２…ソルダレジスト膜（保護絶縁膜）、２２ｘ…開口部、２４…第１半導体チップ（第１電子部品）、２４ａ，２６ａ…バンプ、２６…第２半導体チップ（第２電子部品）、２８…充填絶縁体、Ａ…実装領域、Ｃ１…第１接続パッド、Ｃ２…第２接続パッド。 10 ... base substrate, 10a ... through holes, 10b ... through-hole plating layer, 10c ... resin body, 12 ... first wiring pattern, 14 ... first interlayer insulating film, 14x: first via hole, 16 ... second wiring pattern, 18 ... second interlayer insulating film, 18x: first via hole, 20 ... third wiring pattern, 21 ... Ni / Au layer, 22 ... solder resist film (protective insulating film), 22x ... opening, 24 ... first semiconductor chip (first electronic component), 24a, 26a ... bumps 26 ... second semiconductor chip (second electronic component), 28 ... fill insulation, A ... mounting area, C1 ... first connection pads, C2 ... second connecting pads .
接続パッドをもつ配線パターンを備えた配線基板を用意する工程と、 Preparing a wiring board having a wiring pattern having a connection pad,
第１電子部品及び第２電子部品が実装される実装領域を一括して開口する開口部が設けられた保護絶縁膜を前記配線基板の上に形成する工程と、 Forming a protective insulating film in which an opening portion is provided for collectively opening mounting region in which the first electronic component and the second electronic components are mounted on the wiring board,
前記保護絶縁膜の前記開口部内の前記接続パッドを含む前記配線パターンの上に無電解めっき層を形成する工程と、 Forming an electroless plating layer on the wiring pattern including the connection pads in the opening of the insulation layer,
前記保護絶縁膜の開口部内の前記接続パッドに第１電子部品のバンプをフリップチップ接続する工程と、 A step of the first electronic component bump flip-chip connected to the connection pad in the opening portion of the insulation layer,
前記第２電子部品のバンプを、前記第１電子部品の周辺外側に配置されて前記第１電子部品のバンプに接続された前記接続パッドと同一層から形成された、前記保護絶縁膜の開口部内の接続パッドにフリップチップ接続して、前記第１電子部品の上面から所定間隔をもった状態で前記第２電子部品を実装する工程と、 Wherein the second electronic component bump, the first formed from the electronic component the connection pad of the same layer connected are placed around the outside to the first electronic component bumps, the protective within the opening of the insulating film a step of flip-chip connected to the connection pads, mounting the second electronic component in a state where the upper surface of the first electronic component having a predetermined interval,
前記第１電子部品と前記配線基板との隙間、前記第２電子部品と前記第１電子部品及び前記配線基板との隙間、及び前記第２電子部品の側面から前記保護絶縁膜の開口部の側面までの隙間に充填絶縁体を充填することにより、前記第１電子部品を前記充填絶縁体の中に埋設させる工程とを有することを特徴とする電子部品内蔵基板の製造方法。 Said first gap between the electronic component and the wiring board, wherein the second electronic component first electronic component and the gap between the wiring substrate, and the side surface of the opening of the insulation layer from the side surface of the second electronic component by filling the filling insulator in the gap of up to, electronic component-embedded board fabrication method characterized by having a step of embedding the first electronic component in the fill insulation.
前記第２電子部品のバンプの高さは、前記第１電子部品のバンプを含む厚みより高く設定されることを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。 The height of the second electronic component bumps, a method of manufacturing an electronic component-embedded substrate according to claim 1, characterized in that it is set higher than the thickness including the first electronic component bumps.
前記第１電子部品のバンプを除いた厚みは、１５０μｍ以下であることを特徴とする請求項１又は２に記載の電子部品内蔵基板の製造方法。 Said first thickness, excluding the electronic components of the bumps, a method of manufacturing an electronic component-embedded substrate according to claim 1 or 2, characterized in that at 150μm or less.
前記充填絶縁体は、フィラーを含有し、かつ熱膨張係数が２０乃至３０ｐｐｍ／℃の樹脂であることを特徴とする請求項１又は２に記載の電子部品内蔵基板の製造方法。 The fill insulation contains a filler, and an electronic component-embedded board fabrication method according to claim 1 or 2 thermal expansion coefficient characterized in that it is a 20 to 30 ppm / ° C. of the resin.
前記第１電子部品及び前記第２電子部品は、半導体チップであることを特徴とする請求項１又は２に記載の電子部品内蔵基板の製造方法。 The first electronic component and the second electronic component, a method of manufacturing an electronic component-embedded substrate according to claim 1 or 2, characterized in that a semiconductor chip.
JP2003337323A 2003-09-29 2003-09-29 A method of manufacturing an electronic component built-in substrate Active JP4198566B2 (en)
JP2003337323A JP4198566B2 (en) 2003-09-29 2003-09-29 A method of manufacturing an electronic component built-in substrate
US10/918,348 US20050067715A1 (en) 2003-09-29 2004-08-16 Electronic parts built-in substrate and method of manufacturing the same
EP04254934A EP1519415A3 (en) 2003-09-29 2004-08-17 Electronic parts built-in substrate and method of manufacturing the same
KR1020040064544A KR20050031364A (en) 2003-09-29 2004-08-17 Electronic parts built-in substrate and method of manufacturing the same
TW093125809A TW200515585A (en) 2003-09-29 2004-08-27 Electronic parts built-in substrate and method of manufacturing the same
US11/049,958 US7198986B2 (en) 2003-09-29 2005-02-04 Electronic parts built-in substrate and method of manufacturing the same
JP2005108962A JP2005108962A (en) 2005-04-21
JP4198566B2 true JP4198566B2 (en) 2008-12-17
ID=34191565
JP2003337323A Active JP4198566B2 (en) 2003-09-29 2003-09-29 A method of manufacturing an electronic component built-in substrate
US (2) US20050067715A1 (en)
EP (1) EP1519415A3 (en)
JP (1) JP4198566B2 (en)
KR (1) KR20050031364A (en)
TW (1) TW200515585A (en)
JP5395360B2 (en) * 2008-02-25 2014-01-22 新光電気工業株式会社 A method of manufacturing an electronic component built-in substrate
KR101301424B1 (en) * 2011-11-28 2013-08-28 삼성전기주식회사 Printed circuit board and method of manufacturing the same
KR101420514B1 (en) 2012-10-23 2014-07-17 삼성전기주식회사 Substrate structure having electronic components and method of manufacturing substrate structure having electronic components
JP6316609B2 (en) * 2014-02-05 2018-04-25 新光電気工業株式会社 Method of manufacturing a wiring board and semiconductor device and the wiring substrate manufacturing method and a semiconductor device
KR20170009074A (en) * 2015-07-15 2017-01-25 삼성전기주식회사 Electronic Component Package
JPH1084076A (en) * 1996-09-05 1998-03-31 Hitachi Hokkai Semiconductor Ltd Semiconductor device and method for manufacturing the same
JP3367886B2 (en) * 1998-01-20 2003-01-20 株式会社村田製作所 Electronic circuit device
2003-09-29 JP JP2003337323A patent/JP4198566B2/en active Active
2004-08-16 US US10/918,348 patent/US20050067715A1/en not_active Abandoned
2004-08-17 EP EP04254934A patent/EP1519415A3/en not_active Ceased
2004-08-17 KR KR1020040064544A patent/KR20050031364A/en not_active Application Discontinuation
2004-08-27 TW TW093125809A patent/TW200515585A/en unknown
2005-02-04 US US11/049,958 patent/US7198986B2/en active Active
EP1519415A3 (en) 2008-04-09
TW200515585A (en) 2005-05-01
US20050130349A1 (en) 2005-06-16
US20050067715A1 (en) 2005-03-31
JP2005108962A (en) 2005-04-21
US7198986B2 (en) 2007-04-03
KR20050031364A (en) 2005-04-06
EP1519415A2 (en) 2005-03-30
US8975750B2 (en) 2015-03-10 Electronic device