Source: https://patents.google.com/patent/KR20130043533A/en
Timestamp: 2018-04-25 23:06:26
Document Index: 242278339

Matched Legal Cases: ['art; 45', 'art; 45', 'art 45', 'art; 45', 'art; 45', 'art; 45', 'art 45', 'art; 45', 'art 45', 'art; 45', 'art; 45', 'art 45', 'art 45', 'art; 45', 'art 45', 'art; 45', 'art 45', 'art) 45', 'art)\n45', 'art) 45', 'art)\n49']

KR20130043533A - Non-volatile memory device having conductive buffer pattern and method of forming the same - Google Patents
Non-volatile memory device having conductive buffer pattern and method of forming the same Download PDF
KR20130043533A
KR20130043533A KR20110107749A KR20110107749A KR20130043533A KR 20130043533 A KR20130043533 A KR 20130043533A KR 20110107749 A KR20110107749 A KR 20110107749A KR 20110107749 A KR20110107749 A KR 20110107749A KR 20130043533 A KR20130043533 A KR 20130043533A
KR20110107749A
박두환
PURPOSE: A nonvolatile memory device with a conductive buffer pattern and a forming method thereof are provided to obtain an ohmic contact between a bottom electrode and a diode by providing the conductive buffer pattern to the lower side of an electrode structure. CONSTITUTION: A conductive buffer pattern(39) is formed on a diode(33). The conductive buffer pattern is larger than the diode. An electrode structure(41) is formed on the conductive buffer pattern. A data storage pattern(63) is formed on the electrode structure. One side of the conductive buffer pattern is vertically aligned on one side of the electrode structure.
도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법{Non-volatile memory device having conductive buffer pattern and method of forming the same} Ratio of a conductive buffer pattern-volatile memory device and a method {Non-volatile memory device having conductive buffer pattern and method of forming the same}
본 발명은 비-휘발성 메모리소자 및 그 형성 방법에 관한 것이다. The present invention is a non-volatile memory relates to a device and a forming method.
피램(Phase-change Random Access Memory; PRAM)과 같은 비-휘발성 메모리소자(non-volatile memory device)에 있어서, 스위칭 소자와 하부 전극 사이의 저항성 접촉(ohmic contact)을 구현하기 위한 다양한 방법들이 연구되고 있다. Piraem (Phase-change Random Access Memory; PRAM) such as non-in-volatile memory device (non-volatile memory device), various methods for implementing ohmic contact (ohmic contact) between the switching element and the lower electrode have been studied have.
본 발명이 해결하고자 하는 과제는, 스위칭 소자와 하부 전극 사이의 저항성 접촉(ohmic contact)을 구현할 수 있는 비-휘발성 메모리소자를 제공하는 데 있다. The problem to be solved by the present invention is to implement the contact resistance (ohmic contact) between the switching element and the lower electrode non-volatile memory device to provide a.
본 발명이 해결하고자 하는 다른 과제는, 스위칭 소자와 하부 전극 사이의 저항성 접촉(ohmic contact)을 구현할 수 있는 비-휘발성 메모리소자의 제조 방법들을 제공하는 데 있다. Other problems to be solved by the present invention, the switching device and the ohmic contact between the lower electrode (ohmic contact) the ratio that can be implemented - there is provided a method of manufacturing a volatile memory device.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다. Not limited to the problem are the problems referred to above to be solved by the present invention, another problem that is not mentioned will be understood clearly to each agent from the following description.
상기 과제를 달성하기 위하여 본 발명 기술적 사상의 실시 예들은, 비-휘발성 메모리소자를 제공한다. Embodiment of the present invention the technical concept to achieve the above-mentioned problems are, non-volatile memory device provides. 이 소자는 기판 상의 다이오드를 포함한다. The device comprises a diode on the substrate. 상기 다이오드 상에 상기 다이오드보다 큰 평면적을 갖는 도전성 버퍼 패턴이 형성된다. A conductive pattern having a buffer larger than that of the two-dimensional diode is formed on the diode. 상기 도전성 버퍼 패턴 상에 전극 구조체가 배치된다. The buffer on the electrically conductive pattern electrode structure is disposed. 상기 전극 구조체 상에 데이터 저장 패턴이 배치된다. On said electrode structures are arranged such that the data storage pattern. 상기 도전성 버퍼 패턴의 일 측면은 상기 전극 구조체의 일 측면에 수직 정렬된다. One side of the conductive buffer pattern is vertically arranged on one side of the electrode structure.
응용 실시 예에서, 상기 다이오드는 원 기둥 모양일수 있으며, 상기 도전성 버퍼 패턴은 육면체 모양일수 있다. In the application example, the diode and the number of days circle columnar shape, the conductive buffer pattern is a cube-shaped days.
다른 실시 예에서, 상기 기판 상에 몰딩 막이 형성될 수 있다. In another embodiment, film molding can be formed on the substrate. 상기 다이오드는 상기 몰딩 막을 관통하는 콘택 홀 내에 형성될 수 있다. The diodes can be formed in the contact holes penetrating the molding film. 상기 도전성 버퍼 패턴은 상기 몰딩 막 상에 형성될 수 있다. The conductive buffer pattern may be formed on the molded film. 상기 도전성 버퍼 패턴의 하단은 상기 콘택 홀 내부로 신장될 수 있다. The bottom of the conductive buffer pattern may be extended to the inside of the contact hole.
또 다른 실시 예에서, 상기 전극 구조체는 하부 전극, 상기 하부 전극의 제1 측면 상에 형성된 제1 스페이서, 및 상기 하부 전극의 상기 제1 측면과 대향하는 제2 측면 상에 형성된 제2 스페이서를 포함할 수 있다. In another embodiment, the electrode structure comprises a second spacer lower electrode, formed on a second side opposite the first spacer, and the first side of the lower electrode formed on a first side of the lower electrode can do. 상기 하부 전극은 수평 폭보다 수직 높이가 큰 상부(upper part), 및 수직 높이보다 수평 폭이 큰 하부(lower part)를 포함할 수 있다. The lower electrode may include a large horizontal width lower than the vertical height greater than the horizontal width of the top (upper part), and the vertical height (lower part). 상기 하부 전극의 상기 제1 측면은 상기 상부의 제1 측면 및 상기 하부의 제1 측면을 포함할 수 있다. The first side of the lower electrode may include a first side and a first side of the lower portion of the upper. 상기 제1 스페이서의 내측 면은 상기 하부(lower part)의 제1 측면 및 상기 상부(upper part)의 제1 측면에 접촉될 수 있다. The inner surface of the first spacers may be in contact with the first side of the first side and the top (upper part) of the bottom (lower part). 상기 제2 스페이서의 내측 면은 상기 하부(lower part)의 상부 표면 및 상기 상부(upper part)의 상기 제1 측면과 대향하는 제2 측면에 접촉될 수 있다. The inner surface of the second spacer may be contacted to a second side opposite the first side of the top surface and the top (upper part) of the bottom (lower part).
또 다른 실시 예에서, 상기 도전성 버퍼 패턴의 제1 측면은 상기 제2 스페이서의 외측 면 및 상기 하부(lower part)의 상기 제1 측면과 대향하는 제2 측면에 수직 정렬될 수 있다. In yet another embodiment, the first side of the conductive buffer pattern may be arranged perpendicular to a second side opposite the first side of the outer surface and the bottom (lower part) of the second spacer. 상기 도전성 버퍼 패턴의 상기 제1 측면과 대향하는 제2 측면은 상기 제1 스페이서의 외측 면에 수직 정렬될 수 있다. A second side opposite the first side of the conductive buffer pattern can be aligned perpendicular to the outer surface of the first spacer.
또 다른 실시 예에서, 상기 데이터 저장 패턴은 상기 제1 스페이서 및 상기 제2 스페이서 사이에 형성될 수 있다. In yet another embodiment, the data storage pattern may be formed between the first spacer and the second spacer. 상기 데이터 저장 패턴의 측면들이 상기 하부 전극의 상기 상부(upper part)의 제1 및 제2 측면들과 수직 정렬될 수 있다. The side of the data storage patterns can be vertically aligned with the first and second sides of the top (upper part) of the lower electrode.
또 다른 실시 예에서, 상기 다이오드 및 상기 도전성 버퍼 패턴 사이에 금속 실리사이드 패턴이 형성될 수 있다. It may also be in other embodiments, between the diode and the conductive pattern buffer metal silicide pattern formation. 상기 데이터 저장 패턴 상에 상부 전극이 형성될 수 있다. On the data storage pattern has a top electrode can be formed.
또한, 본 발명 기술적 사상의 실시 예들은, 다른 비-휘발성 메모리소자를 제공한다. In addition, embodiments of the present invention have the technical concept, other non-volatile memory device provides. 이 소자는 기판 상의 몰딩 막을 포함한다. The device comprises a molding film on the substrate. 상기 몰딩 막을 관통하는 스위칭 소자가 배치된다. A switching element that passes through the molding membrane is disposed. 상기 몰딩 막 상에 서로 이격되어 평행한 한 쌍의 절연 라인들이 형성된다. Are spaced apart from each other on the molded film is formed are isolated lines of the parallel pair. 상기 몰딩 막 상의 상기 절연 라인들 사이에 형성되고 서로 이격된 한 쌍의 절연 패턴들이 배치된다. Is formed between the insulating film lines on the molding are arranged to the pair of isolated patterns that are spaced apart from each other. 상의 상기 절연 라인들 사이와 상기 절연 패턴들 사이에 형성되고 상기 스위칭 소자 상에 중첩된 도전성 버퍼 패턴이 배치된다. On and between the insulating line is formed between the insulating pattern is a conductive buffer pattern superimposed on the switching element is arranged. 상기 도전성 버퍼 패턴 상에 전극 구조체가 형성된다. The electrode structure on the conductive buffer pattern is formed. 상기 전극 구조체 상에 데이터 저장 패턴이 형성된다. The data storage pattern on the electrode structures are formed. 상기 도전성 버퍼 패턴의 일 측면은 상기 전극 구조체의 일 측면에 수직 정렬된다. One side of the conductive buffer pattern is vertically arranged on one side of the electrode structure.
다른 실시 예에서, 상기 절연 라인들의 하단들 및 상기 절연 패턴들의 하단들은 상기 몰딩 막의 상단보다 낮은 레벨에 형성될 수 있다. In another embodiment, the bottom of the isolated line and the bottom of the isolated pattern can be formed at a lower level than the top of the molded film. 상기 절연 라인들의 하단들은 상기 절연 패턴들의 하단들과 다른 레벨에 형성될 수 있다. Lower end of the insulating line may be formed on the bottom of the insulating pattern and the other level.
또 다른 실시 예에서, 상기 몰딩 막의 상단은 상기 절연 라인들 및 상기 스위칭 소자 사이에 신장되고 상기 절연 패턴들 및 상기 스위칭 소자 사이에 신장될 수 있다. In yet another embodiment, the upper end of the molded film can be stretched, and between the insulating lines and the switching element height between the insulating pattern and the switching element.
또 다른 실시 예에서, 상기 절연 라인들의 상단들, 상기 절연 패턴들의 상단들 및 상기 전극 구조체의 상단들은 실질적으로 동일 레벨에 형성될 수 있다. In yet another embodiment, the top of the insulating line, the top of the top and the electrode structures of the insulating pattern may be formed substantially at the same level.
또 다른 실시 예에서, 상기 절연 라인들 및 상기 절연 패턴들은 상기 도전성 버퍼 패턴의 측면들 및 상기 전극 구조체의 측면들에 접촉될 수 있다. In another embodiment, the isolated lines, and the insulating patterns may be in contact with the sides of the side surfaces of the conductive pattern buffer and the electrode structure.
또 다른 실시 예에서, 상기 데이터 저장 패턴의 측면은 상기 절연 라인들에 접촉될 수 있다. In yet another embodiment, the side surface of the data storage pattern may be in contact with the insulating line.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. Specific details of other embodiments are included in the following description and drawings.
본 발명 기술적 사상의 실시 예들에 따르면, 전극 구조체의 하부에 수직 정렬된 도전성 버퍼 패턴이 제공될 수 있다. According to embodiments of the present invention, the technical idea, there is a vertically aligned pattern a conductive buffer on a lower portion of the electrode structure can be provided. 상기 도전성 버퍼 패턴은 다이오드에 전기적으로 접속될 수 있다. The conductive buffer pattern may be electrically connected to the diode. 상기 도전성 버퍼 패턴은 다이오드와 다른 모양일 수 있다. The conductive buffer pattern may be a diode with a different shape. 상기 도전성 버퍼 패턴은 종래에 비하여 우수한 전기적 특성을 보일 수 있다. The conductive buffer pattern may exhibit superior electrical properties as compared to the prior art. 결과적으로, 상기 하부 전극과 상기 다이오드 사이에 저항성 접촉(ohmic contact)을 갖는 비-휘발성 메모리소자를 구현할 수 있다. As a result, the non-resistant contact (ohmic contact) between the lower electrode and the diode can be implemented for a volatile memory element.
도 1은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이다. 1 is a ratio in accordance with the first embodiments of the technical spirit of this invention - is a perspective view showing a typical configuration of a volatile memory device.
도 2는 도 1 의 이해를 돕기 위한 분해사시도 이다. Figure 2 is an exploded perspective view for better understanding of FIG.
도 3은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위한 레이아웃이다. Figure 3 is a ratio in accordance with the first embodiments of the technical spirit of this invention - is a layout illustrating the volatile memory device.
도 4 및 도 5는 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다. 4 and 5 the cutting line of Figure 3 I-I 'and Ⅱ-Ⅱ' are cross-sectional views taken along.
도 6 내지 도 9는 본 발명 기술적 사상의 제2 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위한 단면도들이다. 6 to 9 are non according to the second embodiments of the technical spirit of this invention - are sectional views illustrating a volatile memory device.
도 10 내지 도 19, 도 21, 도 22, 및 도 24 내지 도 27은 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다. 10 to 19, 21, and 22, and FIG. 24 to FIG. 27 of the present invention the technical concept of the third embodiment ratio according to examples-cut in Fig. 3 to explain the volatile memory device manufacturing method line I-I ' and are cross-sectional views taken along the ⅱ-ⅱ '.
도 20 및 도 23은 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자 제조 방법을 설명하기 위한 상면도들(top view)이다. 20 and 23 is a ratio in accordance with the third embodiments of the technical spirit of this invention - is the top plan view illustrating a volatile memory device manufacturing method (top view).
도 28 내지 도 32는 본 발명 기술적 사상의 제4 실시 예들에 따른 비-휘발성 메모리소자 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다. Figure 28 to Figure 32 is the ratio of the fourth embodiments of the technical spirit of this invention - are cross-sectional views taken along the cutting of Fig. 3 to explain the volatile memory device manufacturing method line I-I 'and Ⅱ-Ⅱ'.
도 33은 본 발명 기술적 사상의 제5 실시 예들에 따른 전자 장치의 시스템 블록도이다. 33 is a system block diagram of an electronic device according to the fifth embodiments of the technical spirit of this invention.
도 34 및 도 35는 본 발명의 기술적 사상의 제6 실시 예들에 따른 전자 장치의 사시도 및 시스템 블록도이다. 34 and FIG. 35 is a perspective view and a system block diagram of an electronic apparatus according to a sixth embodiments of the technical spirit of the present invention.
첨부한 도면들을 참조하여 본 발명 기술적 사상의 실시 예들을 상세히 설명하기로 한다. With reference to the accompanying drawings the invention will be described in detail embodiments of a technical concept. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. However, the present invention may be embodied in different forms and should not be limited to the embodiments set forth herein. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. Rather, the embodiments presented here are, and to this disclosure will be thorough and complete, it is provided to ensure that the features of the present invention to those skilled in the art can be fully delivered. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. In the figures, the dimensions of layers and regions are exaggerated for clarity. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. Further, when a layer is referred to as being on another layer or substrate "a" between it can be formed directly on the other layer or substrate, or they may be interposed in the third layer. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다. The part indicated by the same reference numerals throughout the specification refers to like elements.
제1, 제2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. First and may be used for the term of the second and so on are described various components, such components are not limited to the above terms. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. These terms are only used to distinguish one element from the other. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수 있다. For example, without departing from the scope of the present invention standing in the first component to the second configuration it can be named as an element, similar to the second component may be named as the first component.
상단, 하단, 상면, 하면, 또는 상부, 하부 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것이다. Top, bottom, and top surface, if the, or the term of the upper, lower, etc. will be used to distinguish between the relative positions in the component. 예를 들어, 편의상 도면상의 위쪽을 상부, 도면상의 아래쪽을 하부로 명명하는 경우, 실제에 있어서는 본 발명의 권리 범위를 벗어나지 않으면서 상부는 하부로 명명될 수 있고, 하부는 상부로 명명될 수 있다. For example, if the upper, naming the bottom of the drawing sheet to the bottom to the top on the convenience drawings, without departing from the scope of the invention in practice an upper may be referred to as a lower portion, the lower may be referred to as a top .
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. The terms used in the present specification are merely used to describe particular embodiments, and are not intended to limit the present invention. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. Expression in the singular number include a plural forms unless the context clearly indicates otherwise. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. In this application, the terms "inclusive" or "gajida" terms, such as is that which you want to specify that the features, numbers, steps, operations, elements, parts or to present combinations thereof described in the specification, the one or more other features , numbers, steps, actions, components, parts, or the presence or possibility of combinations thereof and are not intended to preclude.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. Unless otherwise defined, including technical and scientific terms, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Any term that is defined in a general used dictionary are to be interpreted as having a same meaning in the context of the relevant art, unless expressly defined in this application, not be interpreted to have an idealistic or excessively formalistic meaning no.
도 1은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자의 주요 구성을 보여주는 사시도 이고, 도 2는 도 1 의 이해를 돕기 위한 분해사시도 이다. 1 is a ratio in accordance with the first embodiments of the technical spirit of this invention - is a perspective view showing a typical configuration of a volatile memory device, Figure 2 is an exploded perspective view for better understanding of FIG. 도 3은 본 발명 기술적 사상의 제1 실시 예들에 따른 비-휘발성 메모리소자를 설명하기 위한 레이아웃이고, 도 4 및 도 5는 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이다. Figure 3 is a first embodiments ratio according to the technical invention idea - a layout for illustrating a volatile memory device, 4 and 5 are sectional views taken along the section line I-I 'and Ⅱ-Ⅱ' of Figure 3 admit.
도 1 및 도 2를 참조하면, 워드 라인(25) 상에 다이오드(33)가 형성될 수 있다. 1 and 2, the diode 33 on the word line 25 can be formed. 상기 다이오드(33)는 차례로 적층된 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)을 포함할 수 있다. The diode 33 may include a sequentially stacked first semiconductor patterns 31 and the second semiconductor pattern 32. 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. On the diode 33 has a metal silicide pattern 35 can be formed. 상기 금속 실리사이드 패턴(35) 상에 도전성 버퍼 패턴(39)이 형성될 수 있다. The conductive buffer pattern 39 on the metal silicide pattern 35 can be formed. 상기 도전성 버퍼 패턴(39)은 차례로 적층된 제1 도전 패턴(37) 및 제2 도전 패턴(38)을 포함할 수 있다. The conductive pattern buffer 39 may comprise a first conductive pattern 37 and second conductor pattern 38 are sequentially stacked. 상기 도전성 버퍼 패턴(39) 상에 전극 구조체(41)가 형성될 수 있다. On the conductive buffer pattern 39 may be formed of the electrode structure (41). 상기 전극 구조체(41)는 하부 전극(45), 상기 하부 전극(45)의 일 측면 상에 형성된 제1 스페이서(43), 및 상기 하부 전극(45)의 상기 일 측면과 대향하는 측면 상에 형성된 제2 스페이서(47)를 포함할 수 있다. The electrode structure 41 has a lower electrode 45, a first spacer 43 formed on one side of the lower electrode 45, and formed on the side opposite the one side surface of the lower electrode 45 the may include a second spacer (47). 상기 하부 전극(45) 상에 데이터 저장 패턴(63)이 형성될 수 있다. On the lower electrode 45 it has a data storage pattern 63 can be formed. 상기 데이터 저장 패턴(63) 상에 상부 전극(65)이 형성될 수 있다. The upper electrode 65 on the data storage pattern 63 can be formed. 상기 상부 전극(65) 상에 비트 라인(75)이 형성될 수 있다. A bit line (75) on the upper electrode 65 can be formed. 상기 비트 라인(75)은 장벽 금속 막(71), 씨드 층(72) 및 도전막(73)을 포함할 수 있다. The bit line 75 may include a barrier metal film 71, the seed layer 72 and conductive film 73.
상기 금속 실리사이드 패턴(35)은 상기 다이오드(33) 상에 자기 정렬될 수 있다. The metal silicide pattern 35 may be self-aligned on the diode 33. 상기 금속 실리사이드 패턴(35)은 상기 다이오드(33)와 동일한 모양일 수 있다. The metal silicide pattern 35 may be the same shape as the diode 33. 상기 도전성 버퍼 패턴(39)은 상기 다이오드(33)와 다른 모양일 수 있다. The conductive pattern buffer 39 may be the diode 33 and the other shape. 예를 들면, 상기 도전성 버퍼 패턴(39)은 육면체 모양일 수 있으며, 상기 다이오드(33)는 원 기둥 모양일 수 있다. For example, the conductive pattern buffer 39 may be a six-sided shape, the diode 33 may be a columnar won. 상기 도전성 버퍼 패턴(39)의 평면적은 상기 다이오드(33)의 평면적보다 클 수 있다. Plan view of the conductive pattern buffer 39 may be greater than the plan area of ​​the diode 33. 상기 도전성 버퍼 패턴(39)은 상기 금속 실리사이드 패턴(35) 상을 완전히 덮을 수 있다. The conductive pattern buffer 39 may completely cover the metal silicide on said pattern (35). 상기 전극 구조체(41)의 측면들은 상기 도전성 버퍼 패턴(39)의 측면들에 수직 정렬될 수 있다. A side surface of the electrode structure 41 can be aligned perpendicular to the side surfaces of the conductive pattern buffer (39). 상기 데이터 저장 패턴(63)은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 형성될 수 있다. The data storage pattern 63 may be formed between the first spacer 43 and the second spacer (47). 상기 데이터 저장 패턴(63)은 상기 하부 전극(45) 상에 자기 정렬될 수 있다. The data storage pattern 63 may be self-aligned on the lower electrode (45).
도 3을 참조하면, 비-휘발성 메모리의 셀 어레이 영역에 서로 평행하게 정렬된 워드 라인들(25)이 형성될 수 있다. 3, the non-cell array region to each other, aligned in parallel with the word lines in the volatile memory 25 can be formed. 상기 워드 라인들(25)의 상부를 가로지르는 상부 전극들(65)이 형성될 수 있다. An upper electrode (65) across the upper portion of the word lines 25 can be formed. 상기 상부 전극들(65) 상에 비트 라인들(75)이 형성될 수 있다. The bit lines 75, on the upper electrodes 65 can be formed. 상기 워드 라인들(25) 및 상기 비트 라인들(75)의 교차점들에 다이오드들(33), 도전성 버퍼 패턴들(39), 하부 전극들(45), 및 데이터 저장 패턴들(63)이 형성될 수 있다. The word lines 25 and the diodes 33, the conductive buffer pattern 39, a lower electrode (45), and the data storage pattern (63) to the intersection of the bit lines 75 are formed It can be.
도 3 및 도 4를 참조하면, 기판(21)의 소정 영역들에 활성 영역들(22)을 한정하는 소자분리 막(23)이 형성될 수 있다. 3 and it may be the formation 4, the device isolation film 23 for defining the active area 22 to predetermined areas of the substrate (21). 상기 활성 영역들(22) 내에 워드 라인들(25)이 형성될 수 있다. In said active region (22) may be formed of the word lines (25). 상기 워드 라인들(25) 및 상기 소자분리 막(23) 상에 몰딩 막(29)이 형성될 수 있다. The molded film 29 on the word lines 25 and the device isolation film 23 can be formed. 상기 몰딩 막(29)을 관통하는 콘택 홀들(29H)이 형성될 수 있다. The contact holes (29H) that pass through the molded film 29 can be formed. 상기 콘택 홀들(29H) 각각의 내부에 제1 반도체 패턴(31), 제2 반도체 패턴(32) 및 금속 실리사이드 패턴(35)이 차례로 적층될 수 있다. The contact holes (29H) There may be sequentially stacked first semiconductor pattern 31 and the second semiconductor patterns 32 and the metal silicide patterns 35 on each of the inner. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. The first semiconductor patterns 31 and the second semiconductor patterns 32 may be configured to diode 33. 상기 금속 실리사이드 패턴들(35) 및 상기 몰딩 막(29)의 상부 표면들은 실질적으로 동일 레벨에 형성될 수 있다. The upper surfaces of the metal silicide patterns 35 and the molding film 29 may be formed substantially at the same level. 상기 다이오드들(33) 및 상기 금속 실리사이드 패턴들(35)은 상기 콘택 홀들(29H)을 완전히 채울 수 있다. It said diode (33) and said metal silicide patterns 35 may completely fill the contact holes (29H).
상기 몰딩 막(29) 상에 서로 떨어진 절연 라인들(53)이 형성될 수 있다. The isolated from each other away from the line 53 on the molded film 29 can be formed. 상기 절연 라인들(53)은 서로 평행한 막대(bar) 모양일 수 있다. The insulating line 53 may be parallel to each other by a bar (bar) shape. 상기 몰딩 막(29) 상의 상기 절연 라인들(53) 사이에 서로 떨어진 절연 패턴들(49)이 형성될 수 있다. The said insulating lines (53) away from each other between the insulating pattern (49) on the molding film 29 can be formed. 상기 절연 패턴들(49) 사이에 상기 금속 실리사이드 패턴들(35) 상에 중첩된 도전성 버퍼 패턴들(39)이 형성될 수 있다. A conductive pattern in the buffer 39, superimposed on the metal silicide patterns (35) between the insulating pattern (49) may be formed. 상기 절연 패턴들(49) 사이의 상기 도전성 버퍼 패턴들(39) 상에 전극 구조체들(41)이 형성될 수 있다. The insulating patterns 49, the conductive pattern buffer (39) of the electrode structure image 41 between can be formed. 상기 전극 구조체들(41)의 각각은 하부 전극(45), 상기 하부 전극(45)의 일 측면 상에 형성된 제1 스페이서(43), 및 상기 하부 전극(45)의 상기 일 측면과 대향하는 측면 상에 형성된 제2 스페이서(47)를 포함할 수 있다. Each of the 41, the electrode structure includes a lower electrode 45, the side opposite the one side surface of the first spacer 43, and the lower electrode 45 formed on one side of the lower electrode 45 It may comprise a second spacer (47) formed on. 상기 하부 전극(45)은 수평 폭보다 수직 높이가 큰 상부(upper part; 45A), 및 수직 높이보다 수평 폭이 큰 하부(lower part; 45B)를 포함할 수 있다. The lower electrode 45 has a vertical height greater than the horizontal width of the upper may include;; (45B lower part) (upper part 45A), and a larger horizontal width than the lower vertical height. 예를 들어, 상기 하부 전극(45)은 'L' 자 모양으로 형성될 수 있다. For example, the lower electrode 45 may be formed in 'L' shape.
상기 절연 패턴들(49)은 상기 절연 라인들(53)과 직교할 수 있다. The insulating pattern (49) may be perpendicular to the insulating line 53. 상기 절연 패턴들(49)의 바닥들은 상기 금속 실리사이드 패턴들(35)의 상단들보다 낮은 레벨에 형성될 수 있다. The bottom of the insulating pattern (49) may be formed at a lower level than the upper end of the metal silicide patterns (35). 상기 절연 패턴들(49) 및 상기 금속 실리사이드 패턴들(35) 사이에 상기 몰딩 막(29)이 개재될 수 있다. Between the insulation patterns 49 and the metal silicide patterns 35 may be interposed the molding film 29. 또한, 상기 절연 패턴들(49)의 바닥들은 상기 제2 반도체 패턴들(32)의 상단들보다 낮은 레벨에 형성될 수 있다. In addition, the bottom of the insulating pattern (49) may be formed at a lower level than the top of the first and the second semiconductor pattern 32. 이 경우에, 상기 절연 패턴들(49) 및 상기 제2 반도체 패턴들(32) 사이에 상기 몰딩 막(29)이 개재될 수 있다. In this case, the molding of the film 29 between the insulating patterns 49 and the second semiconductor patterns 32 may be interposed.
상기 도전성 버퍼 패턴들(39) 및 상기 전극 구조체들(41)의 측면들은 상기 절연 패턴들(49)에 접촉될 수 있다. Side of the conductive pattern in the buffer 39 and to the electrode structure 41 may be in contact with the insulating pattern (49). 상기 전극 구조체들(41)의 측면들은 상기 도전성 버퍼 패턴들(39)의 측면들에 수직 정렬될 수 있다. Side of the 41, the electrode structure can be aligned perpendicular to the side surfaces of the conductive pattern in the buffer 39. 상기 제2 스페이서(47)는 상기 하부 전극(45)의 상기 하부(lower part; 45B) 상에 접촉될 수 있으며, 상기 제2 스페이서(47)는 상기 하부 전극(45)의 상기 상부(upper part; 45A)의 일 측면에 접촉될 수 있다. The upper portion of which can be contacted on; (45B lower part), the second spacer 47 has the lower electrode 45 (upper part and the second spacer 47 is the lower portion of the lower electrode 45 ; can be contacted on one side of the 45A). 상기 제2 스페이서(47)의 일 측면, 상기 하부(lower part; 45B)의 일 측면, 및 상기 도전성 버퍼 패턴(39)의 일 측면은 수직 정렬될 수 있다. One aspect, the lower portion of the second spacer (47); one side of the one side, and the conductive pattern buffer 39 of the (lower part 45B) may be arranged vertically. 이 경우에, 상기 절연 패턴들(49)의 일 측면은 상기 제2 스페이서(47), 상기 하부(lower part; 45B), 및 상기 도전성 버퍼 패턴(39)에 접촉될 수 있다. In this case, one side of the insulating pattern (49) is the second spacer (47), said bottom; may be contacted to the (lower part 45B), and the conductive pattern buffer (39).
상기 제1 스페이서(43)는 상기 상부(upper part; 45A)의 상기 일 측면과 대향하는 측면, 상기 하부(lower part; 45B)의 상기 일 측면과 대향하는 측면, 및 상기 도전성 버퍼 패턴(39)의 상부 표면에 접촉될 수 있다. The first spacer 43 has the upper portion; the one side and the opposite side, the lower portion of the (upper part 45A); the side opposite the one side, and the conductive buffer pattern 39 of the (lower part 45B) a may be brought into contact with the upper surface. 상기 제1 스페이서(43)의 일 측면은 상기 도전성 버퍼 패턴(39)의 상기 일 측면과 대향하는 측면에 수직 정렬될 수 있다. The one side of the first spacer 43 may be aligned perpendicular to the side opposite the one side of the conductive pattern buffer (39). 이 경우에, 상기 절연 패턴들(49)은 상기 제1 스페이서들(43) 및 상기 도전성 버퍼 패턴들(39)에 접촉될 수 있다. In this case, the insulating pattern (49) can be brought into contact with the first spacers 43 and the conductive pattern buffer (39).
상기 절연 라인들(53)의 바닥들 또한 상기 금속 실리사이드 패턴들(35)의 상단들보다 낮은 레벨에 형성될 수 있다. The bottom of the insulating lines 53 may also be formed at a lower level than the upper end of the metal silicide patterns (35). 상기 절연 라인들(53) 및 상기 금속 실리사이드 패턴들(35) 사이에 상기 몰딩 막(29)이 개재될 수 있다. Between the insulating lines 53 and the metal silicide patterns 35 may be interposed the molding film 29. 또한, 상기 절연 라인들(53)의 바닥들은 상기 제2 반도체 패턴들(32)의 상단들보다 낮은 레벨에 형성될 수 있다. In addition, the bottom of the insulating lines 53 can be formed at a lower level than the top of the first and the second semiconductor pattern 32. 이 경우에, 상기 절연 라인들(53) 및 상기 제2 반도체 패턴들(32) 사이에 상기 몰딩 막(29)이 개재될 수 있다. In this case, the molding of the film 29 between the insulating lines 53 and the second semiconductor patterns 32 may be interposed. 나아가서, 상기 절연 라인들(53)의 바닥들은 상기 절연 패턴들(49)의 바닥들과 다른 레벨에 형성될 수 있다. Further, the bottom of the insulating lines 53 may be formed on a different level with the bottom of the insulating pattern (49). 예를 들면, 상기 절연 라인들(53)의 바닥들은 상기 절연 패턴들(49)의 바닥들보다 낮은 레벨에 형성될 수 있다. For example, the bottom of the insulating lines 53 can be formed at a lower level than the bottom of the insulating pattern (49). 상기 도전성 버퍼 패턴들(39)의 측면들 및 상기 전극 구조체들(41)의 측면들은 상기 절연 라인들(53)에 접촉될 수 있다. Side of the side surfaces and said electrode structure (41) of the conductive pattern in the buffer 39 may be in contact with the insulating line 53. 상기 하부 전극들(45)의 측면들 또한 상기 절연 라인들(53)에 접촉될 수 있다. The sides of the lower electrode (45) may also be in contact with the insulating line 53. 상기 절연 라인들(53), 상기 절연 패턴들(49) 및 상기 전극 구조체들(41)의 상단들은 실질적으로 동일 레벨에 형성될 수 있다. The top of the insulating lines 53 and the insulating pattern (49) and said electrode structure (41) are substantially at the same level can be formed.
상기 하부 전극들(45)의 상기 상부들(45A) 상에 데이터 저장 패턴들(63)이 형성될 수 있다. The upper of those (45A) to the data storage pattern (63) of the lower electrodes 45 can be formed. 상기 데이터 저장 패턴들(63)의 각각은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 형성될 수 있다. Each of the data storage pattern (63) may be formed between the first spacer 43 and the second spacer (47). 상기 데이터 저장 패턴들(63)의 각각은 상기 하부 전극(45)의 상기 상부(upper part; 45A) 상에 자기 정렬될 수 있다. Each of the data storage pattern (63) is the upper part of the lower electrode 45; may be self-aligned to the (upper part 45A). 상기 데이터 저장 패턴들(63)의 측면들은 상기 상부(upper part; 45A)의 측면들에 수직 정렬될 수 있다. The side of the data storage pattern (63) are the top; can be aligned perpendicular to the sides of the (upper part 45A). 상기 데이터 저장 패턴들(63)의 상단들은 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)의 상단들과 실질적으로 동일 레벨에 형성될 수 있다. The top of the data storage pattern (63) may be formed on top of and substantially the same level of the first spacers 43 and the first of the second spacer (47). 상기 데이터 저장 패턴들(63)의 각각은 상기 절연 라인들(53), 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)로 둘러싸일 수 있다. Each of the data storage patterns 63 may be surrounded by insulating lines 53, the first spacer 43 and the second spacer (47).
상기 데이터 저장 패턴들(63) 상에 상부 전극들(65)이 형성될 수 있다. On the data storage pattern (63) may be the upper electrode 65 is formed. 상기 절연 라인들(53), 상기 절연 패턴들(49) 및 상기 상부 전극들(65) 상에 상부 절연막(67)이 형성될 수 있다. On the insulating lines 53 and the insulating pattern 49 and the upper electrodes 65 may be the upper insulating film 67 is formed. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다. Passing through the upper insulating film 67, the bit lines 75 is in contact with the upper electrodes 65 can be formed. 상기 비트 라인들(75)의 각각은 차례로 적층된 장벽 금속 막(71), 씨드 층(72) 및 도전막(73)을 포함할 수 있다. Each of said bit lines (75) may comprise a barrier metal film 71, the seed layer 72 and conductive layer 73 are sequentially stacked.
도 5를 참조하면, 도전성 버퍼 패턴들(39A)의 각각은 하부의 폭이 상부보다 큰 사다리꼴일 수 있다. 5, the respective conductive patterns buffer (39A) may be of a lower width greater than an upper trapezoidal. 다른 실시 예에서, 도전성 버퍼 패턴들(39A)의 각각은 역 사다리꼴일 수도 있다. In another embodiment, each of the conductive patterns buffer (39A) may be an inverted trapezoid.
도 6을 참조하면, 도전성 버퍼 패턴(39)의 중심축은 콘택 홀(29H)의 중심축과 어긋날 수 있다. 6, it may be the central axis of the central axis of the contact hole (29H) of the conductive pattern buffer 39, and slip out. 이 경우에, 상기 도전성 버퍼 패턴(39)의 중심축은 다이오드(33)의 중심축과 어긋날 수 있다. In this case, it is possible to the central axis of the central axis of the diode 33 of the conductive pattern buffer 39, and slip out. 상기 도전성 버퍼 패턴(39)의 수평 폭은 상기 콘택 홀(29H)의 수평 폭 보다 클 수 있다. The horizontal width of the conductive pattern buffer 39 may be greater than the horizontal width of the contact hole (29H). 상기 도전성 버퍼 패턴(39)은 금속 실리사이드 패턴(35)을 완전히 덮을 수 있다. The conductive pattern buffer 39 may completely cover the metal silicide pattern 35.
도 7을 참조하면, 금속 실리사이드 패턴(35)의 상단은 몰딩 막(29)의 상단보다 낮은 레벨에 형성될 수 있다. 7, the upper end of the metal silicide pattern 35 may be formed at a lower level than the top of the molding film 29. 제1 도전 패턴(37)의 하단은 콘택 홀(29H) 내에 신장될 수 있다. The lower end of the first conductive pattern 37 may be stretched in a contact hole (29H). 상기 제1 도전 패턴(37) 상에 제2 도전 패턴(38)이 형성될 수 있다. The first may be the second conductive pattern 38 is formed on the first conductive pattern 37. 상기 제1 도전 패턴(37) 및 상기 제2 도전 패턴(38)은 도전성 버퍼 패턴(39)을 구성할 수 있다. The first conductive pattern 37 and the second conductive pattern 38 may be configured to buffer conductive pattern (39). 상기 도전성 버퍼 패턴(39)의 중심축은 상기 다이오드(33)의 중심축과 어긋날 수 있다. The central axis of the central axis of the diode 33 of the conductive pattern buffer 39 and can slip out. 상기 도전성 버퍼 패턴(39) 상에 전극 구조체(41)가 정렬될 수 있다. On the conductive pattern buffer 39. The electrode structures 41 may be aligned.
도 8을 참조하면, 전극 구조체(41), 절연 라인들(53), 및 절연 패턴들(49) 상에 층간 절연 막(61)이 형성될 수 있다. Referring to Figure 8, the interlayer insulating film 61 can be formed on the electrode structure 41, the isolated line 53, and the insulating pattern (49). 상기 층간 절연 막(61)을 관통하여 하부 전극들(45) 상을 가로지르는 데이터 저장 패턴들(63A)이 형성될 수 있다. Said interlayer insulating film 61 through the data storage pattern across the width of the lower electrode 45 to (63A) can be formed. 상기 데이터 저장 패턴들(63A)은 서로 평행한 라인 형일 수 있다. The data storage patterns (63A) may be of mutually parallel lines. 상기 데이터 저장 패턴들(63A) 상에 상부 전극들(65)이 형성될 수 있다. On the data storage patterns (63A) may be the upper electrode 65 is formed.
도 9를 참조하면, 층간 절연 막(61A)을 관통하여 하부 전극들(45) 상을 가로지르는 데이터 저장 패턴들(63B)이 형성될 수 있다. Referring to Figure 9, the interlayer insulating film (61A) through the lower electrode (45) transverse to the storage data onto the pattern (63B) can be formed. 상기 데이터 저장 패턴들(63B)은 바아(bar) 모양일 수 있다. The data storage patterns (63B) may be in bar (bar) shape.
도 10 내지 도 19, 도 21, 도 22, 및 도 24 내지 도 27은 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자 제조 방법을 설명하기 위하여 도 3의 절단선 I-I'및 Ⅱ-Ⅱ'을 따라 취해진 단면도들이고, 도 20 및 도 23은 본 발명 기술적 사상의 제3 실시 예들에 따른 비-휘발성 메모리소자 제조 방법을 설명하기 위한 상면도들(top view)이다. 10 to 19, 21, and 22, and FIG. 24 to FIG. 27 of the present invention the technical concept of the third embodiment ratio according to examples-cut in Fig. 3 to explain the volatile memory device manufacturing method line I-I ' and deulyigo cross-sectional view taken along the ⅱ-ⅱ ', 20 and 23 is a non-accordance with the third embodiments of the technical spirit of this invention - is the top plan view for explaining the method of producing volatile memory device (top view). 도 3, 도 10 내지 도 27에 도시된 레이아웃, 상면도들 및 단면도들은 상변화 메모리의 셀 영역에 해당될 수 있다. 3, the layout, a top view and cross-sectional views shown in FIGS. 10 to 27 may be available for the cell region of a phase change memory.
도 3 및 도 10을 참조하면, 기판(21)의 소정 영역들에 활성 영역들(22)을 한정하는 소자분리 막(23)이 형성될 수 있다. 3 and may be 10, the device isolation film 23 for defining the active area 22 to predetermined areas of the substrate 21 is formed. 상기 활성 영역들(22) 내에 워드 라인들(25)이 형성될 수 있다. In said active region (22) may be formed of the word lines (25). 상기 워드 라인들(25)은 서로 평행할 수 있다. The word lines 25 may be parallel to each other. 상기 소자분리 막(23)은 상기 워드 라인들(25) 사이에 형성될 수 있다. The device isolation film 23 can be formed between the word lines (25).
상기 기판(21)은 단 결정 실리콘 웨이퍼, 또는 에스오아이(silicon on insulator; SOI) 웨이퍼와 같은 반도체 기판일 수 있다. The substrate 21 is single crystal silicon wafer, or eseuoh child; may be a semiconductor substrate such as a (silicon on insulator SOI) wafer. 이하에서는, 상기 기판(21)이 p형 불순물이온들을 함유하는 실리콘 웨이퍼인 경우를 상정하여 설명하기로 한다. Hereinafter, the substrate 21 is assumed the case of a silicon wafer containing the p-type impurity ions will be described. 상기 소자분리 막(23)은 에스티아이(shallow trench isolation; STI) 기술을 이용하여 형성될 수 있다. The device isolation film 23 is eseutiahyi; can be formed using (shallow trench isolation STI) techniques. 상기 소자분리 막(23)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. The device isolation film 23 are silicon oxide, silicon nitride, silicon oxynitride can comprise a nitride, or a combination thereof. 상기 워드 라인들(25)은 상기 활성 영역들(22)에 n형 불순물 이온들을 주입하여 형성될 수 있다. The word line 25 may be formed by injecting n-type impurity ion to the active region 22.
몇몇 다른 실시 예에서, 상기 워드 라인들(25)은 상기 기판(21) 상에 형성된 도전성 패턴일 수도 있으나 간략한 설명을 위하여 생략하기로 한다. In some other embodiments, the word lines 25, but may be a conductive pattern formed on the substrate 21 will be omitted for a brief description.
도 3 및 도 11을 참조하면, 상기 워드 라인들(25)을 갖는 상기 기판(21) 상에 몰딩 막(29)이 형성될 수 있다. Even if 3 and 11, has a substrate 21 molded film 29 on the can be formed with the word lines (25). 상기 몰딩 막(29)을 관통하여 상기 워드 라인들(25)을 노출하는 콘택 홀들(29H)이 형성될 수 있다. The contact holes (29H) for exposing the word lines (25) passing through the molded film 29 can be formed. 상기 콘택 홀들(29H)은 상기 워드 라인들(25)을 따라 일정한 간격으로 정렬될 수 있다. The contact holes (29H) can be aligned at regular intervals along the word lines (25). 상기 콘택 홀들(29H)은 서로 떨어질 수 있다. The contact holes (29H) may drop with each other. 상기 콘택 홀들(29H)의 각각은 10:1 이상의 종횡비(aspect ratio)를 보일 수 있다. Each of said contact holes (29H) is 10: 1 or more can show an aspect ratio (aspect ratio).
상기 몰딩 막(29)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. The molding layer 29 is silicon oxide, silicon nitride, silicon oxynitride can comprise a nitride, or a combination thereof. 예를 들면, 상기 몰딩 막(29)은 실리콘 산화물을 포함할 수 있다. For example, the molding layer 29 may comprise silicon oxide. 상기 몰딩 막(29)은 상기 워드 라인들(25) 및 상기 소자분리 막(23)을 덮을 수 있다. The molding film 29 may cover the word lines 25 and the device isolation film 23. 상기 워드 라인들(25) 및 상기 몰딩 막(29) 사이에 식각 저지 막이 추가로 형성될 수 있으나 간략한 설명을 위하여 생략하기로 한다. The word lines 25 and may be formed by additional film an etch stop between the molded film 29 will be omitted for a brief description. 상기 콘택 홀들(29H)은 패터닝 기술을 이용하여 형성될 수 있다. The contact holes (29H) can be formed using a patterning technique. 예를 들면, 상기 콘택 홀들(29H)의 형성에는 사진 공정 및 이방성 식각 공정이 사용될 수 있다. For example, the formation of the contact holes (29H) can be used for a photolithography process and an anisotropic etching process. 상기 콘택 홀들(29H)의 각각은 원형, 사각형, 또는 모서리가 둥근 사각형과 같이 다양한 모양을 갖도록 형성될 수 있다. Each of said contact holes (29H) can be formed to have various shapes, such as round, square, or a rectangle with rounded corners. 상기 콘택 홀들(29H)의 각각은 상기 워드 라인들(25)보다 좁은 폭일 수 있다. Each of said contact holes (29H) can narrow pokil than the word lines (25).
도 3 및 도 12를 참조하면, 상기 콘택 홀들(29H)의 각각의 내부에 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)이 차례로 형성될 수 있다. Figure 3 and 12, the first semiconductor patterns 31 and the second semiconductor pattern 32 in each interior of the contact holes (29H) can be formed in turn. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. The first semiconductor patterns 31 and the second semiconductor patterns 32 may be configured to diode 33. 상기 제2 반도체 패턴(32)의 상부표면은 화학 기계적 연마(chemical mechanical polishing; CMP) 공정 및/또는 에치 백(etch back) 공정을 사용하여 평탄화될 수 있다. The second upper surface of the semiconductor pattern (32) is chemical-mechanical polishing; may be planarized by using the (chemical mechanical polishing CMP) process and / or etch back (etch back) process. 이 경우, 상기 다이오드(33) 및 상기 몰딩 막(29)의 상단들은 동일 레벨에 형성될 수 있다. The upper end of the case, the diode 33 and the molding film 29 may be formed at the same level. 상기 다이오드(33)는 스위칭 소자의 역할을 할 수 있다. The diode 33 may act as a switching element.
상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 선택적 에피 성장(selective epitaxial growing; SEG) 기술을 사용하여 형성될 수 있다. The first semiconductor patterns 31 and the second semiconductor pattern 32 is optional, epitaxial growth; can be formed using (selective epitaxial growing SEG) technique. 상기 제1 반도체 패턴(31)은 상기 제2 반도체 패턴(32) 및 상기 워드 라인들(25) 사이에 형성될 수 있다. The first semiconductor patterns 31 may be formed between the second semiconductor patterns 32 and the word lines (25). 상기 제1 반도체 패턴(31)은 n형 불순물이온들을 함유하는 실리콘 막을 포함할 수 있다. The first semiconductor patterns 31 may include a silicon film containing the n-type impurity ions. 상기 제2 반도체 패턴(32)은 p형 불순물이온들을 함유하는 실리콘 막을 포함할 수 있다. The second semiconductor patterns 32 may include a silicon film containing a p-type impurity ions.
몇몇 다른 실시 예에서, 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 적층 순서를 바꾸어 형성될 수도 있다. In some other embodiments, the first semiconductor pattern 31 and the second semiconductor patterns 32 may be formed to change the stacking order. 또 다른 실시 예에서, 상기 제1 반도체 패턴(31)은 생략될 수 있다. In yet another embodiment, the first semiconductor patterns 31 may be omitted.
도 3 및 도 13을 참조하면, 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. 3 and has the diode 33, a metal silicide pattern 35 on a can be formed, Referring to FIG. 13. 상기 금속 실리사이드 패턴(35)은 상기 제2 반도체 패턴(32)에 접촉될 수 있다. The metal silicide pattern 35 may be in contact with the second semiconductor pattern 32. 상기 금속 실리사이드 패턴(35)의 상부 표면은 상기 몰딩 막(29)의 상부 표면과 동일 레벨에 형성될 수 있다. The top surface of the metal silicide patterns 35 may be formed on the upper surface and the same level of the molding film 29. 상기 금속 실리사이드 패턴(35)은 CoSi, NiSi, WSi, TiSi, 또는 TaSi을 포함할 수 있다. The metal silicide pattern 35 may include a CoSi, NiSi, WSi, TiSi, TaSi or. 예를 들면, 상기 금속 실리사이드 패턴(35)은 CoSi막으로 형성될 수 있다. For example, the metal silicide pattern 35 may be formed of a CoSi film.
도 3 및 도 14를 참조하면, 상기 금속 실리사이드 패턴(35) 및 상기 몰딩 막(29) 상에 제1 도전막(37L) 및 제2 도전막(38L)이 차례로 형성될 수 있다. 3 and may, be a first conductive film (37L) and the second conductive film (38L) on the metal silicide patterns 35 and the molding film 29 formed in order Referring to Fig. 14. 상기 제1 도전막(37L)은 상기 금속 실리사이드 패턴(35)에 접촉되고, 상기 몰딩 막(29) 상을 덮을 수 있다. The first conductive layer (37L) is in contact with the metal silicide pattern 35, it can be covered with the molding of the film 29. 상기 제2 도전막(38L) 상에 희생 패턴들(42)이 형성될 수 있다. Wherein there can be formed the second sacrificial pattern on the conductive film (38L) (42). 상기 희생 패턴(42)은 막대(bar) 모양일 수 있다. The sacrificial pattern 42 may be a rod (bar) shape. 상기 희생 패턴(42)은 박막 형성 공정 및 패터닝 공정을 이용하여 형성될 수 있다. The sacrificial pattern 42 may be formed using a thin film forming step and patterning step. 상기 패터닝 공정은 사진 공정을 포함할 수 있다. The patterning process may include a photolithography process.
상기 제1 도전막(37L) 및 상기 제2 도전막(38L)은 Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, WN, WSi, WSiN, Ni또는 이들의 조합을 포함할 수 있다. The first conductive layer (37L) and the second conductive layer (38L) is a Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, It may comprise WN, WSi, WSiN, Ni or a combination thereof. 예를 들면, 상기 제1 도전막(37L)은 Ti/TiN과 같은 장벽 금속 막(barrier metal layer)을 포함할 수 있으며, 상기 제2 도전막(38L)은 W 막을 포함할 수 있다. For example, the first conductive layer (37L) is a number, which comprise a barrier metal film (barrier metal layer), such as Ti / TiN and the second conductive film (38L) may include the W film.
도 3 및 도 15를 참조하면, 상기 기판(21)의 전면 상에 제1 스페이서 막(43L)이 형성될 수 있다. 3 and has a first spacer film (43L) on the front surface of the substrate 21 can be formed, Referring to FIG. 15. 상기 제1 스페이서 막(43L)은 상기 희생 패턴(42)의 상면 및 측면들을 덮고 상기 제2 도전막(38L)을 덮을 수 있다. It said first spacer film (43L) may cover the upper and side surfaces of the sacrificial pattern 42 to cover the second conductive film (38L). 상기 희생 패턴(42) 및 상기 제2 도전막(38L)이 노출될 때까지 상기 제1 스페이서 막(43L)을 이방성 식각하여 상기 희생 패턴(42)의 측면들 상에 제1 스페이서들(43)이 형성될 수 있다. To the sacrificial pattern 42 and the second conductive layer (38L), the first spacers on the sides of the first the sacrificial pattern by first anisotropically etching the spacer layer (43L) (42) until the impression (43) this can be formed. 상기 제1 스페이서들(43)의 수평 폭은 상기 제1 스페이서 막(43L)의 증착 두께에 의하여 결정될 수 있다. The horizontal width of first spacers 43 may be determined by the deposition thickness of the first spacer film (43L).
상기 제1 스페이서들(43)은 상기 희생 패턴(42) 및 상기 몰딩 막(29)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. The first spacers 43 may comprise a material having an etch selectivity with respect to the sacrificial pattern 42 and the molding film 29. 예를 들면, 상기 희생 패턴(42)은 실리콘 산화물을 포함할 수 있으며, 상기 제1 스페이서들(43)은 실리콘 질화물을 포함할 수 있다. For example, the sacrificial pattern 42 may comprise a silicon oxide, wherein the first spacer 43 may comprise silicon nitride.
도 3 및 도 16을 참조하면, 상기 희생 패턴(42) 및 상기 제1 스페이서들(43)을 갖는 상기 기판(21) 상에 하부 전극 막(45L) 및 상기 제2 스페이서 막(47L)이 차례로 적층될 수 있다. 3 and to FIG. 16, the sacrificial pattern 42 and the first spacers 43, the substrate 21, the lower electrode film (45L) and the second spacer film (47L) in which this in turn It can be deposited. 상기 하부 전극 막(45L)은 상기 제1 스페이서들(43)의 측면을 덮을 수 있으며 상기 제2 도전막(38L)에 접촉될 수 있다. The lower electrode film (45L) is located to cover the sides of the first and the first spacer 43 may be in contact with the second conductive film (38L). 상기 제2 스페이서 막(47L)은 상기 하부 전극 막(45L)을 덮을 수 있다. It said second spacer film (47L) may cover the lower electrode film (45L).
상기 하부 전극 막(45L)은 Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, WN, WSi, WSiN, Ni또는 이들의 조합을 포함할 수 있다. The lower electrode film (45L) is a Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, W, WN, WSi, WSiN, Ni or a It may include combinations. 상기 제2 스페이서 막(47L)은 상기 희생 패턴(42) 및 상기 몰딩 막(29)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. It said second spacer film (47L) may comprise a material having an etch selectivity with respect to the sacrificial pattern 42 and the molding film 29. 예를 들면, 상기 제2 스페이서 막(47L)은 실리콘 질화물을 포함할 수 있다. For example, the second spacer film (47L) may comprise silicon nitride.
도 3 및 도 17을 참조하면, 상기 하부 전극 막(45L)이 노출될 때까지 상기 제2 스페이서 막(47L)을 이방성 식각하여 제2 스페이서들(47)이 형성될 수 있다. Even if 3 and Figure 17, wherein the second spacer by anisotropic etching the second spacer film (47L) (47) may be formed, until the lower electrode film (45L) is exposed. 상기 제2 스페이서들(47)의 수평 폭은 상기 제2 스페이서 막(47L)의 증착 두께에 의하여 결정될 수 있다. The second horizontal width of the spacers 47 may be determined by the deposition thickness of the second spacer film (47L). 계속하여, 상기 노출된 하부 전극 막(45L)을 제거하여 상기 제2 도전막(38L)이 노출될 수 있다. Subsequently, a second conductive film (38L) may be exposed by removing the exposed lower electrode film (45L). 그 결과, 상기 하부 전극 막(45L)은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 보존될 수 있다. As a result, the lower electrode film (45L) may be preserved between the first spacer 43 and the second spacer (47). 또한, 상기 하부 전극 막(45L)은 상기 제2 도전막(38L) 및 상기 제2 스페이서(47) 사이에 보존될 수 있다. In addition, the lower electrode film (45L) may be preserved between the second conductive layer (38L) and the second spacer (47). 상기 희생 패턴(42) 및 상기 제1 스페이서들(43)의 상부 표면들은 노출될 수 있다. The top surface of the sacrificial pattern 42 and the first of the first spacer 43 may be exposed.
도 3 및 도 18을 참조하면, 상기 희생 패턴(42)을 제거하여 상기 제2 도전막(38L)이 노출될 수 있다. 3 and it may be 18, by removing the sacrificial pattern 42, the second conductive layer (38L) exposed.
도 3 및 도 19를 참조하면, 상기 제1 스페이서들(43), 상기 하부 전극 막(45L) 및 상기 제2 스페이서들(47)을 식각 마스크로 이용하여 상기 제2 도전막(38L), 상기 제1 도전막(37L) 및 상기 몰딩 막(29)을 이방성 식각하여 제1 그루브들(49G)이 형성될 수 있다. 3 and 19, the first spacer (43), the lower electrode film (45L) and said second spacer (47) by using as an etching mask, the second conductive layer (38L), the the first conductive film (37L) and anisotropic etching the molded film 29 may be a first in first groove (49G) formed. 상기 제1 그루브(49G)의 바닥은 상기 몰딩 막(29)의 상단보다 제1 깊이(d1)만큼 낮은 레벨에 형성될 수 있다. The bottom of the first groove (49G) can be formed at a lower level by a first depth (d1) than the upper end of the molded film 29. 상기 제1 그루브(49G)의 바닥은 상기 금속 실리사이드 패턴(35)보다 낮은 레벨에 형성될 수 있다. The bottom of the first groove (49G) can be formed at a lower level than the metal silicide pattern 35. 나아가서, 상기 제1 그루브(49G)의 바닥은 상기 다이오드(33)의 상단보다 낮은 레벨에 형성될 수 있다. Further, the bottom of the first groove (49G) can be formed at a lower level than the upper end of the diode 33. 이 경우, 상기 제1 그루브(49G) 및 상기 다이오드(33) 사이에 상기 몰딩 막(29)이 보존될 수 있다. In this case, the first may be the molded membrane 29 is preserved between the first groove (49G) and said diode (33).
도 3, 도 20 및 도 21을 참조하면, 상기 하부 전극 막(45L)은 상면도에서 보여질 때 라인 모양일 수 있다. If Figure 3, see Figs. 20 and 21, the lower electrode film (45L) may be a line-shaped when viewed in a top view. 상기 제1 그루브들(49G)을 채우는 절연 패턴들(49)이 형성될 수 있다. Wherein the first dielectric fill the grooves (49G), the pattern 49 can be formed. 상기 절연 패턴들(49)은 박막 형성 공정 및 평탄화 공정을 사용하여 형성될 수 있다. The insulating pattern 49 may be formed using a thin film forming process and a planarization process. 상기 절연 패턴들(49)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. The insulating pattern (49) is silicon oxide, silicon nitride, silicon oxynitride can comprise a nitride, or a combination thereof. 예를 들면, 상기 절연 패턴들(49)은 실리콘 질화물을 포함할 수 있다. For example, the insulation patterns 49 may comprise silicon nitride.
도 3 및 도 22를 참조하면, 상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 전극 막(45L) 및 상기 제2 스페이서들(47) 상에 마스크 패턴(51)이 형성될 수 있다. 3 and 22, wherein the insulating pattern (49), the first spacers 43, a mask pattern 51 on the lower electrode film (45L) and the second the second spacer 47 is It can be formed. 상기 마스크 패턴(51)은 상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 전극 막(45L) 및 상기 제2 스페이서들(47) 상을 가로지를 수 있다. The mask pattern 51 can traverse the insulating pattern (49), the first spacer (43), said lower electrode film (45L) and the second spacer 47, the. 상기 마스크 패턴(51)은 상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 전극 막(45L) 및 상기 제2 스페이서들(47)과 직교할 수 있다. The mask pattern 51 may be perpendicular to the insulating pattern (49), the first spacers 43, the lower electrode film (45L) and said second spacers (47). 상기 마스크 패턴(51)은 사진 공정을 이용하여 형성될 수 있다. The mask pattern 51 may be formed using a photolithography process.
상기 마스크 패턴(51)을 식각 마스크로 사용하여 상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 전극 막(45L), 상기 제2 스페이서들(47), 상기 제2 도전막(38L), 상기 제1 도전막(37L) 및 상기 몰딩 막(29)을 이방성 식각하여 제2 그루브들(52G) 및 도전성 버퍼 패턴들(39)이 형성될 수 있다. Using the mask pattern 51 as an etching mask, the insulating pattern (49), the first spacers 43, the lower electrode film (45L), said second spacer (47), the second conductive film (38L), has the first conductive layer (37L), and by anisotropic etching of the molding film (29) second grooves (52G) and a conductive pattern in the buffer 39 can be formed. 상기 제2 그루브들(52G)은 상기 제1 그루브들(49G)과 직교할 수 있다. It said second grooves (52G) can be perpendicular to the first grooves (49G). 상기 제2 그루브(52G)의 바닥은 상기 몰딩 막(29)의 상단보다 제2 깊이(d2)만큼 낮은 레벨에 형성될 수 있다. The bottom of the second groove (52G) can be formed at a lower level by a second depth (d2) than the upper end of the molded film 29. 상기 제2 깊이(d2)는 상기 제1 깊이(d1)와 다를 수 있다. The second depth (d2) may be different from the first depth (d1). 상기 제2 깊이(d2)는 상기 제1 깊이(d1)보다 깊을 수 있다. The second depth (d2) may be deeper than the first depth (d1). 상기 제2 그루브(52G)의 바닥은 상기 금속 실리사이드 패턴(35)보다 낮은 레벨에 형성될 수 있다. The bottom of the second groove (52G) can be formed at a lower level than the metal silicide pattern 35. 나아가서, 상기 제2 그루브(52G)의 바닥은 상기 다이오드(33)의 상단보다 낮은 레벨에 형성될 수 있다. Further, the bottom of the second groove (52G) can be formed at a lower level than the upper end of the diode 33. 이 경우, 상기 제2 그루브(52G) 및 상기 다이오드(33) 사이에 상기 몰딩 막(29)이 보존될 수 있다. In this case, the first has to be preserved the molding film 29 between the second groove (52G) and said diode (33).
상기 하부 전극 막(45L)은 부분적으로 제거되어 다수의 하부 전극들(45)이 형성될 수 있다. The lower electrode film (45L) is partially removed to have a plurality of lower electrodes 45 can be formed. 상기 하부 전극들(45)의 각각은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 보존될 수 있다. Each of the lower electrodes 45 can be retained between the first spacer 43 and the second spacer (47). 상기 하부 전극(45), 상기 제1 스페이서(43) 및 상기 제2 스페이서(47)는 전극 구조체(41)를 구성할 수 있다. The lower electrode 45, the first spacer 43 and the second spacer 47 can form an electrode structure (41).
상기 도전성 버퍼 패턴들(39)의 각각은 차례로 적층된 제1 도전 패턴(37) 및 제2 도전 패턴(38)을 포함할 수 있다. Each of the conductive patterns in the buffer 39 may comprise a first conductive pattern 37 and second conductor pattern 38 are sequentially stacked. 상기 도전성 버퍼 패턴(39)은 상기 전극 구조체(41)에 자기 정렬될 수 있다. The conductive pattern buffer 39 may be self-aligned to the electrode structures (41). 상기 도전성 버퍼 패턴(39)의 측면들은 상기 전극 구조체(41)의 측면들에 수직 정렬될 수 있다. Side of the conductive pattern buffer 39 can be aligned perpendicular to the side surface of the electrode structure (41).
도 3, 도 23 및 도 24를 참조하면, 상기 제2 그루브들(52G)을 채우는 절연 라인들(53)이 형성될 수 있다. Figure 3, wherein the two-line insulation filling the grooves (52G) (53) may be formed, if 23 and reference to FIG. 상기 절연 라인들(53)의 형성에는 박막 형성 공정 및 평탄화 공정이 이용될 수 있다. The formation of the insulating lines 53, may be used a thin film forming process and a planarization process. 상기 절연 라인들(53), 상기 전극 구조체들(41) 및 상기 절연 패턴들(49)의 상부 표면들은 실질적으로 동일 평면 상에 노출될 수 있다. The upper surface of the insulating lines 53, and the electrode structures 41 and the insulating pattern (49) may be substantially exposed on the same plane. 상기 절연 라인들(53)은 서로 평행할 수 있다. The insulating line 53 can be parallel to each other. 상기 절연 라인들(53) 및 상기 절연 패턴들(49)은 직교할 수 있다. It said insulating lines 53 and the insulating pattern (49) may be perpendicular. 상기 절연 패턴들(49)은 상기 절연 라인들(53) 사이에 보존될 수 있다. The insulating pattern (49) may be preserved between the insulating lines 53. 상기 절연 라인들(53)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다. It said insulating lines (53) is silicon oxide, silicon nitride, silicon oxynitride can comprise a nitride, or a combination thereof. 예를 들면, 상기 절연 라인들(53)은 실리콘 질화물을 포함할 수 있다. For example, the insulating line 53 may comprise silicon nitride.
도 23에 도시된 바와 같이, 상기 하부 전극(45)은 대쉬(dash) 모양일 수 있다. The, the lower electrode 45 as shown in Figure 23 may be a dash (dash) shape. 상기 하부 전극(45)은 상기 제1 스페이서(43) 및 상기 제2 스페이서(47) 사이에 보존될 수 있다. The lower electrode 45 may be retained between the first spacer 43 and the second spacer (47). 상기 전극 구조체(41)는 상기 절연 패턴들(49) 사이에 위치할 수 있다. The electrode structure 41 may be positioned between the insulating pattern (49). 상기 전극 구조체(41) 및 상기 절연 패턴들(49)은 상기 절연 라인들(53) 사이에 위치할 수 있다. Of the electrode structure 41 and the insulating pattern (49) may be located between the insulation lines (53).
상기 절연 라인들(53)을 형성하는 동안 상기 마스크 패턴(51)은 제거될 수 있다. The mask pattern 51 during the formation of the insulating lines 53 can be removed. 다른 실시 예에서, 상기 마스크 패턴(51)은 상기 절연 라인들(53)을 형성하기 전에 제거될 수도 있다. In another embodiment, the mask pattern 51 may be removed prior to forming the insulating line 53.
도 3 및 도 25를 참조하면, 상기 하부 전극들(45)을 부분적으로 제거하여 트렌치들(55T)이 형성될 수 있다. 3 and there are trenches (55T) by partially removing the lower electrode (45) can be formed, with reference to Fig. 상기 하부 전극들(45)의 부분적 제거에는 에치-백(etch-back) 공정이 적용될 수 있다. Partial removal of the lower electrode (45), the etch can be applied the back (etch-back) process. 상기 하부 전극들(45)은 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)의 상단들보다 낮은 레벨에 보존될 수 있다. Of the lower electrode 45 can be kept at a lower level than the top of the first spacer (43) and the second the second spacer (47). 상기 트렌치들(55T)은 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47) 사이에 한정될 수 있다. The trenches (55T) can be defined between the first spacers 43 and the second spacer (47). 상기 트렌치들(55T)의 측벽들에 상기 절연 라인들(53), 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47)이 노출될 수 있다. Wherein the insulating line on the sidewalls of trenches (55T) (53), the first spacer (43) and can be exposed to the first to second spacer (47).
도 3 및 도 26을 참조하면, 상기 트렌치들(55T)을 채우는 데이터 저장 패턴들(63)이 형성될 수 있다. 3 and to FIG. 26, the data storage pattern to fill the trenches with a (55T) (63) can be formed. 상기 데이터 저장 패턴들(63)의 형성에는 박막 형성 공정 및 평탄화 공정이 이용될 수 있다. Formation of the data storage pattern (63), there can be used a thin film forming process and a planarization process. 상기 데이터 저장 패턴들(63)은 상기 하부 전극들(45) 상에 자기 정렬될 수 있다. The data storage pattern (63) may be self-aligned on the lower electrode (45). 상기 데이터 저장 패턴(63)의 적어도 일 측면은 상기 하부 전극(45)의 일 측면 상에 수직 정렬될 수 있다. At least one side of the data storage pattern 63 can be aligned vertically on one side of the lower electrode 45.
상기 데이터 저장 패턴들(63)은 상변화 플러그(phase-change plug), 폴리머(polymer) 플러그, 나노입자(nanoparticles) 플러그, 또는 저항 변화 플러그를 포함할 수 있다. The data storage pattern (63) may comprise a phase change plug (phase-change plug), the polymer (polymer) plug, nanoparticles (nanoparticles) plug, or plug resistance change. 예를 들면, 상기 저항 변화 플러그는 SrTiO 3 막을 포함할 수 있다. For example, the resistance change plug may comprise SrTiO 3 film. 또한, 상기 데이터 저장 패턴들(63)이 상변화 플러그를 포함하는 경우, 상기 상변화 플러그는 GeSbTe, GeTeAs, SnTeSn, GeTe, SbTe, SeTeSn, GeTeSe, SbSeBi, GeBiTe, GeTeTi, InSe, GaTeSe, 또는 InSbTe를 포함할 수 있다. In the case of the data storage pattern (63) comprises a phase change plug, the phase change plug is GeSbTe, GeTeAs, SnTeSn, GeTe, SbTe, SeTeSn, GeTeSe, SbSeBi, GeBiTe, GeTeTi, InSe, GaTeSe, or InSbTe It may contain. 더 나아가서, 상기 상변화 플러그는 GeSbTe막, GeTeAs막, SnTeSn막, GeTe막, SbTe막, SeTeSn막, GeTeSe막, SbSeBi막, GeBiTe막, GeTeTi막, InSe막, GaTeSe막, 및 InSbTe막으로 이루어진 일군에서 선택된 하나에 C, N, Si, O, 및 N으로 이루어진 일군에서 선택된 하나가 포함된 물질 막일 수 있다. Furthermore, the phase change plug GeSbTe film, GeTeAs film, SnTeSn film, GeTe film, SbTe film, SeTeSn film, GeTeSe film, SbSeBi film, GeBiTe film, GeTeTi film, InSe layer, a group consisting of GaTeSe film, and InSbTe film in may makil the material comprises one selected from the group consisting of the one selected for the C, N, Si, O, and N.
도 3 및 도 27을 참조하면, 상기 데이터 저장 패턴들(63) 상에 상부 전극들(65)이 형성될 수 있다. 3 and 27, it may be the upper electrode 65 is formed on the data storage pattern (63). 상기 상부 전극들(65)은 상기 워드 라인들(25)과 직교할 수 있다. The upper electrode 65 may be perpendicular to the word lines (25). 상기 상부 전극들(65)은 상기 데이터 저장 패턴들(63)보다 큰 폭일 수 있다. The upper electrode 65 may be larger than the pokil 63, the data storage pattern. 상기 상부 전극들(65)은 상기 데이터 저장 패턴들(63)에 접촉될 수 있다. The upper electrodes 65 can be brought into contact with the data storage pattern (63). 상기 상부 전극들(65)은 W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, 또는 이들의 조합을 포함할 수 있다. The upper electrode 65 is W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, or their the combinations may comprise.
도 3 및 도 4를 다시 참조하면, 상기 상부 전극들(65)을 덮는 상부 절연막(67)이 형성될 수 있다. 3 and 4 again, the upper insulating film 67 covering the upper electrode 65 can be formed. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다. Passing through the upper insulating film 67, the bit lines 75 is in contact with the upper electrodes 65 can be formed. 상기 비트 라인들(75)의 각각은 차례로 적층된 장벽 금속 막(71), 씨드 층(72) 및 도전막(73)을 포함할 수 있다. Each of said bit lines (75) may comprise a barrier metal film 71, the seed layer 72 and conductive layer 73 are sequentially stacked.
상기 상부 절연막(67)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. The upper insulating layer 67 may comprise silicon oxide, silicon nitride, or silicon oxynitride. 상기 장벽 금속 막(71)은 Ti, TiN, 또는 Ti/TiN을 포함할 수 있다. The barrier metal film 71 may include Ti, TiN, or Ti / TiN. 상기 씨드 층(72)은 W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, Al, Cu, 또는 이들의 조합을 포함할 수 있다. The seed layer 72 is W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, Al, Cu , or a combination thereof. 상기 도전막(73)은 W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, Al, Cu, 또는 이들의 조합을 포함할 수 있다. The conductive layer 73 is W, WN, WSi, WSiN, Ti, TiN, TiAlN, TiCN, TiSiN, TiON, Ta, TaN, TaAlN, TaCN, TaSiN, C, CN, CoSi, CoSiN, Ni, Al, Cu , or a combination thereof.
상술한 바와 같이 본 발명 기술적 사상의 실시 예들에 따르면, 상기 몰딩 막(29) 상에 상기 다이오드(33)에 접속된 상기 도전성 버퍼 패턴(39)이 형성될 수 있다. According to the present invention embodiments of the technical idea as described above, the buffer of the conductive pattern 39 is connected to the diode 33 on the molding film 29 can be formed. 다이오드 홀 내에 텅스텐 플러그(W plug) 형태로 형성하는 기술에 비하여, 상기 도전성 버퍼 패턴(39)의 형성 방법에 따르면 심(seam)과 같은 불량발생을 근원적으로 개선할 수 있으며, 상기 다이오드(33)를 형성하기 위한 상기 콘택 홀(29H)의 종횡 비(aspect ratio)를 감소할 수 있는 효과가 있다. As compared to a technique for forming a tungsten plug (W plug) form in the diode-hole, according to the forming method of the conductive buffer pattern 39 may fundamentally improve the defects, such as a seam (seam), the diode 33 there is an effect that it is possible to reduce the aspect ratio (aspect ratio) of the contact hole (29H) for forming. 나아가서, 상기 전극 구조체들(41)을 형성하기 위하여 패터닝 공정이 수행되는 동안 상기 도전성 버퍼 패턴들(39) 또한 연속하여 형성될 수 있다. Further, the conductive pattern buffer during the patterning process is performed to form the electrodes structure 41 (39) can also be continuously formed. 텅스텐 패드(W pad) 와 하부 전극을 따로따로 형성하는 기술에 비하여, 상기 도전성 버퍼 패턴(39)의 형성방법에 따르면 공정을 단순화 할 수 있으며 정렬오차를 방지할 수 있다. The tungsten pads (W pad) and the lower electrode can simplify the process according to the forming method of the conductive pattern buffer 39 as compared to a technique of separately formed, and it is possible to prevent alignment errors. 결과적으로, 양산효율 측면에서 유리하고 우수한 전기적 특성을 갖는 비-휘발성 메모리소자를 구현할 수 있다. As a result, the ratio with glass and excellent electrical characteristics in terms of production efficiency - can be implemented for a volatile memory element.
도 3 및 도 28을 참조하면, 콘택 홀들(29H)의 각각의 내부에 제1 반도체 패턴(31) 및 제2 반도체 패턴(32)이 차례로 형성될 수 있다. Even if 3 and Figure 28, may be formed on each inside of the contact holes (29H), the first semiconductor patterns 31 and the second semiconductor pattern 32, in that order. 상기 제1 반도체 패턴(31) 및 상기 제2 반도체 패턴(32)은 다이오드(33)를 구성할 수 있다. The first semiconductor patterns 31 and the second semiconductor patterns 32 may be configured to diode 33. 상기 제2 반도체 패턴(32)의 상부표면은 화학 기계적 연마(chemical mechanical polishing; CMP) 공정 및/또는 에치-백(etch-back) 공정을 사용하여 평탄화될 수 있다. The second upper surface of the semiconductor pattern 32 is CMP (chemical mechanical polishing; CMP) process and / or etch-back may be planarized by using the (etch-back) process. 계속하여, 상기 제2 반도체 패턴(32)을 에치-백(etch-back)하여 아래로 리세스시킬 수 있다. Then, the second etch the semiconductor pattern (32) may be recessed to below the back (etch-back). 이 경우에, 상기 제2 반도체 패턴(32)의 상단은 몰딩 막(29)의 상단보다 낮은 레벨에 형성될 수 있다. In this case, the top of the second semiconductor patterns 32 may be formed at a lower level than the top of the molding film 29.
도 3 및 도 29를 참조하면, 상기 다이오드(33) 상에 금속 실리사이드 패턴(35)이 형성될 수 있다. Also the diode 33, a metal silicide pattern 35 on a can be formed, when the 3 and 29. 상기 금속 실리사이드 패턴(35)은 상기 제2 반도체 패턴(32)에 접촉될 수 있다. The metal silicide pattern 35 may be in contact with the second semiconductor pattern 32. 상기 금속 실리사이드 패턴(35)의 상단은 상기 몰딩 막(29)의 상단보다 낮은 레벨에 형성될 수 있다. The upper end of the metal silicide pattern 35 may be formed at a lower level than the top of the molding film 29.
상기 금속 실리사이드 패턴(35) 및 상기 몰딩 막(29) 상에 제1 도전막(37L) 및 제2 도전막(38L)이 차례로 형성될 수 있다. A first conductive film (37L) and the second conductive film (38L) on the metal silicide patterns 35 and the molding film 29 may be formed in turn. 상기 제1 도전막(37L)은 상기 금속 실리사이드 패턴(35)에 접촉되고, 상기 몰딩 막(29) 상을 덮을 수 있다. The first conductive layer (37L) is in contact with the metal silicide pattern 35, it can be covered with the molding of the film 29. 상기 제1 도전막(37L)의 하단은 콘택 홀(29H) 내에 신장될 수 있다. The lower end of the first conductive layer (37L) may be stretched in a contact hole (29H). 상기 제1 도전막(37L)의 바닥 표면은 상기 몰딩 막(29)의 상단보다 낮은 레벨에 형성될 수 있다. The bottom surface of the first conductive film (37L) may be formed at a lower level than the top of the molding film 29. 상기 제2 도전막(38L) 상에 희생 패턴들(42)이 형성될 수 있다. Wherein there can be formed the second sacrificial pattern on the conductive film (38L) (42).
도 3 및 도 30을 참조하면, 제1 스페이서들(43), 하부 전극 막(45L) 및 제2 스페이서들(47)을 식각 마스크로 이용하여 상기 제2 도전막(38L), 상기 제1 도전막(37L) 및 상기 몰딩 막(29)을 이방성 식각하여 제1 그루브들(49G)이 형성될 수 있다. 3 and to FIG. 30, the first spacer (43), the lower electrode film (45L) and second using the spacers 47 as an etch mask, the second conductive layer (38L), the first conductive and anisotropically etching the film (37L) and the molding film 29 may be a first in first groove (49G) formed.
도 3 및 도 31을 참조하면, 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 전극 막(45L) 및 상기 제2 스페이서들(47) 상에 마스크 패턴(51)이 형성될 수 있다. 3 and to FIG. 31, the insulating patterns 49, the first spacer (43), a mask pattern 51 on the lower electrode film (45L) and the second the second spacer 47 is formed It can be. 상기 마스크 패턴(51)을 식각 마스크로 사용하여 상기 절연 패턴들(49), 상기 제1 스페이서들(43), 상기 하부 전극 막(45L), 상기 제2 스페이서들(47), 상기 제2 도전막(38L), 상기 제1 도전막(37L) 및 상기 몰딩 막(29)을 이방성 식각하여 제2 그루브들(52G) 및 도전성 버퍼 패턴들(39)이 형성될 수 있다. Using the mask pattern 51 as an etching mask, the insulating pattern (49), the first spacers 43, the lower electrode film (45L), said second spacer (47), the second conductive film (38L), has the first conductive layer (37L), and by anisotropic etching of the molding film (29) second grooves (52G) and a conductive pattern in the buffer 39 can be formed.
상기 도전성 버퍼 패턴들(39)의 각각은 차례로 적층된 제1 도전 패턴(37) 및 제2 도전 패턴(38)을 포함할 수 있다. Each of the conductive patterns in the buffer 39 may comprise a first conductive pattern 37 and second conductor pattern 38 are sequentially stacked. 상기 도전성 버퍼 패턴(39)은 상기 전극 구조체(41)에 자기 정렬될 수 있다. The conductive pattern buffer 39 may be self-aligned to the electrode structures (41). 상기 도전성 버퍼 패턴(39)의 측면들은 상기 전극 구조체(41)의 측면들에 수직 정렬될 수 있다. Side of the conductive pattern buffer 39 can be aligned perpendicular to the side surface of the electrode structure (41). 상기 도전성 버퍼 패턴(39)의 중심축은 상기 콘택 홀(29H)의 중심축과 어긋날 수 있다. Center axis of the conductive pattern buffer 39 may be the central axis of the contact hole (29H) and slip out. 즉, 상기 도전성 버퍼 패턴(39)의 중심축은 상기 다이오드(33)의 중심축과 어긋날 수 있다. In other words, it is the central axis of the central axis of the diode 33 of the conductive pattern buffer 39, and slip out.
도 3 및 도 32를 참조하면, 상기 제2 그루브들(52G)을 채우는 절연 라인들(53)이 형성될 수 있다. Referring to Figures 3 and 32, wherein the second line of insulation filling grooves (52G) (53) can be formed. 상기 제1 스페이서들(43) 및 상기 제2 스페이서들(47) 사이에 데이터 저장 패턴들(63)이 형성될 수 있다. The first can be a first spacer (43) and said second storage among the spacer 47, the data pattern 63 is formed. 상기 데이터 저장 패턴들(63) 상에 상부 전극들(65)이 형성될 수 있다. On the data storage pattern (63) may be the upper electrode 65 is formed.
도 3 및 도 7을 다시 참조하면, 상기 상부 전극들(65)을 덮는 상부 절연막(67)이 형성될 수 있다. 3 and again to Figure 7, the upper insulating film 67 covering the upper electrode 65 can be formed. 상기 상부 절연막(67)을 관통하여 상기 상부 전극들(65)에 접촉된 비트 라인들(75)이 형성될 수 있다. Passing through the upper insulating film 67, the bit lines 75 is in contact with the upper electrodes 65 can be formed. 상기 비트 라인들(75)의 각각은 차례로 적층된 장벽 금속 막(71), 씨드 층(72) 및 도전막(73)을 포함할 수 있다. Each of said bit lines (75) may comprise a barrier metal film 71, the seed layer 72 and conductive layer 73 are sequentially stacked.
도 33은 본 발명 기술적 사상의 제5 실시 예에 따른 전자 장치의 시스템 블록도이다. 33 is a system block diagram of an electronic device according to a fifth embodiment of the present invention, the technical idea. 상기 전자 장치는 솔리드 스테이트 디스크(Solid State Disk; SSD; 1100)와 같은 데이터 저장장치일 수 있다. The electronic device may be a solid state disk data storage device, such as a (Solid State Disk; 1100; SSD).
도 33을 참조하면, 상기 솔리드 스테이트 디스크(SSD; 1100)는 인터페이스(1113), 제어기(controller; 1115), 비-휘발성 메모리(non-volatile memory; 1118), 및 버퍼 메모리(buffer memory; 1119)를 포함할 수 있다. Referring to Figure 33, the solid-state disk (SSD; 1100) includes an interface 1113, a controller (controller; 1115), non-volatile memory (non-volatile memory; 1118), and a buffer memory (buffer memory; 1119) It may contain.
상기 솔리드 스테이트 디스크(1100)는 반도체 소자를 이용하여 정보를 저장하는 장치이다. The solid-state disk 1100 is a device for storing information using a semiconductor device. 상기 솔리드 스테이트 디스크(1100)는 하드 디스크 드라이브(Hard Disk Drive; HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열, 소음도 적으며, 소형화, 경량화할 수 있는 장점이 있다. The solid-state disk 1100 is a hard disk drive; can advantageously was speed is fast mechanical delay or failure, generation of heat, noise, small, size and weight compared to (Hard Disk Drive HDD). 상기 솔리드 스테이트 디스크(1100)는 랩톱, 노트북PC, 데스크톱PC, MP3 플레이어, 또는 휴대용 저장장치에 사용될 수 있다. The solid-state disk 1100 may be used in a laptop, a notebook PC, a desktop PC, MP3 player, or a portable storage device.
상기 제어기(1115)는 상기 인터페이스(1113)에 인접하게 형성되고 전기적으로 접속될 수 있다. The controller 1115 may be formed adjacent to the interface 1113 are electrically connected. 상기 제어기(1115)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서(microprocessor)일 수 있다. The controller 1115 may be a microprocessor (microprocessor) including a memory controller and a buffer controller. 상기 비-휘발성 메모리(1118)는 상기 제어기(1115)에 인접하게 형성되고 전기적으로 접속될 수 있다. The non-volatile memory 1118 may be electrically connected to and formed adjacent to said controller (1115). 상기 솔리드 스테이트 디스크(1100)의 데이터 저장용량은 상기 비-휘발성 메모리(1118)에 대응할 수 있다. The data storage capacity of the solid-state disk 1100 is the non-volatile memory may correspond to 1118. 상기 버퍼 메모리(1119)는 상기 제어기(1115)에 인접하게 형성되고 전기적으로 접속될 수 있다. The buffer memory 1119 is formed adjacent to the controller 1115 can be electrically connected.
상기 인터페이스(1113)는 호스트(Host; 1002)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. The interface 1113 is a host; may be connected to the (Host 1002), and may serve to transmit and receive electrical signals, such as data. 예를 들면, 상기 인터페이스(1113)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. For example, the interface 1113 may be a device that uses the standard such as SATA, IDE, SCSI, and / or combinations thereof. 상기 비-휘발성 메모리(1118)는 상기 제어기(1115)를 경유하여 상기 인터페이스(1113)에 접속될 수 있다. The non-volatile memory 1118 may be connected to the interface 1113 via the controller 1115. 상기 비-휘발성 메모리(1118)는 상기 인터페이스(1113)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. The non-volatile memory 1118 may serve to store data received through the interface 1113. 상기 솔리드 스테이트 디스크(1100)에 전원공급이 차단된다 할지라도, 상기 비-휘발성 메모리(1118)에 저장된 데이터는 보존되는 특성이 있다. Although the power supplied to the solid-state disk 1100 is cut off, the non-data stored in the volatile memory 1118 has a property to be stored.
상기 버퍼 메모리(1119)는 휘발성 메모리(volatile memory)를 포함할 수 있다. The buffer memory 1119 may include volatile memory (volatile memory). 상기 휘발성 메모리는 디램(Dynamic Random Access Memory; DRAM), 및/또는 에스램(Static Random Access Memory; SRAM)일 수 있다. The volatile memory may be a dynamic random access memory;; (SRAM Static Random Access Memory) (Dynamic Random Access Memory DRAM), and / or S-RAM. 상기 버퍼 메모리(1119)는 상기 비-휘발성 메모리(1118)에 비하여 상대적으로 빠른 동작속도를 보인다. The buffer memory 1119 is the non-show a relatively fast operating speeds as compared to volatile memory (1118).
상기 인터페이스(1113)의 데이터 처리속도는 상기 비 휘발성 메모리(1118)의 동작속도에 비하여 상대적으로 빠를 수 있다. Data processing speed of the interface 1113 may be faster than the relative movement speed of the non-volatile memory (1118). 여기서, 상기 버퍼 메모리(1119)는 데이터를 임시 저장하는 역할을 할 수 있다. Here, the buffer memory 1119 may serve to temporarily store data. 상기 인터페이스(1113)를 통하여 수신된 데이터는, 상기 제어기(1115)를 경유하여 상기 버퍼 메모리(1119)에 임시 저장된 후, 상기 비-휘발성 메모리(1118)의 데이터 기록(write) 속도에 맞추어 상기 비-휘발성 메모리(1118)에 영구 저장될 수 있다. Received through the interface 1113, the data, and then via the controller 1115 is temporarily stored in the buffer memory 1119, the non-said ratio in accordance with the data write (write) speed of the volatile memory 1118 It may be permanently stored in the volatile memory (1118). 또한, 상기 비-휘발성 메모리(1118)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 읽기(read) 하여 상기 버퍼 메모리(1119)에 임시 저장할 수 있다. In addition, the non-data, the data frequently used during stored in the volatile memory 1118 may be read (read) on a pre-stored temporarily in the buffer memory 1119. 즉, 상기 버퍼 메모리(1119)는 상기 솔리드 스테이트 디스크(1100)의 유효 동작속도를 증가시키고 에러(error) 발생률을 감소하는 역할을 할 수 있다. That is, the buffer memory 1119 may serve to increase the effective operating speed of the solid-state disk 1100 is to reduce the error (error) rate.
상기 비-휘발성 메모리(non-volatile memory; 1118)는 도 1 내지 도 32를 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자를 포함할 수 있다. The non-volatile memory (non-volatile memory; 1118) is similar to that described with reference to the ratio of 1 to 32 also may include a volatile memory device. 예를 들면, 상기 비-휘발성 메모리(1118)는 도 1과 유사한 구성을 갖는 메모리 셀들을 포함할 수 있다. For example, the non-volatile memory 1118 may include a memory cell having a structure that is similar to that of FIG. 이 경우에, 상기 비-휘발성 메모리(1118)는 상기 다이오드들(33), 상기 도전성 버퍼 패턴들(39), 및 상기 전극 구조체들(41)의 구성에 기인하여 종래에 비하여 우수한 전기적 특성을 보일 수 있다. In this case, the non-volatile memory 1118 is due to the configuration of the diodes 33, the conductive buffer pattern (39), and said electrode structure (41) exhibit excellent electrical properties in comparison with the conventional can. 이에 따라, 상기 솔리드 스테이트 디스크(1100)의 전기적 특성은 종래에 비하여 현저히 개선될 수 있다. Accordingly, electric characteristics of the solid-state disk 1100 can be significantly improved as compared to the prior art.
도 34 및 도 35는 본 발명의 기술적 사상의 제6 실시 예에 따른 전자 장치의 사시도 및 시스템 블록도이다. 34 and FIG. 35 is a perspective view and a system block diagram of an electronic apparatus according to a sixth embodiment of the technical features of the present invention.
도 34를 참조하면, 도 1 내지 도 32를 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 핸드폰(1900), 넷북, 노트북, 또는 태블릿 PC와 같은 전자시스템들에 유용하게 적용될 수 있다. Referring to Figure 34, non-similar to the one described with reference to FIGS. 1 to 32-volatile memory device can be usefully applied to an electronic system such as a cell phone 1900, a netbook, a notebook, or a tablet PC. 예를 들면, 도 1 내지 도 32를 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 상기 핸드폰(1900) 내의 메인보드에 탑재될 수 있다. For example, the ratio is also similar to that described with reference to FIGS. 1 to 32-volatile memory devices may be mounted on the main board in the mobile phone (1900). 나아가서, 도 1 내지 도 32를 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 외장형 메모리 카드와 같은 확장장치로 제공되어 상기 핸드폰(1900)에 결합되어 사용될 수도 있다. Further, a non-similar to those described with reference to FIGS. 1 to 32-volatile memory device may be provided as an expansion device such as an external memory card to be used in combination with the mobile phone (1900).
도 35를 참조하면, 도 1 내지 도 32를 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 전자 시스템(2100)에 적용될 수 있다. Referring to Figure 35, non-similar to the one described with reference to FIGS. 1 to 32-volatile memory device may be applied to the electronic system 2100. 상기 전자 시스템(2100)은 바디(Body; 2110), 마이크로 프로세서 유닛(Micro Processor Unit; 2120), 파워 유닛(Power Unit; 2130), 기능 유닛(Function Unit; 2140), 및 디스플레이 컨트롤러 유닛(Display Controller Unit; 2150)을 포함할 수 있다. The electronic system 2100 is a body (Body; 2110), the microprocessor unit (Micro Processor Unit; 2120), the power unit (Power Unit; 2130), a functional unit (Function Unit; 2140), and the display controller Unit (Display Controller It may comprise 2150); Unit. 상기 바디(2110)는 인쇄 회로기판(PCB)으로 형성된 마더 보드(Mother Board)일 수 있다. The body 2110 may be a mother board (Mother Board) formed of a printed circuit board (PCB). 상기 마이크로 프로세서 유닛(2120), 상기 파워 유닛(2130), 상기 기능 유닛(2140), 및 상기 디스플레이 컨트롤러 유닛(2150)은 상기 바디(2110)에 장착될 수 있다. The microprocessor unit 2120, the power unit 2130, the function unit 2140, and the display controller unit 2150 may be mounted to the body 2110. 상기 바디(2110)의 내부 혹은 상기 바디(2110)의 외부에 디스플레이 유닛(2160)이 배치될 수 있다. Outside or inside the body 2110 of the body 2110 may be disposed a display unit 2160. 예를 들면, 상기 디스플레이 유닛(2160)은 상기 바디(2110)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(2150)에 의해 프로세스 된 이미지를 표시할 수 있다. For example, the display unit 2160 can display an image processed by the display controller unit 2150 is disposed on the surface of the body 2110.
상기 파워 유닛(2130)은 외부 배터리(도시하지 않음) 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(2120), 상기 기능 유닛(2140), 상기 디스플레이 컨트롤러 유닛(2150) 등으로 공급하는 역할을 할 수 있다. The power unit 2130 is an external battery (not shown) when supplied with a predetermined voltage from such branches to the voltage level required for this, the micro-processor unit 2120, a function unit 2140, the display controller Unit (2150 ) it may serve to supply the like. 상기 마이크로 프로세서 유닛(2120)은 상기 파워 유닛(2130)으로부터 전압을 공급받아 상기 기능 유닛(2140)과 상기 디스플레이 유닛(2160)을 제어할 수 있다. The microprocessor unit 2120 is able to control the function unit 2140 and the display unit 2160 when supplied with voltage from the power unit (2130). 상기 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. The functional unit 2140 can perform the function of a variety of electronic systems, 2100. 예를 들어, 상기 전자 시스템(2100)이 휴대폰인 경우 상기 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 상기 디스플레이 유닛(2160)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서(Camera Image Processor)의 역할을 할 수 있다. For example, if the electronic system 2100. The phone the functional unit 2140 is dialed, or the external device; image output to the display unit 2160 in communication with the (External Apparatus 2170), the voice of the speaker It may include a number of components that can perform the same function as the mobile phone output, if the camera is mounted together can serve as a camera image processor (camera image processor).
응용 실시 예에서, 상기 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. In the application example, when the electronic system 2100 is connected as a memory card to expand the capacity, and the functional units 2140 may be a memory card controller. 상기 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 상기 외부 장치(2170)와 신호를 주고 받을 수 있다. The function unit 2140 is a wired or a wireless communication unit; can exchange the external device 2170 and the signal via (Communication Unit 2180). 더 나아가서, 상기 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. The yueseubi Further, for the electronic system 2100, the function expansion; if needed, etc. (Universal Serial Bus USB), the functional units 2140 may act as a controller interface (Interface Controller). 이에 더하여, 상기 기능 유닛(2140)은 대용량 저장 장치를 포함할 수 있다. In addition, the function unit 2140 can include a mass storage device.
도 1 내지 도 32를 참조하여 설명한 것과 유사한 비-휘발성 메모리 소자는 상기 기능 유닛(2140)에 적용될 수 있다. Fig ratio similar to that described with reference to FIGS. 1 to 32-volatile memory device may be applied to the functional units 2140. 예를 들면, 상기 기능 유닛(2140)은 상기 기판(21), 상기 다이오드들(33), 상기 도전성 버퍼 패턴들(39), 상기 전극 구조체들(41), 상기 데이터 저장 패턴들(63), 및 상기 상부 전극들(65)을 포함할 수 있다. For example, the functional unit 2140 has the substrate 21, the diodes 33, the conductive buffer pattern (39), each of the electrode structures 41, each of the data storage pattern (63), and it may include an upper electrode (65). 상기 데이터 저장 패턴들(63)은 상기 바디(2110)에 전기적으로 접속될 수 있다. The data storage patterns 63 may be electrically connected to the body 2110. 이 경우에, 상기 전자 시스템(2100)은 상기 다이오드들(33), 상기 도전성 버퍼 패턴들(39), 및 상기 전극 구조체들(41)의 구성에 기인하여 종래에 비하여 우수한 전기적 특성을 보일 수 있다. In this case, the electronic system 2100 may exhibit superior electrical characteristics compared to a conventional due to the configuration of the diodes 33, the conductive buffer pattern (39), and said electrode structure (41) . 이에 따라, 상기 전자 시스템(2100)의 전기적 특성은 종래에 비하여 현저히 개선될 수 있다. Accordingly, electric characteristics of the electronic system 2100 may be significantly improved as compared to the prior art.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. Has been described the above embodiments of the invention with reference to the accompanying drawings, schematically, one of ordinary skill in the art, without the present invention changes departing from the scope and spirit be embodied in other specific forms it can be understood that. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다. Therefore, the embodiment described in the above examples are illustrative in all respects to be understood as non-limiting.
21: 기판 22: 활성 영역 21: substrate 22: an active region
23: 소자분리 막 25: 워드 라인 23: device separation film 25: word line
29: 몰딩 막 29H: 콘택 홀 29: Molding film 29H: contact holes
31: 제1 반도체 패턴 32: 제2 반도체 패턴 31: a first semiconductor pattern 32: a second semiconductor pattern
33: 다이오드 35: 금속 실리사이드 패턴 33: diode 35: metal silicide pattern
37L: 제1 도전 막 37: 제1 도전 패턴 37L: first conductive layer 37: first conductive pattern
38L: 제2 도전 막 38: 제2 도전 패턴 38L: second conductive film 38: second conductive pattern
39, 39A: 도전성 버퍼 패턴 39, 39A: conductive pattern buffer
41: 전극 구조체 42: 희생 패턴 41: Electrode structure 42: sacrificial pattern
43L, 47L: 스페이서 막 43, 47: 스페이서 43L, 47L: the spacer layer 43, 47: spacer
45L: 하부 전극 막 45: 하부 전극 45L: the lower electrode film 45: lower electrode
45A: 하부 전극의 상부(upper part) 45A: an upper portion of the lower electrode (upper part)
45B: 하부 전극의 하부(lower part) 45B: lower portion of the lower electrode (lower part)
49G, 52G: 그루브 49: 절연 패턴 49G, 52G: groove 49: insulating pattern
51: 마스크 패턴 53: 절연 라인 51: Mask pattern 53: insulating line
55T: 트렌치 61, 61A: 층간 절연 막 55T: Trench 61, 61A: the interlayer insulating film
63, 63A, 63B: 데이터 저장 패턴 63, 63A, 63B: data storage pattern
65: 상부 전극 67: 상부 절연막 65: upper electrode 67: upper insulating film
71: 장벽 금속 막 72: 씨드 층 71: barrier metal film 72: seed layer
73: 도전막 75: 비트 라인 73: conductive film 75: a bit line
1002: 호스트(Host) 1100: 솔리드 스테이트 디스크(SSD) 1002: The host (Host) 1100: Solid State Disk (SSD)
1113: 인터페이스 1115: 제어기(controller) 1113: interface 1115: controller (controller)
1118: 비-휘발성 메모리(non-volatile memory) 1118: Non-volatile memory (non-volatile memory)
1119: 버퍼 메모리(buffer memory) 1119: a buffer memory (buffer memory)
1900: 핸드폰 2100: 전자시스템 1900: Mobile Phones 2100: Electronic Systems
2110: 바디 2120: 마이크로 프로세서 유닛 2110: body 2120: microprocessor unit
2130: 파워 유닛 2140: 기능 유닛 2130: power unit 2140: function unit
2150: 디스플레이 컨트롤러 유닛 2150: display controller Unit
2160: 디스플레이 유닛 2160: display unit
2170: 외부 장치 2180: 통신 유닛 2170: External device 2180: communication unit
기판 상의 다이오드; Diode on a substrate;
상기 다이오드 상에 형성되고 상기 다이오드보다 큰 평면적을 갖는 도전성 버퍼 패턴; Buffer conductive pattern is formed on the diode having a larger plan view than the diode;
상기 도전성 버퍼 패턴 상의 전극 구조체; Electrode structures on the electrically conductive pattern buffer; 및 And
상기 전극 구조체 상의 데이터 저장 패턴을 포함하되, 상기 도전성 버퍼 패턴의 일 측면은 상기 전극 구조체의 일 측면에 수직 정렬된 비-휘발성 메모리소자. Comprising: a data storage pattern on the electrode structure, one side will be a non-aligned perpendicular to the side surface of the electrode structure of the conductive pattern buffer-volatile memory device.
상기 다이오드는 원 기둥 모양이고, 상기 도전성 버퍼 패턴은 육면체 모양인 비-휘발성 메모리소자. It said diode is a source column shape, the conductive buffer pattern is a cube-shaped, non-volatile memory device.
상기 기판 상의 몰딩 막을 더 포함하되, Further comprising molding a film on the substrate,
상기 다이오드는 상기 몰딩 막을 관통하는 콘택 홀 내에 형성되고, The diode is formed in the contact holes penetrating the molding film,
상기 도전성 버퍼 패턴은 상기 몰딩 막 상에 형성된 비-휘발성 메모리소자. The conductive buffer pattern is formed on the non-molded film-volatile memory device.
상기 도전성 버퍼 패턴의 하단은 상기 콘택 홀 내부로 신장된 비-휘발성 메모리소자. The bottom of the conductive buffer pattern is a non-height into the contact hole-volatile memory device.
상기 전극 구조체는 The electrode structure is
하부 전극; A lower electrode;
상기 하부 전극의 제1 측면 상에 형성된 제1 스페이서; A first spacer formed on the first side of the lower electrode; 및 And
상기 하부 전극의 상기 제1 측면과 대향하는 제2 측면 상에 형성된 제2 스페이서를 포함하는 비-휘발성 메모리소자. Ratio and a second spacer formed on a second side opposite the first side of the lower electrode-volatile memory device.
상기 하부 전극은 Wherein the lower electrode is
수평 폭보다 수직 높이가 큰 상부(upper part); The vertical height is greater than the horizontal width of the top (upper part); 및 And
수직 높이보다 수평 폭이 큰 하부(lower part)를 포함하고, Including a horizontal width greater than the vertical height of the bottom (lower part), and
상기 하부 전극의 상기 제1 측면은 상기 상부의 제1 측면 및 상기 하부의 제1 측면을 포함하고, The first side of the lower electrode comprises a first side and a first side of the lower portion of the upper,
상기 제1 스페이서의 내측 면이 상기 하부(lower part)의 제1 측면 및 상기 상부(upper part)의 제1 측면에 접촉하고, 상기 제2 스페이서의 내측 면이 상기 하부(lower part)의 상부 표면 및 상기 상부(upper part)의 상기 제1 측면과 대향하는 제2 측면에 접촉된 비-휘발성 메모리소자. The top surface of the first side and the top (upper part) the first side contact and the inner face is the bottom (lower part) of the second spacer on the inner face is the bottom (lower part) of the first spacer and a non-contact with the second side facing the first side of the upper part (upper part) - volatile memory device.
상기 도전성 버퍼 패턴의 제1 측면은 상기 제2 스페이서의 외측 면 및 상기 하부(lower part)의 상기 제1 측면과 대향하는 제2 측면에 수직 정렬되고, The first side of the conductive buffer pattern is vertically arranged on a second side opposite the first side of the outer surface and the bottom (lower part) of the second spacer,
상기 도전성 버퍼 패턴의 상기 제1 측면과 대향하는 제2 측면은 상기 제1 스페이서의 외측 면에 수직 정렬된 비-휘발성 메모리소자. The second aspect is the misalignment is perpendicular to the outward surface of the first spacer facing the first side of the conductive pattern buffer-volatile memory device.
상기 데이터 저장 패턴은 상기 제1 스페이서 및 상기 제2 스페이서 사이에 형성되되, The data storage pattern is being formed between the first spacer and the second spacer,
상기 데이터 저장 패턴의 측면들이 상기 하부 전극의 상기 상부(upper part)의 제1 및 제2 측면들과 수직 정렬된 비-휘발성 메모리소자. To a non-vertical alignment with the first and second sides of the top (upper part) of the lower electrode side of the data storage pattern-volatile memory device.
상기 다이오드 및 상기 도전성 버퍼 패턴 사이의 금속 실리사이드 패턴; The diode and the metal silicide patterns between the conductive buffer pattern; 및 And
상기 데이터 저장 패턴 상의 상부 전극을 더 포함하는 비-휘발성 메모리소자. Non further comprising an upper electrode on the data storage pattern-volatile memory device.
기판 상의 몰딩 막; Molded on the substrate layer;
상기 몰딩 막을 관통하는 스위칭 소자; Switching elements that penetrate the molded film;
상기 몰딩 막 상에 형성되고 서로 이격되어 평행하는 한 쌍의 절연 라인들; It is formed on the molded film of a pair of isolated lines parallel and spaced apart from each other;
상기 몰딩 막 상의 상기 절연 라인들 사이에 형성되고 서로 이격된 한 쌍의 절연 패턴들; The insulating line is formed between the pair of isolated patterns that are spaced apart from each other on the molded film;
상의 상기 절연 라인들 사이와 상기 절연 패턴들 사이에 형성되고 상기 스위칭 소자 상에 중첩된 도전성 버퍼 패턴; On the insulation between the lines and is formed between the insulating pattern of a conductive buffer pattern superimposed on the switching element;
상기 전극 구조체 상의 데이터 저장 패턴을 포함하되, Comprising: a data storage pattern on the electrode structure,
상기 도전성 버퍼 패턴의 일 측면은 상기 전극 구조체의 일 측면에 수직 정렬된 비-휘발성 메모리소자. One side is a non-aligned perpendicular to one side of the electrode structure of the conductive pattern buffer-volatile memory device.
KR20110107749A 2011-10-20 2011-10-20 Non-volatile memory device having conductive buffer pattern and method of forming the same KR20130043533A (en)
KR20110107749A KR20130043533A (en) 2011-10-20 2011-10-20 Non-volatile memory device having conductive buffer pattern and method of forming the same
US13517755 US8884263B2 (en) 2011-10-20 2012-06-14 Non-volatile memory device having conductive buffer pattern and method of fabricating the same
KR20130043533A true true KR20130043533A (en) 2013-04-30
ID=48135237
US (1) US8884263B2 (en)
KR (1) KR20130043533A (en)
US9203025B2 (en) * 2014-04-10 2015-12-01 Micron Technology, Inc. Methods of forming repeating structures
CN106992248A (en) * 2016-01-20 2017-07-28 旺宏电子股份有限公司 Memory device and operating method for resistive memory cell
KR20170089633A (en) 2016-01-27 2017-08-04 삼성전자주식회사 Memory device and electronic apparatus comprising the same memory device
CN1533606A (en) 2002-02-22 2004-09-29 英特尔公司 Dual trench isolation structure for phase-change memory cell and method of making same
US6661691B2 (en) * 2002-04-02 2003-12-09 Hewlett-Packard Development Company, L.P. Interconnection structure and methods
KR100481865B1 (en) * 2002-11-01 2005-04-11 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
US7719875B2 (en) * 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
US7241659B2 (en) * 2003-09-25 2007-07-10 Promos Technologies, Inc. Volatile memory devices and methods for forming same
US7410838B2 (en) * 2004-04-29 2008-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication methods for memory cells
US7279380B2 (en) * 2004-11-10 2007-10-09 Macronix International Co., Ltd. Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
US7651906B2 (en) * 2005-06-20 2010-01-26 Samsung Electronics Co., Ltd. Integrated circuit devices having a stress buffer spacer and methods of fabricating the same
KR100689831B1 (en) * 2005-06-20 2007-03-08 삼성전자주식회사 Phase change memory cells having a cell diode and a bottom electrode self-aligned with each other and methods of fabricating the same
KR100665227B1 (en) * 2005-10-18 2007-01-09 삼성전자주식회사 Phase change memory device and fabricating method for the same
KR100684889B1 (en) * 2005-11-17 2007-02-13 삼성전자주식회사 Highly integrated semiconductor device and method of fabricating the same
WO2007116749A1 (en) * 2006-03-30 2007-10-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory element and its manufacturing method
KR101239962B1 (en) * 2006-05-04 2013-03-06 삼성전자주식회사 Variable resistive memory device comprising buffer layer on lower electrode
KR100794657B1 (en) * 2006-06-28 2008-01-14 삼성전자주식회사 Methods Of Forming Barrier Metal Layer Of Semiconductor Device
KR100738116B1 (en) * 2006-07-06 2007-07-04 삼성전자주식회사 Non-volatile memory device comprising variable resistance material
KR100764056B1 (en) 2006-09-14 2007-10-08 삼성전자주식회사 Phase changeable device and method of fabricating the same
US7473986B2 (en) * 2006-09-22 2009-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Positive-intrinsic-negative (PIN) diode semiconductor devices and fabrication methods thereof
KR100810617B1 (en) * 2007-02-09 2008-03-06 삼성전자주식회사 Multi bit pram and method of fabricating the same
KR100906236B1 (en) * 2007-07-03 2009-07-07 삼성전자주식회사 Fabrication method of nonvolatile memory device and nonvolatile memory device
KR101186653B1 (en) 2007-07-23 2012-09-27 삼성전자주식회사 Phase change memory devices having bottom electrode and methods of fabricating the same
KR101374337B1 (en) * 2007-10-18 2014-03-17 삼성전자주식회사 Semiconductor device having active elements and methods of fabricating the same
US7746680B2 (en) * 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US20090261312A1 (en) * 2008-04-18 2009-10-22 Qimonda Ag Integrated circuit including an array of low resistive vertical diodes and method
JP5342189B2 (en) * 2008-08-06 2013-11-13 株式会社日立製作所 Nonvolatile memory device and a manufacturing method thereof
WO2010019789A1 (en) * 2008-08-13 2010-02-18 Sandisk 3D, Llc Methods and apparatus for increasing memory density using diode layer sharing
KR20100041139A (en) 2008-10-13 2010-04-22 삼성전자주식회사 Methods of manufacturing a multi-level cell for storing multiple bits data in one memory cell by using parallel structure of phase change material
KR20100052300A (en) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 Phase change memory device and method for manufacturing the same
KR101429724B1 (en) * 2008-12-10 2014-08-13 삼성전자주식회사 Method of forming a contact structure, method of fabricating a semiconductor device using the same, and semiconductor devices fabricated using the same
US8067815B2 (en) * 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
KR101574746B1 (en) * 2009-03-04 2015-12-07 삼성전자주식회사 A resistance variable memory device and a method
KR20100111528A (en) * 2009-04-07 2010-10-15 삼성전자주식회사 Phase-changeable memory device and method of forming the same
US20100327251A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
KR20110009545A (en) * 2009-07-22 2011-01-28 삼성전자주식회사 Method of forming semiconductor device having metal carbide electrode and related device
US7923305B1 (en) * 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
US8507353B2 (en) * 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
US8804398B2 (en) * 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
KR101835709B1 (en) * 2010-11-16 2018-03-08 삼성전자주식회사 Semiconductor device Including buffer electrode and method of fabricating the same, and an electronic system including the same
KR101781625B1 (en) * 2010-11-17 2017-09-25 삼성전자주식회사 Resistance variable memory device and method for forming the same
KR20120128459A (en) * 2011-05-17 2012-11-27 삼성전자주식회사 Phase change memory device and method of manufacturing the same
KR20130005878A (en) * 2011-07-07 2013-01-16 삼성전자주식회사 Low-resistance semiconductor device
US8830725B2 (en) * 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US8879299B2 (en) * 2011-10-17 2014-11-04 Sandisk 3D Llc Non-volatile memory cell containing an in-cell resistor
US20130099190A1 (en) 2013-04-25 application
US8884263B2 (en) 2014-11-11 grant
US20100240205A1 (en) 2010-09-23 Methods of fabricating three-dimensional nonvolatile memory devices using expansions
US20110180941A1 (en) 2011-07-28 Three-dimensional semiconductor device and method for fabricating the same
US20100117143A1 (en) 2010-05-13 Vertical type semiconductor device
US20130044531A1 (en) 2013-02-21 Semiconductor memory devices
US20120112156A1 (en) 2012-05-10 Non-Volatile Memory Devices Having Resistance Changeable Elements And Related Systems And Methods
US20120119181A1 (en) 2012-05-17 Semiconductor device including buffer electrode, method of fabricating the same, and memory system including the same
US20140014889A1 (en) 2014-01-16 Semiconductor devices and methods of fabricating the same
US20110147801A1 (en) 2011-06-23 Three-dimensional semiconductor device and method of fabricating the same
US20130009236A1 (en) 2013-01-10 Three-dimensional semiconductor memory devices using direct strapping line connections
US20140124881A1 (en) 2014-05-08 Semiconductor devices and methods of fabricating the same
US20130043525A1 (en) 2013-02-21 Semiconductor devices including a vertical channel transistor and methods of fabricating the same
US8507353B2 (en) 2013-08-13 Method of forming semiconductor device having self-aligned plug
US20100289084A1 (en) 2010-11-18 Semiconductor memory device
US8525247B2 (en) 2013-09-03 Non-volatile memory device having variable resistance element
US20110303974A1 (en) 2011-12-15 Integrated circuit devices including vertical channel transistors with shield lines interposed between bit lines and methods of fabricating the same
US20130193395A1 (en) 2013-08-01 Variable resistance memory device and method of forming the same
US20140248763A1 (en) 2014-09-04 Vertical Bit Line Non-Volatile Memory Systems And Methods Of Fabrication
JP2009238874A (en) 2009-10-15 Semiconductor memory and method for manufacturing the same
US20130170281A1 (en) 2013-07-04 Variable resistance memory device and method for fabricating the same
US20130134377A1 (en) 2013-05-30 Semiconductor memory device having three-dimensionally arranged resistive memory cells
2016-11-21 WITN Withdrawal due to no request for examination