Source: http://docplayer.es/1979830-Diseno-de-una-tarjeta-de-adquisicion-de-datos-de-12-canales-simultaneos.html
Timestamp: 2018-05-27 19:57:49+00:00

Document:
DISEÑO DE UNA TARJETA DE ADQUISICIÓN DE DATOS DE 12 CANALES SIMULTÁNEOS - PDF
Download "DISEÑO DE UNA TARJETA DE ADQUISICIÓN DE DATOS DE 12 CANALES SIMULTÁNEOS"
Encarnación Aguilar Macías
1 DISEÑO DE UNA TARJETA DE ADQUISICIÓN DE DATOS DE 12 CANALES SIMULTÁNEOS Autor: Juan Guisández Méndez Director: José Daniel Muñoz Frías Madrid 2011
2 DISEÑO DE UNA TARJETA DE ADQUISICIÓN DE DATOS DE 12 CANALES SIMULTÁNEOS Autor: Guisández Méndez, Juan. Director: Muñoz Frías, José Daniel. Entidad colaboradora: ICAI Universidad Pontificia Comillas RESUMEN DEL PROYECTO 1. Introducción. En el mercado actual no existen tarjetas de conversión simultánea con los suficientes canales, resolución y velocidad para satisfacer los requisitos de este proyecto. El uso de una conversión simultanea de todas las variables es de vital importancia para evitar errores en el algoritmo de control y por eso es necesario este proyecto. En la mayoría de procesos ingenieriles es vital la toma de datos de múltiples variables simultáneas analógicas, puesto que los sistemas informáticos son una herramienta fundamental en la toma de decisión a partir de los datos obtenidos, es necesario desarrollar un modo de convertir las señales analógicas propias del proceso en señales digitales que el ordenador pueda interpretar y manejar. En el caso concreto de este conversor su uso será en el control de un motor eléctrico. 2. Motivación. El objetivo de este proyecto es la realización del diseño de una tarjeta de conversión analógico/digital, capaz de muestrear doce canales analógicos simultáneos con una resolución de 16 bits y una velocidad de muestreo de al menos 250ksps. Dicha tarjeta se conecta al bus PCI del ordenador. 3. Desarrollo. La realización de este proyecto se divide principalmente en tres partes. Primero se diseñó el esquema eléctrico correspondiente a los conversores, luego se diseñó el PCB donde quedarían alojados y por último se diseñó el circuito VHDL que se encarga de gestionar la información y de controlar los conversores. a. Diseño eléctrico.
3 El primer paso para el diseño eléctrico fue decidir los conversores que se iban a utilizar así como el resto de componentes electrónicos. Se decidió utilizar dos conversores de seis canales cada uno para alcanzar el objetivo de los doce canales. El resto de los componentes fueron elegidos teniendo en cuenta la nota de aplicación de los conversores. También se añadió una etapa amplificadora de ganancia variable, mecánicamente mediante el uso de un jumper, para aumentar las prestaciones del equipo y su rango de operación. b. Diseño del PCB. Debido al espacio disponible, a que los conectores que tendrían que ir conectados en la FPGA eran puntos fijos, y la complejidad del diseño, se decidió utilizar un PCB de 4 capas. La cara superior se utiliza para poner los componentes y gran parte de las pistas, la cara inferior se utiliza para poner el resto de las pistas. Las capas internas se usan, una como capa de tierra, separando convenientemente la tierra analógica de la tierra digital para evitar interferencias. La otra capa se usa como capa de tensión que sirve de alimentación para conversores y operacionales. Puesto que las patillas del conversor están muy cerca, nos hemos visto obligados a utilizar una clase de PCB alta, lo que nos permite usar pistas y separaciones entre pistas pequeñas pero que incrementa el precio de producción. c. Diseño de la FPGA. La tarjeta FPGA utilizada es la Raggedstone1 Spartan3. La principal razón de utilización de esta tarjeta es que ya se disponía de ella y cumple perfectamente las necesidades de este proyecto. Para el diseño del circuito de la FPGA se utilizo un diseño modular, se diseñaron varios componentes más o menos complejos y luego se unieron para conformar el circuito final. Podemos diferenciar entre dos tipos de componentes, unos sencillos y que incluso se utilizan en múltiples ocasiones en el circuito final como pueden ser los registros o las puertas triestado. Por otro lado tendríamos el componente que hemos llamado controlador que es mucho más complejo y que se encarga de gestionar la interacción con los conversores.
4 Para la conexión con el puerto PCI se utiliza un core gratuito proporcionado por opencores que realiza el interfaz con el PCI y para comunicarse con el core, se usa el bus wishbone que es un bus estándar y ampliamente extendido. Esto además permite que sea fácil de adaptar el sistema a otro tipo de puertos o de sistemas utilizando el bus wishbone cambiando muy poco del circuito FPGA. 4. Resultados. Hemos conseguido diseñar una tarjeta de conversión con unas muy buenas características de velocidad, resolución y número de canales y especialmente por el hecho de realizar estas conversiones de manera simultánea, lo cual es muy difícil de encontrar en el mercado, y aun así el precio de producción para cantidades medias altas es más que aceptable. 5. Conclusiones. Se ha conseguido diseñar una tarjeta de doce canales de muestro simultáneos a un precio asequible la cual dispone de una gran flexibilidad debido al uso de una FPGA para su conexión al PC mediante el puerto PCI. Se han realizado múltiples simulaciones para validar el funcionamiento tanto de los componentes por separado como del conjunto obteniéndose buenos resultados. Todos los objetivos propuestos para el proyecto han sido alcanzados, aunque por falta de presupuesto no se ha podido fabricar y probar el prototipo.
5 DESIGN OF A 12 CHANNEL SIMULTANEOUS DATA ACQUISITION CARD Author: Guisández Méndez, Juan. Director: Muñoz Frías, José Daniel. Sponshorship: ICAI Universidad Pontificia Comillas PROYECT SUMMARY 1. Introduction. In today's market there are no cards of simultaneous conversion with enough channels, resolution and speed to meet the requirements of this project. The use of a conversion simultaneously of all the variables is of vital importance to avoid mistakes in the process of control. In the majority of engineering processes is vital to taking data from multiple simultaneous analog variables, since that computer systems are a fundamental tool in the decision-making process from the data obtained, it is necessary to develop a way of turning own process analog signals into digital signals that the computer can interpret and handle. In the case of this converter, their use will be in control of an electric motor. 2. Motivation. The objective of this project is the design of a card of converting analog/digital, able to sample twelve simultaneous analog channels with a resolution of 16 bits and a sampling of at least 250ksps rate. This card will have to be able to communicate with a computer via a PCI bus. 3. Development. The realization of this project is mainly divided into three parts. First design the electrical scheme corresponding to the converters, then design the PCB where would be hosted and finally design VHDL circuit which is responsible for managing information and to control converters. a. Electric design. The first step for the electrical design was to decide the converters that were to be used as well as other electronic components. We were decided to use two converters of six channels each one to achieve the goal of the twelve channels. The rest of the
6 components were chosen taking into account the form of implementation of the converters. Also we added an amplifier stage of variable gain, mechanically through the use of a jumper, to increase the performance of the team and its range of operation. b. Design of the PCB. Due to the space available, the connectors, that would have to go online in the FPGA, were fixed points, and the complexity of the design, it was decided to use a 4 layers PCB. The upper side is used to put the components and most of the tracks, the underside is used to put the rest of the tracks. The inner layers are used, one layer of ground, properly separating the analog ground of digital ground to avoid interference. The other layer is used as a layer of voltage which supply power to converters and operational. Since the pins of the converter are very close, we have been forced to use a high class of PCB, allowing us to use tracks and separations between small tracks but that increases the price of production. c. Design of the FPGA. The FPGA card used is the Raggedstone1 Spartan3. The main reason for use of this card is that already there were it and perfectly meets the needs of this project. For the FPGA circuit design using a modular design, designed several, more or less complex, components and then joined to form the final circuit. We can differentiate between two types of components, some simple and even used multiple times in the final circuit such as registers or the TriState doors. On the other hand would have the component, that we call controller, that is much more complex and which is responsible for managing the interaction with the converters. It is used for the connection to the PCI port a core free provided by opencores which makes the interface with the PCI and to communicate with the core, it uses the bus wishbone which is a standard and widely extended bus. This also allows to be easy to adapt the system to other types of ports or systems using the wishbone bus, changing very little of the FPGA circuit. 4. Results and conclusions. We have managed to design a card of conversion with very good characteristics of speed, resolution and number of channels and especially by the fact of these
7 conversions in a way simultaneous, which is very difficult to find in the market, and still the price of production for quantities average or high is more than acceptable. 5. Conclusions. He has been designing a card of twelve channels of simultaneous sampling at an affordable price which provides great flexibility due to the use of an FPGA for their connection to the PC via the PCI port. However there have been multiple simulations to validate the operation, both of the components separately as all together, getting good results. All the objectives proposed for the project have been achieved, but due to lack of budget not been able to manufacture and test the prototype.
8 ÍNDICE DE LA MEMORIA Índice de la memoria Parte I Memoria... 7 Capítulo 1 Introducción Estudio de los trabajos existentes / tecnologías existentes Motivación del proyecto Objetivos Metodología / Solución desarrollada Recursos / herramientas empleadas Capítulo 2 Desarrollo técnico Elección de los elementos a utilizar Conversor analógico digital ADS8556 de Texas Instruments Raggedstone1 Spartan-3 FPGA PCI Development Board Operacionales OPA2211a Resistencias, condensadores y otros componentes Diseño del circuito eléctrico Adaptación de las señales a muestrear Condensadores para acondicionar el conversor Conexión con la FPGA Conexiones del conversor Diseño del PCB Diseño de la FPGA PCI32TLITE Bus Wishbone Introducción Señales utilizadas
9 ÍNDICE DE LA MEMORIA Operaciones generales Ciclo de lectura (Figura 14) Ciclo de escritura (Figura 15) Controlador Introducción Explicación de los registros Registros tipo CR X.Y Registros tipo ZXY Registro TIMER Registro CONTROL Registro BUSY Máquinas de estado Máquina de estados principal Máquina de estados de la inicialización Maquina de estados de la conversión Capítulo 3 Resultados/Experimentos Capítulo 4 Conclusiones Capítulo 5 Futuros desarrollos Bibliografía 53 Parte II Estudio económico Capítulo 1 Estudio económico Parte III Manual de usuario Capítulo 1 Manual de usuario Instalación del hardware Desarrollo del software Uso de los registros Procedimiento a seguir Parte IV Código fuente Capítulo 1 Tarjeta Registro
10 ÍNDICE DE LA MEMORIA 1.2 Triestado Multiplexor Multiplexor Demultiplexor Controlador Observador Capítulo 2 Simulaciones pruregistro prutriestado prumul prumul prudemul prucontrol pruobservador Conjunto Final Parte V Datasheets Capítulo 1 ads Capítulo 2 opa
11 ÍNDICE DE FIGURAS Índice de figuras Figura 1: ADS Figura 2: Raggedstone1 Spartan-3 FPGA Development Board Figura 3: Adaptación de las señales Figura 4: Condensadores del conversor Figura 5: Conexión datos del conversor Figura 6: Conexión configuración del conversor Figura 7: Conexiones del conversor Figura 8: Distancias en el PCB Figura 9: Diagrama de bloques Figura 10: Configuración inicial Figura 11: Ciclo de lectura simple bus PCI Figura 12: Ciclo de escritura simple bus PCI Figura 13: Bus wishbone Figura 14: Ciclo de lectura Figura 15: Ciclo de escritura Figura 16: Esquema lógico Figura 17: Maquina de estados principal Figura 18: Maquina de estados de la inicialización Figura 19: Maquina de estados de la conversión Figura 20 : Carga conversores Figura 21: Carga tiempo de ejecución
12 ÍNDICE DE FIGURAS Figura 22: Inicio conversión simple Figura 23: Configuración de los conversores Figura 24: Tiempo de conversión Figura 25: Lectura de los conversores Figura 26: Fin de la conversión Figura 27: Lectura de los registros
13 Memoria Índice de tablas Tabla 1: Tarjetas de conversión... 8 Tabla 2: Comparativa de conversores Tabla 3: Enob de los conversores Tabla 4: Relación consumo velocidad Tabla 5: Diseño de PCBs Tabla 6: Registro CR X Tabla 7: Registro CR X Tabla 8: Registro XYZ Tabla 9: Registro TIMER Tabla 10: Registro CONTROL Tabla 11: Registro BUSY Tabla 12: Registros de escritura Tabla 13: Registros de lectura
14 Introducción Parte I MEMORIA - 7 -
15 Introducción Capítulo 1 INTRODUCCIÓN 1.1 ESTUDIO DE LOS TRABAJOS EXISTENTES / TECNOLOGÍAS EXISTENTES Existen muchas tarjetas PCI de conversión analógica digital disponibles en el mercado, sin embargo es más difícil encontrar que estas tarjetas permitan la conversión simultánea de las variables que muestrean. Podemos encontrar distintas tarjetas como las que se muestran a continuación (Tabla 1). Modelo Nº de canales Resolución Velocidad Precio PCI 4472B 8 24 bits 102,4kpsps 3849 PCI bits 250ksps 1199 PCI 7833R 8 16 bits 200ksps 3399 PCI 7831R 8 16 bits 200ksps 2599 PCI bits 500ksps 2549 Tabla 1: Tarjetas de conversión Teniendo en cuenta los resultados obtenidos se pueden sacar las siguientes conclusiones. Primero, la resolución no es un problema, es fácil encontrar tarjetas de conversión analógica digital con una resolución de 16 bits o más. Aunque es fácil encontrar tarjetas con una velocidad de 250ksps o incluso mayores, el número de tarjetas que permiten esa velocidad se reduce drásticamente. El problema llega al buscar el número de canales analógicos que se pueden muestrear simultáneamente, ya que solo se han encontrado tarjetas PCI capaces de convertir 8 canales de manera simultánea, lo cual es insuficiente para nuestras - 8 -
16 Introducción necesidades ya que queremos tener la capacidad de muestrear 12 canales simultáneos. Llegados a este punto la solución podría ser la utilización de dos tarjetas para el muestreo de las señales, pero esto supondría el uso de dos tarjetas PCI y por lo tanto un mayor consumo de los recursos disponibles. Además las tarjetas disponibles en el mercado son muy caras. Por todo esto se decide hacer una tarjeta de conversión analógico digital que se conecte a un único puerto PCI que sea capaz de convertir 12 canales simultáneos y con una resolución de 16 bits e intentando en la medida de lo posible hacer un diseño lo más económico posible. 1.2 MOTIVACIÓN DEL PROYECTO En la mayoría de procesos ingenieriles es vital la toma de datos de múltiples variables simultáneas analógicas, puesto que los sistemas informáticos son una herramienta fundamental en la toma de decisión a partir de los datos obtenidos, es necesario desarrollar un modo de convertir las señales analógicas propias del proceso en señales digitales que el ordenador pueda interpretar y manejar. El uso de una conversión simultánea de todas las variables es de vital importancia para evitar errores en el proceso de control. En el caso concreto de este conversor su uso será en el control de un motor eléctrico. 1.3 OBJETIVOS Desarrollo de una tarjeta de conversión analógico/digital, capaz de muestrear doce canales analógicos simultáneos con una resolución de 16 bits y una velocidad de muestreo de al menos 250ksps. Dicha tarjeta tendrá que poder comunicarse con un ordenador mediante un bus PCI
17 Introducción 1.4 METODOLOGÍA / SOLUCIÓN DESARROLLADA Para realizar el objetivo propuesto se han llevado a cabo los siguientes pasos: Se decidió la tarjeta FPGA así como el conversor analógico digital que se utilizan. Este paso se realizó eligiéndose la tarjeta Raggedstone1 Spartan-3 FPGA PCI Development Board y dos conversores analógico digital ADS8556 de Texas Instruments. Después de tener los elementos de hardware principales decididos se diseñó el circuito eléctrico necesario para el conversor, la adaptación de las señales a muestrear y la conexión con la tarjeta FPGA. Tras lo cual se diseñó el pcb para el circuito antes diseñado y que se conectara á la tarjeta FPGA. Hecho esto mediante el uso de código VHDL se diseñará el circuito que se descargará en la tarjeta FPGA para realizar el interfaz entre conversores y el pc para el correcto tratamiento de los datos aportados por el conversor. 1.5 RECURSOS / HERRAMIENTAS EMPLEADAS Se ha utilizado, a parte de la propia tarjeta y el conversor, aquellos elementos necesarios para implantar el sistema eléctrico (operacionales, resistencias, condensadores). Además se utilizaron diversos paquetes de software entre los que se incluye, Xilinx ISE Design Suite 11 y 12 en su versión gratuita, para el diseño del circuito a configurar en la FPGA del código VHDL. Así como los programas de software libre geda, para el diseño del circuito eléctrico y el programa también de software libre PCB, para el diseño del pcb ambos ejecutados bajo Linux. Como programa de tratamiento de textos se utilizó Microsoft Word
18 Desarrollo técnico Capítulo 2 DESARROLLO TÉCNICO 2.1 ELECCIÓN DE LOS ELEMENTOS A UTILIZAR En los siguientes apartados se procede a realizar la justificación de la utilización de los distintos componentes utilizados en el diseño de la tarjeta CONVERSOR ANALÓGICO DIGITAL ADS8556 DE TEXAS INSTRUMENTS. Los requisitos mínimos necesarios que tiene que tener el conversor de forma de que sea adecuado para el proyecto son: una velocidad de muestreo de al menos 250ksps, una resolución de 16 bits y el muestreo de 6 canales simultáneos. La búsqueda realizada entre los proveedores de Texas Instruments y Analog Devices arrojó los resultados que se muestran (Tabla 2). Modelo Proveedor Nº Bits Velocidad SINAD Consumo Paralelo Serie Precio ADS8364 Texas Ins ksps mw Si No 18.10$ ADS8365 Texas Ins ksps mw Si No 16.25$ ADS8556 Texas Ins ksps mw Si Si 15.95$ AD Analog De ksps mw Si Si 17.95$ AD7656 Analog De ksps mw Si Si 17.20$ Tabla 2: Comparativa de conversores
19 Desarrollo técnico Con estos datos se calcula el Enob (effective numbers of bits, número efectivo de bits) a partir del SINAD (Signal-to-Noise Ratio plus Distortion, ratio señal ruido más distorsión) según la fórmula (E. 1) E. 1 Modelo Enob ADS ADS ADS AD AD Tabla 3: Enob de los conversores A la vista de estos datos obtenidos se decide elegir el modelo ADS8556 de Texas Instruments (Figura 1) por los siguientes motivos. _Es el modelo que permite un muestreo más rápido alcanzando una velocidad de 630ksps en interfaz paralela, aunque hay que tener en cuenta que con interfaz serie la velocidad baja hasta las 450ksps pero aun así sigue siendo el modelo más rápido incluso comparado con otros en interfaz serie. _Es el modelo con un mayor Enob (Tabla 3) lo que significa una mayor precisión en las muestras obtenidas. _Permite la utilización tanto de una interfaz serie como paralela. _Es el modelo más económico, con un precio inferior a los 16 dólares americanos El único punto donde el modelo elegido se ve superado por sus competidores es en el consumo energético, pero puesto que el consumo no es muy grande todas las ventajas adicionales, previamente expuestas de este modelo
20 Desarrollo técnico compensan con creces este mayor consumo energético. Además si se calcula el consumo por ksps se obtiene: Modelo ADS8364 ADS8365 ADS8556 AD AD7656 Consumo/Velocidad 1.652mw/ksps 0.760mw/ksps 0.399mw/ksps 0.560mw/ksps 0.572mw/ksps Tabla 4: Relación consumo velocidad Observando los resultados (Tabla 4) podemos ver que el modelo elegido es también el de menor consumo en cuanto a consumo por ksps. Figura 1: ADS
21 Desarrollo técnico RAGGEDSTONE1 SPARTAN-3 FPGA PCI DEVELOPMENT BOARD La tarjeta Raggedstone1 Spartan-3 FPGA PCI Development Board (Figura 2) fue elegida más por razones prácticas que científicas, puesto que ya se disponía de la misma se puso como requisito para el proyecto el realizarlo usando esta tarjeta. Figura 2: Raggedstone1 Spartan-3 FPGA Development Board OPERACIONALES OPA2211A Se ha elegido el operacional de dos canales OPA2211a de Texas Instruments principalmente por ser el operacional recomendado por el datasheet del conversor analógico digital, por lo que sabemos que van a funcionar bien conjuntamente
22 Desarrollo técnico RESISTENCIAS, CONDENSADORES Y OTROS COMPONENTES Para la elección de los distintos condensadores y resistencias necesarios para la construcción de la tarjeta se han elegido del catalogo digital de la página web de farnell: Se han tenido en cuenta diferentes criterios para la elección de los componentes: 1º Tamaño: se han elegido componentes de pequeño tamaño para hacer más sencillas las etapas posteriores pero respetando un tamaño mínimo que pudiese ser soldado con los medios a nuestra disposición. 2º Calidad: Los componentes elegidos se han elegido de la mayor calidad posible manteniendo un compromiso económico de elegir componentes baratos. 3º Precio y tamaño del pedido: Se ha tenido en cuenta el número de unidades que era necesario pedir, así como el número mínimo de unidades que hay que pedir y el precio asociado, sin olvidar incluir los costes asociados al transporte. Con estos criterios se han elegido los siguientes componentes para la realización del proyecto: _Resistencias de 1kΩ: CRCW06031K00FKEA de VISHAY DRALORIC. _Resistencia de 22Ω: MFR3 22R FI de WELWYN _Jumper: de TYCO ELECTRONICS / AMP _Condensador de 100nF: 06033C104JAT2A de AVX _Condensador de 1µF: 0603YD105KAT2A de AVX _Condensador de 10µF: 1206YC106KAT2A de AVX _Condensador de 470nF: 0603YD474KAT2A de AVX _Condensador de 1nF: 08052C102KAT2A de AVX
23 Desarrollo técnico 2.2 DISEÑO DEL CIRCUITO ELÉCTRICO En el circuito eléctrico se pueden considerar distintas partes que se pueden diseñar de forma prácticamente independiente ADAPTACIÓN DE LAS SEÑALES A MUESTREAR Figura 3: Adaptación de las señales El circuito de las señales a muestrear (Figura 3) se ha diseñado uno para cada dos señales a muestrear, el circuito estará formado por cuatro resistencias de 1kΩ, dos resistencias de 22Ω, dos condensadores de 1nF, un operacional OPA2211a y dos jumper. El sistema está diseñado para trabajar adecuadamente con tensiones comprendidas entre menos doce voltios y doce voltios. La inclusión en el circuito de la segunda resistencia de 1kΩ, que puedo o no ser conectada gracias al jumper,
24 Desarrollo técnico permite variar la ganancia entre uno y dos de esta etapa para poder tener una precisión mayor para señales pequeñas CONDENSADORES PARA ACONDICIONAR EL CONVERSOR Figura 4: Condensadores del conversor Los condensadores (Figura 4) necesarios para acondicionar el conversor se obtienen de los datos proporcionados por el fabricante del conversor en su datasheet
25 Desarrollo técnico CONEXIÓN CON LA FPGA Figura 5: Conexión datos del conversor El envió de los 16 bits de datos a la FPGA (Figura 5) se hace a través de un conector para cada conversor, el banco de conexiones se utiliza únicamente para el envió de datos
26 Desarrollo técnico Figura 6: Conexión configuración del conversor Todas las patillas del conversor dedicadas a la configuración del conversor que puede tomar diferentes valores han sido conectadas a la FPGA para poder configurar al gusto desde la FPGA que es más sencillo de modificar si a posteriori queremos modificar la configuración de los conversores. Se utiliza también un conector para cada conversor
27 Desarrollo técnico CONEXIONES DEL CONVERSOR Figura 7: Conexiones del conversor La mayoría de las patillas del conversor (Figura 7) están conectadas a los bancos de conexiones de la FPGA anteriormente comentados, seis de ellas son las seis entradas de las señales analógicas a muestrear, y el resto de las patillas están conectadas a tierra, a señales de referencia o condensadores para acondicionar el conversor según lo indica el datasheet correspondiente
28 Desarrollo técnico 2.3 DISEÑO DEL PCB Para el diseño del PCB se ha decidido utilizar un sistema de cuatro capas distintas, una de ellas utilizada como capa de tensión de cinco voltios, otra como capa de tierra, otra utilizada para conectar los elementos y la mayoría de las pistas y la ultima para poner otras pistas para permitir que se puedan cruzar las pistas. Se utilizarán las indicaciones de diseño Eurocircuits para que se pueda mandar fabricar a esta misma empresa, utilizando las Design Guidelines de Enero de Pattern class Service P+S+T+I+O P+S+T+I+O P+S+T+I+O P+S+T+I+O T+O T+O O OTW OTT-OTP-OPP OAR ITW ITT-ITP-IPP IAR Tabla 5: Diseño de PCBs A la vista de las opciones disponibles (Tabla 5) se ha elegido el pattern class 8, mínimo necesario para poder realizar el PCB utilizando los conversores analógicos digitales que hemos seleccionado. La Tabla 5 muestras las distancias permitidas entre los diferentes elementos en el circuito (Figura 8) la primera letra que es una I ó una O que significa si se refiere a una capa exterior (Outer) o a una capa interior (Inner), el campo service hace referencia a la disponibilidad del tipo de proceso con los siguientes significados:
29 Desarrollo técnico P PCB proto. S Estandard pool T Tech pool I IMS pool O On demand Figura 8: Distancias en el PCB 2.4 DISEÑO DE LA FPGA El diseño de la FPGA se puede dividir en dos fases fácilmente diferenciables, por un lado la comunicación entre la FPGA y los dos conversores y por el otro la comunicación, mediante el puerto PCI, entre la FPGA y el ordenador
30 Desarrollo técnico El diagrama de bloques de nuestro sistema seria el que sigue: Figura 9: Diagrama de bloques PCI Slot. Esto es simplemente la conexión física en el ordenador del puerto PCI PCI32TLITE. Esto es el core que se descargará en la FPGA que se encarga de hacer de driver del puerto PCI. Este core es proporcionado por Opencores y es un core gratuito. Bus Wishbone. Se ha decidido utilizar el bus Wishbone para la comunicación entre el core del PCI y la FPGA, se ha tomado esta decisión, porque este bus dispone de todas las funciones necesarias para la ejecución de las especificaciones del proyecto y además ya existe su código VHDL que está incluido en el driver de la FPGA. Controlador. Esta es la parte principalmente diseñada de forma específica en este proyecto, se encarga de recibir las órdenes del ordenador y trasmitirlas a los conversores, también se encarga de recibir la información de los conversores y devolverla al ordenador cuando corresponda de forma ordenada, el sistema contará con un banco de registros donde almacenará los resultados de las conversiones así como las opciones de configuración de los conversores. Una maquina de estados se encargará de controlar el correcto funcionamiento de los conversores
31 Desarrollo técnico Conversores. Estos son los dos conversores analógico digital ADS8556 de Texas Instruments PCI32TLITE Esto es el core que se descargará en la FPGA que se encarga de hacer de driver del puerto PCI, este core es proporcionado por Opencores, se utilizará el código de libre acceso proporcionado por Varxec en su versión tres, haciendo aquellas modificaciones que se consideren necesarias. En primer lugar se tiene que configurar el bus PCI para que el ordenador reconozca el dispositivo y viceversa, durante esta fase se almacenan en el ordenador datos (Figura 10) como el fabricante del chip y de la tarjeta, que pueden diferir, así como el identificador de chip y tarjeta, tipo de tarjeta, direcciones base de los registros, características, comandos soportados y tamaño del cache. Hecho esto le queda asignada a la tarjeta PCI una dirección inequívoca que utilizará el ordenador para la comunicación. Este proceso se realiza automáticamente al encenderse el ordenador. Figura 10: Configuración inicial
32 Desarrollo técnico De las posibles funciones del puerto PCI utilizaremos únicamente las más sencillas, el ciclo de lectura simple (Figura 11) y el ciclo de escritura simple (Figura 12). Figura 11: Ciclo de lectura simple bus PCI

References: resolución 
 resolución 
 resolución 
 Resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución