Source: https://es.scribd.com/document/352465562/Clase-6-Convertidor-AD
Timestamp: 2020-08-03 20:19:16+00:00

Document:
Clase 6 Convertidor AD | Conversor analógico a digital | Señal analoga
convertidos de análogo a digital circuito
guardarGuardar Clase 6 Convertidor AD para más tarde
Convert Id Ores
Convertidore ADyDA
Notas soporte Laboratorio 7 y 8
Anexo 3 - Plan de Nivelación
Caracterizacion Joint
COMPUERTA DAC0808
Seguimiento proyectos SENNOVA 2019 v2.docx
Tiposadc
Informe Analogico Digital
practica02_teoria_control_iii_g1
Tarea 1 Adquisición de Datos.docx
Básicamente, la conversión A/D es el proceso de tomar un valor analógico (sea en tensión o en corriente) y transformarla a un código binario equivalente.
El proceso de conversión A/D es generalmente más complejo y largo que el proceso D/A, y se han creado y utilizado muchos métodos.
Varios tipos importantes de ADC utilizan un DAC como parte de sus circuitos.
Conversión Análoga Digital
La figura muestra un diagrama de bloques general para esta clase de ADC.
Existen muchas aplicaciones en las que los datos analógicos tienen que ser digitalizados (convertidos en digital) y transferidos a la memoria de una computadora.
El proceso por el cual la computadora adquiere estos datos analógicos digitalizados se conoce como adquisición de datos.
En una aplicación de almacenamiento, con una grabación de audio digital o un osciloscopio digital, la microcomputadora interna almacenará los datos y un tiempo después los transferirá a un DAC para reproducir los datos analógicos.
En una aplicación de control de proceso, la computadora puede examinar los datos o realizar cálculos con ellos para determinar qué salidas de control generar.
microcomputadora se conecta a una ADC de rampa
digital con el fin de adquirir datos
Las formas de onda de la figura ilustran la forma en la que la computadora adquiere una versión digital de la señal analógica, V A .
El proceso por medio del cual la computadora genera un pulso de INICIO, examina FDC y carga datos del ADC en
la memoria, se halla bajo el control del programa que la
computadora está ejecutando.
El proceso por medio del cual la
computadora genera un pulso de INICIO,
examina FDC y carga datos del ADC en la
Esto determinará cuántos puntos de datos de la señal
memoria, se halla bajo el control del
analógica se almacenarán en la memoria de la
programa que la computadora está
Este programa de adquisición de datos determinará cuántos puntos de datos de la señal analógica se almacenarán en la memoria de la computadora.
ADC DE RAMPA DIGITAL
Una de las versiones más sencillas del ADC es la que emplea un contador binario como registro y permite que el reloj incremente el estado del contador un paso a la vez hasta que Vax ≥ V A .
Este tipo de convertidor recibe el nombre de ADC de rampa digital debido a que la forma de onda en Vax es una rampa (en realidad, una escalera).
Otro nombre con el que también se le conoce es ADC tipo contador.
Si suponemos que V A , el voltaje analógico de entrada al convertidor, es positivo, la operación del mismo es la siguiente:
1.- Se aplica el pulso INICIO para poner el contador en cero. El estado ALTO de INICIO también inhibe el paso de los pulsos de reloj por la compuerta AND y de aquí hacia el contador.
2.- Cuando las entradas del DAC son todas cero, la salida de éste es Vax= 0 V.
3.- Dado que V A > V AX , la salida del comparador, FCD es ALTO.
4.- Cuando INICIO regresa al estado BAJO, se habilita la compuerta AND y entonces los pulsos de reloj pasan hacia el contador.
5.- A medida que el contador avanza, la salida del DAC, Vax, aumenta un paso a la vez.
6.- Este proceso continúa hasta que Vax alcanza un paso que excede a V A por una cantidad igual o mayor que V T (por lo general, de 10 a 100 uV). En este momento FDC cambia hacia el estado BAJO e inhibe el flujo de pulsos hacia el contador, motivo por el cual éste deja de contar.
7.- El proceso de conversión está terminado, lo que es señalado por la transición de ALTO hacia BAJO de la señal FCD; el contenido del contador es la presentación digital de V A .
8.- El contador retiene el valor digital hasta que el siguiente pulso INICIO da comienzo otra vez al proceso de conversión.
El tiempo de conversión depende de la cantidad de bits del contador y de la señal analógica de entrada
Frecuencia de reloj 1MHz; V T = 0.1 mV; salida del DAC a escala completa = 10.23 V y una entrada de 10 bits.
Determine los siguientes valores:
a) El equivalente digital obtenido para V A = 3.728 V.
b) El tiempo de conversión.
c) La resolución del convertidor.
a) El DAC tiene una entrada de 10 bits y una salida a escala completa de 10.23 V. Por tanto, el número de posibles pasos totales es 2 10 - 1 = 1023, de manera que el tamaño de paso es:
10.23v =10mV
Esto significa que aumenta en pasos de 10 mV cuando el contador cuenta hacia arriba desde cero.
Ya que V A = 3.728 V y VT= 0.1 mV, Vax tiene que llegar a 3.7281 V o más, antes de que el comparador cambie a BAJO.
¿Cuánto será el tiempo de conversión máximo (tc máx)?
3.728v = 372.81 pasos
b) Se necesitaron 373 pasos para completar la conversión. En consecuencia, ocurrieron 373 pulsos de reloj a razón de uno por microsegundo.
Esto da un tiempo total de conversión de 373 us.
F= 1Mhz T= 1/F = 1uS
c) La resolución de este convertidor es igual al tamaño de paso del convertidor D/A, que es 10 mV.
El tiempo de conversión es el intervalo de tiempo entre el final del pulso INICIO y la activación de la salida FDC.
El contador comienza a contar desde 0 hasta que el voltaje exceda V A , donde FDC pasa a BAJO para terminar el proceso de conversión.
Debe quedar claro que el valor del tiempo de conversión, t c , depende de V A .
Un mayor valor de V A requerirá de un mayor número de pasos para que el voltaje de la rampa escalonada exceda V A .
El máximo tiempo de conversión se presenta cuando V A tiene un valor un poco menor que el de la escala completa; en este caso tiene que esperar hasta el último paso para activar la señal FDC.
Para un convertidor de N bits el tiempo de conversión será
t c (máx) = (2 n - 1) x ciclo de reloj
Por ejemplo, un DAC de 10bits y una frecuencia de 1Mhz tendría un tiempo máximo de conversión de:
t c (máx) = (2 10 - 1) x 1 us =1023 uS
ADC DE APROXIMACIONES SUCESIVAS
El convertidor de aproximaciones sucesivas es uno de los tipos de convertidores más utilizados.
Tiene una circuitería más compleja que el ADC de rampa digital, pero un tiempo de conversión más pequeño.
Además, los convertidores de aproximaciones sucesivas (CAS) tienen un tiempo fijo de conversión que no depende del valor de la señal analógica.
La configuración básica, mostrada en la figura, es similar a la del ADC de rampa digital.
Sin embargo, el CAS no utiliza un contador para generar la entrada al DAC sino que emplea un registro.
La lógica de control modifica bit por bit el contenido del registro hasta que el contenido de éste se convierte en el equivalente digital de la entrada analógica V A dentro de la resolución del convertidor.
Para este ejemplo hemos seleccionado un convertidor sencillo de cuatro bits con un tamaño de paso igual a un volt.
Aunque en la práctica muchos CAS tienen más bits y una resolución más pequeña que las del ejemplo, la operación será exactamente la misma.
En este momento usted debe poder determinar que los cuatro bits del registro que sirven como entradas al DAC tienen como factores de ponderación 8, 4, 2 y 1 volt, respectivamente.
Supongamos que la entrada analógica es V A = 10.4 V. La operación del convertidor comienza cuando la lógica de control borra todos los bits del registro y, con ello, los pone en 0; es así como Q1,= Q2 = Q3 = Q4 = 0. Escribiremos esta condición como [Q] = 0000.
Lo anterior hace que la salida del DAC sea V AX = 0
Con V AX < V A ,
la salida del
comparador es
En el siguiente paso (tiempo t1, la lógica de control pone el MSB del registro en 1, de modo que [Q] = 1000. Esto hace que V Ax = 8 V.
Dado que V AX < V A , la salida COMP permanece en ALTO. Este nivel le indica a la lógica de control que la puesta del MSB no causó que V AX excediera V A ; por tanto, el MSB se mantiene en 1.
Ahora la lógica de control avanza hacia el siguiente bit, Q2. Lo pone en 1 para producir [Q] = 1100 y con ello
V AX = 12 V en t2.
Dado que V AX > V A , la salida COMP cambia hacia estado BAJO.
Esto indica a la lógica de control que el valor de V AX es demasiado grande; por tanto, la lógica de control pone a Q 2 en cero en t3.
De este modo, el contenido del registro regresa a 1000 y V AX regresa a 8 V.
El siguiente paso ocurre en t 4 , donde la lógica de control pone en 1 el bit correspondiente a Q1, de modo que
[Q] = 1010 y V AX = 10 V. Con V AX < V A , COMP es ALTO y le indica a la lógica de control que mantenga Q1 en 1
El paso final ocurre en t5, que es donde la lógica de control pone el bit Q0 en 1 con lo que [Q] = 1011 y V AX = 11 V. Dado que V AX > V A , COMP cambia hacia el estado BAJO para indicar es demasiado grande, y entonces la lógica de control pone de regreso a Q0 en 0 en t 6 .
En ese punto, se han procesado todos los bits del registro, la conversión está completa y la lógica de control activa la señal de salida FDC para indicar que en el registro se encuentra el equivalente digital de V A.
Para este ejemplo, la salida digital correspondiente a
VA = 10.4 es [Q] = 1010.
Observe que en realidad 1010 es equivalente a un voltaje de 10 V, el cual es menor que la entrada analógica; esta es una característica del método de aproximaciones sucesivas.
Recuerde que en el método de rampa digital, la salida siempre es equivalente al voltaje generado por un paso anterior a V A .
Un CAS de 8 bits tiene una resolución de 20 mV. ¿Cuál será la salida digital para una entrada analógica de 2.17 V?
2.17 V/20mV = 108.5
paso 108 producirá un V AX = 2.16 V,
mientras que el 109 generaría un V A x = 2.18 V.
El CAS siempre produce un V AX final anterior a V A .
Por consiguiente, para el caso donde V A = 2.17 V, la salida digital es 108 10 = 01101100 2
ADC de aproximaciones sucesivas ADC0804 Los diversos fabricantes de CI proporcionan ADCs con un amplio rango de características de operación.
A continuación veremos unos de los dispositivos más populares para tener una idea de lo que en realidad se emplea en las aplicaciones de sistemas.
En esta lámina se presenta la distribución de terminales para el ADC0804, que es un CI de 20 terminales fabricado con tecnología CMOS y que lleva a cabo la conversión A/D utilizando el método de aproximaciones sucesivas.
1.- Tiene dos entradas analógicas: Vent(+) y Vent(-) que permite tener entradas diferenciales.
En otras palabras, el voltaje real de entrada Vent es la diferencia en los voltajes aplicados en dichas terminales [Vent analógico = Vent(+) - Vent(-)].
En mediciones hechas en un solo punto, la entrada analógica se aplica en Vent(+), mientras que Vent(-) se conecta a la tierra analógica.
Durante la operación normal, el convertidor utiliza
y la entrada
analógica puede variar desde 0 hasta 5 V, que es el valor a escala completa.
2.- Convierte el voltaje analógico de entrada en una salida digital de 8 bits. La salida es de tres estados, lo que permite conectar el convertidor con facilidad en canales de datos. Con 8 bits, la resolución es de 5 V/255 = 19.6
3.- Tiene un circuito de reloj interno que produce una frecuencia igual de f= 1/(1.1*R*C), donde R y C son los valores de los componentes conectados al convertidor de manera externa.
Una frecuencia típica de reloj es 606 kHz usando R = 10Kohm y C=150 pF.
Si se desea, también puede utilizarse un reloj externo; éste se conecta a la terminal RELOJ DENTRO del CI.
4.- Al utilizar una frecuencia de 606 kHz, el tiempo de conversión es aproximadamente 13 us.
5.- Tiene conexiones a tierra por separado para los voltajes analógicos y digitales. El terminal 8 corresponde a la tierra analógica y se conecta al punto común que sirve como referencia en el circuito analógico que genera dicho voltaje.
La terminal 10 es la tierra digital, que es la que utilizan todos los dispositivos digitales que integran el sistema. (Observe que se emplean símbolos diferentes para tierras diferentes.)
La tierra digital es inherentemente ruidosa como consecuencia de los rápidos cambios de corriente que tienen su origen cuando los dispositivos digitales cambian de estado.
Aunque no es necesario utilizar una tierra analógica aparte, hacerlo asegura que el ruido de la tierra digital no sea la causa de un cambio prematuro en la salida del comparador analógico que se encuentra dentro del ADC.
Este CI está diseñado para ser conectado con facilidad al canal de datos de un microprocesador.
Por esta razón, los nombres de algunas entradas y salidas del ADC0804 tienen su origen en las funciones que son comunes en los sistemas basados en un microprocesador.
Las funciones de entradas y salidas son las siguientes:
CS Habilitación del microcircuito [Chip Select] Esta entrada debe encontrarse en su estado activo en BAJO para que las entradas RD o WR tengan efecto.
Con CS en el estado ALTO, las salidas digitales se encuentran en su estado de alta impedancia y no se lleva a cabo ninguna conversión.
RD (READ) Esta entrada se emplea para habilitar los buffers de las salidas digitales. Con CS = RD = BAJO, las terminales correspondientes a las salidas lógicas tienen niveles lógicos que representan el resultado de la última conversión A/D.
La microcomputadora puede entonces leer estos datos digitales en el canal de datos del sistema.
entrada para señalar el inicio de una nueva conversión.
De hecho es una entrada de inicio de conversión.
Es llamada entrada ESCRIBIR porque en una aplicación típica donde la microcomputadora generará un pulso “ESCRIBIR" (similar al utilizado para escribir en una memoria) que manejará esta entrada.
INTR (INTERRUMPIR) Esta salida irá al estado “ALTO" al inicio de una conversión y retomará a "BAJO” al final de la misma.
Es en realidad una señal de salida de fin de conversión pero es llamada INTERRUMPIR porque en una situación típica se envía a la terminal correspondiente de un microprocesador para obtener atención del mismo y hacerle conocer que los datos del ADC están listos para leerse.
Vref/2 Esta es una entrada opcional que puede emplearse para disminuir el voltaje de referencia interno y con ello cambiar el rango analógico de entrada que el convertidor puede manejar.
Cuando esta entrada no está conectada, permanece en 2.5 V (Vcc/2), debido a que en este caso V CC se emplea como referencia.
Si se conecta un voltaje
externo en esta terminal, la
referencia interna cambia y su valor es el doble del correspondiente al voltaje externo.
Salida de reloj (CLK OUT) Para utilizar el reloj interno, se conecta una resistencia a esta salida.
La señal de reloj interno aparece en esta terminal.
Entrada de reloj (CLK IN) Se utiliza como entrada de reloj externo, o para conectar un capacitor cuando se hace uso del reloj interno.
La siguiente figura ilustra una forma de conexión común entre el ADC0804 y una microcomputadora para una aplicación de adquisición de datos.
La microcomputadora controla el momento en que se llevará a cabo la conversión mediante la generación de las señales CS y WR.
Después adquiere los datos de la salida del ADC al generar las señales CS y RD después de detectar la TPN en INTR, la que indica el fin de la conversión.
U1(WR)
DB0(LSB)
CLK R
DB7(MSB)
1 C.I. ADC 0804
1 C.I. 555
1 Condensador de 150pF
1Condensador de 100nF 1Condensador de 10nF
Potenciómetro de 10Kohm
Resistencias de 10Kohm
Resistencias de 470 ohm
Resistencia de 100Kohm
Señal analoga
Documentos similares a Clase 6 Convertidor AD
thesuitek
AJ Luis
Juan Miguel Guarin
Caterin Rivera Bernal
COBRACAN2208
Juan J. Hernández
Isahí Garrido
Kiqe Torres
Tema 4 Variables an a Logic As
6d Prac8 Sofia
Señal de Entrada y Salida Analoga
13.- Lectura y Escritura Con Adquisición de Datos
Diapocitivas de Convertidores Analogico Digital a D
Teleco2a.pptx
Tema1-DAC ADC Muestreo
TG1_2019 (2) (1).docx
Informe-metrologia
distribucion geografica, nomenclatura y notas taxonomicas triatominos.pdf
Las Plantas y Sus Utilidades
Keri Systems Nxthardware
Actividad Integradora Antes de Darwin M16S1
C113 Sobre El Examen Medico de Los Pescadores
Asincronía, textualidad y cooperación .docx
Karina Cadena
Work Order Chavetas
practica4 (2)
Luis David Torrealba
Principales Festividades Del Perú Original
Patty Ibañez
Cableado RJ 586A 586B
INDUSTRIA_AZUCARERA.pdf
Diego Alejandro Ledesma Flores
Cria Comercializacion Caballos Sangre Pura

References: resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución