Source: https://www.slideserve.com/tana/sistemas-de-adquisici-n-de-datos-convertidores-d
Timestamp: 2018-08-19 20:01:01+00:00

Document:
PPT - SISTEMAS DE ADQUISICIÓN DE DATOS CONVERTIDORES D/A Y A/D PowerPoint Presentation - ID:938760
SISTEMAS DE ADQUISICIÓN DE DATOS CONVERTIDORES D/A Y A/D PowerPoint Presentation
SISTEMAS DE ADQUISICIÓN DE DATOS CONVERTIDORES D/A Y A/D
<iframe src="https://www.slideserve.com/embed/938760" width="600" height="485" frameborder="0" marginwidth="0" marginheight="0" scrolling="no" style="border:1px solid #CCC;border-width:1px 1px 0;margin-bottom:5px" allowfullscreen webkitallowfullscreen mozallowfullscreen> </iframe>
SISTEMAS DE ADQUISICIÓN DE DATOS CONVERTIDORES D/A Y A/D - PowerPoint PPT Presentation
SISTEMAS DE ADQUISICIÓN DE DATOS CONVERTIDORES D/A Y A/D. Ramón Ruiz Merino. ÍNDICE. Ventajas de las técnicas digitales Esquema general de un sistema de procesamiento de señales Muestreo y cuantización de señales Funciones previas a la conversión A/D Estructuras de conversión D/A y A/D
PowerPoint Slideshow about 'SISTEMAS DE ADQUISICIÓN DE DATOS CONVERTIDORES D/A Y A/D' - tana
SISTEMAS DE ADQUISICIÓN DE DATOSCONVERTIDORES D/A Y A/D
Esquema general de un sistema de procesamiento de señales
Funciones previas a la conversión A/D
Estructuras de conversión D/A y A/D
Soluciones comerciales y criterios de selección
Sustitución de sistemas de procesamiento analógicos por digitales: razones
HARWARE ÚNICO  MÚLTIPLES TAREAS
ACTUALIZACIÓN Y FLEXIBILIDAD
Digitales: actualización  nuevo código
Analógicos: actualización  nueva estructura
Tolerancia componentes
Prestaciones idénticas
Independencia con edad, temperatura o tolerancia
Implementación más fácil de algoritmos adaptativos
Códigos correctores de errores: inclusión de redundancia
Señal analógica secuencia valores numéricos [señal analógica]
Transformación de una señal analógica en una secuencia de muestras  valores en instantes discretos
Muestreo en tiempo real (ideal uniforme)
Señales periódicas o de características repetitivas
Las muestras se forman sobre sucesivos ciclos en diferentes instancias de la señal
Anchos de banda superiores a la frecuencia de muestreo
MUESTREO POR TREN DE PULSOS: DOMINIO DEL TIEMPO
MUESTREO TREN DE PULSOS: DOMINIO FRECUENCIAL
2m: f Nyquist
Error de reconstrucción de la señal muestreada
MUESTREO TREN DE IMPULSOS
ARMÓNICOS PUROS: “ALIAS”
SEÑALES DE ESPECTRO EXTENSO: FILTROS ANTIALIASING
Condiciones de reconstrucción:
Señal limitada en banda
fm < 2 fs (fs=10fm typ)
Filtros antialiasing:
Señal: DC - 100 Hz (-3dB)	-12 dB/octava	fmax=200 Hz
ADC: 10 bits (60 dB)
fs=800Hz (4 fmax)
Atenuación: 600Hz
Butterworth de 4º orden, fc=200Hz (-38dB@600Hz)
Asignación a cada muestra de un código binario
Discretización del valor de las muestras: definición de bandas
Necesidad de mantener la muestra (S&H)
Margen de entrada (M): diferencia entre el mayor y menor valor de la entrada analógica
Intervalo de cuantización (q): diferencia entre mayor y menor valor asignados a un mismo código digital de salida
Resolución (N): número de códigos del cuantizador Suele ser una potencia de dos: N = 2n (n bits)
Cuantización uniforme: q =M/2n
Error (ruido) de cuantización
Transferencia estática
Suma de un offsetde ½ LSB
CUANTIZACIÓN NO UNIFORME
Error relativo grande para pequeñas entradas en esquemas uniformes
Mantenimiento de la relación señal-ruido
Variación de la cuantificación proporcional al nivel de entrada
(Pre-énfasis)
REQUISITOS RELACIÓN SEÑAL-RUIDO
Calidad de los datos sistema adquisición de datos:
Relación señal-ruido (SNR) de entrada analógica
Resolución de la cuantización
SNR compatible con cuantización de n bits:
Ruido menor que mínima señal discernible (0.5/2n)
Entrada sinusoidal escala completa:
Requisitos SNR de entrada mínimos en función del número de bits (entradas fondo escala):
Modelo lineal de ruido de cuantización:
Efecto del promediado sobre múltiples ciclos:
RESOLUCIÓN Y RELACIÓN SEÑAL-RUIDO (SNR)
(q=1/2n)
SNR intrínseco de la cuantización (SER):
SISTEMA DE INSTRUMENTACIÓN BASADO EN COMPUTADOR
Configuraciones sistemas ADQ (1)
A. Time skew
B. Sin Time skew
Configuraciones sistemas ADQ (2)
C. Alta velocidad (sigma-delta)
D.	Sensores similares	Velocidad baja
ACONDICIONAMIENTO ANALÓGICO
TAREAS DEL SUBSISTEMA DE ACONDICIONAMIENTO:
Escalado: para ajustar la salida de los transductores al rango de entrada del conversor A/D
Adaptación del espectro de frecuencias de la salida de los sensores para seleccionar bandas de información y facilitar la obtención de muestras digitales “válidas”
ACONDICIONAMIENTO ANALÓGICO: FUNCIONES
Amplificación: señales procedentes de transductores de bajo nivel (termopar: 7 a 40 V)  ajuste rango de señal al de entrada de ADC para incrementar resolución y sensibilidad
Aislamiento (óptico, capacitivo, transformador): diferencias en tierras (lazos de tierra), espigas alta tensión o señales modo común  evita ruidos y daños a equipos
Filtrado: eliminación de ruidos HF, ruido de red y“aliasing”
Excitación: para transductores resistivos  aplicación de corrientes o tensiones en estructuras de medida (puentes)
Linealización: dado que ciertos transductores (p.e. termopares) tienen una respuesta no lineal
MULTIPLEXADO ANALÓGICO
Time DecimationMUX (TDM)
Resistencia pequeña en ON y muy grande en OFF
Tensiones de margen amplio (>15V)
Aislamiento galvánico control-acción
Baja dependencia con T
Bajo consumo y coste
Tamaño reducido y sin rebotes
MUESTREO RETENCIÓN
Muestreo-retención frente a seguimiento-retención
Parámetros temporales THA
Resolución: número de bits de entrada
Conversión unipolar o bipolar
Tensión de referencia interna o externa (multiplicador)
Estructura multiplicadora (fuentes corriente o resistencias ponderadas)
Redes de resistencias R-2R
Tiempos característicos convertidores D/A
Valores typ.:
(100ns,8bits)
(1.2s,12bits)
FUENTES DE CORRIENTE PONDERADAS
(Código binario natural)
(Binario natural)
Multiplicador (Vref)
Rapidez: tiempos conversión (100ns,8bits)
Precisión en resistencias de valores muy distintos (<8 bits)
RESISTENCIAS EN ESCALERA (R-2R)
Disminución del número de resistencias calibradas
Sobremuestreo: incremento de resolución a costa del muestreo
Modulación densidad pulsos (PDM)
Modulación anchura pulsos (PWM)
Representación en 1 bit:
Reconstrucción PWM
GENERADOR DE PATRONES PWM
N ciclos  1 muestra
Condición no rizado:
 filtro >> periodo conv.  Limitación dinámica severa
GENERADOR DE PATRONES PDM
(1 bit DAC)
(Pseudoaleatorio)
DENSIDAD DE PULSOS (PDM)
Conteo “desordenado”
Probabilidad aparición pulsos: X/N
Mejora tiempo respuesta
ESQUEMAS PRÁCTICOS: “DITHERING”
Dither: señal pseudoaleatoria sumada
ESQUEMAS DE INTERPOLACIÓN
Audio digital (CD): 16 bits a una fs de 44.1 kHz
Necesidad de un reloj de 216 44.1  103 = 3 GHz
Sobremuestreo sobre DAC de más de un bit
Uso de interpolación (+ pasa-baja)
Esquema de Philips: interpolación + bit stream
Primer filtro: implementado para función de “antialiasing”
ERRORES EN CONVERTIDORES D/A
Forma de hacer conversión
Diferencia pendientes
Compensación: ajuste Vref
Dependencia de T y Vcc
Dependencia de T, Vccy tiempo
Error de monotonía(no linealidad diferencial)
Incrementos (q) no constantes
Aumento de un bit: disminución salida (falta de monotonía)
Más acusado: DAC resistencias ponderadas
Falta de continuidad en determinados cambios salida
Tiempo de paso a conducción de fuentes diferente
Error de transición
Resolución (número de bits)
CLASES DE CONVERTIDORES A/D
Conversión directa: comparación tensión de referencia (flash)
Métodos indirectos: transformación a una variable intermedia (p.e. tiempo)
Estructuras realimentadas
Convertidores sigma-delta (oversampling)
Estructuras pipeline
Escalera de comparadores
Máxima velocidad (10-100MHz)
Resolución limitada (número de resistencias): < 8 bits
Resistencias precisas: ajuste láser
Aplicaciones: osciloscopios, vídeo, radar, ...
R, ... ,R
3R/2, R, ... ,R/2
Método indirecto: transformación de la entrada en variable intermedia  tiempo
Integración de tensión de referencia (rampa) hasta alcanzar tensión de entrada
Aumento precisión de convertidores de rampa
Doble integración: eliminación de errores por variaciones C y frec
Primera integración a tiempo constante (Vx)
Segunda integración a tensión fija (Vref)
Valor alcanzado primera rampa:
Rampa decreciente:
(independiente de componentes y frecuencia)
Aplicaciones: alta precisión, lentas (instrum. Digital)
Estructura realimentada con D/A
Registro de aproximaciones sucesivas: varía 1 bit cada vez (MSB-LSB)
Tiempo de conversión reducido respecto a rampa: 1 – 50 s
Precisión de 8 a 12 bits
Baratos, precisos y rápidos vs. problemas ante cambios abruptos
CONVERTIDORES A/D SIGMA-DELTA
Concepto introducido en 1962, pero no implementado hasta VLSI
Estructura predominantemente digital (90%)  integración en un solo chip con DSPs
Buenas características de ruido y alta resolución
Señales de ancho de banda moderado: voz (4kHz a 14 bits) y audio digital alta fidelidad (20-24kHz a 16-18 bits)
Sobremuestreo y ADC de baja resolución
SOBREMUESTREO Y RUIDO
Menores requerimientos en filtro antialiasing
Reparto ruido de cuantización (blanco) en rango mayor de frecuencia
Eliminación del ruido por filtro pasa-baja (incremento SNR) 
sub-muestreo manteniendo alto SNR (decimación)
Fracción de ruido en banda:
SOBREMUESTREO Y RESOLUCIÓN
Si relación sobre-muestreo
fS/2fB= 2r:
Cada fs 2  3 dB mejora en SNR  0.5 bit mejor resolución
Sinusoide con amplitud V=1 (potencia V 2/2=0.5)
Ancho de banda de audio digital (fB=20KHz)
Resolución requerida 16 bits (audio digital)  SNR = 98 dB
Uso de un conversor de 8 bits (N) sobremuestreado
Si se calcula x2/e2 de este N se puede despejar r  fS
fS= 2.64 GHz
imposible para convertidores de 8 bits en la actualidad
Necesidad conversores menor resolución  1 bit (Sigma-delta)
Codificación y cuantización de diferencia entre muestras sucesivas
Integrador: tecnología de condensadores conmutados
Cuantizador de 1 bit: comparador
MODULACIÓN SIGMA-DELTA (1er ORDEN)
Salida: señal modulada en densidad de pulsos (PDM)
Realimentación: fuerza salida a igualarse a entrada
Promedio temporal salida del modulador  entrada
u[n]: señal de error
v[n]: señal a cuantizar
Prestaciones de ruido dependientes de la frecuencia
Filtro pasa-baja para la señal de entrada y pasa-alta para el ruido
Cada fs 2  9 dB mejora en SNR  1.5 bit mejor resolución
Ejemplo: fs=96.78 MHz
CONVERTIDOR A/D SIGMA-DELTA
MODULACIÓN SIGMA-DELTA (2o ORDEN)
En la práctica: existen ciclos límite en el primer orden que introducen tonos (oscilaciones) 
Moduladores 1er orden raramente utilizados en voz o audio
Esquemas de segundo orden:
La señal cuantizada (v2) es una versión integrada del error “fino” (u2)
u2 y v2 : representaciones más precisas  salida más precisa
Dominio z:
Cada fs 2  15 dB mejora en SNR  2.5 bits mejor resolución
Ejemplo: fs=6.12 MHz
CONVERTIDORES A/D PIPELINE
Compromiso entre velocidad, precisión y coste
Estructura de 10 bits
1.5 bit/etapa
Buffers SC
S&H entre etapas (concurrencia)
Corrección digital (18-10 bits)
14.3 Ms/s
CONVERTIDORES A/D: COMPARATIVA
Video-rate ADC
fs > 5 Ms/s: flash y pipeline
Bajo consumo: flash de baja resolución
Bajo consumo 8-12 bits: pipeline
C.I. COMERCIALES
Chip de interfase analógico: TLC32044
Convertidor D/A: DAC0800 (National)
A: Factores multiplicactivos áreas de emisor
Convertidor D/A dual: AD7528 (Analog Devices)
CA3162: doble rampa (3 dígitos BCD)
ADC0801 (National):
AD9000: convertidor A/D flash
TLC320AD58C: sigma-delta
Entrada/salida programada (control del procesador)
Amplificadores de entrada:
Ganancia programable digital
Entradas single-ended (valores relativos tensión común)
Número de canales: single-ended diferenciales
Rechazo al modo común (CMRR) entradas diferenciales
Rango de señales de entrada (mono o bipolar)
Ancho de banda señal de entrada (frecuencia de adquisición)
Throughput: cantidad de muestras / tiempo (tiempos de setup MUX, amplificadores y S&H, tiempo conversión)
Resolución (nº de bits) y precisión: medidas relativas a rangos de error:
No linealidad diferencial (DNL - code widths) y precisión relativa (LSB)
Repetibilidad: proximidad entre medidas sucesivas idénticas (% FSR)
Salidas analógicas y E/S digitales
NO LINEALIDAD DIFERENCIAL (DNL)
PRECISIÓN RELATIVA (LSB)
NO LINEALIDAD INTEGRAL (INL)
Errores y distorsión  disminución del SNR hasta no verificar los requisitos de la cuantización
Número efectivo de bits de un sistema de adquisición:
DAQ-516
(National Instr.)
DT2831
(Data Translat.)
A.M. Abo y P.R. Gray. “A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter”. IEEE Journal of Solid-Satate Circuits, Vol.34, no.5, pp. 599-606. 1999.
P. Aziz, H. Sorensen y J. Van Der Spiegel. "An overview of Sigma-Delta Converters". IEEE Signal Processing Magazine. Enero, 1996.
C.H. Chen. Signal Processing Handbook. Marcel Dekker. 1988.
N. Gray. The ABCs of ADCs: Analog-to-Digital Converter Basics. National Semiconductors. 2003. http://www.national.com/apnotes/
C. Marven y G. Ewers. A simple Approach to Digital Signal Processing. Texas Instruments. 1994.
National Instruments. Data Acquisition Fundamentals. Application Note 007. 1999. http://zone.ni.com/devzone/conceptd.nsf/appnotebynumber

References: Resolución 

Resolución 

RESOLUCIÓN 
 resolución 
 resolución 

Resolución 

Resolución 
 resolución

 resolución

 RESOLUCIÓN

 resolución

Resolución 
 resolución 
 resolución

 resolución

 resolución

Resolución