Source: https://patents.google.com/patent/JP5313912B2/en
Timestamp: 2019-04-26 08:06:07+00:00

Document:
関連出願の相互参照 本出願は、米国特許法第１１９条（ｅ）に基づいて、２００６年１２月５日出願の米国仮特許出願第６０／８６８，６５４号明細書の利益を主張するものであり、この米国仮特許出願は、その全体が参照により本明細書に援用される。 CROSS REFERENCE TO RELATED APPLICATIONS This application under 35 USC 119 based on the (e), claims the benefit of U.S. Provisional Patent Application No. 60 / 868,654 Pat filed Dec. 5, 2006 There, the U.S. provisional Patent application are incorporated in their entirety herein by reference.
背景分野 本システム、方法、および装置は、スケーラブルな量子コンピューティングと、量子プロセッサ要素の局所的プログラミングとに関する。 BACKGROUND Field The present systems, methods and apparatus, a scalable quantum computing, and to a local programming quantum processor elements.
関連技術の説明 チューリングマシンは、１９３６年にAlan Turingによって述べられた理論的コンピューティングシステムである。 Description of the Related Art Turing machine is a theoretical computing system described by Alan Turing in 1936. 任意の他のチューリングマシンを効率的にシミュレートすることが可能なチューリングマシンは、万能チューリングマシン(Universal Turing Machine)（ＵＴＭ）と呼ばれる。 Turing machine that can efficiently simulate any other Turing machine is called a universal Turing machine (Universal Turing Machine) (UTM). チャーチ・チューリングの提唱(Church-Turing thesis)では、いかなる実際的なコンピューティングモデルも、ＵＴＭの機能の同等物またはサブセットのいずれかを有すると述べられている。 In advocating the Church-Turing (Church-Turing thesis), any practical computing model, are stated to have either the equivalent or a subset of the capabilities of a UTM.
量子コンピュータは、計算を実行するために１つ以上の量子効果を利用する、任意の物理システムである。 Quantum computer utilizes one or more quantum effects to perform a computation is any physical system. 任意の他の量子コンピュータを効率的にシミュレートすることが可能な量子コンピュータは、万能量子コンピュータ(Universal Quantum Computer)（ＵＱＣ）と呼ばれる。 Quantum computer that can efficiently simulate any other quantum computer is called universal quantum computer (Universal Quantum Computer) (UQC).
１９８１年に、Richard P.Feynmanは、量子コンピュータは、特定の計算問題を解くために、ＵＴＭよりも効率的に使用されることが可能であり、したがってチャーチ・チューリングの提唱を無効にする、ということを提唱した。 In 1981, Richard P.Feynman, the quantum computer, in order to solve certain computational problems are capable of being efficiently used than UTM, thus disabling the Church-called It was proposed that. 例えば、Feynman RP, “Simulating Physics with Computers”, International Journal of Theoretical Physics, Vol. 21 (1982) pp. 467-488を参照されたい。 For example, Feynman RP, "Simulating Physics with Computers", International Journal of Theoretical Physics, Vol. 21 (1982) pp. See, 467-488. 例えば、Feynmanは、量子コンピュータが、特定の他の量子システムをシミュレートするために使用されることが可能であり、それにより、ＵＴＭを使用して可能であるよりも指数関数的に高速な、シミュレートされる量子システムの特定の特性の計算を可能にするということを指摘した。 For example, Feynman is a quantum computer could be used to simulate certain other quantum systems, thereby exponentially faster than is possible using UTM, It pointed out that it enables the calculation of the specific characteristics of the quantum system being simulated.
量子計算へのアプローチ 量子コンピュータの設計および動作への、いくつかの一般的なアプローチがある。 To the design and operation of approaches quantum computer to quantum computing, there are several general approaches. １つのそのようなアプローチは、量子計算の「回路モデル(circuit model)」である。 One such approach is the "circuit model (Circuit model)" quantum computing. このアプローチでは、キュビットが、アルゴリズムのコンパイルされた表現である、論理ゲートのシーケンスによる作用を受ける。 In this approach, qubits is a compiled representation of an algorithm, acted upon by a sequence of logic gates. 回路モデル量子コンピュータは、実際的な実施のためには、いくつかの重大な障害を有する。 Circuit model quantum computers, for practical implementation has several serious disorders. 回路モデルでは、キュビットが、１ゲート時間(single-gate time)よりもはるかに長い期間にわたってコヒーレントのままであることが要求される。 In the circuit model, qubits, it is required that remains coherent over a much longer period than one gate time (single-gate time). この要求が発生する理由は、回路モデル量子コンピュータは、動作するために、量子誤り訂正と集合的に呼ばれる動作を必要とするからである。 This requirement arises because, the circuit model quantum computers, in order to operate, because that requires an operation referred to collectively as the quantum error correction. 量子誤り訂正は、回路モデル量子コンピュータのキュビットが量子コヒーレンスを、１ゲート時間の１０００倍のオーダーの期間にわたって維持することが可能でなければ、実行されることはできない。 Quantum error correction, a qubit quantum coherence circuit model quantum computer, if is possible to maintain over 1000 times the duration of the order of one gate time can not be executed. 多くの研究が、回路モデル量子コンピュータの基本情報単位を形成するための十分なコヒーレンスを有するキュビットの開発に焦点を置いてきた。 Much research has been focused on developing qubits with sufficient coherence to form the basic information unit of the circuit model quantum computers. 例えば、Shor, PW “Introduction to Quantum Algorithms”, arXiv.org:quant-ph/0005003 (2001), pp. 1-27を参照されたい。 For example, Shor, PW "Introduction to Quantum Algorithms", arXiv.org:quant-ph/0005003 (2001), see pp. 1-27. 当技術分野は、キュビットのコヒーレンスを、実際的な回路モデル量子コンピュータの設計および動作のための許容可能なレベルまで増加させることが不可能であることによって、依然として阻まれている。 Art, the coherence of qubits by an inability to increase to an acceptable level for the design and operation of the practical circuit model quantum computers are still hampered.
量子計算への別のアプローチは、結合された量子システムの、システムの自然な物理的進化を、計算システムとして使用することを具備する。 Another approach to quantum computation, comprises the use of coupled quantum systems, the natural physical evolution of the system, as the computing system. このアプローチでは、量子ゲートおよび回路を不可欠なものとして使用することはしない。 In this approach, not be used as essential quantum gates and circuits. その代りに、このアプローチは、既知の初期ハミルトニアン(initial Hamiltonian)から開始して、結合された量子システムの、システムのガイドされた物理的進化に依拠し、ここで、解かれるべき問題は、システムのハミルトニアンの項内に符号化されており、それにより、結合された量子システムの、システムの最終状態が、解かれるべき問題への答えに関連する情報を含む。 Instead, this approach, starting from a known initial Hamiltonian (initial Hamiltonian), of coupled quantum systems, rely on guide physical evolution of the system, where the problem to be solved, the system of being encoded in terms of the Hamiltonian, whereby the coupled quantum systems, the final state of the system, including information related to the answer to the problem to be solved. このアプローチは、長いキュビットコヒーレンス時間を必要としない。 This approach does not require long qubit coherence time. このタイプのアプローチの例は、断熱量子計算(adiabatic quantum computation)、クラスタ状態量子計算(cluster-state quantum computation)、一方向量子計算(one-way quantum computation)、量子アニーリング(quantum annealing)および古典的アニーリング(classical annealing)を含み、例えば、Farhi, E. et al., “Quantum Adiabatic Evolution Algorithms versus Simulated Annealing” arXiv.org:quant-ph/0201031 (2002), pp 1-16に記載されている。 Examples of this type of approach, adiabatic quantum computation (adiabatic quantum computation), cluster state quantum computation (cluster-state quantum computation), the one-way quantum computation (one-way quantum computation), quantum annealing (quantum Annealing) and classical comprises annealing (classical annealing), for example, Farhi, E. et al., "Quantum Adiabatic Evolution Algorithms versus Simulated annealing" arXiv.org:quant-ph/0201031 (2002), are described in pp 1-16.
量子コンピュータの実施形態 量子コンピュータは、計算問題を解くために、重ね合わせおよびエンタングルメントなどの量子力学的現象を直接利用する、任意のコンピューティングデバイスである。 Embodiment quantum computer quantum computers to solve a computational problem, overlay and direct use of quantum mechanical phenomena, such as entanglement, which is any computing device. 今日まで、多くの異なるシステムが、量子コンピュータの物理的実現として提案および研究されてきた。 To date, many different systems have been proposed and studied as a physical realization of a quantum computer. そのようなシステムの例としては、以下のデバイスが挙げられる。 Examples of such systems include the following devices. イオントラップ、量子ドット、調和振動子、共振器量子電気力学デバイス（ＱＥＤ）、光子および非線形光学媒質、ヘテロポリマー、クラスタ状態、エニオン、トポロジカルシステム、核磁気共鳴（ＮＭＲ）に基づくシステム、および半導体内のスピンに基づくシステム。 Ion trap, quantum dots, harmonic oscillator, the cavity quantum electrodynamics device (QED), photon and the nonlinear optical medium, heteropolymers, cluster state, anyons, topological system, the system is based on nuclear magnetic resonance (NMR), and a semiconductor system based on the spin. これらのシステムのさらなる背景については、Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), pp. 277-352、Williams and Clearwater, Explorations in Quantum Computing, Springer-Verlag, New York, Inc. (1998), pp. 241-265、Nielsen, Micheal A., “Cluster-State Quantum Computation”, arXiv.org:quant-ph/0504097v2 (2005), pp 1-15、およびBrennen, Gavin K. et al., “Why should anyone care about computing with anyons?”, arXiv.org:quant-ph/0704.2241 (2007), pp 1-19を参照されたい。 For further background of these systems, Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), pp. 277-352, Williams and Clearwater, Explorations in Quantum Computing, Springer-Verlag, New York, Inc. (1998), pp. 241-265, Nielsen, Micheal A., "Cluster-State Quantum Computation", arXiv.org:quant-ph/0504097v2 (2005), pp 1-15, and Brennen, Gavin K. et al., "Why should anyone care about computing with anyons?", arXiv.org:quant-ph/0704.2241 (2007), see pp 1-19.
簡単に言えば、イオントラップ量子コンピュータの例は、電磁場を使用して自由空間内に閉じ込められたイオンを使用するコンピュータ構造である。 Briefly, examples of the ion trap quantum computer is a computer structure using ion trapped in free space using an electromagnetic field. キュビットは、各イオンの安定した電子状態によって表されてもよい。 Qubits may be represented by the stable electron states of each ion. 量子ドット量子コンピュータの例は、各ドットが他のドットから分離されてもよいような方法でエネルギーが量子化されることが可能な、小さな領域に閉じ込められた電子を使用するコンピュータ構造である。 Examples of quantum dots quantum computers, energy each dot as may be separated from other dots methods that may be quantized, a computer structure using electrons confined to a small area. 調和振動子の例は、放物線状のポテンシャル井戸内の粒子を使用するコンピュータ構造である。 Examples of harmonic oscillator is a computer structure that uses the particles in the parabolic potential wells. 光学光子量子コンピュータの例は、ビームスプリッタ、偏波フィルタ、位相シフタなどを使用して操作されてもよい個々の光学光子によってキュビットが表されるコンピュータ構造である。 Examples of optical photons quantum computer, a beam splitter, a polarization filter, which is a computer structure represented the qubits by individual optical photons which may be operated using such a phase shifter. 共振器ＱＥＤ量子コンピュータの例は、光共振器（そこでは、単一原子が、制限された数の光学モードに結合される）内の単一原子を使用するコンピュータ構造である。 Examples of the resonator QED quantum computers, optical resonator (there is a single atom, restricted coupled to several optical modes) is a computer structure that uses a single atom in. ＮＭＲ量子コンピュータの例は、分子サンプルを構成する原子内の核のうちの少なくとも１つのスピン状態内にキュビットが符号化されるコンピュータ構造である。 Examples of NMR quantum computer is a computer structure qubit is encoded within the at least one spin states of nuclei in the atoms constituting the molecule sample. ヘテロポリマー量子コンピュータの例は、原子の線形配列をメモリセルとして使用し、原子の状態が２進演算の基礎を提供するコンピュータ構造である。 Examples of heteropolymer quantum computer uses a linear array of atoms as a memory cell, the state of the atom is a computer structure that provides the basis of binary operation. 半導体内の電子スピンを使用する量子コンピュータの例は、例えばシリコンの結晶格子内に、ドナー原子が埋め込まれた、ケイン(Kane)コンピュータである。 Examples of quantum computers using electron spin in semiconductors, for example in the crystal lattice of the silicon, the donor atom is embedded, is Kane (Kane) computer. トポロジカル量子コンピュータの例は、エニオンと呼ばれる２次元「準粒子」を使用するコンピュータ構造であり、エニオンの世界線は交差して３次元時空内の組みひも(braids)を形成する。 Examples of topological quantum computer is a computer structure that uses a two-dimensional "quasi particles" called anyons world line anyons form a braid (braids) in the three-dimensional space-time intersect. それらの組みひもは、次に、コンピュータ構造を構成する論理ゲートとして使用されてもよい。 These braids can then be used as a logic gate constituting the computer structure. 最後に、クラスタ状態量子コンピュータの例は、クラスタ状態と呼ばれる１つの量子状態内にエンタングルされた、複数のキュビットを使用するコンピュータ構造である。 Examples of the last cluster state quantum computer has been entangled in one quantum state called cluster state is a computer structure that uses a plurality of qubits. 「クラスタ状態」は、一般に、特定の量子コンピューティング方法を意味し、そして当業者は、本システム、方法、および装置は、さまざまなハードウェア実装およびアルゴリズム的アプローチを含む、すべての形態の量子コンピューティングを組み込んでもよいということを理解するであろう。 "Cluster state" generally refers to a specific quantum computing methods, and those skilled in the art that the present systems, methods and apparatus, various hardware implementations and algorithmic approach, quantum all forms computing it will be understood that may be incorporated into Ingu. 当業者はさらに、本明細書に記載された量子コンピュータのさまざまな実施形態の説明は、量子計算のいくつかの異なる物理的実現の例としてのみ意図されているということを理解するであろう。 Those skilled in the art further description of various embodiments of a quantum computer is described herein, it will appreciate that it is intended only as an example of several different physical realizations of quantum computation. 本システム、方法、および装置は、それらの説明によって、またはそれらの説明に、決して限定されない。 The system, method, and devices, by their description, or their description, in no way limited. 当業者はさらに、量子プロセッサは、上述のもの以外のシステム内で実施されてもよいということを理解するであろう。 One skilled in the art will further quantum processor would understand that may be implemented in other than those of the system described above.
キュビット 前述のように、キュビットは、量子コンピュータのための情報の基本単位として使用されてもよい。 Qubit As described above, qubits may be used as the basic unit of information for a quantum computer. ＵＴＭにおけるビットと同様に、キュビットは、少なくとも２つの別個の量を意味してもよい。 Like the bits in UTM, qubits may mean at least two discrete quantities. キュビットは、情報が記憶される実際の物理デバイスを意味してもよく、そしてキュビットは、さらに、その物理デバイスから離れて抽象化された、情報の単位そのものを意味してもよい。 Qubit, can refer to the actual physical device information is stored, and qubit further abstracted away from its physical device may refer to the unit of information itself.
キュビットは、古典的デジタルビットの概念を一般化する。 Qubit generalize the concept of a classical digital bit. 古典的情報記憶デバイスは、一般に「０」および「１」とラベル付けされる、２つの離散的な状態を符号化することが可能である。 Classical information storage device generally as "0" and "1" are labeled, the two discrete states can be encoded. 物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、古典的情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、古典物理学の法則に従って振る舞う。 Physically, these two discrete states, represented field, current or voltage, such as the direction or magnitude, the physical state in which two different and distinguishable classical information storage devices, wherein the amount of encoding bit state behaves according to the laws of classical physics. キュビットも、同様に、やはり「０」および「１」とラベル付けされてもよい、２つの離散的な物理的状態を含む。 Qubit likewise, also a "0" and "1" may be labeled, including two discrete physical state. 物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、量子情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、量子物理学の法則に従って振る舞う。 Physically, these two discrete states, represented field, current or voltage, such as the direction or magnitude, the physical state in which two different and distinguishable quantum information storage device, wherein in, the amount of encoding bit state behaves according to the laws of quantum physics. これらの状態を記憶する物理量が量子力学的に振る舞う場合、デバイスはさらに、０および１の重ね合わせに位置してもよい。 If the physical quantity storing these conditions behave quantum mechanically, the device further may be located in a superposition of 0 and 1. すなわち、キュビットは、同時に「０」および「１」状態の両方に存在してもよく、したがって、両方の状態についての計算を同時に実行することが可能である。 That is, the qubit can be present both at the same time "0" and "1" state, therefore, it is possible to perform a computation on both states simultaneously. 一般に、Ｎ個のキュビットは、２ Ｎ個の状態の重ね合わせにあることが可能である。 In general, N qubits may be in a superposition of 2 N states. 量子アルゴリズムは、いくつかの計算を高速化するために、重ね合わせの特性を利用する。 Quantum algorithms, in order to speed up some calculations, utilizing the characteristics of the superposition.
標準的な記法では、キュビットの基底状態(basis states)は、｜０〉および｜１〉状態と呼ばれる。 In standard notation, the basis states of the qubit (basis states) is, | called 1> state | 0> and. 量子計算の間、キュビットの状態は、一般に、基底状態の重ね合わせであり、そのためキュビットは、｜０〉基底状態を占める０ではない確率と、それと同時の、｜１〉基底状態を占める０ではない確率とを有する。 During quantum computation, the state of a qubit, in general, is a superposition of basis states so that the qubit is | 0> nonzero probability of occupying the ground state, the same simultaneous, | At 0 occupies 1> ground state and a no probability. 数学的には、基底状態の重ね合わせは、｜Ψ〉で示されるキュビットの全体的状態が、｜Ψ〉＝ａ｜０〉＋ｂ｜１〉の形式を有することを意味し、式中、ａおよびｂは、それぞれ、確率｜ａ｜ ２および｜ｂ｜ ２に対応する係数である。 Mathematically, a superposition of basis states means, | overall state of the qubit represented by [psi> is, | Ψ> = a | 0> + b | 1 means having the form of a>, in formula, a and b are each probability | is a coefficient corresponding to 2 | a | 2 and | b. 係数ａおよびｂは、キュビットの位相が特徴付けられることを可能にする、実数および虚数成分をそれぞれが有する。 Coefficients a and b, which allows the phase of the qubit is characterized, each having real and imaginary components. キュビットの量子的性質は、大部分が、基底状態のコヒーレントな重ね合わせに存在するキュビットの能力、およびキュビットの状態が位相を有する能力に由来する。 Quantum nature of the qubit is largely qubit ability to exist in a coherent superposition of basis states, and qubit state from the ability to have a phase. キュビットは、デコヒーレンスの源から十分に分離されている場合、基底状態のコヒーレントな重ね合わせとして存在するこの能力を維持する。 Qubit, if from a source of decoherence are sufficiently separated to retain this ability to exist as a coherent superposition of basis states.
キュビットを使用した計算を完了するためには、キュビットの状態が測定される（すなわち、読み取られる）。 To complete a computation using a qubit, the state of the qubit is measured (i.e., read). 一般に、キュビットの測定が実行される場合、キュビットの量子的性質は一時的に失われて、基底状態の重ね合わせは、｜０〉基底状態または｜１〉基底状態のいずれかに崩壊し、それにより、従来のビットとの類似性が取り戻される。 In general, if the measurement of the qubit is performed, the quantum nature of the qubit is temporarily lost and the superposition of basis states, | 0> ground state or | 1> collapses to either the ground state, it the similarity to a conventional bit is recovered. 崩壊した後のキュビットの実際の状態は、読み取り動作の直前の確率｜ａ｜ ２および｜ｂ｜ ２に依存する。 Actual state of the qubit after it has collapsed, the probability of the immediately preceding read operation | a | 2 and | b | two dependent.
超伝導キュビット 量子計算に対する１つのハードウェアアプローチでは、アルミニウムまたはニオブなどの超伝導材料で形成された集積回路を使用する。 In one hardware approach to superconducting qubits quantum computation, using the integrated circuits formed of superconducting materials, such as aluminum or niobium. 超伝導集積回路の設計および製造に含まれる、技術およびプロセスは、従来の集積回路のために使用されるものに類似している。 Included in the design and manufacture of superconducting integrated circuits, techniques and processes are similar to those used for conventional integrated circuits.
超伝導キュビットは、超伝導集積回路内に含まれることが可能なタイプの超伝導デバイスである。 Superconducting qubit is a superconducting device types that can be included in a superconducting integrated circuit. 超伝導キュビットは、情報を符号化するために使用される物理的特性に応じて、いくつかのカテゴリに分けられてもよい。 Superconducting qubit information depending on the physical property used to encode, or may be divided into several categories. 例えば、超伝導キュビットは、例えば、Makhlin et al., 2001, Reviews of Modern Physics 73, pp. 357-400で述べられているように、電荷、磁束、および位相デバイスに分けられてもよい。 For example, superconducting qubits, for example, Makhlin et al., 2001, Reviews of Modern Physics 73, pp. As described in 357-400, the charge may be divided flux and phase devices. 電荷デバイスは、デバイスの電荷状態内で、情報を記憶および操作し、ここで、電気素量はクーパー対と呼ばれる一対の電子からなる。 Charge device in the charge states of the device, store and manipulate information, where elementary charges consist of pairs of electrons called Cooper pairs. クーパー対は２ｅの電荷を有し、例えばフォノン相互作用によって共に結合された、２つの電子からなる。 A Cooper pair has a charge of 2e, for example, coupled together by a phonon interaction consists of two electrons. 例えば、Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), pp. 343-345を参照されたい。 For example, Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), see pp. 343-345. 磁束デバイスは、デバイスの何らかの部分を通る磁束に関連する変数内に、情報を記憶する。 Flux devices in a variable related to the magnetic flux through some part of the device, for storing information. 位相デバイスは、位相デバイスの２つの領域間の超伝導位相の差に関連する変数内に、情報を記憶する。 Phase device, in a variable related to the difference in superconducting phase between two regions of the phase device, for storing information. 最近、電荷、磁束、および位相のうちの２つ以上の自由度を使用するハイブリッドデバイスが開発された。 Recently, charge, hybrid devices using magnetic flux, and two or more degrees of freedom of the phase has been developed. 例えば、米国特許第６，８３８，６９４号明細書および米国特許出願第２００５−００８２５１９号明細書を参照されたい。 For example, see U.S. Pat. No. 6,838,694 Pat and U.S. Patent Application No. 2005-0082519.
使用されてもよい磁束キュビットの例としては、１つのジョセフソン接合または複合接合（単一のジョセフソン接合が２つの並列なジョセフソン接合によって置き換えられる）によって遮断される超伝導ループを含む、ｒｆ−ＳＱＵＩＤ、あるいは、３つのジョセフソン接合によって遮断される超伝導ループを含む、永久電流キュビットなどが挙げられる。 Examples of good flux qubit be used, including a superconducting loop interrupted by a single Josephson junction or composite bonding (single Josephson junction is replaced by two parallel Josephson junctions), rf -SQUID, or comprises a superconducting loop interrupted by three Josephson junctions, such as a permanent current qubit can be mentioned. 例えば、Mooij et al., 1999, Science 285, 1036、およびOrlando et al., 1999, Phys. Rev. B 60, 15398を参照されたい。 For example, Mooij et al., 1999, Science 285, 1036, and Orlando et al., 1999, Phys. See Rev. B 60, 15398. 超伝導キュビットのその他の例は、例えば、Il'ichev et al., 2003, Phys. Rev. Lett. 91, 097906、Blatter et al., 2001, Phys. Rev. B 63, 174511、およびFriedman et al., 2000, Nature 406, 43に見出すことができる。 Other examples of superconducting qubits, for example, Il'ichev et al., 2003, Phys. Rev. Lett. 91, 097906, Blatter et al., 2001, Phys. Rev. B 63, 174511, and Friedman et al ., can be found in 2000, Nature 406, 43. さらに、ハイブリッド電荷−位相キュビットも使用されてもよい。 In addition, a hybrid charge - phase qubit may also be used.
キュビットは、対応する局所的バイアスデバイスを含んでもよい。 Qubit may include a corresponding local bias device. 局所的バイアスデバイスは、キュビットに外部磁束バイアスを提供する、超伝導キュビットに近接した金属ループを含んでもよい。 Local bias devices, provides an external flux bias to qubit may comprise a metal loop close to the superconducting qubit. 局所的バイアスデバイスは、さらに、複数のジョセフソン接合を含んでもよい。 Local bias devices may further comprise a plurality of Josephson junctions. 量子プロセッサ内の各超伝導キュビットが、対応する局所的バイアスデバイスを有してもよく、または、キュビットよりも少数の局所的バイアスデバイスが存在してもよい。 Each superconducting qubit in the quantum processor may have a corresponding local bias device, or a small number of local bias devices may be present than qubit. いくつかの実施形態では、電荷ベースの読み出しおよび局所的バイアスデバイスが使用されてもよい。 In some embodiments, charge-based reading and local bias devices may be used. 読み出しデバイスは、それぞれがトポロジ内の異なるキュビットに誘導的に接続される、複数のｄｃ−ＳＱＵＩＤ磁力計を含んでもよい。 Reading device, each of which is inductively coupled to a different qubit in the topology may include a plurality of dc-SQUID magnetometers. 読み出しデバイスは、電圧または電流を提供してもよい。 Reading device may provide a voltage or current. ＤＣ−ＳＱＵＩＤ磁力計は、通常、少なくとも１つのジョセフソン接合によって遮断される、超伝導材料のループを含む。 DC-SQUID magnetometer is typically interrupted by at least one Josephson junction, comprising a loop of superconducting material.
超伝導量子プロセッサ コンピュータプロセッサは、例えば、超伝導量子プロセッサなどの量子プロセッサのような、アナログプロセッサの形態を取ってもよい。 Superconducting quantum processor computer processor, for example a quantum processor such as a superconducting quantum processor may take the form of an analog processor. 超伝導量子プロセッサは、例えば、２つ以上の超伝導キュビットなどの、複数のキュビットおよび関連する局所的バイアスデバイスを含んでもよい。 Superconducting quantum processor, such as, for example, two or more superconducting qubits may include a plurality of qubits and associated local bias devices. 本システム、方法、および装置と組み合わせて使用されてもよい例示的な超伝導量子プロセッサの、さらなる詳細および実施形態は、米国特許出願公開第２００６／０２２５１６５号明細書、２００７年１月１２日出願の“System, Devices and Methods for Interconnected Processor Topology”と題された米国仮特許出願第６０／８７２，４１４号明細書、２００７年８月１６日出願の“Systems, Devices, And Methods For Interconnected Processor Topology”と題された米国仮特許出願第６０／９５６，１０４号明細書、および２００７年１１月８日出願の“Systems, Devices and Methods for Analog Processing”と題された米国仮特許出願第６０／９８６，５５４号明細書に記載されている。 Of further details and embodiments the present systems, methods and apparatus in combination with or exemplary superconducting quantum processor that may be used, it is U.S. Patent Application Publication No. 2006/0225165, filed January 12, 2007 of "System, Devices and Methods for Interconnected Processor Topology" and entitled US provisional patent application Ser. No. 60 / 872,414, filed Aug. 16, 2007 "Systems, Devices, and Methods for Interconnected Processor Topology" entitled US provisional Patent application No. 60 / 956,104 Pat, and 2007 November 8, application of the "Systems, Devices and Methods for Analog Processing" and entitled US provisional Patent application No. 60/986, It described in 554 Pat.
超伝導量子プロセッサは、キュビットのそれぞれ数対を選択的に結合するように動作可能な、複数の結合デバイスを含んでもよい。 Superconducting quantum processor, operable to selectively couple each number pair of qubits may include a plurality of coupling devices. 超伝導結合デバイスの例としては、磁束によってキュビットを共に結合する、ｒｆ−ＳＱＵＩＤおよびｄｃ−ＳＱＵＩＤが挙げられる。 Examples of superconducting coupling devices, both couples qubits by the magnetic flux, and a rf-SQUID and dc-SQUID. ＳＱＵＩＤは、１つのジョセフソン接合(rf-SQUID)または２つのジョセフソン接合(dc-SQUID)によって遮断される超伝導ループを含む。 SQUID comprises a superconducting loop interrupted by a single Josephson junction (rf-SQUID) or two Josephson junctions (dc-SQUID). 結合デバイスは、相互接続トポロジ内で結合デバイスがどのように利用されるかに応じて、強磁性結合および反強磁性結合の両方が可能であってもよい。 Coupling device depending on whether the coupling device in the interconnection topology how they are utilized, it may be capable of both ferromagnetic and anti-ferromagnetic coupling. 磁束結合の場合、強磁性結合は、平行な磁束がエネルギー的に好都合であることを意味し、反強磁性結合は、逆平行の磁束がエネルギー的に好都合であることを意味する。 When magnetic flux coupling, ferromagnetic coupling means that parallel fluxes are energetically favorable, antiferromagnetic coupling means that flux antiparallel are energetically favorable. あるいは、電荷をベースとする結合デバイスが使用されてもよい。 Alternatively, coupling devices based on charge may be used. その他の結合デバイスは、例えば、米国特許出願公開第２００６−０１４７１５４号明細書および２００７年１月２３日に出願され、“Systems, Devices, and Methods for Controllably Coupling Qubits”と題された米国仮特許出願第６０／８８６，２５３号明細書に見出すことができる。 Other coupling devices, for example, filed in U.S. Patent Application Publication No. 2006-0147154 and January 23, 2007, "Systems, Devices, and Methods for Controllably Coupling Qubits" entitled U.S. Provisional Patent Application it can be found in Patent specification No. 60 / 886,253. 結合デバイスのそれぞれの結合強度は、例えば、キュビット間の強磁性または反強磁性結合を提供するために、０と最大値との間で調整されてもよい。 Each coupling strength of the coupling device, for example, to provide ferromagnetic or anti-ferromagnetic coupling between qubits may be adjusted between zero and a maximum value.
実装される特定のハードウェアに関係なく、単一キュビットの管理は、複数のパラメータにわたる制御を必要とする場合がある。 Regardless of the specific hardware to be implemented, a single qubit management may require control over multiple parameters. 従来、この要件は、各個々のキュビットとの外部通信（すなわち、量子プロセッサアーキテクチャの外部からの通信）を必要とした。 Conventionally, this requirement external communication with each individual qubit (i.e., communication from an external quantum processor architecture) was required. しかし、量子コンピュータの全体的な処理パワーは、システム内のキュビットの数とともに増加する。 However, the overall processing power of a quantum computer increases with the number of qubits in the system. したがって、従来のスーパーコンピュータの能力を超える大容量の量子コンピュータは多数のキュビットを管理しなければならず、それゆえ、各個々のキュビットについての複数のパラメータにわたる外部制御を使用する、従来のアプローチは、キュビットパラメータをプログラムするための複雑なシステムを必要とする。 Therefore, large quantum computers that exceed the capabilities of conventional supercomputer must manage many qubit, therefore, to use the external control over multiple parameters for each individual qubit, conventional approaches requires a complex system for programming the qubit parameters.
したがって、量子プロセッサのスケーラビリティはキュビットパラメータ制御システムの複雑さによって制限され、そして、スケーラブルなキュビットパラメータ制御システムに対する必要性が当技術分野に依然として存在する。 Therefore, the scalability of the quantum processor is limited by the complexity of the qubit parameter control system, and the need for scalable qubit parameter control system is still present in the art.
概要 少なくとも１つの実施形態は、各プログラム可能デバイスが少なくとも１つの通信導管に接続された、複数のプログラム可能デバイスと、通信導管のうちの少なくとも１つを介して少なくとも１つのプログラム可能デバイスにリンクされた、メモリアドミニストレーションシステムとを含む、量子プロセッサとして要約することができる。 At least one embodiment overview, each programmable device is connected to at least one communication conduit, a plurality of programmable devices, via at least one of the communication conduit is linked to at least one programmable device It was, and a memory administration system, can be summarized as a quantum processor.
少なくとも１つの実施形態は、少なくとも１つのプログラム可能デバイスを具備する量子プロセッサをプログラムする方法であって、少なくとも１つのプログラム可能デバイス制御パラメータを実施するデータ信号を使用して、少なくとも１つの情報記憶デバイスを局所的にプログラムすることと、データ信号をアナログ信号に変換することと、アナログ信号をプログラム可能デバイスにアドミニスターすることとを含む、方法として要約することができる。 At least one embodiment is a method of programming a quantum processor comprising at least one programmable device, using a data signal for performing at least one programmable device control parameters, at least one information storage device and it is locally programmed, the data signal includes converting the analog signal, and to Administration Star analog signal to a programmable device, can be summarized as a method.
図面において、同じ参照番号は、同様の要素または動作を識別する。 In the drawings, like reference numbers identify similar elements or acts. 図中の要素のサイズおよび相対位置は、必ずしも一定の縮尺で描かれてはいない。 The sizes and relative positions of elements in the figures are not necessarily drawn to scale. 例えば、さまざまな要素の形状、および角度は、一定の縮尺で描かれてはおらず、これらの要素のいくつかは、図面の可読性を向上するために任意に拡大および配置されている。 For example, the shape of the various elements, and angle are drawn to scale Orazu, and some of these elements are arbitrarily enlarged and positioned to improve drawing legibility. さらに、描かれているとおりの要素の特定の形状は、特定の要素の実際の形状に関するいかなる情報も伝えることは意図されておらず、図中での認識を容易にするためにのみ選択されている。 Further, the particular shapes of the elements, exactly drawn to any information regarding the actual shape of the particular elements may not intended to convey, it is selected only for ease of recognition in the drawings there.
本システム、方法、および装置による量子プロセッサ要素の局所的プログラミングの一実施形態の概略図である。 The system, method, and is a schematic diagram of one embodiment of a local programming of a quantum processor elements by the apparatus. 量子プロセッサ要素の局所的プログラミングの別の実施形態の概略図である。 It is a schematic view of another embodiment of the local programming of the quantum processor elements. 量子プロセッサ要素の、プログラムおよび読み出しのための方法の実施形態のフロー図である。 Of quantum processor elements, a flow diagram of an embodiment of a method for program and read. 量子プロセッサ要素の、プログラムおよび読み出しのための方法の実施形態のフロー図である。 Of quantum processor elements, a flow diagram of an embodiment of a method for program and read. デマルチプレクサ回路を通した量子プロセッサの局所的プログラミングの実施形態の概略図である。 It is a schematic diagram of an embodiment of a local programming of a quantum processor through a demultiplexer circuit.
以下の説明においては、さまざまな開示される実施形態の完全な理解を提供するために、いくつかの具体的な詳細が含まれる。 In the following description, in order to provide a thorough understanding of the embodiments various disclosures include some specific details. しかし、実施形態は、それらの具体的な詳細のうちの１つ以上なしで、またはその他の方法、構成要素、材料などとともに、実施されてもよいということを、当業者は認識するであろう。 However, embodiments without one or more of these specific details or otherwise, components, such as with the material, that may be implemented, would be those skilled in the art will recognize . 他の場合には、量子デバイス、結合デバイス、ならびに、マイクロプロセッサおよびドライブ回路を含む制御システムなどの、量子プロセッサに関連付けられる周知の構造は、本システム、方法、および装置の実施形態の説明を不必要にあいまいにするのを避けるために、詳細な図示または説明はされていない。 In other cases, quantum devices, coupling devices, as well, such as control systems including microprocessors and drive circuitry, well-known structures associated with quantum processors, the system, method, and the description of the embodiments of the apparatus not in order to avoid requiring obscure, not detailed shown or described. 本明細書全体を通して、「要素(element, elements)」という語は、以下に限定されないが、量子プロセッサに関連付けられるすべてのそのような構造、システム、および装置、ならびに、それらの関連するプログラム可能なパラメータを包含するように使用される。 Throughout this specification, the term "element (element, elements)" include, but are not limited to, all such structures associated with quantum processors, systems, and devices, as well as a their associated programmable It is used to encompass parameters.
文脈によって特に要求されない限り、本明細書および特許請求の範囲の全体を通して、「具備する(comprise)」という語、およびその変形（「具備する(comprises)」および「具備している(comprising)」など）は、オープンな、包括的な意味に、すなわち「を含むが、それらに限定されない(including, but not limited to)」として解釈されるべきである。 Unless otherwise required by context, throughout the specification and claims, "comprising (Comprise)" of the word, and variations thereof ( "comprising (Comprises)" and "are provided (comprising,)" etc.), open, comprehensive meaning, ie "including, but not limited to, (including, but not limited to)" is to be interpreted as.
本明細書全体を通しての、「一実施形態(one embodiment)」、「実施形態(an embodiment)」、または「別の実施形態(another embodiment)」についての言及は、実施形態に関連して記載されている、特定の言及される特徴、構造、または特性が、少なくとも１つの実施形態に含まれることを意味する。 Throughout this specification, reference to "an embodiment (one embodiment)", "an embodiment (an embodiment)", or "another embodiment (another embodiment)" is described in connection with the embodiments and has, it features specific reference, structure, or characteristic, and is included in at least one embodiment. したがって、本明細書全体を通しての、さまざまな位置における、「一実施形態における(in one embodiment)」、「実施形態における(in an embodiment)」、または「別の実施形態(another embodiment)」というフレーズの出現は、必ずしもすべてが同じ実施形態について言及しているとは限らない。 Phrase Thus, throughout this specification, in various positions, called "in one embodiment (in one embodiment)", "in an embodiment (in an embodiment)", or "another embodiment (another embodiment)" the emergence of are not necessarily all referring to the same embodiment. さらに、特定の特徴、構造、または特性は、１つ以上の実施形態において、任意の好適な方法で組み合わされてもよい。 Furthermore, the particular features, structures or characteristics in one or more embodiments may be combined in any suitable manner.
本明細書および添付の特許請求の範囲において使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、明らかにそうではないことを内容が指示しない限り、複数の指示対象を含むということに留意すべきである。 As used in the claims of this specification and the appended, the singular forms "a", "an" and "the", unless the context indicates that not so clearly, a plurality of referents it should be noted that it contains. したがって、例えば、「量子プロセッサ(a quantum processor)」への言及は、１つの量子プロセッサ、または２つ以上の量子プロセッサを含む。 Thus, for example, reference to "a quantum processor (a quantum processor)" includes one quantum processor, or two or more quantum processors. 「または(or)」という用語は、明らかにそうではないことを内容が指示しない限り、「および／または(and/or)」を含めた意味で一般に使用されるということにも留意すべきである。 The term "or (or)" are clearly unless the context indicates that not the case, "and / or (and / or)" It should also be noted that commonly used in the sense including is there.
さらに、本明細書および添付の特許請求の範囲の一部では、超伝導磁束キュビットを具備する量子プロセッサにおける、本開示の適用例について記載しているが、本明細書に記載されている方法は、その他の形態の量子プロセッサに適用されるように容易に適合されてもよいということを、当業者は理解するであろう、ということに留意すべきである。 Moreover, in some of the claims of this specification and appended, in a quantum processor comprising superconducting flux qubits, has been described an application example of the present disclosure, the methods described herein , that may be readily adapted to be applied to a quantum processor of other forms, those skilled in the art will be will understand, that it.
本明細書において提供される見出し項目は、便宜上のためのものにすぎず、実施形態の範囲または意味を説明するものではない。 Heading items provided herein is merely for convenience and are not intended to illustrate the scope or meaning of the embodiments.
本システム、方法、および装置によれば、量子プロセッサ要素の局所的プログラミングを含む、量子コンピューティングのためのスケーラブルな技術が説明される。 The system, method, and according to the apparatus, including a local programming of a quantum processor elements, scalable technique for quantum computing is described. 本明細書および添付の特許請求の範囲の全体を通して、「量子プロセッサ(quantum processor)」という用語は、少なくとも２つのキュビットと、少なくとも２つのキュビットの間で情報を伝達するための、キュビットカプラなどの、少なくとも１つのデバイスとを具備するシステムを説明するために使用される。 Throughout the claims of the present specification and attached, the term "quantum processor (quantum processor)" includes at least two qubits, for transmitting information between at least two qubits, such as qubit coupler It is used to describe a system comprising at least one device. 量子プロセッサのいくつかの実施形態は、何十、何百、何千、またはさらには何百万ものキュビットおよびキュビットカプラを含んでもよい。 Some embodiments of a quantum processor, tens, hundreds, thousands or even may contain millions of qubits and qubit couplers. いくつかの実施形態では、量子プロセッサの構成要素は、超伝導量子プロセッサチップなどの１つの構造内に、全部が含まれてもよい。 In some embodiments, the components of the quantum processor, in one structure, such as a superconducting quantum processor chip may include all. 他の実施形態では、量子プロセッサの構成要素は、複数の構造であって、それらの間で情報を伝達するための手段を有する、複数の構造にわたって分散させられてもよい。 In other embodiments, the components of the quantum processor is a plurality of structures comprises means for transmitting information between them, it may be dispersed across multiple structure.
図１Ａは、メモリアドミニストレーションシステム１０１と、３つのプログラム可能デバイス１２１、１２２、１２３とを含む、例示的な量子プロセッサ１００を示す。 Figure 1A includes a memory administration system 101, and three programmable devices 121, 122 and 123, it shows an exemplary quantum processor 100. 本明細書および添付の特許請求の範囲の全体を通して、「プログラム可能デバイス(programmable device、programmable devices)」という用語は、量子プロセッサ内のさまざまな構成要素であって、それに対するプログラミングが所望される、量子プロセッサ内のさまざまな構成要素のうちの任意のものを説明するために使用される。 Throughout the claims of the present specification and attached, the term "programmable devices (programmable device, programmable devices)" is a variety of components in the quantum processor, programming of it is desired, It is used to describe any of a variety of components in the quantum processor. プログラム可能デバイスの例としては、キュビット、キュビットカプラ、キュビットおよびキュビットカプラの特定の構成要素、などが挙げられる。 Examples of programmable devices, qubits, qubit couplers, certain components of qubits and qubit couplers, and the like. 例えば、超伝導磁束キュビットは、閉じられた超伝導電流経路と、複合ジョセフソン接合という、２つの構成要素を含んでもよく、それらの構成要素の両方の中に、別個のデータ信号が、別々にプログラムされてもよい。 For example, a superconducting flux qubits, superconducting current path is closed, that compound Josephson junction may comprise two components, in both of the components, separate data signals, separately program may be.
量子プロセッサ１００は、図１Ａに示すデバイスを単に適宜にスケーリングすることによって、任意の数のデバイスを含むようにスケーリングされてもよいということを当業者は理解するであろう。 Quantum processor 100, by scaling simply appropriate device shown in Figure 1A, those skilled in the art that may be scaled to include any number of devices will appreciate. さらに、図１Ａでは、量子プロセッサ１００を１つの物理的構造として示しているが、量子プロセッサ１００の構成要素は、通信導管のシステムによって通信可能に接続された、複数の別個の物理的ユニット内に分割されてもよい。 Further, in FIG. 1A, there is shown a quantum processor 100 as a single physical structure, components of quantum processor 100, communicatively connected by a communication conduit system, in a plurality of separate physical units division may be. 例えば、量子プロセッサ１００は、複数の別個のプロセッサチップを、またはマルチチップモジュールを含んでもよく、ここで、空間的に分離された構成要素は、通信導管のシステムによって通信可能に接続されてもよい。 For example, a quantum processor 100, a plurality of separate processor chip, or may comprise a multi-chip module, wherein the components are spatially separated, may be communicatively connected by a communication conduit system . 本明細書および添付の特許請求の範囲の全体を通しての、「通信導管(communication conduit)」または複数の「通信導管(communication conduits)」への言及は、以下に限定されないが、電線、導電性トレース、磁気（誘導）結合、容量結合、光ファイバなどの、信号伝達のすべての手段を包含する。 Throughout the claims of this specification and the appended, reference to "communication conduit (Communication conduit)" or more "communication conduit (Communication Conduits)" include, but are not limited to, wires, conductive traces including magnetic (induction) coupling, capacitive coupling, such as an optical fiber, all the means of signaling.
図１Ａにおいて、メモリアドミニストレーションシステム１０１は、量子プロセッサ１００内の各プログラム可能デバイス１２１〜１２３への、Ｎビットデジタル信号などの、データを表す信号をアドミニスターするために使用される、一連のメモリレジスタ１１１、１１２、１１３を具備する。 1A, the memory administration system 101 to each programmable devices 121-123 of quantum processor 100, such as an N-bit digital signal, which is used to Administration star signals representative of data, a series of memory It comprises a register 111, 112, and 113. 「アドミニスターする(administer)」「アドミニスターしている(administering)」「アドミニストレーション(administration)」などの用語は、本明細書では、以下に限定されないが、データ信号を生成、管理、記憶、操作、および伝達するすべての方法を包含するように使用されるということを、当業者は理解するであろう。 Terms such as "Administration to Star (administer)" "Administration is star (Administering)" "Administration (administration)" as used herein include, but are not limited to, generating a data signal, management, storage, operation, and that is used to encompass all manner of transmitting, those skilled in the art will appreciate. Ｎビット信号は、プログラム可能デバイス１２１〜１２３の挙動に影響を及ぼすさまざまなパラメータを表すようにプログラムされてもよい。 N-bit signal may be programmed to represent various parameters affecting the behavior of the programmable devices 121-123. 説明のために、８ビット信号と、直列接続された８ビットメモリレジスタ１１１〜１１３とが、図１Ａに示されているが、任意のビット長または分解能の信号が使用されてもよいということ、そして、メモリレジスタ１１１〜１１３は、別の方法で接続されてもよく、あるいは、まったく接続されなくてもよいということ、すなわち、それらのメモリレジスタは、少なくとも１つのパケットルータを含むネットワーク内で、デマルチプレクサ回路を通して、Ｘ−Ｙアドレス可能アレイ内に並列に接続されてもよく、または、それらのメモリレジスタは、それぞれが独立に制御され、かつそれぞれがそれらの独自の独立した通信線Ａ、Ｂ、Ｃ、Ｄを有してもよいということを、当業者は理解するであろう。 For purposes of explanation, the 8-bit signal, the 8-bit memory registers 111 to 113 that are serially connected is shown in Figure 1A, that signals of any bit length or resolution may be used, the memory registers 111 to 113, may be connected in a different manner, or that may not at all connected, i.e., those memory registers, in a network comprising at least one packet router, through the demultiplexer circuit may be connected in parallel to the X-Y addressable array, or those memory registers, each being independently controlled, and the communication line a, each independent of their own, B , C, that may have D, those skilled in the art will appreciate.
図１Ａに示すように、メモリレジスタ１１１〜１１３によってアドミニスターされるデータ信号は、デジタル信号であるが、当業者は、その他の形態のデータ信号が使用されてもよいということを理解するであろう。 As shown in FIG. 1A, der the data signal Administration star by the memory registers 111 to 113 is a digital signal, one skilled in the art, the data signal of other forms to understand that may be used wax. プログラム可能デバイス１２１〜１２３に適用される前に、デジタル信号は、デジタル−アナログ変換機（ＤＡＣ）１３１、１３２、１３３によってアナログ信号に変換されてもよい。 Before being applied to the programmable device 121 through 123, the digital signal is digital - may be converted into an analog signal by the analog converter (DAC) 131, 132, 133. 各それぞれのＤＡＣ１３１〜１３３は、Ｎビット信号のデジタルビットを受信してもよく、そして、このＮビットデジタル信号を使用して、少なくとも１つのアナログ信号を生成してもよく、アナログ信号は、次に、プログラム可能デバイス１２１〜１２３のうちの少なくとも１つにアドミニスターされてもよい。 Each respective DAC131~133 may receive a digital bit of N-bit signal, and, using this N-bit digital signal may be generated at least one analog signal, the analog signal is next in may be Administration star to at least one of the programmable devices 121-123. 図１Ａに示すものなどの、いくつかの実施形態では、このアドミニストレーションは、中間結合デバイス１４１、１４２、１４３を介して達成される。 Such as those shown in FIG. 1A, in some embodiments, the administration is accomplished via an intermediate coupling device 141, 142, 143. 中間結合デバイス１４１〜１４３は、それぞれが、カプラアクティブ化線に接続されてもよく、そして、カプラアクティブ化線によってアクティブ化／非アクティブ化されてもよい。 Intermediate coupling device 141 to 143, respectively, may be connected to the coupler activation line and may be activated / deactivated by the coupler activation line. いくつかの実施形態では、中間結合デバイス１４１〜１４３は、図１Ａに示すように、１本のカプラアクティブ化線に直列に接続されてもよい。 In some embodiments, the intermediate coupling device 141 to 143, as shown in FIG. 1A, may be connected in series to one coupler activation line. したがって、そのような実施形態においては、ＤＡＣ１３１〜１３３からプログラム可能デバイス１２１〜１２３に信号がアドミニスターまたは適用されるのは、対応する中間結合デバイス１４１〜１４３がカプラアクティブ化線によってアクティブ化されている場合のみである。 Accordingly, in such embodiments, the the signal to the programmable device 121 to 123 is Administration star or applied from DAC131～133, corresponding intermediate coupling device 141 to 143 is activated by the coupler activation line but only if you are. 例えば、ＤＡＣ１３１からプログラム可能デバイス１２１に信号がアドミニスターされてもよいのは、中間結合デバイス１４１がカプラアクティブ化線によってアクティブ化されている場合である。 For example, what signals to the programmable device 121 may be Administration star from DAC 131, it is a case where the intermediate coupling device 141 is activated by the coupler activation line. いくつかの実施形態では、ＤＡＣ１３１〜１３３とプログラム可能デバイス１２１〜１２３との間の制御可能なレベルの部分的結合を中間結合デバイス１４１〜１４３が提供してもよいように、カプラアクティブ化線はアナログ可変であってもよい。 In some embodiments, as may be provided a partial binding of the control levels between DAC131~133 and programmable devices 121 to 123 intermediate coupling device 141 to 143, coupler activation line it may be an analog variable. いくつかの実施形態では、ＤＡＣ１３１〜１３３とプログラム可能デバイス１２１〜１２３との間の制御可能なオン／オフ結合のみを中間結合デバイス１４１〜１４３が提供してもよいように、カプラアクティブ化線はオン／オフ制御のみが可能であってもよい。 In some embodiments, as may be provided only controllable on / off coupling between DAC131~133 and programmable devices 121 to 123 intermediate coupling device 141 to 143, coupler activation line only the on / off control may be possible. 本システム、方法、および装置の、他の実施形態では、中間結合デバイス１４１〜１４３は省略されてもよく、そしてその代りに、信号は、ＤＡＣ１３１〜１３３からプログラム可能デバイス１２１〜１２３に直接的に結合されてもよい。 In this system, method, and apparatus, other embodiments, the intermediate coupling device 141 to 143 may be omitted, and instead, the signal is directly programmable devices 121-123 from DAC131~133 it may be coupled.
本システム、方法、および装置を使用することによって、制御通信のうちの少なくとも一部は、量子プロセッサ１００内に含まれてもよく、一方、外部入力は、通信線Ａ〜Ｄを介したＮビット信号のプログラミングと、いくつかの実施形態では、少なくとも１本のカプラアクティブ化線を介した中間結合デバイス１４１〜１４３の制御とを含む。 By using the system, method, and apparatus, at least a portion of the control communication may be included in the quantum processor 100, whereas the external input is N bits via the communication line A~D and programming signals, in some embodiments, and a control of the intermediate coupling device 141 to 143 via the at least one coupler activation line. したがって、量子プロセッサ１００を外部システムに接続するために必要とされる通信線の数は、大幅に減少し、そして、量子プロセッサ１００内のプログラム可能デバイスの数とは本質的に無関係になる。 Accordingly, the number of communication lines needed to connect the quantum processor 100 to the external system, greatly reduced, and becomes essentially independent of the number of programmable devices quantum processor 100.
ＤＡＣは、デジタル信号をアナログに、またはアナログ信号をデジタルに変換するために、あるいは、両方の操作を同時に、または信号の方向に応じて交換可能に実行するために適用されてもよいということを、当業者は認識するであろう。 The DAC, a digital signal into an analog, or to convert the analog signals to digital, or that may be applied to perform both operations simultaneously, or signals depending on the direction of interchangeably those skilled in the art will recognize. したがって、図１Ａに記載されているシステムは、逆にも動作させられてもよく、それにより、プログラム可能デバイス１２１〜１２３からの信号は、中間結合デバイス１４１〜１４３を介して、ＤＡＣ１３１〜１３３に結合される。 Thus, the system described in Figure 1A may be operated in reverse, whereby the signals from the programmable device 121 to 123, via the intermediate coupling device 141 to 143, the DAC131~133 It is coupled. 信号は、次に、デジタル表現に変換されてもよく、デジタル表現は、メモリレジスタ１１１〜１１３にアドミニスターまたは適用され、そして、外部読み出しシステムに伝送されてもよい。 Signal, then may be converted to a digital representation, the digital representation is Administration star or applied to the memory register 111 to 113, and may be transmitted to an external readout system.
本システム、方法、および装置は、特定のタイプの量子プロセッサおよびその関連するプログラム可能デバイスに結び付けられてはいない。 The system, method, and apparatus, is not tied to a particular type of quantum processor and associated programmable device that. むしろ、本システム、方法、および装置は、任意の形態の量子プロセッサに適用されてもよい。 Rather, the system, method, and apparatus may be applied to a quantum processor of any form. いくつかの実施形態では、量子プロセッサ１００は、米国特許出願公開第２００６−０２２５１６５号明細書および米国特許出願公開第２００６−０１４７１５４号明細書、ならびに、Harris, R.. et al., “Sign and Magnitude Tunable Coupler for Superconducting Flux Qubits”, arXiv.org:cond-mat/0608253 (2006), pp 1-5に記載されているものなどの、複数のプログラム可能キュビットカプラによって結合される複数の超伝導磁束キュビットを具備する、超伝導量子プロセッサであってもよい。 In some embodiments, a quantum processor 100, U.S. Patent Application Publication No. 2006-0225165 Pat and US Patent Application Publication No. 2006-0147154, and, Harris, R .. et al., "Sign and Magnitude Tunable coupler for superconducting flux qubits ", arXiv.org:cond-mat/0608253 (2006), such as those described in pp 1-5, a plurality of superconducting flux coupled by a plurality of programmable qubit coupler comprising a qubit may be a superconducting quantum processor. そのようなキュビットおよびそれらの関連するカプラは、磁束信号を管理するように設計されるため、メモリレジスタ１１１〜１１３からのＮビット信号は、離散的な磁束量子の形態でアドミニスターされてもよい。 Such qubits and their associated couplers to be designed to manage the flux signal, N-bit signal from the memory registers 111 to 113 may be Administration star in the form of discrete flux quantum . メモリレジスタ１１１〜１１３は、その場合、２００７年４月２５日出願の“Adiabatic Superconducting Qubit Logic Devices And Methods”と題された米国仮特許出願第６０／９１３，９８０号明細書に記載されている、単一磁束量子（ＳＦＱ）シフトレジスタまたは磁束ベースの超伝導シフトレジスタなどの、超伝導シフトレジスタの形態を取ってもよい。 Memory registers 111 to 113, in which case, are described in "Adiabatic Superconducting Qubit Logic Devices And Methods" entitled U.S. Provisional Patent Application No. 60 / 913,980, filed Apr. 25, 2007, such as single-flux-quantum (SFQ) shift register or flux-based superconducting shift register may take the form of a superconducting shift register. いくつかの実施形態では、超伝導シフトレジスタは、図１Ａに示されているように直列にリンクされてもよく、または、それらは、並列に接続されてもよく、または、それらは、Ｘ−Ｙアドレス可能アレイ内に接続されてもよく、または、それらは、ルーティングシステムに接続されてもよい。 In some embodiments, superconducting shift register may be linked in series as shown in Figure 1A, or they may be connected in parallel, or they, X- it may be connected to the Y addressable array, or they may be connected to the routing system. 各レジスタ内にロードされるＮビット信号は、超伝導シフトレジスタ内の離散的な磁束量子によってデジタル表現されてもよい。 N-bit signal which is loaded into each register may be digitally represented by a discrete flux quantum in the superconducting shift register. 超伝導シフトレジスタ１１１〜１１３のそれぞれは、それぞれの超伝導ＤＡＣ１３１〜１３３に誘導結合またはガルバニック結合されてもよく、ここで、デジタル磁束量子は、少なくとも１つのアナログ超伝導電流を生成するために使用されてもよい。 Each superconducting shift register 111 to 113 may be inductively coupled or galvanically coupled to respective superconducting DAC131～133, used here, the digital flux quantum in order to generate at least one analog supercurrent it may be. このように、いくつかの実施形態では、メモリレジスタ１１１などのメモリレジスタと、ＤＡＣ１３１などのＤＡＣとは、同じ物理的構造内で実現されてもよい。 Thus, in some embodiments, a memory register such as a memory register 111, and the DAC, such as DAC 131, may be implemented within the same physical structure. 超伝導ＤＡＣの例は、２００７年５月１４日出願の“Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit”と題された米国仮特許出願第６０／９１７，８８４号明細書、２００７年５月１４日出願の“Systems, Methods, And Apparatus For A Scalable Superconducting Flux Digital-To-Analog Converter”と題された米国仮特許出願第６０／９１７，８９１号明細書、および２００７年９月２６日出願の“Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter”と題された米国仮特許出願第６０／９７５，４８７号明細書に記載されている。 Examples of superconducting DAC is May 14 filed "Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit" entitled U.S. Provisional Patent Application No. 60 / 917,884, 2007, filed May 14, 2007 "Systems, Methods, and Apparatus for a Scalable Superconducting Flux Digital-to-Analog Converter" entitled U.S. provisional Patent application No. 60 / 917,891, and in September 2007 26 filed in "Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter" it is described in entitled U.S. provisional Patent application No. 60 / 975,487.
いくつかの実施形態では、ＤＡＣによって出力される少なくとも１つのアナログ超伝導電流は、カプラアクティブ化線をアクティブ化することによって、少なくとも１つの中間結合デバイス１４１〜１４３を介して、少なくとも１つのプログラム可能デバイス１２１〜１２３に誘導結合されてもよい。 In some embodiments, the at least one analog superconducting current output by the DAC, by activating the coupler activation line, via at least one intermediate coupling device 141 to 143, at least one programmable it may be inductively coupled to the device 121-123. 他の実施形態では、少なくとも１つのアナログ超伝導電流は、少なくとも１つのプログラム可能デバイス１２１〜１２３に、直接的に誘導結合されてもよい。 In other embodiments, at least one analog supercurrent, to at least one programmable device 121-123 may be directly inductive coupling. 前述のように、いくつかの実施形態では、システムは、１つ以上のプログラム可能デバイス１２１〜１２３からのアナログ入力に基づいて、ＳＦＱシフトレジスタからのデジタル出力を生成するために、逆にも動作させられてもよい。 As described above, in some embodiments, the system based on the analog inputs from one or more programmable devices 121 to 123, to produce a digital output from the SFQ shift register, also operates in the reverse it may be allowed.
本システム、方法、および装置のいくつかの実施形態では、複数のＤＡＣが１つのプログラム可能デバイスに結合されてもよい。 The system, method, and in some embodiments of the apparatus, a plurality of DAC may be coupled to a single programmable device. 図１Ｂは、量子プロセッサ要素の局所的プログラミングのための、そのような実施形態の概略図である。 1B is for local programming of quantum processor elements is a schematic diagram of such an embodiment. 図１Ｂに示す実施形態は図１Ａに示すものに類似しているが、図１Ｂでは、２つのＤＡＣ１３２および１３３が１つのプログラム可能デバイス１２４に結合される点が異なり、一方、ＤＡＣ１３２および１３３は、やはり、それぞれが、各メモリレジスタ１１２および１１３に結合される。 While the embodiment shown in FIG. 1B is similar to that shown in FIG. 1A, FIG. 1B, except that two DAC 132 and 133 are coupled to one programmable device 124, whereas, DAC 132 and 133, again, each of which is coupled to the memory registers 112 and 113. この結合方式は、プログラム可能デバイス１２４が初期状態Ｘからプログラムされた状態Ｙにプログラムされるレートに対する制御を提供して、任意波形発生器を効果的に実現することを可能にする。 The coupling system, the programmable device 124 to provide control over the rate that is programmed to state Y programmed from an initial state X, makes it possible to effectively implement the arbitrary waveform generator. 図１Ａに示す実施形態では、各プログラム可能デバイス１２１〜１２３は、１つのＤＡＣ（それぞれ、１３１〜１３３）に結合され、したがって、各プログラム可能デバイス１２１〜１２３は、同時に、かつ同じレートでプログラムされる。 In the embodiment shown in FIG. 1A, the programmable device 121 to 123, one DAC (respectively, 131-133) coupled to, therefore, the programmable device 121 to 123 are programmed at the same time, and at the same rate that. しかし、図１Ｂに示す実施形態では、プログラム可能デバイス１２４は、２つのＤＡＣ１３２および１３３に結合され、これは、プログラム可能デバイス１２４がプログラムされる時およびレートに対する、ある程度の制御を可能にする。 However, in the embodiment shown in FIG. 1B, the programmable device 124 is coupled to two DAC132 and 133, which, for the time and rate of the programmable device 124 is programmed to allow a degree of control. 図１Ｂでは、１つのみのプログラム可能デバイス１２４が、２つのＤＡＣ１３２および１３３に結合されるとして示されているが、量子プロセッサ内のすべての、または任意の数のプログラム可能デバイスが、２つまたは任意の数のＤＡＣに結合されてもよいということを、当業者は理解するであろう。 In Figure 1B, 1 only programmable device 124 is shown as being bonded to two DAC132 and 133, all or any number of programmable devices, in the quantum processor, two or that may be coupled to any number of DAC, those skilled in the art will appreciate.
図２Ａは、本システム、方法、および装置の実施形態による、（例えば、図１Ａの量子プロセッサ１００などの）量子プロセッサの要素をプログラムするための方法２００のフロー図である。 Figure 2A, in accordance with embodiments of the present systems, methods and apparatus (e.g., such as a quantum processor 100 in FIG. 1A) is a flow diagram of a method 200 for programming a quantum processor elements. 図２Ａでは、すべてのデバイスについて単数形で言及しているが、方法２００は複数のデバイスにわたって適用されてもよいということを、当業者は理解するであろう。 In Figure 2A, but referred to in the singular for all devices, the method 200 that may be applied across multiple devices, those skilled in the art will appreciate. 方法２００の動作２０１において、２値信号が、（図１Ａのメモリレジスタ１１１〜１１３のうちの１つ以上などの）メモリレジスタに、プログラムされるか、または書き込まれる。 In operation 201 of method 200, a binary signal, the (one or more, such as of one of the memory registers 111 to 113 in FIG. 1A) memory registers, either programmed or written. 動作２０２において、２値信号は、アナログ信号に変換される。 In operation 202, the binary signal is converted into an analog signal. 動作２０３において、アナログ信号は、図１Ａのプログラム可能デバイス１２１〜１２３などの、量子プロセッサの１つ以上のプログラム可能デバイスに、アドミニスターされるか、または適用される。 In operation 203, an analog signal, such as a programmable device 121-123 in Figure 1A, to one or more programmable devices quantum processor, Administration either star or applied. このように、動作２０１〜２０３は、すべて、量子プロセッサの寸法内で完了されてもよく、したがって、外部プログラミングシステムとの通信の必要性は減少する。 Thus, operation 201 through 203, all may be completed within the dimensions of the quantum processor, therefore, the need for communication with an external programming system is reduced.
図２Ｂは、方法２００を本質的に逆に動作させることによって、読み出し可能デバイスから情報を読み出すための方法２５０のフロー図である。 Figure 2B by essentially operated in the reverse method 200, is a flow diagram of a method 250 for reading information from the readable device. 図２Ｂでは、すべてのデバイスについて単数形で言及しているが、方法２５０は複数のデバイスにわたって適用されてもよいということを、当業者は理解するであろう。 In Figure 2B, although mentioned in the singular for all devices, method 250 that may be applied across multiple devices, those skilled in the art will appreciate. 動作２５１において、信号が、読み出し可能デバイスによって出力され、または読み出し可能デバイスから読み出され、そして、デジタル表現に変換される。 In operation 251, the signal is output by the readable device or read from the readable device, and is converted to a digital representation. 動作２５２において、信号のデジタル表現は、別のシステムに出力される、または別のシステムによって読み出される。 In operation 252, the digital representation of the signal is read out by the output to another system or another system. やはり、動作２５１〜２５２は、量子プロセッサの寸法内で完了されてもよく、したがって、外部プログラミングシステムとの通信の必要性は減少する。 Again, operation 251-252 may be completed within the dimensions of the quantum processor, therefore, the need for communication with an external programming system is reduced.
前述のように、メモリレジスタ１１１〜１１３などのデータ記憶デバイスをプログラムするために、さまざまな結合方式が実装されてもよい。 As described above, in order to program data storage device such as memory registers 111 to 113, may be different coupling scheme is implemented. 例えば、メモリレジスタ１１１〜１１３は、図１Ａおよび図１Ｂに示すように、通信線Ａ〜Ｄに直列に結合されてもよい。 For example, the memory registers 111 to 113, as shown in FIGS. 1A and 1B, may be coupled in series to the communication line to D. 他の実施形態では、メモリレジスタ１１１〜１１３は、同様の通信線に並列に結合されてもよい。 In other embodiments, the memory registers 111 to 113, may be coupled in parallel to the same communication line. 本システム、方法、および装置のいくつかの実施形態では、データ記憶デバイスはルーティングシステムを通してプログラムされてもよく、そのようなルーティングシステムの例は、デマルチプレクサ回路である。 In some embodiments of the present systems, methods and apparatus, a data storage device may be programmed through the routing system, examples of such routing system is a demultiplexer circuit.
図３は、デマルチプレクサ回路３５０を通した量子プロセッサ３００の局所的プログラミングの実施形態の概略図である。 Figure 3 is a schematic view of an embodiment of a local programming of a quantum processor 300 through the demultiplexer circuit 350. 図３に示すように、量子プロセッサ３００は、メモリアドミニストレーションシステム３０１を含み、これは、図１Ａのメモリアドミニストレーションシステム１０１に類似しているが、データ記憶デバイス３１１〜３１３に信号をルーティングするために使用されてもよいデマルチプレクサ回路３５０を含む点が異なる。 As shown in FIG. 3, a quantum processor 300 includes a memory administration system 301, which is similar to the memory administration system 101 of FIG. 1A, for routing signals to the data storage device 311-313 that it includes a good demultiplexer circuit 350 be used is different. 動作時、デマルチプレクサ３５０は、通信線ＡおよびＢのうちの少なくとも１つを通して信号を受信してもよく、そして、内部ルーティング手順のシーケンスを介して、信号を、特定の出力チャネルに向けてもよい。 In operation, the demultiplexer 350 may receive a signal through at least one of the communication lines A and B, and, through a sequence of internal routing procedures, the signal, even for a particular output channel good. 特定の出力チャネルは、データ記憶デバイス３１１〜３１３のうちの少なくとも１つに対応してもよい。 Certain output channels may correspond to at least one of the data storage devices 311-313. デマルチプレクサの一般的な動作は、当技術分野において理解されており、したがって、当業者は、デマルチプレクサ３５０が追加の信号入力線を含んでもよいということを理解するであろう。 The general operation of the demultiplexer is understood in the art, therefore, those skilled in the art will understand that the demultiplexer 350 may include additional signal input line. いくつかの実施形態では、デマルチプレクサ３５０は、論理的２進木を形成するように論理的行内に配置された、複数のルーティングデバイスを含んでもよい。 In some embodiments, a demultiplexer 350, arranged in a logical row so as to form a logical binary tree may include a plurality of routing devices. デマルチプレクサ３５０は、追加の信号入力線（図示せず）を含んでもよく、その結果、それぞれの信号入力線によって、ルーティングデバイスの各論理的行が制御されてもよい。 The demultiplexer 350 may include additional signal input line (not shown), as a result, the respective signal input lines, each logical row of the routing device may be controlled.
例示された実施形態の上記の説明は、網羅的であることを意図するものではなく、開示された厳密な形態に実施形態を限定することを意図するものでもない。 The foregoing description of the illustrated embodiments is not intended to be exhaustive, nor is it intended to limit the embodiments to the precise forms disclosed. 特定の実施形態および例が、例示の目的のために本明細書に記載されているが、当業者によって認識されるように、本開示の精神および範囲を逸脱することなく、さまざまな均等な修正が行われてもよい。 Specific embodiments and examples have been described herein for purposes of illustration, as will be recognized by those skilled in the art, without departing from the spirit and scope of the present disclosure, various equivalent modifications it may be performed. さまざまな実施形態の、本明細書において提供された教示は、必ずしも上記で一般に説明した例示的な量子コンピューティングシステム、方法、および装置であるとは限らない、その他の量子コンピューティングシステム、方法、および装置に適用されてもよい。 Of various embodiments, provided herein taught, is not necessarily to be above generally exemplary quantum computing system described, method, and apparatus, other quantum computing systems, methods, and it may be applied to the device.
例えば、前述の詳細な説明では、本システム、方法、および装置のさまざまな実施形態を、ブロック図、概略、および例を使用することによって記載した。 For example, in the foregoing Detailed Description, the system, methods, and various embodiments of the apparatus, the block diagram, described by using schematic and examples. そのようなブロック図、概略、および例が、１つ以上の機能および／または動作を含む限り、そのようなブロック図、フローチャート、または例の中の、各機能および／または動作は、個別に、および／または集合的に、広範なハードウェア、ソフトウェア、ファームウェア、またはそれらのほとんどあらゆる組み合わせによって実装されてもよいということが当業者によって理解されるであろう。 Such block diagram, schematic, and examples, as long as it contains one or more functions and / or operations, such block diagrams, flowcharts or examples in, that each function and / or operation, separately, and the / or collectively, would extensive hardware, software, firmware, or that most of them may be implemented by any combination, will be understood by those skilled in the art.
上述のさまざまな実施形態は、さらなる実施形態を提供するために組み合わされてもよい。 The various embodiments described above may be combined to provide further embodiments.
以下に限定されないが、米国特許第６，８３８，６９４号明細書、米国特許出願公開第２００５−００８２５１９号明細書、米国特許出願公開第２００６／０２２５１６５号明細書、２００７年１月１２日出願の“System, Devices and Methods for Interconnected Processor Topology”と題された米国仮特許出願第６０／８７２，４１４号明細書、２００７年８月１６日出願の“Systems, Devices, And Methods For Interconnected Processor Topology”と題された米国仮特許出願第６０／９５６，１０４号明細書、２００７年１１月８日出願の“Systems, Devices and Methods for Analog Processing”と題された米国仮特許出願第６０／９８６，５５４号明細書、米国特許出願公開第２００６／０２２５１６５号明細書、米国特許出願公開第２００６／０１４７１５４号明細書、２００７年４月２５ But it is not limited to, US Pat. No. 6,838,694, US Patent Application Publication No. 2005-0082519, US Patent Application Publication No. 2006/0225165, filed January 12, 2007 "System, Devices and Methods for Interconnected Processor Topology" and entitled US provisional patent application Ser. No. 60 / 872,414, filed Aug. 16, 2007 "Systems, Devices, and Methods for Interconnected Processor Topology" and entitled US provisional patent application Ser. No. 60 / 956,104, filed Nov. 8, 2007 "Systems, Devices and Methods for Analog Processing" and entitled US provisional Patent application No. 60 / 986,554 specification, US Patent application Publication No. 2006/0225165, US Patent application Publication No. 2006/0147154, April 2007 25 出願の“Adiabatic Superconducting Qubit Logic Devices And Methods”と題された米国仮特許出願第６０／９１３，９８０号明細書、２００７年５月１４日出願の“Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit”と題された米国仮特許出願第６０／９１７，８８４号明細書、２００７年５月１４日出願の“Systems, Methods, And Apparatus For A Scalable Superconducting Flux Digital-To-Analog Converter”と題された米国仮特許出願第６０／９１７，８９１号明細書、および２００７年９月２６日出願の“Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter”と題された米国仮特許出願第６０／９７５，４８７号明細書を含む、本明細書において参照されている米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出 Application of "Adiabatic Superconducting Qubit Logic Devices And Methods" and entitled US provisional patent application Ser. No. 60 / 913,980, filed May 14, 2007 "Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit "entitled to US provisional Patent application No. 60 / 917,884, filed May 14, 2007" Systems, Methods, and and Apparatus for a Scalable Superconducting Flux Digital-to-Analog Converter " entitled US provisional patent application Ser. No. 60 / 917,891, and filed on September 26, 2007 "Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter" entitled US provisional including patent applications No. 60 / 975,487 Pat, the US patents referenced herein, U.S. patent application publications, U.S. patent applications, foreign patents, leaving foreign patents 、および非特許公開物のすべては、参照によりそれらの全体がすべての目的のために本明細書に援用される。 , And all non-patent publications in their entirety are incorporated by reference herein for all purposes. 実施形態の態様は、さまざまな特許、出願、および公開物の、システム、回路、および概念を使用して、さらなる実施形態を提供するために、必要に応じて変更されてもよい。 Aspects of the embodiments, various patents, applications, and publications, the system uses circuits, and concepts, in order to provide further embodiments may be modified as necessary.
これらの、およびその他の変更が、上述の説明を考慮して、実施形態に対して行われてもよい。 These and other changes, in consideration of the foregoing description, may be made to the embodiments. 一般に、特許請求の範囲においては、使用されている表現は、本明細書および特許請求の範囲内で開示された特定の実施形態に本発明を限定するものと解釈されるべきではなく、そのような特許請求の範囲に権利が与えられる、すべての可能な実施形態を、全範囲の均等物とともに含むものと解釈されるべきである。 Generally, in the appended claims, expressions used should not be construed as limiting the invention to the particular embodiments disclosed in the specification and claims, such You are entitled to a range of Do claims, all possible embodiments and should be construed to include with equivalents of the total range. したがって、本発明の範囲は、添付の特許請求の範囲のみによって解釈および定義される。 Accordingly, the scope of the present invention is construed and defined only by the appended claims.
複数の通信導管を含むメモリアドミニストレーションシステムであって、前記メモリアドミニストレーションシステムが、 前記通信線と前記通信導管のうちの少なくともいくつかとの間に通信を提供して、前記外部プログラミングシステムから前記プログラム可能デバイスへのデータ信号をアドミニスターし、前記プログラム可能デバイスの数は前記通信線の数より多い 、メモリアドミニストレーションシステムとを具備する、量子コンピューティングシステム 。 A memory administration system including a plurality of communication conduits, the memory administration system, providing communication between at least some of the communication conduit and the communication line, said program from said external programming system the data signal to allow the device Administration and star, the number of the programmable device is greater than the number of the communication line comprises a memory administration system, quantum computing system.
前記量子プロセッサは、臨界温度未満で超伝導である材料によって形成される、 少なくも１つのプログラム可能デバイスを含む、請求項１に記載の量子コンピューティングシステム 。 The quantum processor is formed by a material that is superconducting below a critical temperature, also includes one programmable device less, quantum computing system according to claim 1.
atoms）、キュビットカプラ、超伝導キュビットカプラ、不純物、核スピンキュビット、電子スピンキュビット、および光子キュビットからなる群から選択される、 少なくとも１つのプログラム可能デバイスを含む、請求項１に記載の量子コンピューティングシステム 。 atoms), qubit couplers superconducting qubit couplers, impurities, nuclear spin qubit, is selected from the group consisting of electron spin qubit and photon qubit, comprising at least one programmable device, quantum computing according to claim 1 system.
前記メモリアドミニストレーションシステムは、 少なくとも１つのデジタル−アナログ変換器（ＤＡＣ）を含む、請求項１に記載の量子コンピューティングシステム 。 The memory administration system, the at least one digital - including analog converter (DAC), a quantum computing system as recited in claim 1.
前記ＤＡＣは超伝導ＤＡＣを含み、デジタル信号が、離散的な磁束量子によって表される、請求項４に記載の量子コンピューティングシステム 。 The DAC includes a superconducting DAC, digital signals are represented by discrete flux quantum, a quantum computing system as recited in claim 4.
前記メモリアドミニストレーションシステムは、 Ｘ−Ｙアドレス可能アレイを含む、請求項１に記載の量子コンピューティングシステム 。 The memory administration system includes a X-Y addressable array, quantum computing system according to claim 1.
前記メモリアドミニストレーションシステムは、デマルチプレクサ回路を含む、請求項１に記載の量子コンピューティングシステム 。 The memory administration system includes a demultiplexer circuit, a quantum computing system as recited in claim 1.
前記複数のプログラム可能パラメータを示す前記複数の信号を前記多数のプログラム可能デバイスにアドミニスターすることとを含む、方法。 It said plurality of signals indicative of the plurality of programmable parameters including the method comprising Administration star to the plurality of programmable devices, methods.
前記複数のプログラム可能パラメータを示す前記複数の信号を前記多数のプログラム可能デバイスにアドミニスターする前に、前記少なくとも１つのＤＡＣによって前記複数のプログラム可能パラメータを示す前記複数の信号をデジタル信号からアナログ信号に変換することをさらに含む 、請求項８に記載の方法。 Before Administration star said plurality of signals indicative of the plurality of programmable parameters to the plurality of programmable devices, analog signals of the plurality of signals indicative of the plurality of programmable parameters by the at least one DAC from the digital signal further comprising the method of claim 8 to be converted.
前記複数のプログラム可能パラメータを示す前記複数の信号を前記多数のプログラム可能デバイスにアドミニスターすることは、 Ｘ−Ｙアドレス可能アレイを介して、前記複数のプログラム可能パラメータを示す前記複数の信号を前記多数のプログラム可能デバイスにルーティングすることを含む、請求項８に記載の方法。 Said that Administration star into a plurality of programmable said plurality of signals possible the number of programs the device showing the parameters, via the X-Y addressable array, wherein said plurality of signals indicative of the plurality of programmable parameters comprising routed to a number of programmable devices the method of claim 8.
前記複数のプログラム可能パラメータを示す前記複数の信号を前記多数のプログラム可能デバイスにアドミニスターすることは、デマルチプレクサ回路を介して 、 前記複数のプログラム可能パラメータを示す前記複数の信号を前記多数のプログラム可能デバイスにルーティングすることを含む、請求項８に記載の方法。 Said plurality of said plurality of signals indicating the programmable parameters that Administration star to the plurality of programmable devices, via the demultiplexer circuit, the plurality of programmable said plurality of signals said plurality of programs shows parameters comprising routing enabled device, the method of claim 8.
MXPA05008444A (en) * 2003-02-14 2006-03-10 Clearsight Systems Inc Method and programmable apparatus for quantum computing.

References: Application No. 60
 Application No. 2005
 application No. 60
 application No. 60
 Application No. 60
 Application No. 60
 application No. 60
 application No. 60
 application No. 60
 application No. 60