Source: http://www.todopic.com.ar/foros/index.php?topic=33287.0
Timestamp: 2020-08-08 17:53:27+00:00

Document:
Teoria sobre ADC (Analog to Digital Conversor)
Autor Tema: Teoria sobre ADC (Analog to Digital Conversor) (Leído 9673 veces)
« en: 24 de Diciembre de 2010, 17:06:04 »
2.3.2. Analog to Digital Conversor (ADC).
En la imagen No1 se podrá ver de forma general los bloques mínimos que hacen parte de un ADC.
Imagen No1. Diagrama de bloques de un ADC.
El nombre da una pequeña guía de su funcionamiento, pues físicamente se trata de un registro digital de n bits y un modulo llamado lógica digital SAR que va gestionando todo el proceso hasta completar y obtener el resultado que es directamente la salida del registro. A pesar de muchas variantes que existen en los ADC tipo SAR, en la imagen No2 se pueden ver los componentes básicos de esta arquitectura.
Imagen No2. Diagrama de bloques de un ADC tipo SAR.
Ejemplo: Se desea convertir 1.6V a su equivalente digital con un ADC tipo SAR de 4 bits de resolución con un VREF+ de 5Vdc y VREF- de 0V:
El nivel máximo de conversión esta determinado por el voltaje en el pin VREF+ y el valor mínimo por VREF-. Desde VREF- hasta VREF+ es dividido en porciones iguales y la cantidad de veces dadas por la resolución ((2^n)-1). Como n es 4 bits para este ejercicio, entonces, ((2^4)-1) = 15 partes iguales).
En el primer flanco de subida de la señal de RELOJ, el controlador SAR, lleva el BIT MSB del registro binario a 1. (bit 3 para este ejercicio obteniendo a la salida del registro el dato 1000). La razón de este primer paso es forzar la salida del DAC interno a VREF+/2. Es decir:
En la imagen No3 se puede ver el procedimiento paso a paso para obtener la conversión de análogo a digital con la técnica SAR.
Imagen No3. Procedimiento ADC tipo SAR con resolución de 4 bits.
De lo anterior podemos concluir que para n bits de resolución se necesitan mínimo n ciclos de reloj para finalizar su proceso. Esta es la razón fundamental por lo que es difícil encontrar ADCs tipo SAR que combinen alta resolución con alta velocidad de operación, ademas se deben tener en cuenta tiempos críticos que se van sumando, haciendolos mas lentos frente a otras arquitecturas. Uno de estos es el tiempo que tarda el comparador en obtener una salida estable después de cada cambio, otro es el tiempo que tarda el bloque lógico SAR en leer la respuesta del comparador y realizar sus operaciones internas, ademas del tiempo de muestreo y retención de la señal a convertir.
Por lo anterior el Comparador debe ser lo mas rápido y con la mayor resolución posible, pues tiene que ser tan preciso como el sistema en general. Para los fabricantes es preocupante el ruido que pueda presentarse en la fuente del ADC, en VREF+ y VREF- afectando el resultado de la comparación. Es por ello que hay variantes según cada fabricante.
Es importante resaltar que la resolución del Conversor Analogo-Digital (ADC) esta dada por la cantidad de bits del registro, ademas el Conversor Digital-Analogo (DAC) que esta interno tiene la misma resolución.
El resultado en el ejemplo nos dio 0101 en binario que corresponde a 5/16 del VREF+... Si hiciéramos el calculo para saber a cuando voltaje equivaldría este dato binario, seria de (5Vdc)*(5/16)=1.5625Vdc, es decir, tendríamos un error del 3.75%. Para reducir este error tendríamos que hacer mas divisiones entre VREF- y VREF+, así los pasos entre un nivel y otro seria mas cercanos. Para lograrlo solo queda incrementar el numero de bits de resolución del ADC. Claro esta que no se puede incrementar la resolución del ADC por capricho y simplemente seleccionar siempre el que mas tenga pues a mayor numero de bits, mas ciclos de reloj se necesitan para completar la operación, haciéndolo mas lento. Y si se incrementa la velocidad del reloj para compensar, el consumo de energía también aumenta. Hay un punto de equilibrio que lo dará la aplicación que se quiera desarrollar con el ADC.
Entre las ventajas de los ADCs tipo SAR están su implementacion en encapsulados pequeños, algo que interviene en gran medida para la selección de su uso en microcontroladores. El consumo de energía es directamente proporcional a la velocidad de operación y para sistemas embebidos esta característica es fundamental ya que controlando la frecuencia de la señal de reloj en el ADC, se controla el consumo de este. En general son de resolución aceptable y como decía inicialmente estos ADCs tipo SAR son la selección ideal hasta el momento para ser incorporados en microcontroladores.
Imagen No4. Comportamiento lineal en un ADC.
Teniendo en cuenta el comportamiento lineal de los ADCs, y la ecuación característica que se pueden observar en la Imagen No4, es posible predecir el resultado digital binario que se obtendría con un ADC para una resolución y voltajes de referencia dados. Aunque la linealidad de un ADC es relativa y puede ser discutida debido a un error intrínseco en el procedimiento de cuantificación de la señal análoga de entrada.
Para ver como usar estas formulas, se puede intentar predecir el resultado del ADC para el ejemplo propuesto antes
Doutput = 4.8... Pero un ADC entrega resultados enteros, es por ello que se debe aproximar por encima al valor mas cercano.(A este error que se genera por esta aproximación se le denomina error de cuantización).
Doutput = 5 base10, pasamos a binario y obtendríamos : Doutput = 0101 base 2.
La función principal de estos pines, es definir el rango de voltaje dentro del cual la señal análoga de entrada estará cambiando. Esto es de gran importancia si se quiere aprovechar en su totalidad la resolucion del ADC.
Ejercicio: Se desea leer con un ADC a 8 bits de resolución una señal análoga que varia de 0 a 1.5Vdc. Seleccione VREF+ y VREF- para el ADC.
Doutput= 240 base 10. Pasado a binario obtendríamos:
Doutput = 78 base 10. Pasado a binario obtendríamos:
Imagen No5. Muestreo de señales análogas,.
En la imagen No5 podemos observar lo importante que tiene la velocidad de muestreo de una señal análoga que varia en el tiempo. Cuanto mas muestras por segundo se tienen de dicha señal con mas fidelidad podrá ser recreada para su procesamiento. Pero esta velocidad de muestreo esta limitada por el tiempo mínimo que tarda el ADC en tomar la muestra, ademas del tiempo que tarda el controlador digital en almacenar dicha muestra y dar la orden al ADC para una nueva lectura, a esta se debe sumar que a mas muestras por segundo mas datos deberán ser almacenados y procesados por segundo, lo que agrega ahora la limitación en memoria del controlador digital. El punto de equilibrio lo dará la aplicación que se esta desarrollando.
Si encuentran que hay algo mal planteado o que no es correcto por favor hacérmelo saber pues la intención es mejorar cada vez mas.
Espero sea de su agrado y FELIZ NAVIDAD !
« Última modificación: 28 de Junio de 2011, 11:40:36 por un Moderador »
Re: Teoria sobre: Analog to Digital Conversor (ADC).
« Respuesta #1 en: 24 de Diciembre de 2010, 17:11:35 »
las imágenes están excelente, muy descriptiva.
« Respuesta #2 en: 24 de Diciembre de 2010, 17:34:13 »
gracias. Muy bueno, mas claro que el agua no podía
« Respuesta #3 en: 24 de Diciembre de 2010, 18:34:48 »
Muchas gracias Ernesto, se te agradece muchos la explicacion.
« Respuesta #4 en: 25 de Diciembre de 2010, 04:30:55 »
Grande, Ernesto.
Ya estoy deseando ver ese libro que dices.
« Respuesta #5 en: 25 de Diciembre de 2010, 05:53:28 »
Amigos Moderadores del Foro Tecnico os pido por favor ponerle una Chincheta a este Tema.
y a ser posible dejarlo blokeados, que solo nuestros amigo Ernesto pueda seguir con su teoria .
venga ya decir que si
« Respuesta #6 en: 25 de Diciembre de 2010, 09:31:40 »
Muy buena explicacion, clara y concisa.
« Respuesta #7 en: 25 de Diciembre de 2010, 19:27:01 »
Muchas gracias por los comentarios. Esta época de navidad me gusta mucho, pero porque quedo mas liberado de trabajo y puedo dedicarme a las cosas que me gustan, entre ellas escribir.
Pronto sacaremos otro articulo.
« Última modificación: 25 de Diciembre de 2010, 19:37:37 por LABmouse »
« Respuesta #8 en: 25 de Diciembre de 2010, 19:41:32 »
Cita de: stk500 en 25 de Diciembre de 2010, 05:53:28
Hola amigo STK, gracias por el interés en dejar fijo este tema. Quiero apoyar la petición de dejarlo fijo, pero no cerrarlo, me gusta que las personas opinen en el y dejen comentario, así hay retroalimentacion y mejoramos todos.
La motivación de este trabajo que emprendí escribiendo el libro es ver que una y otra vez hay que responder preguntas que son fundamentos básicos. Lo que respondemos hoy a una persona, simplemente mañana llega otro nuevo y toca repetir una vez mas. Pueda que exista mucha información en internet sobre el tema, pero pocas veces se llega a ellos con un buscador de manera rápida, hay que dedicar tiempo a ello y con los afanes de hoy en día casi nadie lo dedica. Por eso me decidi crear un compendio de informacion que todos deben saber sobre Electronica para microcontroladores.
Por acá la tabla de contenidos...
« Última modificación: 25 de Diciembre de 2010, 21:53:52 por LABmouse »
Re: Teoria sobre ADC (Analog to Digital Conversor)
« Respuesta #9 en: 27 de Diciembre de 2010, 17:15:50 »
Hay una actualización en el primer post Teoría ADC.
« Última modificación: 27 de Diciembre de 2010, 17:19:22 por LABmouse »
« Respuesta #10 en: 27 de Diciembre de 2010, 22:08:52 »
El post esta muy bueno.
Supongo que sería bueno que pongas algo sobre DAC ya que es un poco necesario a la hora de explicar el funcionamiento del ADC.
« Respuesta #11 en: 27 de Diciembre de 2010, 23:45:10 »
Cita de: LABmouse en 27 de Diciembre de 2010, 17:15:50
Tremendo regalo de Navidad...
Espero con ansias ese libro y ahora que tengo iPad estoy que me leo todos los libros que salgan de pic...
« Respuesta #12 en: 28 de Diciembre de 2010, 08:34:24 »
Si necesitas material para la parte de CAN, y no lo encuentras en el hilo, pidemelo nomas y te lo envio...
Abrazo y fantastico este capitulo!!
« Respuesta #13 en: 28 de Diciembre de 2010, 11:47:08 »
Cita de: bigluis en 27 de Diciembre de 2010, 22:08:52
Hola, creo que sólo falta entender al DAC si se está explicando un ADC del tipo aproximaciones sucesivas (SAR).

References: resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución 
 resolución