To generate an appropriate testbench for a particular circuit or VHDL code, the inputs have to be defined correctly.
Et luua sobiv testikeskkond kindlale mikroskeemile või VHDL-koodile, peavad sisendid olema õigesti defineeritud.