Synthesis is a process where a VHDL is compiled and mapped into an implementation technology such as an FPGA or an ASIC.
Sünteesimiseks nimetatakse protsessi, mille puhul VHDL-kood kompileeritakse ja kaardistatakse implementeeritavale tehnoloogiale, nagu näiteks FPGA või ASIC.