The assertions do not model circuit activity, but capture and document the designer's intent in the HDL code.
Need tõestused ei modelleeri skeemi aktiivsust, vaid hõlmavad ja dokumenteerivad disaineri kavatsusi HDL keeles.