Newsgroup: it.hobby.elettronica.digitale
Titolo: Cavo JTAG autocostruito per CPLD Xilinx

Ho costruito l'adattatore PC parallela <---> JTAG per programmare
i dispositivi  Xilinx che ho trovato sul sito Xilinx stesso, ma succede una
cosa strana.
Con ISE WebPack 4.2 su Windows 98, su due PC diversi, il software
riconosce il dispositivo corretto collegato al mio connettore JTAG (Ho
provato con le 9536XL e 9572XL) ma l'ID del dispositivo viene letto
in modo errato e la programmazione non inizia neanche.
Tanto per scrupolo l'ho provato con WebPack 5.2 su Windows 2000
e funziona tutto alla grande, senza modificare nulla. WTF?
Qualcuno ha avuto problemi simili?
P.S. Ho fatto un PCB per l'adattatore ed uno per le prove, tipo una
breadboard con uno zoccolo PLCC44 e una fila di connettori 'strip',
compreso un regolatore 3.3V per alimentare il tutto a 5V. Se vi interessa
lo metto da qualche parte sul Web, è fato tutto con Eagle.

 lo metto da qualche parte sul Web, è fato tutto con Eagle.
Riesci a esportare i master e i piani di foratura in formato
Gerber/excellon? Mi piacerebbe includerlo fra i file del progetto DSO
che sto (lentamente) portando avanti sul mio sito:
http://www.enetsystems.com/~lorenzo/
Attualmente ne ho messo uno che ho fatto al volo, ma preferirei
pubblicarne uno gia` testato e funzionante.
-- 
Lorenzo

 pubblicarne uno gia` testato e funzionante.
Ok, ho ripulito e impacchettato il tutto alla veloce e l'ho messo sul Web:
http://spazioinwind.libero.it/valeriogionco/progetti.html
Ho tentato anche di fare i Gerber per il cavo JTAG, ma non so se il risultato
sia utilizzabile - se mi mandi un file di CAM per Eagle corretto te li posso
generare di nuovo, ma a questo punto magari fai prima a farlo tu...

 farlo tu...
Me ne intendo poco di Eagle, non ho idea di come si possa esportare in
Gerber... i file .cam che hai inserito nel pacchetto comunque non
sembrano standard (o almeno io non sono riusciti ad aprirli con dei
programmi CAM standard).
-- 
Lorenzo

 programmi CAM standard).
I files .cam di Eagle, in effetti, credo che funzionino solo con
Eagle. Sono dei 'job'
che uno può lanciare su un progetto aperto per generare un file da
esportare (Postscript,
EPS, Gerber, Excellon, HPGL e un sacco d'altri). I files gerber che ho
tentato di generare non sono i .cam, ma quelli che si chiamano
grb_qualcosa.
Se hai una copia di Eagle installata (o hai voglia/tempo di scaricarla
e installartela) puoi
usare la voce del menu File->CAM processor e provare ad aprire uno dei
job di esempio.
In alternativa (siccome non so praticamente nulla di come siano fatti
i Gerber) puoi
darmi magari qualche dritta tu:
1) Che tipo di dispositivo di output posso usare? Eagle mi propone
GERBER, GERBER_AUTO, GERBER_23, GERBER_AUTO_23, GERBER_RS274X (Oltre a
Excellon,
Postscript, EPS ecc...)
2) Che cosa sono i files di wheel? Li devo generare?
Con questi due dati dovrei riuscire a generare esattamente quello che
i serve.
Ciao.

 2) Che cosa sono i files di wheel? Li devo generare?
Se vuoi usare il cam processor (ottimo) di Eagle per mandare in produzione
da un service degli stampati ti servono i seguenti file:
Per ogni maschera di piste (sopra e sotto), soldering e serigrafia un file
GERBER 274 X (che è lo standard sicuro per i photoplotter, salvo diverse
indicazioni del service), poi ti serve un file EXCELLON per la maschera di
foratura (DRILL), in totale per un classico stampato doppia faccia con
soldering sopra e sotto e serigrafia sono 6 file.
Il wheell altro non è che un file che contiene l'elenco delle punte da usare
per la foratura del pcb, in pratica hai un file ascii al cui interno sono
elencate tramite un numero d'ordine i diametri, sia metrici che in pollici,
delle punte necessarie, vanni generati ogni volta su misura per il tuo pcb.
Se ti servono ulteriori chiarimenti chiedi pure, con Egle ci lavoro da
diversi anni e ormai ci ho realizzato almeno una ventina di prodotti finiti.
Bye

Ok, grazie per le delucidazioni. Nel frattempo ho notato che PCBExpress
fornisce i files CAM già pronti per esportare i Gerber/Excellon necessari
al loro processing (qualcuno li ha mai provati?); appena ho tempo 
provo ad usarli per esportare nuovamente il layout del cavo JTAG.
Saluti.

 probabilmente il tuo programmatore e` innocente.
In comp.arch.fpga un tale mi ha fatto notare che non sono in effetti
il primo ad avere questo problema. Pare che si tratti della combinazione
di due fattori:
- un baco in IMPACT nella 4.2
- uno schema circuitale del cavo non proprio ottimale.
e che sia necessario rimuovere almeno uno dei due problemi per avere
un programmatore funzionante. Siccome io al momento ho rimosso solo la
prima, installando la 5.2, sto pensando di modificare anche il circuito
per ottenere un oggetto che funzioni nel maggior numero possibile di casi.
Inoltre ho un vecchio PC con Win98 che uso in cantina per questi scopi, installarci
Windows 2000 non e' un'opzione.
Le soluzioni proposte nel NG sono essenzialmente:
- trasformare le porte in trigger di Schmitt, dovrebbe bastare un resistore da
  1.5k tra l'ingresso e l'uscita delle porte. Il clock, in particolare, sembra il
  piu' sensibile al problema.
- Usare porte con soglia 0-->1 piu' bassa; le HCT per esempio. Mah.
Magari anche un C di bypass sull'alimentazione degli integrati non farebbe
male. Credo che faro' qualche prova.

 male.
Si`, quello e` sempre bene metterlo.
-- 
Lorenzo