Newsgroup: it.hobby.elettronica.digitale
Titolo: ho aperto un forum di elettronica digitale per discutere di Verilog e SystemC

ciao a tutti del NG,
      era un mio pallino aprire un forum di Elettronica, ci sono riuscito.
In questo forum si discute di l'Elettronica digitale per progettazione 
avanzata in linguaggi HDL ma non solo.
In particolare l'utilizzo dei linguaggi Verilog e SystemC per la 
costruzione di sistemi hardware.
C'e' un area dove parlare di tutto cio' che riguarda l'elettronica in 
generale,
per l'area software ho pensato di aprire una zona dedicata a 
Linux(generica) dato che e' la mia passione.
E' appena aperto e funziona, nel frattempo sto sistemando il portalino 
per rendere piu' gradevole l'accesso alle risorse e ai messaggi.
se volete partecipare siete i benvenuti, il forum e' in phpBB2 e la 
registrazione e' immediata.
http://xilicon.altervista.org/forum
Saluti a tutti,
        HyperSoniX

 ha scritto nel messaggio
news:ca7gh2$ppv$1...@lacerta.tiscalinet.it...


 
ciao SDL,
      il VHDL lo conosco solo di nome ma ho visto qualche modulo in vhdl 
e mi sono un po' incasinato a comprendere il codice.
Decisamente piu' leggibile il Verilog:-)
Ho deciso ora di aprire una sezione destinata al VHDL, visto che 
anch'esso e' utilizzatissimo nel campo DSP e nella progettazione digitale.
spero sia gradito
Saluti,
        HyperSoniX.
-- 
//------------
Digital-Raptor forum:
==> 
http://xilicon.altervista.org/forum
 <==
"Tecnologia Digitale allo stato puro."
//------------

 ha scritto nel messaggio
news:cacgsp$hqi$1...@lacerta.tiscalinet.it...


 
Il verilog2001 ha una sintassi piu' semplice del vhdl, secondo me.
Il SystemC ti permette di accorciare i tempi di progettazione del 
sistema, procedendo per gradi, a maggior ragione se il progetto e' 
complesso.
Ti costruisci il tuo DSP con dei blocchi gia funzionanti in C/C++,
poi ogni blocco lo adatti al SystemC secondo paradigmi RTL(Datapath e 
Controllo), mantenendo il systema ancora funzionante per le simulazioni.
finche arrivi al progetto finito completamente sintetizzabile pronto per 
essere convertito in vhdl o verilog, e mandato in sintesi.
se si dovesse iniziare direttamente a scrivere verilog o vhdl (spero che 
lavagne, carta e penna siano ancora di moda) si finirebbe col perdere 
tempo in verifiche e debug mostruosi.
ModelSim supporta dalla versione 5.8 il SystemC, previe alcune modifiche 
  al codice delle librerie per interfazziare il suo frontend grafico per 
la simulazione.
Verilog e VHDL sono linguaggi HDL, non linguaggi di programmazione(non 
si ottengono mica programmi!!).
ciao
     Hyper


 essere convertito in vhdl o verilog, e mandato in sintesi.
Esiste un demo o qualcosa di free di questo SystemC?
Ha qualcosa a che fare con l'Handel-C?


ciao
Certamente:
 
http://www.systemc.org
trovi i sorgenti della libreria SystemC. la documentazione ufficiale e 
degli esempi comprensibili.
Scaricati la versione stabile 2.0.1
il SystemC non e' altro che semplice C++, quella libreria non modifica 
assolutamente il  linguaggio C++(si fa un uso massiccio di MACRO)
Ho provato ad eseguire gli eseguibili creati sia su OS-Linux che su 
MS-Windows, e funzionano perfettamente.
La prima cosa da fare e' creare la libreria per il proprio sistema 
operativo(.DLL o .a) e poi utilizzare gli header e la libreria per 
generate il codice eseguibile da linea di comando.
Possono essere compilate su vari sistemi operativi.
per MS-Windows e' stato preparato come esempio un file progetto per 
MS-VC++6.0
per Linux e gli altri OS si puo semplicemente fare un "make" per il GCC
Per visualizzare i risultati "graficamente" come ModelSim, si possono 
utilizzare vari tools free, ad esempio "gtkwave" o "IVI" disponibili sia 
per Windows che per Linux(io preferisco IVI).
Handel-C mi sembra una specie di C (a prima vista leggendo la 
documentazione), non so purtroppo dire altro.
Non sono uno sviluppatore di professione ma conosco bene il 
Verilog(standardizzato in Verilo2001), il  SystemC lo sto imparando ma 
ho intenzione di studiarlo perche' dovro' spero presto chiedere la tesi, 
il VHDL conosco solo qualcosa rudimentalmente semplice e Handel-C ed 
Abel solo il nome.
Ci sono vari progetti in corso, oltre al SystemC(supportato dalle piu' 
grandi Case) esiste anche il "SystemVerilog" di Accelera, praticamente 
al Verilog2001 sono stati aggiunti alcuni costrutti C e alcune 
funzionalita'.
Solo il tempo e l'esperienza sul campo pratico puo' dire chi sara' il 
migliore tra questi linguaggi.
Ho voluto proprio aprire un forum per discutere di cio'anche se mi rendo 
conto che questi sono argomenti non molto diffusi.
:-)
