Newsgroup: it.hobby.elettronica.digitale
Titolo: Asic

Qualcuno mi sa dire  cosa e' un ASIC e dove posso trovare qualche documento?
Grazie


Application Specific Integrated Circuit, cioe' un
circuito integrato costruito appositamente su
progetto di un cliente per una specifica applicazione.
Luigi


parole sante, e qui forse un punto di partenza per qualche documento:
http://www.epanorama.net/cgi-bin/search.cgi?keyword=ASIC
A suo tempo ho progettato un asic, ma temo ci sarebbe qualche problema a
metterlo on-line
MazE
--
per rispondere togliete gli "*" dall'email - remove "*" from address to reply
http://www.bccmp.com/mazzetti/pagine/sottoscala.html

metterlo on-line
Molto interessante! Ti va di raccontare un po' la tua
esperienza? Ovviamente senza entrare nei dettagli
del progetto...
Io avrei la possibilita' di imbarcarmi in un progetto
di un asic a spese di un cliente... ma ho paura che
se andasse male come minimo perderei il cliente!
Ciao
Luigi

Luigi
Saluti


 se andasse male come minimo perderei il cliente!
Sei sicuro che non sia sufficiente una CPLD o una FPGA? Mi hanno
impressionato: tempi di apprendimento brevissimi (in 3-4 giorni si e` gia`
operativi), estrema facilita` di ri/programmazione, grande potenza e
flessibilita`.
Io uso le Xilinx, ma dicono che ormai il leader sia Altera...
--
Lorenzo

Io uso le Xilinx, ma dicono che ormai il leader sia Altera...
Io uso gli Altera, ma dicono che la Xilinx e' piu' avanti di tutti!
Evidentemente l'erba del vicino e' sempre piu' verde :-)
Altera e' nata producendo PLD in tecnologia EPROM,
mentre Xilinx ha inventato i FPGA in tecnologia SRAM.
Da qualche anno pero' entrambi producono tutto.
In effetti i FPGA piu' complessi li fa' Xilinx, ma si parla di chip
che costano anche 15000 dollari l'uno!
La mia scelta e' caduta su Altera solo perche' in quel
momento il loro software era gratis e quello della
Xilinx costava 200 dollari, ma per il resto non
ci sono grosse differenze.
Una cosa che pero' mi ha impressionato, e' il servizio
di assistenza, dove ci sono piu' di 100 ingegneri
che si occupano solo di rispondere alle email.
E lo fanno con estrema competenza, precisione
e velocità. Nel mio caso avevo riscontrato dei
problemi con il loro software di sviluppo. In poche
ore mi ha risposto un tipo che diceva di aver verificato
che c'era un bug nell'ultima release del software,
e si metteva a mia disposizione per compilare lui
stesso il mio progetto con una nuova versione del
software, non ancora rilasciata, ma che aveva verificato
che risolveva il mio problema, e cosi' e' stato!
Luigi

adatto, mi rimane solo la cassetta con il nastro, sigh :-(
Bene, ti ringrazio di aver raccontato un po' questa storia!
In effetti da 10 anni ad oggi le cose non sono cambiate molto,
piu' che altro sono cambiati i numeri (volumi, costi, ecc.) che
determinano le varie scelte.
Spero che almeno hai conservato un chip, magari messo
in cornice!
Comunque mi sarebbe interessato sapere che strumenti
hai usato (linguaggi hdl? schematic?) e quale fonderia
di silicio ha relizzato il chip e con che costi. 6 mesi da
quello che sento in giro sono il minimo per un progetto,
almeno per i ritmi di lavoro italiani.
Ciao

 che risolveva il mio problema, e cosi' e' stato!
Uhm, dovro` far presente a chi di dovere questa cosa. :-)
Fra l'altro, visto che conosci questi componenti, posso farti un paio di
domande? Io ho iniziato a usarli veramente "allo sbaraglio", perche` a un
certo punto di un progetto mi sono accorto che non si riusciva assolutamente
a farne senza (e adesso uso un CPLD a 160 piedini, alla faccia! :-)). In
pochi giorni me li sono dovuti imparare sostanzialmente da autodidatta, dato
che quelli che li usavano in ditta se ne erano andati; cosi`, anche se
fortunatamente il tempo di apprendimento e` brevissimo, mi restano una serie
di dubbi abbastanza fondamentali. Il principale e`: questi dispositivi si
possono usare in maniera completamente asincrona (a parte le macchine a
stati finiti)? Io non ho collegato nessun clock, col simulatore sembra che
funzioni tutto, ma cio` che mi rende dubbioso e` che Foundation in fase di
compilazione mi prende 4-5 piedini sostanzialmente a caso e me li ottimizza
come "clock".
--
Lorenzo

come "clock".
Beh qui devi spiegarmi meglio cosa intendi dire per
completamente asincrono e senza clock collegato.
Detto cosi' mi fa pensare che il tuo progetto
sia fatto di logica puramente combinatoria,
cioe' senza flip flop. In questo caso tutto dovrebbe
filare liscio, a meno che non ci sia qualche feedback,
ossia qualche segnale della rete logica che ritorna
indietro. E questo e' da evitare, a meno che tu non
abbia le idee perfettamente chiare su come verra'
sintetizzato.
Pero' se il software ti crea dei segnali di clock
senza che tu ne abbia usati, mi fa sospettare che
qualcosa non vada bene.
Cose del genere le ho viste solo programmando in
VHDL e dimenticando qualcosa. In certi casi
il compilatore introduce dei latch di sua iniziativa
con il relativo clock, ma questo avviene quasi
esclusivamente quando si commette un errore.
Invece lavorando in schematic non mi mai capitato
di vedere che il compilatore introducesse dei ff
quando non erano esplicitamente inseriti.
Ciao
Luigi

 cioe' senza flip flop.
Uso anche della logica sequenziale, pero` usavo dei flip-flop in maniera
asincrona, collegando i clock come se fossero l'enable di un latch (e
collegavo il "vero" enable a Vcc). Tutto cio` lo facevo perche` non mi ero
accorto che nella lista dei componenti ci fossero anche i latch... te l'ho
detto che ho dovuto fare tutto in fretta e furia. :-))
In ogni caso, anche se ora sono passato completamente ai latch e non ho piu`
problemi, ho capito perche` mi considerava quei segnali di ingresso come
clock: effettivamente essi erano i segnali che generavano, attraverso della
logica combinatoria, i clock. In pratica il compilatore va a ritroso e
considera "clock" tutti i segnali che concorrono a generare i clock delle
logiche combinatorie interne... ragionevole, in effetti.
--
Lorenzo

almeno per i ritmi di lavoro italiani.
nessun linguaggio hdl (in effetti rimpiango di non essermi imparato vhdl)
ma puro lavoro "manuale" di sintesi.
Simulatore logico System HiLo (non mi ricordo altro che il nome, la tesi
non ce l'ho sottomano), girava su una vaxstation.
Simulatore circuitale (ovviamente) spice, ma i file di ingresso li
generava il cad Cadence (Edge Solo 2000 si chiamava, doveva essere un
sistema di sviluppo integrato, ma non era stato completamente installato e
messo a punto, le installazioni automatiche di oggi ce le sognavamo sulle
workstation unix di allora).
Come fonderia era candidata a quel tempo la francese ES2 (esiste ancora?),
visto che i rapporti con la ST non brillavano in quel momento (ma c'erano
stati dei lavori fatti insieme precedentemente), con dei costi previsti di
circa 8 milioni per una prima campionatura di 20 pezzi.
