Newsgroup: it.hobby.elettronica.digitale
Titolo: Tempo di propagazione e frequenza di una porta logica

Domanda sicuramente banale da parte di un ignorante.
 
Normalmente in un datasheet di una porta logica (per esempio, un buffer 
non invertente della famiglia HCT, prendiamo il MC74HCT244A della ON 
Semiconductor, 
http://www.onsemi.com/pub/Collateral/MC74HCT244A-D.PDF
) è 
specificato un tempo di propagazione e, se va bene, dei tempi di salita 
e discesa.
 
A partire da questi valori, come potrei calcolare una frequenza massima 
di funzionamento, per esempio per utilizzare la porta logica nella 
catena di distribuzione di un clock? Andrebbe bene per bufferizzare un 
clock a 50MHz? E a 100MHz?

 clock a 50MHz? E a 100MHz?
 
Non puoi usare questa porta logica per distribuire 50MHz o più: Il
rise e fall time tTLH e tTHL sono pari a 15ns (per T<85°C) quindi al
massimo puoi applicare un ingresso con frequenza di 1/30ns=33MHz.
Ciao!


Grazie della risposta. In realtà il mio era solo un esempio generale
per capire
come fare i calcoli.
 
In pratica tu calcoli la frequenza massima che può essere usata da una
porta
logica invertendo il tempo di salita/discesa. Perchè?
 
Un clock ad onda quadra alla frequenza di 33MHz, avrà un periodo di
30ns.
Ma questo è il periodo, cioè il tempo del lato positivo è 15ns e il
tempo del
lato negativo altrettanto (considerando un duty cycle al 50%).
Immagino che
i tempi di salita/discesa di questo segnale siano almeno 10 volte più
bassi.
 
Se il tempo di salita/discesa della porta logica è 15ns, il mio clock
quadrato
a 33MHz in ingresso si trasformerà in un segnale triangolare in uscita
che non
penso sia utilizzabile da circuiti digitali a valle.
 
Dove sbaglio nel mio ragionamento?

 Dove sbaglio nel mio ragionamento?
 
Perchè dici che sbagli ragionamento?, mi pare corretto. Al massimo la
porta logica può darti quei tempi di salita/discesa, di più non può
fare.
Se hai necessità di andare su in frequenza devi cambiare famiglia
logica, in questa pagina c'è una tabella con caratteristiche delle
diverse famiglie logiche: 
http://en.wikipedia.org/wiki/Logic_family
 
Ciao!

 fare.
 
Quindi secondo te una porta logica con tempo di salita/discesa di 15ns
è
compatibile con una frequenza di clock di 33MHz, pur trasformandola in
un segnale triangolare?
 

clock a 50MHz? E a 100MHz?
 
Un HCT mi semra lento, prova con le seria più veloci tipo AHC o AHCT.
 
--
ciao
  Stefano


Se mi dici "compatibile" nel senso che il segnale riesce a passare in
uscita se pur fortemente distorto ti rispondo di si. Qual'è il tuo
dubbio?

 Un HCT mi semra lento, prova con le seria piů veloci tipo AHC o AHCT.
 
Sě, ma devo andare a naso? Possibile che non ci sia una regola da seguire?
 

 dubbio?
 
Il mio dubbio è che il segnale a valle della porta non possa essere
più "considerato"
come un segnale digitale (con fronti rettangolari) e, nella pratica,
non venga interpretato
correttamente dai circuiti digitali che si "alimentano" da questo
clock.
 
Probabilmente la risposta alla mia domanda prevede di conoscere anche
l'utilizzatore
del segnale generato dalla porta logica.
 
Leggo che i tempi di salita/discesa sono fortemente influenzati dalla
capacità di carico
all'uscita della porta (in condizioni normali, la capacità d'ingresso
del pin dell'utilizzatore).
 
Inoltre, esiste un *massimo* tempo di salita/discesa che deve essere
rispettato affinchè
uno stadio d'ingresso possa "vedere" il segnale come digitale, oppure
potrebbe incasinarsi
se il segnale diventa triangolare (massimo tempo di salita/discesa a
parità di frequenza)?

Sì, ma devo andare a naso? Possibile che non ci sia una regola da seguire?
 
Le indicazioni sui datasheet sono approssimate per difetto, almeno secondo le
prove che avevo fatto io.
Poi bisogna considerare che il tempo di propagazione dipende anche dalla
temperatura, e magari loro mettono un valore per stare dalla parte dei bottoni.
 
I parametri in gioco sono diversi, e le capacità di carico influenzano
abbastanza i fronti di salita.
 
Inoltre i percorsi dei segnali di clock dovrebbero essere sempre molto corti e
ben studiati nel percorso, sia per problemi di emissioni che di immunità, in
modo particolare a frequenze oltre i 5-10Mhz.
 
--
ciao
  Stefano

pozz ha scritto:

Supponi di avere una porta NOT con un tempo di propagazione Tp.
 
Applichi in ingresso il livello logico 1.
Dopo un tempo pari a Tp avrai in uscita uno 0 logico.
A questo punto applichi in ingresso uno 0 logico.
Dopo un tempo Tp avrai in uscita un 1 logico
 
In questo caso l'onda quadra di ingresso avrà una 
durata a livello 1 pari a Tp e una durata a livello 0 pari a Tp.
 
Il suo periodo sarà 2 x Tp e
di conseguenza la sua frequenza sarà 1/(2 x Tp)
 
Ovviamente è un calcolo approssimato.
 
 
 
 
-- 
 
questo articolo e` stato inviato via web dal servizio gratuito 
http://www.newsland.it/news
 segnala gli abusi ad 
ab...@newsland.it