加入Verilog设计与验证工具