File size: 12,259 Bytes
8b7c501 |
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 |
// Copyright 2019 Google LLC
//
// This source code is licensed under the BSD-style license found in the
// LICENSE file in the root directory of this source tree.
#include <xnnpack/assembly.h>
.syntax unified
# LINT.IfChange
// void xnn_f32_gemm_minmax_ukernel_4x8__asm_aarch32_neon_cortex_a75${"_prfm" if PREFETCH else ""}(
// size_t mr, r0
// size_t nc, r1
// size_t kc, r2 -> r5
// const float* a, r3
// size_t a_stride, sp + 96 -> (r7)
// const float* w, sp + 100 -> r9
// float* c, sp + 104 -> r11
// size_t cm_stride, sp + 108 -> (r6)
// size_t cn_stride, sp + 112 -> r7
// const xnn_f32_minmax_params* params) sp + 116 -> (r5)
// d8-d15, r4-r11,r14(lr) need to be preserved if used. r13(sp),r15(pc) are reserved.
// Register usage
// A0 r3 d0 d4
// A1 r12 d1 d5
// A2 r10 d2 d6
// A3 r0 d3 d7
// B r9 d8, d9, d10, d11
// B d12, d13, d14, d15
// C0 r11 d16-d17 q8 d18-d19 q9
// C1 r4 d20-d21 q10 d22-d23 q11
// C2 r8 d24-d25 q12 d26-d27 q13
// C3 r6 d28-d29 q14 d30-d31 q15
// clamp (r5) d4 d5 d6 d7
BEGIN_FUNCTION xnn_f32_gemm_minmax_ukernel_4x8__asm_aarch32_neon_cortex_a75${"_prfm" if PREFETCH else ""}
.arm
#ifndef __APPLE__
.arch armv7-a
.fpu neon
#endif
# Push 96 bytes
PUSH {r4, r5, r6, r7, r8, r9, r10, r11} // 32
VPUSH {d8-d15} // +64 = 96
LDR r7, [sp, 96] // a_stride
LDR r6, [sp, 108] // cm_stride
LDR r11, [sp, 104] // c
LDR r9, [sp, 100] // w
# Clamp A and C pointers
CMP r0, 2 // if mr >= 2
ADD r12, r3, r7 // a1 = a0 + a_stride
ADD r4, r11, r6 // c1 = c0 + cm_stride
MOVLO r12, r3 // a1
MOVLO r4, r11 // c1
// if mr > 2
ADD r10, r12, r7 // a2 = a1 + a_stride
ADD r8, r4, r6 // c2 = c1 + cm_stride
MOVLS r10, r12 // a2
MOVLS r8, r4 // c2
CMP r0, 4 // if mr >=4
ADD r0, r10, r7 // a3 = a2 + a_stride
ADD r6, r8, r6 // c3 = c2 + cm_stride
MOVLO r0, r10 // a3
MOVLO r6, r8 // c3
LDR r7, [sp, 112] // cn_stride
.p2align 3
0:
# Load initial bias from w into accumulators
VLDM r9!, {d16-d19} // Bias
SUBS r5, r2, 16
VMOV q10, q8
VMOV q11, q9
VMOV q12, q8
VMOV q13, q9
VMOV q14, q8
VMOV q15, q9
$if PREFETCH:
PLD [r3, 0] // Prefetch A
PLD [r3, 64]
PLD [r12, 0]
PLD [r12, 64]
PLD [r10, 0]
PLD [r10, 64]
PLD [r0, 0]
PLD [r0, 64]
PLD [r9, 0] // Prefetch B
PLD [r9, 64]
PLD [r9, 128]
PLD [r9, 192]
PLD [r9, 256]
PLD [r9, 320]
PLD [r9, 384]
BLO 4f // less than 4 channels?
# Prologue
VLD1.32 {d0}, [r3]! // A0
VLDM r9!, {d8-d11} // B0
VLD1.32 {d1}, [r12]! // A1
VLD1.32 {d2}, [r10]! // A2
VLD1.32 {d3}, [ r0]! // A3
SUBS r5, r5, 16
BLO 2f // less than 4 channels? skip main loop
.p2align 3
# Main loop - 4 floats of A (16 bytes)
1:
VMLA.F32 q8, q4, d0[0]
VLDM r9!, {d12-d15} // B1
VMLA.F32 q10, q4, d1[0]
VMLA.F32 q12, q4, d2[0]
VLD1.32 {d4}, [r3]! // A0
VMLA.F32 q14, q4, d3[0]
VMLA.F32 q9, q5, d0[0]
VLD1.32 {d5}, [r12]! // A1
VMLA.F32 q11, q5, d1[0]
VMLA.F32 q13, q5, d2[0]
VMLA.F32 q15, q5, d3[0]
VLD1.32 {d6}, [r10]! // A2
VMLA.F32 q8, q6, d0[1]
VMLA.F32 q10, q6, d1[1]
VLD1.32 {d7}, [ r0]! // A3
VMLA.F32 q12, q6, d2[1]
VMLA.F32 q14, q6, d3[1]
VLDM r9!, {d8-d11} // B0
VMLA.F32 q9, q7, d0[1]
VMLA.F32 q11, q7, d1[1]
VMLA.F32 q13, q7, d2[1]
VMLA.F32 q15, q7, d3[1]
VMLA.F32 q8, q4, d4[0]
VLDM r9!, {d12-d15} // B1
VMLA.F32 q10, q4, d5[0]
$if PREFETCH:
PLD [r3, 128] // Prefetch A0
VMLA.F32 q12, q4, d6[0]
VLD1.32 {d0}, [r3]! // A0
VMLA.F32 q14, q4, d7[0]
$if PREFETCH:
PLD [r12, 128] // Prefetch A1
VMLA.F32 q9, q5, d4[0]
VLD1.32 {d1}, [r12]! // A1
VMLA.F32 q11, q5, d5[0]
$if PREFETCH:
PLD [r10, 128] // Prefetch A2
VMLA.F32 q13, q5, d6[0]
VLD1.32 {d2}, [r10]! // A2
VMLA.F32 q15, q5, d7[0]
$if PREFETCH:
PLD [r0, 128] // Prefetch A3
VMLA.F32 q8, q6, d4[1]
VLD1.32 {d3}, [ r0]! // A3
VMLA.F32 q10, q6, d5[1]
$if PREFETCH:
PLD [r9, 352] // Prefetch B
VMLA.F32 q12, q6, d6[1]
$if PREFETCH:
PLD [r9, 416] // Prefetch B
VMLA.F32 q14, q6, d7[1]
VLDM r9!, {d8-d11} // B0
VMLA.F32 q9, q7, d4[1]
VMLA.F32 q11, q7, d5[1]
SUBS r5, r5, 16
VMLA.F32 q13, q7, d6[1]
VMLA.F32 q15, q7, d7[1]
BHS 1b
# Epilogue
2:
VMLA.F32 q8, q4, d0[0]
VLDM r9!, {d12-d15} // B1
VMLA.F32 q10, q4, d1[0]
VMLA.F32 q12, q4, d2[0]
VLD1.32 {d4}, [r3]! // A0
VMLA.F32 q14, q4, d3[0]
VMLA.F32 q9, q5, d0[0]
VLD1.32 {d5}, [r12]! // A1
VMLA.F32 q11, q5, d1[0]
VMLA.F32 q13, q5, d2[0]
VMLA.F32 q15, q5, d3[0]
VLD1.32 {d6}, [r10]! // A2
VMLA.F32 q8, q6, d0[1]
VMLA.F32 q10, q6, d1[1]
VLD1.32 {d7}, [ r0]! // A3
VMLA.F32 q12, q6, d2[1]
VMLA.F32 q14, q6, d3[1]
VLDM r9!, {d8-d11} // B0
VMLA.F32 q9, q7, d0[1]
VMLA.F32 q11, q7, d1[1]
VMLA.F32 q13, q7, d2[1]
VMLA.F32 q15, q7, d3[1]
VMLA.F32 q8, q4, d4[0]
VLDM r9!, {d12-d15} // B1
VMLA.F32 q10, q4, d5[0]
VMLA.F32 q12, q4, d6[0]
VMLA.F32 q14, q4, d7[0]
VMLA.F32 q9, q5, d4[0]
VMLA.F32 q11, q5, d5[0]
VMLA.F32 q13, q5, d6[0]
VMLA.F32 q15, q5, d7[0]
VMLA.F32 q8, q6, d4[1]
VMLA.F32 q10, q6, d5[1]
VMLA.F32 q12, q6, d6[1]
VMLA.F32 q14, q6, d7[1]
VMLA.F32 q9, q7, d4[1]
VMLA.F32 q11, q7, d5[1]
TST r5, 15
VMLA.F32 q13, q7, d6[1]
VMLA.F32 q15, q7, d7[1]
# Is there a remainder?- 1 to 3 floats of A (4, 8 or 12 bytes)
BNE 4f
.p2align 3
3:
# Load params pointer
LDR r5, [sp, 116] // params
# Load min/max values
VLD1.32 {d4[],d5[]}, [r5]!
SUBS r1, r1, 8
VLD1.32 {d6[],d7[]}, [r5]
# Clamp
VMAX.F32 q8, q8, q2
VMAX.F32 q9, q9, q2
VMAX.F32 q10, q10, q2
VMAX.F32 q11, q11, q2
VMAX.F32 q12, q12, q2
VMAX.F32 q13, q13, q2
VMAX.F32 q14, q14, q2
VMAX.F32 q15, q15, q2
VMIN.F32 q8, q8, q3
VMIN.F32 q9, q9, q3
VMIN.F32 q10, q10, q3
VMIN.F32 q11, q11, q3
VMIN.F32 q12, q12, q3
VMIN.F32 q13, q13, q3
VMIN.F32 q14, q14, q3
VMIN.F32 q15, q15, q3
# Store full 4 x 8
BLO 6f
VST1.32 {d16-d19}, [r11], r7
SUB r0, r0, r2
VST1.32 {d20-d23}, [r4], r7
SUB r10, r10, r2
VST1.32 {d24-d27}, [r8], r7
SUB r12, r12, r2
VST1.32 {d28-d31}, [r6], r7
SUB r3, r3, r2
BHI 0b
VPOP {d8-d15}
POP {r4, r5, r6, r7, r8, r9, r10, r11}
BX lr
.p2align 3
4:
# Is there a remainder?- 2 floats of A (8 bytes)
TST r5, 8
BEQ 5f
# Remainder - 2 floats of A (8 bytes)
VLD1.32 {d0}, [r3]! // A0
VLDM r9!, {d8-d11} // B0
VLD1.32 {d1}, [r12]! // A1
VLD1.32 {d2}, [r10]! // A2
VLD1.32 {d3}, [ r0]! // A3
VMLA.F32 q8, q4, d0[0]
VMLA.F32 q9, q5, d0[0]
VMLA.F32 q10, q4, d1[0]
VMLA.F32 q11, q5, d1[0]
VLDM r9!, {d12-d15} // B1
VMLA.F32 q12, q4, d2[0]
VMLA.F32 q13, q5, d2[0]
VMLA.F32 q14, q4, d3[0]
VMLA.F32 q15, q5, d3[0]
VMLA.F32 q8, q6, d0[1]
VMLA.F32 q9, q7, d0[1]
VMLA.F32 q10, q6, d1[1]
VMLA.F32 q11, q7, d1[1]
VMLA.F32 q12, q6, d2[1]
VMLA.F32 q13, q7, d2[1]
VMLA.F32 q14, q6, d3[1]
VMLA.F32 q15, q7, d3[1]
# Is there a remainder?- 1 float of A (4 bytes)
TST r5, 4
BEQ 3b
5:
# Remainder- 1 float of A (4 bytes)
VLDM r3!, {s0} // A0
VLDM r9!, {d8-d11} // B0
VLDM r12!, {s2} // A1
VLDM r10!, {s4} // A2
VLDM r0!, {s6} // A3
VMLA.F32 q8, q4, d0[0]
VMLA.F32 q9, q5, d0[0]
VMLA.F32 q10, q4, d1[0]
VMLA.F32 q11, q5, d1[0]
VMLA.F32 q12, q4, d2[0]
VMLA.F32 q13, q5, d2[0]
VMLA.F32 q14, q4, d3[0]
VMLA.F32 q15, q5, d3[0]
B 3b
# Store odd width
6:
TST r1, 4
BEQ 7f
VST1.32 {d16-d17}, [r11]!
VST1.32 {d20-d21}, [r4]!
VMOV q8, q9
VMOV q10, q11
VST1.32 {d24-d25}, [r8]!
VST1.32 {d28-d29}, [r6]!
VMOV q12, q13
VMOV q14, q15
7:
TST r1, 2
BEQ 8f
VST1.32 {d16}, [r11]!
VST1.32 {d20}, [r4]!
VMOV d16, d17
VMOV d20, d21
VST1.32 {d24}, [r8]!
VST1.32 {d28}, [r6]!
VMOV d24, d25
VMOV d28, d29
8:
TST r1, 1
BEQ 9f
VST1.32 {d16[0]}, [r11]
VST1.32 {d20[0]}, [r4]
VST1.32 {d24[0]}, [r8]
VST1.32 {d28[0]}, [r6]
9:
VPOP {d8-d15}
POP {r4, r5, r6, r7, r8, r9, r10, r11}
BX lr
END_FUNCTION xnn_f32_gemm_minmax_ukernel_4x8__asm_aarch32_neon_cortex_a75${"_prfm" if PREFETCH else ""}
# LINT.ThenChange(gen/f32-gemm-4x8-aarch32-neon-cortex-a75.cc)
#ifdef __ELF__
.section ".note.GNU-stack","",%progbits
#endif
|