【AMD 10h】
AMD 10h处理器家族是美商超微（AMD）研发并推出市场的一代中央处理器微架构，旧称为K10。在K10微架构尚未推出前，曾有媒体报导K10为已取消的计划，其后超微发言人否认此说法，宣布K10将是AMD K8产品（Athlon 64、Opteron、Sempron 64等）的后继者，没有K9微架构的说法。最终基于K10微架构的皓龙（Opteron）处理器的工程样品于2007年早期曝光，2007年9月10日K10架构的首发产品——超微皓龙推出市场，其后在同年11月11日上市的是超微飞龙（AMD Phenom）——超微处理器系列的新品牌。后来超微也由K10衍生出一些姊妹版和改进版微架构，如Turion/Turion 64（11h）、Fusion（12h）等，直至超微推出Bulldozer微架构一年之后，由于Bulldozer架构的效能表现不如人意，基于K10架构改进版的部分型号的处理器到2012年时仍有生产。
== 命名 ==
最初AMD 10h被认为叫做K8L。这个"K8L"最早来自Charlie Demerjian在The Inquirer上发布的一篇传闻上面提到K10遭到取消，AMD将改为发布K8L。直到2013年，仍有媒体认为超微所谓的『K10』实际上是『K8L』。
在一个采访中， Giuseppe Amato确认「AMD下一代处理器技术」的代号为K10。
最初的K10架构的处理器使用65纳米制程，后来提升到45纳米制程并进行了不少的改进，使升级后的K10架构效能的大幅提升，也使得一些IT媒体会把使用45纳米制程的K10称为“K10.5架构”，但超微官方仍将其归为K10架构而且架构系列号仍为10h，也没有K10.5一说。然而，同样基于AMD 10h架构改进并衍生出的AMD Fusion计划中，A系列APU使用的CPU部分，超微官方的微架构系列号却变为12h，部分识别处理器和晶片组的检测软体更将此类处理器的架构识别为“AMD K12”，同样的情况也出现在Turion 64（11h）上。
== 微架构特性 ==
=== 制程技术 ===
2006年超微技术分析日上，宣布使用持续电晶体改良（CTI）与共用电晶体技术（STT）引入矽锗绝缘（SGoI）的65纳米SOI制程来制造K10架构（包括Turion/Turion 64在内，架构系列号为11h）的处理器晶片，以缩小其晶片面积和降低处理器的耗电量。
2008年开始，在国际商业机器（IBM）的协助下，超微导入45纳米SOI Ultra-LKMG 制程，但仍未使用HKMG技术，主要用于生产Phenom II系列、Athlon II系列的处理器。2010年，由超微晶片制造事业部拆分出来的格罗方德（GlobalFoundries）开始导入32纳米SOI HKMG制程，来制造架构系列号为12h的处理器制品，主要是A/E2系列Fusion APU和Athlon II X4/X2系列部分型号；部分型号则使用台积电的40纳米制程，主要是C/E系列Fusion APU。
=== 处理器封装/插座 ===
伺服器等级的产品使用LGA封装的Socket F或是Socket F+（1207个触点），向下相容与旧有的Socket F平台。桌上型的晶片使用PGA封装的Socket AM2或是Socket AM2+，相容于旧有的Socket AM2平台，而Quad FX平台的Phenom FX则采用Socket F插座。
原本伺服器平台会推出使用Socket G3（1305针脚）的处理器，然而，2009年超微推出45纳米版K10以后，为支援DDR3记忆体，企业级处理器仍为LGA封装但改用Socket G34和Socket C32插座，不向下相容于旧平台，原Socket G3也被取消。桌上型在2009年后则改用PGA封装的Socket AM3，主板上有941个脚位，处理器上则有938个针脚，但旧有的Socket AM2/AM2+的处理器不能相容于新插座，因为旧处理器上的940个针脚的排布与Socket AM3的941个脚位排布不相容，但是Socket AM3的处理器是可以相容于旧有的Socket AM2/AM2+插座，只是HT总线频宽会有所降低。
=== 晶片级多执行绪（多核心） ===
超微没使用类似英特尔的超执行绪技术实现多执行绪，仍然继续使用多核心来实现多执行绪，此时对手英特尔的Core微架构同样也是晶片级多执行绪的设计。K10微架构一开始就是原生四核心的设计。对手英特尔的Core微架构的核心设计是原生双核心，四核心的产品是透过多晶片模组（MCM）来实现。但超微这种原生四核心的线路复杂度要比原生双核心的要高得多。对手英特尔则在2008年末推出的Nehalem微架构，采用的则是处理器模组化设计，把处理器核心、电源管理、记忆体控制器、总线控制器等全部模组化，以降低多核心处理器的设计难度。
“Barcelona”核心照片
=== 输出输入总线 ===
沿用超传输（HyperTransport，或称HT总线）点对点串列汇流排，共8个节点，规格升级为3.0，预设运作时脉2600MHz，单向资料吞吐量为5.2GT/s。HyperTransport 3.0可以向下相容于HT 2.0和HT 1.0，以牺牲传送效能为代价。对手英特尔在2008年末的Nehalem微架构也使用了和HT总线类似的QPI（Quick Path Interface，快速通道界面）总线。
65纳米制程的“Barcelona”核心的超微皓龙（AMD Opteron），可见原生四核心的设计
45纳米制程的“Istanbul”核心的超微皓龙（AMD Opteron），原生六核心的设计
45奈米制程的AMD Phenom II X4 840
AMD Phenom II核心图解
=== 记忆体支援 ===
K8系列的处理器内建记忆体控制器，可增进记忆体效能的同时对记忆体延迟有较高要求，高延迟将会降低效能。DDR2 RAM相较于DDR RAM的延迟更大，是由于内部驱动时间是时脉的1/4，是DDR的1/2时间，然而指令速度相对较快的DDR2也产生了其他降低延迟的功能（像是附加延迟），只比较CAS延迟就不完善了，像是Socket AM2处理器的记忆体性能与Socket 939平台使用DDR400的性能相似。K10处理器也延续了这个特性，支援高达1066MHz的DDR2 SDRAM。后来45纳米版K10，支援最高1600MHz的DDR3记忆体，同时保留对DDR2记忆体的支援。消费级和企业级的处理器均支援ECC记忆体，企业级处理器还支援FB-DIMM。
无论是DDR2时代还是DDR3时代，在K10架构上（包括10h、11h和12h），处理器上有两个独立的记忆体控制器，对应每通道一个控制器。旧有的K8架构处理器虽支援双通道记忆体但只有一个记忆体控制器。K8的模式是1*128位元模式，亦称为Ganged Mode（对称双通道）。而K10架构的核心是2*64位元模式，亦称为Unganged Mode（不对称双通道）。超微称后者由于使用了较多的Banks，所以记忆体效能实际上提升了10%，和不少的媒体的效能测评结果无太大区别。由于拥有两个记忆体控制器，处理器对记忆体的兼容性更佳，即使用不同厂家的记忆体，用家可在BIOS中针对不同的记忆体调整其参数。
这两个独立的64位元记忆体控制器，每个有自己订定位址。在重度随机记忆体存取的多执行绪环境下能够更有效率应用频宽。此动作相对于之前的「交错式」设计，两个64位元资料是统一位址空间的。
除此以外，K10还新增了这些特性：
* DRAM预取（以供缓冲读取）
* 缓冲过的爆发回写（writeback）到RAM以减少冲突
* 48位元记忆体定址线，能够提供256TiB记忆体子系统
* 记忆体镜射，支援数据毒药与增强型RAS
Phenom II相较于Phenom还进行了记忆体存取优化。
=== 快取 ===
一级快取，每核心的指令快取和资料快取均维持64KB，每核心共计每核心128KB。二级快取为512KB每核心，而A系列APU（12h）中则扩增至1MB每核心，采用共享观察替换机制。伺服器型号和部分高阶型号具有三级快取，65纳米版K10为32路2MB，所有核心共享，而到了45纳米版K10（首发“Shanghai”核心），则扩增至6MB。
其它改进包括：
* 缩短存取延时
* 读入重新编排与改进预测机制，能够加倍提升CPU的读取负载以增进处理器在科学与高效能运算作业的运算能力
* 支援在其他存取作业前再排序
* 预取可直接进入一级快取而不是从L3至L2至L1那样逐级进入
* 更大的转译后备缓冲器（TLB）架构，支援1GiB大分页入口与新的128路的2MiB分页TLB
45奈米版本的K10上，Phenom II还加入了更多的改进优化，如记忆体存取优化、平衡智慧快取、AMD预取技术等，旨在提升每时钟周期的执行指令数量（IPC）。还降低三级快取和二级快取的存取延时，旨在提升多执行绪效能。
=== 指令集支援 ===
K10架构支援英特尔授权的MMX、SSE（1、2、3）等指令集，支援超微独有的3DNow!、Enhanced MMX、MisAligned SSE、NX-bit等指令集。新增超微独有的SSE4a指令集：包含监视位移指令 EXTRQ、INSERTQ 及无向量流线储存指令 MOVNTSD、MOVNTSS；新增位元处理指令LZCNT和POPCNT。
支援不整齐的SSE读取执行指令（通常需要16位元组的长度）
K10架构图解
K10单个核心64-bit FP/SIMD：64位元浮点运算单元/SIMD单元80-bit FP/x87/SIMD：80位元浮点运算/x87/SIMD单元Load/Store Unit：载入/存贮单元64KB L1 Data Cache：64KB一级资料快取Integer Pipeline：整数管线（整数排程运算单元）L2 Cache Controller：二级快取控制器Instruction Decode Reorder/Branch Pipeline：指令解码重排/分支预测管线64KB L1 Instruction Cache：64KB一级指令快取
SSE128：宽度为128位元的SSE单元，每颗核心中的SSE执行单元宽度较K8的加倍，相应地还加宽L1资料快取介面频宽，允许一次读取两个128位元宽度（K8一次能读取两个64位元宽度）
其它执行管线改进
* 更低的整数除法延迟
* 512路的间接分支预测与更大的回归堆叠（2倍于K8）与分支目标缓冲
* 边带堆叠优化器，执行增加/减少暂存器堆叠指标
* 加速CALL与RET-Imm指令（之前是被微码化）与MOVs指令从SIMD暂存器移动到一般用途的暂存器
* 提供给虚拟化技术的鸟巢式分页表，可减少25%的切换时间
=== 电源管理 ===
每个处理器核心和记忆体控制器的电源管理单元是独立的，能够提供更有效率的电源管理，最初超微命名为“动态独立核心控制”（DICE）或“双动态电源管理”，而现在改为增强型PowerNow!，允许各核心与记忆体控制器动态的调整功率需求，这种电源管理方式坊间又俗称“双面供电”。但这种供电方式对主机板的供电模组要求较高，因为若需要获得更佳的效能与能耗比，记忆体控制器部分需要独立供电单元，与处理器核心的供电单元需要分开，亦即一些主机板上所称的“N+M相”供电（N相为处理器核心供电，M相为记忆体控制器供电）。
电源管理支援Cool 'n' Quiet 2.0（凉又静，后期K10.5/12h升级为CnQ3.0）技术，提供5个P-States（电源状态），每个状态均有一个对应电压（VID）和对应时脉（FID），根据不同的负载需要调整电压和时脉，每核心独立调整。K10.5和12h的Cool'n'Quiet 3.0更支援HT总线的电压调整和更多的电源状态支援，而且电压、时脉的调整改为基于整块处理器的负载水平，除此以外还提供更好的待机功耗控制、快取电源管理、相容Energy Star 5.0节能技术，减少休眠状态下近一半的电能消耗。
6核心版本的K10以及12h的Thuban/Zosma/Llano核心（Phenom II X6 1000T/X4 900T系列、Fusion APU A8/A6/A4/E2系列）还仿效英特尔的Nehalem架构，引入动态超频技术——TurboCore，允许在处理器不超过热设计功耗的情况下根据处理器的负载程度，对处理器中一半数量的核心进行动态超频，并降低闲置核心的时脉和电压。
热设计功耗从17瓦一路涵盖至140瓦，包括K10/11h/12h的制品。
=== 晶片组 ===
超微为K10架构的处理器推出了新的AMD 700晶片组系列，并且与超微自家的ATI Radeon HD 3000系列显示卡和K10架构处理器组成“蜘蛛”（Spider）3A平台。后来45纳米版Phenom II处理器推出时，AMD 800晶片组系列也顺势推出，基于700晶片组系列改进优化，并与Phenom II处理器、ATI Radeon HD 4000系列显示卡组成“龙”（Dragon）3A平台。超微还为自己的平台推出了软超频软体：AMD OverDrive和AMD Fusion。
=== 内建显示核心、整合北桥 ===
超微在并购ATI以后，2006年10月25日宣布了“Fusion”计划，在处理器上内建图形处理器，两者整合至一块晶片上并以CrossBar链接，共用记忆体控制器（但仍非统一定址空间），图形处理核心除了可进行图形处理外还可透过OpenCL等异构运算介面进行协同运算。除了显示核心以外，还将北桥的绝大部分移到处理器晶片上，像是PCI-E控制器等。
== 历史资料 ==
2003年的时候，AMD在一些会议中（像是「2003微处理器论坛」）大略规划出K8之后的下一代处理器的功能，)，而下一代的处理器大略的功能特性如下：
* 执行绪架构
* 芯片级多处理器
* 大规模多处理器系统
* 运作于10 GHz频率
* 大发射数的超标量乱序执行核心
* 更大的缓存
* 媒体／向量处理扩展
* 分支和预存取
* 安全与虚拟化
* 强化分支预测
* 动静态电源管理
但是在2006年的时候，有些原本规划的功能被取消，像是超高的运作时脉，因为热量限制而取消。而其他部分也没有实作，像是「执行绪架构」date=April 2007。
在2006年4月13日，AMD执行副总裁兼推广及销售首席长 Henri Richard 在访谈时承认了新的微架构是存在的。
而2006年6月，AMD执行副总裁 Henri Richard 接受了 DigiTimes 的访谈：
=== 确认时间 ===
在2006年7月21日，AMD总裁及首席执行长（COO）Dirk Meyer 与高阶副总裁 Marty Seyer 证实了新架构 Revision H微处理器的发表日定在2007年年中；此架构的四核心处理器会应用到伺服器、工作站及高阶桌上型电脑，而双核心的版本则主打消费市场。部分在2007铺货、 Revision H Opteron 的 TDP 为 68 W。
2006年8月15日，AMD 发布了第一颗 Socket F（即 Socket 1207）接口的双核Opteron处理器，并同时宣布四核Opteron处理器已经达到最终设计阶段（tape-out）。接下来是测试和检验阶段，再过几个月就开始生产工程样本（Sampling）。
=== 内部代号 ===
在2006年11月，部分报导流出了桌上型的代号为Agena，Agena FX，这些核心的时脉从2.4 GHz - 2.9 GHz 不等，单一核心拥有512 KiB L2 快取，单颗CPU有2 MiB L3 快取，使用 HyperTransport 3.0，TDP 为 125 W。而最近的报导指出以该架构为基础的单核心Spica与具备L3快取的双核心Kuma，还有没L3的Rana也都被证实存在。
在2006年12月14日的2006 AMD 分析日，AMD发表伺服器、桌上型及可携型处理器的产品生命期。在伺服器方面，AMD将发表两种基于提供多路架构的Barcelona与一路的Budapest处理器。桌上型将完全改变所有处理器的生产线。65奈米制程的单核心"Lima"处理器将在2007年Q1出现，而Sparta是目前65奈米Sempron的制程更新将在2007年Q2问世，HyperTransport 3.0 与 Socket AM2+也将发布，其特别设计为上述使用四核心桌上型处理器系列，与在那之后命名惯例会从市名改成星座名，就像Agena。此外，AMD Quad FX 平台及其后继将会提供高阶双处理器版本的芯片Agena FX，以更新 AMD Quad FX 平台。作为伺服器芯片Barcelona，新的桌上型四核心系列将会提供共用L3快取、128-bit浮点单元与先进的微架构。Agena提供给桌上型平台的原生四核心处理器。Kuma则是此架构的双核心处理器，将在第三季出现。而Rana是没有L3快取的双核心处理器将在年底问世。
=== 型号 ===
高阶的K10桌上型微处理器将不再使用Athlon名称，会以Phenom的姿态出现。
。而没有L3快取的Rana低阶处理器将会继续使用Athlon 64 X2的名称。
型号表格请参阅AMD Phenom、AMD Opteron。
目前K10产品则有两代，一代为65nm-{zh-tw:制程;zh-cn:工艺}-的Phenom，Athlon 7XXX系列，第二代则为45nm-{zh-tw:制程;zh-cn:工艺}-的 Athlon II系列和Phenom II系列。
=== 后续改进架构发表 ===
根据报导在四月初将会出现一系列拥有较低TDP(45W)的型号，，且越来越多的资讯指出即将推出的芯片Montreal采用多芯片模组（MCM）技术将两个"Shanghai"核心封装成高达12MiB L3快取的版本，官方仍称K10架构，而坊间代号则为AMD K10.5。
太平洋电脑网的一篇报导指出，Phenom II还对STARS核心进行了改进（该架构被称为K10.5）。
=== 现场示范 ===
在2006年9月30日，AMD第一次公开现场展示原生四核心处理器Barcelona执行于Windows Server 2003 64-bit Edition。AMD声称比Intel Xeon 5355多出70%的效能增进。更多关于这第一版的次世代AMD微处理器，包括时脉等设计细节也能够在网路上看到。
在2007年1月24日，AMD的执行部副总裁Randy Allen声明在现实测试中，各式各样的压力测试，Barcelona能够提供Intel Xeon Clovertown的二路四核心处理器多出约40%的效能。在相同时脉下，该核心的浮点运算效能预期可提供K8系列的1.8倍。
=== 姊妹微架构 ===
由于相似的时间表造成相似的微架构，以至于可携型平台的低功耗晶片的焦点与小型化尺寸的特点变的相似。此为架构将包含可携式平台的独特功能，像是以可携式平台作最佳化的crossbar switch、记忆体控制器、包含电源管理的HyperTransport 3.0，及其他林林总总。此时AMD简单的称它为“新的可携型核心”（New Mobile Core），而并没有给它特定的内部代号。
在2006年12月的分析日，执行部副总裁Marty Seyer发表新的可携型的核心“Griffin”，将在2008年正式铺货。
2009年末开始，超微推出了“Fusion”计划的产品，基于K10架构，但整合图形处理器和北桥。主攻桌上型整合平台、HTPC、笔记型电脑等领域。
=== 往复的版本 ===
在2007年底到2008年 第二季，将会改成 45 nm 制程制造此核心，而且加强 FB-DIMM 支援、直接连接架构 2.0（Direct Connect Architecture）、加强 RAS、还有一些其他的加强。这个平台也会加入虚拟化 I/O技术、PCI Express 2.0、10 Gbit NIC、更大的快取及其他东西。
然而，该报导也暗示由于 FB-DIMM 的使用者不多，将会从未来产品线中移除支援。并且，FB-DIMM的未来会不会变成工业标准也是问题。
最近的 The Inquirer 已证实了时间表。根据报导，会有三种核心出现：第一个是 Barcelona ，在2007年Q2铺货，搭载著新的微架构，但是使用旧的 HyperTransport 2.0 连结界面；另一个是提供给单一 Socket AM2+或 AM3插槽的 Budapest，使用 HyperTransport 3.0；最后是小改版伺服器CPU的 Shanghai，使用 45 nm 制程，搭载 HyperTransport 3.0 与 DDR3 记忆体，将在2008年舖货。
在 2008年，AMD将会引入 Deneb FX来更新 AMD Quad FX 平台，在主流平台则是提供 Deneb。而 Kuma 与 Rana 在低阶市场也将会被 Propos 与 Regor 取代。Socket AM2+是在2006年底订定的规格，与AM3的脚位相同，不过由于代号区分，所以下一代支援 DDR3 的脚位是 AM3。
== 效能表现 ==
=== 初期效能不足 ===
由于超微原生四核心处理器的设计过于复杂，以及制程技术所限，造成早期4核心的Phenom处理器的效能不如预期，也不如对手英特尔的非原生四核心的制品，发热量表现也不尽人意。
为对付英特尔的双核心处理器，超微除了继续Athlon X2、Athlon 64 X2的生产（但架构更新为K10）以外，还推出了对手所没有的三核心x86处理器（尽管三核心PowerPC处理器早在XBox 360上已出现），命名为Phenom X3，尽管发热量和功耗水平与对手存在差距，但其效能表现比对手的旗舰级双核处理器要更优胜。
=== TLB BUG ===
K10架构初期除了效能没达到预期以外，B2/BA步进的制品还被爆出转译后备缓冲器有瑕疵，即TLB BUG。这个硬体电路的BUG使得K10架构处理器无法顺利提升时脉而无法推出更高时脉的处理器，而且在某些较重的资料负载中会出现程式出错甚至宕机，影响系统稳定性。为解决问题，超微发布了新版BIOS进行软体修复（实际上是停用TLB），但这样做使得原本不佳的效能更差（降低约10%至30%的效能，B2步进的Phenom 2.3GHz只等于B3步进的2.0GHz）。后来不久超微推出了B3步进的制品，修正硬体电路BUG，其制品型号也有所变更，以增加消费者购入的信心。
=== Cold BUG ===
除了TLB BUG以外，早期K10架构的处理器制品在液氮冷却环境下还会停止工作，被称为Cold BUG，这个BUG使得早期K10架构的处理器无法用极端的冷却手段进行极限超频。直到45纳米版本Phenom II才修正了这个BUG。
=== 可超频性 ===
AMD Phenom X4 9950的针脚
超微除了推出锁定倍频的处理器以外，还延续了K8时代推出的Athlon 64 X2 5000+Black Edition（黑盒版）不锁定倍频的规矩，推出了不锁倍频的黑盒版处理器。如AMD Phenom X4 9950 Black Edition以及后来的AMD Phenom II X4 955 Black Edition。
=== 开核 ===
超微三核心的和部分双核心的处理器实际上是由原来四核心晶片中遮蔽有瑕疵的核心来获得的，部分三核心/双核心的处理器在合适的主机板上有可能开启被屏蔽的核心。
以初期的K10架构为例，由于超微的四核心处理器在生产过程中，有一部分生产出来的晶片达不到技术规格要求，如快取有瑕疵、部分核心的时脉无法往上提升等，一级/二级快取或核心有瑕疵的，就将问题核心遮蔽，仅三级快取有问题的，就遮蔽三级快取，这样一来就有了原生四核心架构的双核心和三核心并带三级快取或是不带三级快取的处理器，降低型号和售价并推出市场。
而超微推出的700系列晶片组中，为提升系统稳定性（特别是超频以后），在南桥晶片（SB710、SB750）上新增了“进阶时钟频率校准”（ACC）特性，可以使南桥晶片直接连通处理器。但是这个功能被一些PC玩家发现，一颗较低阶的AMD Athlon双核心处理器（K10架构）或Phenom三核心处理器（后来的Phenom II和AthlonII上也是），在一些主机板的BIOS上，适当调整ACC的参数设定后重启发现处理器核心数变为四核心而且型号不可识别（但有部分型号例外）。这个特性随后便被公之于众，亦即“开核”。开核使得AMD的一些低阶处理器变得极具性价比，但是伴随而来的是随时都有可能发生的系统不稳定和宕机，毕竟被屏蔽的部分是有瑕疵的，而且相当注意处理器生产出厂周期和编号，对主机板要求也颇高。后来的800系列晶片组，超微将ACC功能内建于北桥晶片并改为全自动控制，尽管如此但一些有实力的主机板厂商仍能开发出基于800晶片组系列的开核设定。
== 下一代微架构 ==
AMD将在2009年开始试产下一代处理器核心架构Bulldozer，AMD宣称这将是有史以来效能最高的单执行绪和多执行绪核心架构，每瓦效能可达到现行K10核心架构的1.3到2.0倍。
超微在发布Thuban核心的处理器（Phenom II X6 1000T/900T系列）以后基本停止了K10架构的后续发展，转而专注于Bulldozer微架构的发展，高阶效能型、伺服器处理器全面改用Bulldozer架构。
对于主流型和入门型的处理器，早期Fusion APU家族处理器的CPU核心仍会使用基于K10架构改进的版本并整合AMD Radeon HD图形处理器。2012年以后，K10的产品将会完全停产，主流市场和入门市场的Fusion APU以后将陆续弃用K10而改用基于Bulldozer架构修改的处理器核心。
超微处理器架构演进时程图