分岐命令

分岐命令（ぶんきめいれい、）は、プロセッサの命令のうちプログラム制御命令(Program control instruction)の一種である。ジャンプ命令ともいう。条件ジャンプ命令と無条件ジャンプ命令があり、厳密には「分岐」するのは条件ジャンプであって無条件ジャンプは「分岐」と言えないかもしれないが、特に区別しないことが多い。サブルーチン呼出や戻りの命令も分岐命令の一種とすることもある。
一般的なプロセッサでは、機械語の命令列はアドレスの昇順に逐次実行されるが、分岐命令が実行されると次に実行される命令が切り替わる。高水準言語のコンパイラは、条件文・Goto文・サブルーチンなどの制御構造から分岐命令を生成する。
分岐命令は引数として少なくともターゲットアドレスを持つ。ターゲットアドレスは、分岐命令の実行によりプログラムカウンタに代入される。
命令パイプラインが深い一方で、先読みが浅いプロセッサでは、ジャンプによりパイプラインにバブルが発生しペナルティとなる設計にならざるをえないことがある。そのペナルティを軽減するため、分岐命令の直後を「遅延スロット」と称し、そこにある命令は分岐処理の直前に実行されるものとする、遅延分岐という方式がある。MIPS、SH、SPARCなど、初期のいわゆるRISCに採用例が多いが、1986年にNECから発表されたμPD77230、1988年にTIから発表されたTMS320C30、デジタルシグナルプロセッサにも（その前から）多い。ディレイスロット（にある命令）の数は、μPD77230の場合で 1 、TMS320C30の場合で 3 であった。大多数のRISCのディレイスロットは 1 である。
パイプライン処理では命令のフェッチが重要であり、分岐予測が用いられることがある。分岐予測は失敗時のコストが大きいので、これを減らすために投機的実行などの技術が用いられる。
ARMやIA-64では、汎用レジスタの内1つをプログラムカウンタにすることで、全ての命令を条件実行命令とし分岐命令の必要性を低減しパイプラインストールの可能性を低くする工夫をしている。しかし、この工夫も2011年に発表されたISAのRISC-Vでは命令の復号を複雑化させ、性能を低下させるとして削除されている。さらに、ARM-32の後継であるARM v8でもこの仕様は廃止されている。