{{위키데이터 속성 추적}}
{{구별|PCI-X}}
{{컴퓨터 하드웨어 버스
|이름       = PCI Express
|포함그림   = PCI Express.svg
|그림설명   =
|발명년도   = 2004년
|발명인     = {{hlist|[[인텔]] | [[델]] | [[HP]] | [[IBM]]}}
|key-persons = [[Ajay Bhatt]]
|replaces = {{hlist|[[AGP 슬롯|AGP]] | [[PCI 슬롯|PCI]] | [[PCI-X]]}}
|너비   = 1–32
|속도   = [[이중통신]] 최대 242 GB/초
| numdev = 각 연결의 각 끝점에 각각 하나의 장치가 있다. PCI 익스프레스 스위치는 하나의 끝점에서 여러 끝점을 생성하여 하나의 끝점을 여러 장치와 공유할 수 있다.
|스타일 = s
|핫플러그 = [[익스프레스카드]], [[모바일 PCI 익스프레스 모듈]] 또는 [[XQD 카드]]면 가능.
|외장 = [[선더볼트 (인터페이스)|선더볼트]]와 같은 [[#PCI Express External Cabling|PCI Express External Cabling]] 가능.
}}
[[파일:PCI-Express-Bus-1-lane.jpg|섬네일|200px|PCI 익스프레스 1 배속 포트]]
[[파일:PCI-Express-Bus.jpg|섬네일|250px|PCI 익스프레스 16 배속 포트]]
[[파일:Gigabyte GV-NX62TC256D8 Rev 1.0.jpg|섬네일|200px|PCI 익스프레스 16 배속 그래픽 카드]]

'''PCI 익스프레스'''({{lang|en|PCI Express}})는 2002년 [[PCI SIG]]가 책정한 입출력을 위한 직렬 구조의 [[물리 인터페이스|인터페이스]]이며 [[인텔]] 주도하에 만들어졌다. 공식적인 약어로 '''PCIe'''로 표기한다. 옛 [[PCI]], [[PCI-X]]와 [[가속 그래픽 포트|AGP]] [[버스]]를 대체하기 위하여 개발되었다. PCIe는 앞서 언급한 버스 표준들과 비교하여 높은 시스템 버스 [[대역폭]], 적은 I/O 핀 수, 적은 물리적 면적, 버스 장치들에게 더 뛰어난 성능 [[확장성]], 상세한 오류 검출 및 보고 구조(Advanced Error Reporting (AER)<ref>{{웹 인용 | publisher = Fedora project | url = http://ols.fedoraproject.org/OLS/Reprints-2007/zhang-Reprint.pdf | format = PDF | title = Enable PCI Express Advanced Error Reporting in the Kernel | work = Proceedings of the Linux Symposium | first1 = Yanmin | last1 = Zhang | first2 = T Long | last2 = Nguyen | date = June 2007 | 확인날짜 = 2014-09-03 | 보존url = https://web.archive.org/web/20160310074031/https://ols.fedoraproject.org/OLS/Reprints-2007/zhang-Reprint.pdf | 보존날짜 = 2016-03-10 | url-status = dead }}</ref>), 네이티브 [[핫 스와핑|핫-플러그]] 기능 등 여러 장점을 가지고 있다. 최근에는 하드웨어 I/O [[가상화]]도 지원한다.

PCI 익스프레스 전기 인터페이스는 동시 레인 수로 측정된다. (레인은 양방향으로 하나의 차선이 있는 "1차선 도로"와 유사한 단일 데이터 전송/수신 라인이다.) 인터페이스는 또한 다양한 다른 표준, 특히 노트북 확장 카드에서 사용된다. [[익스프레스카드]]라는 인터페이스이다. [[SATA 익스프레스]], U.2(SFF-8639) 및 [[M.2]]의 스토리지 인터페이스에도 사용된다.

포맷 사양은 기존 [[PCI 버스|PCI]] 사양도 유지 관리하는 900개 이상의 회사로 구성된 그룹인 [[PCI-SIG]](PCI Special Interest Group)에서 유지 관리하고 개발한다.

== 아키텍처 ==
개념적으로 PCI 익스프레스 버스는 기존 PCI/PCI-X 버스를 고속 직렬로 대체한 것이다. PCI 익스프레스 버스와 이전 PCI의 주요 차이점 중 하나는 버스 토폴로지이다. PCI는 PCI 호스트와 모든 장치가 공통 주소, 데이터 및 제어 라인 세트를 공유하는 공유 병렬 버스 아키텍처를 사용한다. 이와 대조적으로 PCI 익스프레스는 모든 장치를 루트 컴플렉스(호스트)에 연결하는 별도의 직렬 링크가 있는 지점 간 토폴로지를 기반으로 한다. 공유 버스 토폴로지로 인해 이전 PCI 버스에 대한 접근이 통제되고(마스터가 여러 개인 경우) 단일 방향으로 한 번에 하나의 마스터로 제한된다. 또한 이전 PCI 클러킹 방식은 버스 클록을 버스에서 가장 느린 주변 장치로 제한한다(버스 트랜잭션에 관련된 장치에 관계 없음). 이와 대조적으로 PCI 익스프레스 버스 링크는 여러 끝점 간의 동시 접근에 대한 본질적인 제한 없이 두 끝점 간의 전이중 통신을 지원한다.

버스 프로토콜 측면에서 PCI 익스프레스 통신은 패킷으로 캡슐화된다. 데이터와 상태 메시지 트래픽을 패킷화하고 패킷 해제하는 작업은 PCI 익스프레스 포트의 트랜잭션 계층에서 처리된다. 전기 신호 및 버스 프로토콜의 급격한 차이로 인해 다른 기계적 폼 팩터 및 확장 커넥터(따라서 새 마더보드 및 새 어댑터 보드)를 사용해야 한다. PCI 슬롯과 PCI 익스프레스 슬롯은 서로 바꿔 사용할 수 없다. 소프트웨어 수준에서 PCI 익스프레스는 PCI와의 하위 호환성을 유지한다. 레거시 PCI 시스템 소프트웨어는 PCI 익스프레스 표준에 대한 명시적인 지원 없이 최신 PCI 익스프레스 장치를 감지하고 구성할 수 있지만 새로운 PCI 익스프레스 기능에는 접근할 수 없다.

두 장치 간의 PCI 익스프레스 링크 크기는 1레인부터 16레인까지 다양하다. 다중 레인 링크에서 패킷 데이터는 레인 전체에 걸쳐 스트라이프되며 최대 데이터 처리량은 전체 링크 폭에 따라 확장된다. 레인 수는 장치 초기화 중에 자동으로 협상되며 두 끝점 중 하나에서 제한될 수 있다. 예를 들어, 단일 레인 PCI 익스프레스(x1) 카드를 다중 레인 슬롯(x4, x8 등)에 삽입할 수 있으며 초기화 주기는 상호 지원되는 가장 높은 레인 수를 자동 협상한다. 링크는 더 적은 수의 레인을 사용하도록 자체적으로 동적으로 하향 구성할 수 있으므로 불량하거나 신뢰할 수 없는 레인이 있는 경우 오류 허용 범위를 제공한다. PCI 익스프레스 표준은 x1, x2, x4, x8 및 x16의 링크 너비를 정의한다. 최대 PCIe 5.0, x12 및 x32 링크도 정의되었지만 사용되지 않았다. 이를 통해 PCI 익스프레스 버스는 높은 처리량이 필요하지 않은 비용에 민감한 애플리케이션과 3D 그래픽, 네트워킹(10기가비트 이더넷 또는 멀티포트 기가비트 이더넷) 및 엔터프라이즈 스토리지(SAS 또는 파이버 채널)와 같은 성능이 중요한 애플리케이션 모두에 서비스를 제공할 수 있다. 슬롯과 커넥터는 이러한 너비의 하위 집합에 대해서만 정의되며, 그 사이에는 다음으로 더 큰 물리적 슬롯 크기를 사용하는 링크 너비가 있다.

참고로 PCI-X(133MHz 64비트) 장치와 4개 레인(x4)을 사용하는 PCI 익스프레스 1.0 장치의 최대 단방향 전송 속도는 대략 1064MB/s로 동일하다. PCI 익스프레스 버스는 여러 장치가 동시에 데이터를 전송하는 경우 또는 PCI 익스프레스 주변 장치와의 통신이 양방향인 경우 PCI-X 버스보다 더 나은 성능을 발휘할 수 있다.

== 폼 팩터 ==
=== PCI 익스프레스 (표준) ===
PCI 익스프레스 카드는 물리적 크기 이상(x16이 사용되는 최대 크기)의 슬롯에 맞지만 더 작은 PCI 익스프레스 슬롯에는 맞지 않을 수 있다. 예를 들어 x16 카드는 x4 또는 x8 슬롯에 맞지 않을 수 있다. 일부 슬롯은 개방형 소켓을 사용하여 물리적으로 더 긴 카드를 허용하고 사용 가능한 최상의 전기적 및 논리적 연결을 협상한다.

슬롯에 실제로 연결되는 레인의 개수도 물리적 슬롯 크기에서 지원하는 개수보다 적을 수 있다. 예를 들어 x4에서 실행되는 x16 슬롯은 x1, x2, x4, x8 또는 x16 카드를 수용하지만 4개의 레인만 제공한다. 사양은 "x16 (x4 모드)"로 읽을 수 있지만 "mechanical @ Electrical" 표기법(예: "x16 @ x4")도 일반적이다. 장점은 이러한 슬롯이 전체 전송 속도를 지원하는 마더보드 하드웨어 없이도 더 넓은 범위의 PCI 익스프레스 카드를 수용할 수 있다는 것이다. 표준 기계적 크기는 x1, x4, x8 및 x16이다. 표준 기계적 크기 이외의 여러 레인을 사용하는 카드는 물리적으로 다음으로 큰 기계적 크기에 맞아야 한다(예: x2 카드는 x4 크기를 사용하거나 x12 카드는 x16 크기를 사용함).

카드 자체는 다양한 크기로 디자인되고 제조된다. 예를 들어, PCI 익스프레스 카드 형태로 제공되는 SSD([[솔리드 스테이트 드라이브]])는 카드의 물리적 크기를 설명하기 위해 [[PCI 버스|HHHL]](절반 높이, 절반 길이) 및 FHHL(전체 높이, 절반 길이)을 사용하는 경우가 많다.
{| class="wikitable"
|-
! rowspan=2" | PCI 카드 유형
! colspan="2" | 높이 × 길이 × 너비, 최대
|-
! (mm)
! (in)
|-
| 전체(Full)
| 111.15 × 312.00 × 20.32
| 4.376 × 12.283 × 0.8
|-
| 절반(Half)
| 111.15 × 167.65 × 20.32
| 4.376 × {{0}}6.600 × 0.8
|-
| LP(로우 프로파일)/슬림
| {{0}}68.90 × 167.65 × 20.32
| 2.731 × {{0}}6.600 × 0.8
|}
==== 핀 배치 ====
다음 표에서는 PCI 익스프레스 카드의 가장자리 커넥터 각 측면에 있는 도체를 식별한다. 인쇄 회로 기판(PCB)의 납땜 면은 사이드 A이고 부품 면은 사이드 B이다. PRSNT1# 및 PRSNT2# 핀은 핫 플러그 카드가 완전히 삽입되도록 나머지 핀보다 약간 짧아야 한다. WAKE# 핀은 컴퓨터를 깨우기 위해 전체 전압을 사용하지만, 카드가 깨울 수 있음을 나타내려면 대기 전원에서 높게 끌어와야 한다.
{| class=wikitable style="text-align:center;"
|+ PCI 익스프레스 4배속 단자 핀 출력
! 핀 !! 사이드 B !! 사이드 A !! 설명
|-
! 1
|style="background:silver"| +12V || style="background:#9f9"| PRSNT1# ||align="left"| 카드 장착 여부를 확인
|-
! 2
|style="background:silver"| +12V ||style="background:silver"| +12V ||rowspan=3|
|-
! 3
|style="background:#ff9"| Reserved ||style="background:silver"| +12V
|-
! 4
|style="background:#999"| Ground ||style="background:#999"| Ground
|-
! 5
|style="background:#fc6"| SMCLK ||style="background:#99f"| TCK ||rowspan=5 align="left"| [[시스템 관리 버스|SM버스]] 및 [[JTAG]] 포트 핀
|-
! 6
|style="background:#fc6"| SMDAT ||style="background:#99f"| TDI
|-
! 7
|style="background:#999"| Ground ||style="background:#f9f"| TDO
|-
! 8
|style="background:silver"| +3.3V ||style="background:#99f"| TMS
|-
! 9
|style="background:#99f"| TRST# ||style="background:silver"| +3.3V
|-
! 10
|style="background:silver"| +3.3Vaux ||style="background:silver"| +3.3V ||align="left"| [[대기 전력]]
|-
! 11
|style="background:#f9f"| WAKE# ||style="background:#99f"| PWRGD ||align="left"| 연결을 다시 활성화 (대기 모드에서 깨어남).
|-
!colspan=4| 키 노치(Key notch)
|-
! 12
|style="background:#ff9"| Reserved ||style="background:#999"| Ground ||
|-
! 13
|style="background:#999"| Ground ||style="background:#99f"| REFCLK+ ||align="left"| 참조 클럭차 동작
|-
! 14
|style="background:#99f"| HSOp(0) ||style="background:#99f"| REFCLK- ||rowspan=2 align="left"| 레인(Lane) 0 송신 데이터, + 와 −
|-
! 15
|style="background:#99f"| HSOn(0) ||style="background:#999"| Ground
|-
! 16
|style="background:#999"| Ground ||style="background:#f9f"| HSIp(0) ||rowspan=2 align="left"| 레인(Lane) 0 수신 데이터, + 와 −
|-
! 17
|style="background:#9f9"| PRSNT2# ||style="background:#f9f"| HSIn(0)
|-
! 18
|style="background:#999"| Ground ||style="background:#999"| Ground ||
|-
|colspan=4 align="left"| PCI 익스프레스 1배속 단자 끝 (18번 핀)
|-
! 19
|style="background:#99f"| HSOp(1) ||style="background:#ff9"| Reserved ||rowspan=2 align="left"| 레인(Lane) 1 송신 데이터, + 와 −
|-
! 20
|style="background:#99f"| HSOn(1) ||style="background:#999"| Ground
|-
! 21
|style="background:#999"| Ground ||style="background:#f9f"| HSIp(1) ||rowspan=2 align="left"| 레인(Lane) 1 수신 데이터, + 와 −
|-
! 22
|style="background:#999"| Ground ||style="background:#f9f"| HSIn(1)
|-
! 23
|style="background:#99f"| HSOp(2) ||style="background:#999"| Ground ||rowspan=2 align="left"| 레인(Lane) 2 송신 데이터, + 와 −
|-
! 24
|style="background:#99f"| HSOn(2) ||style="background:#999"| Ground
|-
! 25
|style="background:#999"| Ground ||style="background:#f9f"| HSIp(2) ||rowspan=2 align="left"| 레인(Lane) 2 수신 데이터, + 와 −
|-
! 26
|style="background:#999"| Ground ||style="background:#f9f"| HSIn(2)
|-
! 27
|style="background:#99f"| HSOp(3) ||style="background:#999"| Ground ||rowspan=2 align="left"| 레인(Lane) 3 송신 데이터, + 와 −
|-
! 28
|style="background:#99f"| HSOn(3) ||style="background:#999"| Ground
|-
! 29
|style="background:#999"| Ground ||style="background:#f9f"| HSIp(3) ||rowspan=2 align="left"| 레인(Lane) 3 수신 데이터, + 와 −
|-
! 30
|style="background:#999"| Ground ||style="background:#f9f"| HSIn(3)
|-
! 31
|style="background:#9f9"| PRSNT2# ||style="background:#999"| Ground ||rowspan=2|
|-
! 32
|style="background:#999"| Ground ||style="background:#ff9"| Reserved
|}
1배속 슬롯은 이것보다 더 짧고 핀 18 직후에서 끝난다. 8배속과 16배속 슬롯은 이 패턴을 확장한다.

{| class=wikitable
|+범례
!style="background:#999"| Ground 핀
| 0 볼트 참조
|-
!style="background:silver"| 전력 핀
| 전력을 PCIe 카드에 공급
|-
!style="background:#f9f"| 출력 핀
| 신호를 카드에서 메인보드로 보냄
|-
!style="background:#99f"| 입력 핀
| 신호를 메인보드에서 카드로 보냄
|-
!style="background:#fc6"| [[오픈 컬렉터|오픈 드레인]]
| 여러 개의 카드가 장착되었는지, 또 낮게 장착되었는지 확인
|-
!style="background:#9f9"| 감지 핀
| 카드가 잘 장착되었는지 확인
|-
!style="background:#ff9"| Reserved
| 현재 쓰이지 않음. 연결하지 말 것.
|}

=== PCI 익스프레스 미니 카드 ===
PCI 익스프레스 미니 카드 (미니 PCI 익스프레스, 미니 PCIe, 미니 PCI-E로도 불림)는 [[PCI 버스|미니 PCI]] 폼 팩터를 대체한다. 이것은 [[PCI-SIG]]가 개발한 것이다. 호스트 장치는 PCI 익스프레스와 [[USB]] 2.0 연결을 둘 다 지원한다. 2005년 뒤에 제조된 대부분의 노트북 컴퓨터는 PCI 익스프레스에 기반을 두며 미니 카드 슬롯도 몇 개 포함되어 있다.
===== 크기 =====
PCI 익스프레스 미니 카드의 크기는 30x50.95 밀리미터이다. 두께는 1.0 mm (외부 부품 크기는 제외)이다.
===== 전기적 구성 =====
PCI 익스프레스 미니 카드 모서리 단자는 여러 개의 연결과 버스를 제공한다:
* PCIex1
* [[USB]] 2.0
* [[SM버스]]
* [[GPS]]
* [[와이파이]]와 같은 무선 네트워크의 진단 LED 상태 선
* [[GSM]], [[WCDMA]], [[LTE]]를 위한 [[SIM 카드]]
* 다른 PCIe를 장착할 수 있는 확장(예 : [[솔리드 스테이트 드라이브]])
* 1.5 및 3.3 볼트 전력

=== PCI 익스프레스 M.2 ===
{{본문|M.2}}
M.2는 mSATA 표준과 미니 PCIe를 대체한다. M.2 단자를 통해 제공되는 컴퓨터 버스 인터페이스는 PCI 익스프레스 3.0(최대 4개 레인), 시리얼 ATA 3.0 및 USB 3.0(나중 두 개 각각에 대한 단일 논리 포트)이다. 원하는 호스트 지원 수준과 장치 유형에 따라 지원할 인터페이스를 선택하는 것은 M.2 호스트 또는 장치 제조업체의 몫이다.

===PCI 익스프레스 외부 케이블 연결===
PCI 익스프레스 외부 케이블링(외부 PCI 익스프레스, 케이블형 PCI 익스프레스 또는 ePCIe로도 호칭) 사양은 2007년 2월 PCI-SIG에서 발표되었다.

표준 케이블 및 커넥터는 x1, x4, x8 및 x16 링크 폭에 대해 정의되었으며 전송 속도는 레인당 250MB/s이다. PCI-SIG는 또한 표준이 PCI 익스프레스 2.0에서와 같이 500MB/s에 도달할 것으로 예상하고 있다. 케이블형 PCI 익스프레스의 사용 예는 다수의 PCIe 슬롯과 PCIe-ePCIe 어댑터 회로를 포함하는 금속 인클로저(enclosure)이다. 이 장치는 ePCIe 사양이 아니었다면 불가능했을 것이다.

==== PCI 익스프레스 오큘링크 ====
오큘링크(OCuLink, 여기서 Cu는 구리의 화학 기호이므로 "광-구리 링크"를 나타냄)는 "PCI 익스프레스 케이블 버전"의 확장이다. 2015년 10월에 출시된 OCuLink 버전 1.0은 구리 케이블을 통해 최대 4개의 PCIe 3.0 레인(3.9GB/s)을 지원한다. [[광섬유]] 버전은 미래에 등장할 수 있다.

OCuLink의 최신 버전인 OCuLink-2는 최대 16GB/s(PCIe 4.0 x8)를 지원하며 [[USB 4]] 케이블의 최대 대역폭은 10GB/s이다.

처음에는 강력한 외부 GPU 상자를 연결하기 위해 노트북에 사용하도록 고안되었지만 OCuLink의 인기는 주로 더 널리 사용되는 애플리케이션인 서버의 PCIe 상호 연결에 사용된다는 점에 있다.

=== 파생된 용어 ===
* 높이가 낮은 카드.
* 미니 카드: 미니 PCI 폼 팩터를 대체.
* [[익스프레스카드]]: [[PC 카드]] 폼 팩터의 뒤를 이음.
* PCI 익스프레스 익스프레스모듈: 핫 플러깅을 지원하는 모듈러 폼 팩터로 서버와 워크스테이션에서 쓰임.
* XMC: CMC/PMC 폼 팩터와 비슷함. (x4 PCIe 또는 Serial RapidI/O 포함)
* AdvancedTCA: 콤팩트PCI를 보완.
* AMC: AdvancedTCA 규격을 보완.
* PCI 익스프레스 외부 케이블링<ref>[http://www.pcisig.com/specifications/pciexpress/pcie_cabling1.0/ PCI-SIG - PCI Express External Cable 1.0 Specification<!-- 봇이 붙인 제목 -->]</ref>
* [[모바일 PCI 익스프레스 모듈]] (MXM): [[엔비디아]]사가 만든 노트북용 그래픽스 모듈 규격
* Advanced eXpress I/O Module (AXIOM) 그래픽스 모듈 디자인은 [[ATI 테크놀로지스]]사가 승인함.

== 역사 ==
개발 기간 동안에 PCIe는 HSI (High Speed Interconnect)로 불렸으며 [[PCI-SIG]]가 이름을 PCI 익스프레스로 최종 결정하기 전까지 3GIO (3세대 입출력)라는 이름을 가지기도 했다. 인텔 설계팀으로만 구성된 아라파호 워크 그룹(Arapaho Work Group)이라는 기술 그룹이 처음 기본 틀을 설계하였다.

PCIe는 꾸준한 개발과 개선을 거쳐온 기술이다. 현재의 PCI 익스프레스는 버전 6.0이다.

{| class="wikitable" style="text-align:right;"
|+ PCI 익스프레스 링크 성능<ref name="faq4">{{웹 인용|url = http://www.pcisig.com/news_room/faqs/FAQ_PCI_Express_4.0/#EQ3|archive-url = https://web.archive.org/web/20140518224913/http://www.pcisig.com/news_room/faqs/FAQ_PCI_Express_4.0/#EQ3|title = PCI Express 4.0 Frequently Asked Questions|access-date = 2014-05-18|archive-date = 2014-05-18|publisher = PCI-SIG|work = pcisig.com}}</ref><ref name="faq3" />
|-
! scope="col" rowspan=2 | 버전
! scope="col" rowspan=2 | 발표
! scope="col" rowspan=2 colspan=2 | 라인 코드
! scope="col" rowspan=2 | 레인 당<br>전송 속도{{Efn-lr|name="both-directions"|In each direction (each lane is a dual simplex channel).}}{{Efn-lr|name="transfer-rate"|Transfer rate refers to the encoded serial bit rate; 2.5 GT/s means 2.5&nbsp;Gbit/s serial data rate.}}
! scope="col" colspan=5 | 스루풋{{Efn-lr|name="both-directions"}}{{Efn-lr|name="throughput"|Throughput indicates the unencoded bandwidth (without 8b/10b, 128b/130b, or 242B/256B encoding overhead). The PCIe 1.0 transfer rate of 2.5 GT/s per lane means a 2.5&nbsp;Gbit/s serial bit rate corresponding to a throughput of 2.0&nbsp;Gbit/s or 250&nbsp;MB/s prior to 8b/10b encoding.}}
|-
! scope="col" | x1
! scope="col" | x2
! scope="col" | x4
! scope="col" | x8
! scope="col" | x16
|-
! scope="row" | 1.0
| 2003
| rowspan=5 | [[비제로 복귀|NRZ]]
| rowspan=2 | [[8b/10b]]
| {{Nowrap|2.5 [[GT/s]]}}
| {{Nowrap|0.250 [[GB/s]]}}
| {{COther|{{Nowrap|0.500 GB/s}}|align=right}}
| {{Nowrap|1.000 GB/s}}
| {{COther|{{Nowrap|2.000 GB/s}}|align=right}}
| {{Nowrap|4.000 GB/s}}
|-
! scope="row" | 2.0
| 2007
| {{Nowrap|5.0 GT/s}}
| {{COther|{{Nowrap|0.500 GB/s}}|align=right}}
| {{Nowrap|1.000 GB/s}}
| {{COther|{{Nowrap|2.000 GB/s}}|align=right}}
| {{Nowrap|4.000 GB/s}}
| {{CNone|{{Nowrap|8.000 GB/s}}|align=right}}
|-
! scope="row" | 3.0
| 2010
| rowspan=3 | [[128b/130b]]
| {{Nowrap|8.0 GT/s}}
| {{Nowrap|0.985 GB/s}}
| {{COther|{{Nowrap|1.969 GB/s}}|align=right}}
| {{Nowrap|3.938 GB/s}}
| {{CNone|{{Nowrap|{{0|0}}7.877 GB/s}}|align=right}}
| {{Nowrap|15.754 GB/s}}
|-
! scope="row" | 4.0
| 2017
| {{Nowrap|16.0 GT/s}}
| {{COther|{{Nowrap|1.969 GB/s}}|align=right}}
| {{Nowrap|3.938 GB/s}}
| {{CNone|{{Nowrap|{{0|0}}7.877 GB/s}}|align=right}}
| {{Nowrap|15.754 GB/s}}
| {{CNone|{{Nowrap|{{0|0}}31.508 GB/s}}|align=right}}
|-
! scope="row" | 5.0
| 2019
| {{Nowrap|32.0 GT/s}}
| {{Nowrap|3.938 GB/s}}
| {{CNone|{{Nowrap|{{0|0}}7.877 GB/s}}|align=right}}
| {{Nowrap|15.754 GB/s}}
| {{CNone|{{Nowrap|31.508 GB/s}}|align=right}}
| {{Nowrap|63.015 GB/s}}
|-
! scope="row" | 6.0
| 2022
| rowspan=2 | {{Nowrap|[[PAM-4]]}}<br />[[오류 정정 코드|FEC]]
| rowspan=2 | 1b/1b<br />242B/256B [[플릿 (컴퓨터 네트워킹)|FLIT]]
| {{Nowrap|64.0 GT/s}}<br />{{Nowrap|32.0 G[[Baud|Bd]]}}
| {{CNone|{{Nowrap|7.563 GB/s}}|align=right}}
| {{Nowrap|15.125 GB/s}}
| {{CNone|{{Nowrap|30.250 GB/s}}|align=right}}
| {{Nowrap|60.500 GB/s}}
| {{CNone|{{Nowrap|121.000 GB/s}}|align=right}}
|-
! scope="row" | 7.0
| 2025<br />(예정)
| {{Nowrap|128.0 GT/s}}<br />{{Nowrap|64.0 GBd}}
| {{Nowrap|15.125 GB/s}}
| {{CNone|{{Nowrap|30.250 GB/s}}|align=right}}
| {{Nowrap|60.500 GB/s}}
| {{CNone|{{Nowrap|121.000 GB/s}}|align=right}}
| {{Nowrap|242.000 GB/s}}
|}

; Notes
{{Notelist-lr}}

=== PCI 익스프레스 1.0 ===
2004년에 [[인텔]]이 초당 250MB의 데이터 속도와 초당 2.5 [[전송 (컴퓨팅)|GT]]의 [[전송 (컴퓨팅)|전송 속도]]를 지닌 PCIe 1.0을 도입하였다. 최대 전송 속도는 2.5GT의 16배인 40 GT이며, 이는 실제로는 대역폭의 개념에 가깝다. 그래서 x16을 16'''배속'''이라고 부르는 표현은 엄밀히 말해 올바르지 않고, 16'''배폭'''이라고 부르는 쪽이 더 정확하다.

=== PCI 익스프레스 2.0 ===
[[PCI-SIG]]는 2007년 1월 15일에 2.0 규격을 이용할 수 있다고 발표하였다.<ref>{{웹 인용 |url=http://www.pcisig.com/news_room/PCIe2_0_Spec_Release_FINAL2.pdf |제목=보관된 사본 |확인날짜=2007년 2월 9일 |보존url=https://web.archive.org/web/20070304101327/http://www.pcisig.com/news_room/PCIe2_0_Spec_Release_FINAL2.pdf |보존날짜=2007년 3월 4일 |url-status=dead }}</ref> 이 리비전은 PCIe 1.0 표준의 초당 250MB 속도를 500MB로 두 배 늘린 것이다. 32 레인(lane) PCI 단자 (x32)가 초당 16 GB의 출력을 지원한다는 뜻이다. 초기 버전은 2.5 GT로 동작하였으나 PCIe 2.0은 5.0GT의 기본 클럭 속도로 동작한다.

=== PCI 익스프레스 2.1 ===
PCI 익스프레스 3.0에 완전히 추가할 계획이었던 관리, 지원, 문제 해결 시스템의 상당 부분을 지원한다. 그러나 속도는 이전의 PCI 익스프레스 2.0과 같다. 대부분의 메인보드가 PCI 익스프레스 2.0 단자를 달고 판매되고 있다.

=== PCI 익스프레스 3.0 ===
PCI 익스프레스 3.0 기본 규격 리비전 3.0은 여러 번 연기되다가 2010년 11월에 발표 되었다. 2007년 8월에 PCI-SIG는 PCI 익스프레스 3.0이 초당 8 [[전송 (컴퓨팅)|GT]]의 비트레이트를 지원할 것이라고 발표하였다. 기존의 PCIe와 하위 호환된다.<ref>[http://www.pcmag.com/article2/0,2817,2351266,00.asp PCI Express 3.0 Spec Pushed Out to 2010 | News & Opinion | PCMag.com<!-- 봇이 따온 제목 -->]</ref>

PCI Express&nbsp;3.0은 인코딩 방식을 이전 [[8b/10b 인코딩]]에서 128b/130b으로 개선하였다. 이것으로 대역폭의 오버헤드를 PCI Express&nbsp;2.0의 20%에서 약 1.54% (=&nbsp;2/130)로 줄였다. PCI Express 3.0의 8&nbsp;GT/s 비트율은 이전 세대인 PCI Express 2.0보다 2배 빠른 레인(lane)당 985&nbsp;MB/s의 대역폭을 제공한다.<ref name="faq3">{{웹 인용
 | url = http://www.pcisig.com/news_room/faqs/pcie3.0_faq/#EQ2
 | title = PCI Express 3.0 Frequently Asked Questions
 | accessdate = 2014-05-01
 | publisher = PCI-SIG
 | work = pcisig.com
 | archive-date = 2014-02-01
 | archive-url = https://web.archive.org/web/20140201172536/http://www.pcisig.com/news_room/faqs/pcie3.0_faq/#EQ2
 | url-status = dead
 }}</ref>

2010년 11월 18일에 PCI-SIG는 공식적으로 PCI Express 3.0 최종 규격을 PCI-SIG 구성원들에게 발표하여 이 새로운 규격에 맞춰 장치들을 개발할 수 있도록 하였다.<ref>{{뉴스 인용 | publisher = X bit labs | url = http://www.xbitlabs.com/news/other/display/20101118151837_PCI_Special_Interest_Group_Publishes_PCI_Express_3_0_Standard.html | title = PCI Special Interest Group Publishes PCI Express 3.0 Standard | date = 18 November 2010 | accessdate = 18 November 2010 | 보존url = https://web.archive.org/web/20101121001048/http://www.xbitlabs.com/news/other/display/20101118151837_PCI_Special_Interest_Group_Publishes_PCI_Express_3_0_Standard.html | 보존날짜 = 2010년 11월 21일 | url-status = dead }}</ref>

=== PCI 익스프레스 4.0 ===
2011년 11월 29일에 PCI-SIG는 구리 기술 기반의 16 GT/s를 지원하는 PCI Express 4.0 규격을 발표하였다. 동적 및 유휴 전력 최적화 방법들이 추가되었으며 최종 사양은 2017년에 발표될 것으로 예상한다.<ref>{{웹 인용 | type = press release | url = http://www.pcisig.com/news_room/Press_Releases/November_29_2011_Press_Release_/ | publisher = PCI-SIG | title = PCI Express 4.0 evolution to 16GT/s, twice the throughput of PCI Express 3.0 technology | date = 2011-11-29 | accessdate = 2012-12-07 | 보존url = https://web.archive.org/web/20121223043627/http://www.pcisig.com/news_room/Press_Releases/November_29_2011_Press_Release_/ | 보존날짜 = 2012-12-23 | url-status = dead }}</ref>

2017년 10월 인텔은 4.0규격을 정식 발표했다.<ref>[https://pcisig.com/sites/default/files/newsroom_attachments/PCIe%204.0%20Blog.pdf PCIe 4.0 Blog]
해당 내용 관련하여 한글 벤치마크 사이트에서 소개. 출처: 보드나라. [https://www.bodnara.co.kr/bbs/article.html?num=142240 PCIe 4.0 수명은 2년? PCIe 5.0 규격 2019년 목표로 개발 중]</ref>

=== PCI 익스프레스 5.0 ===
상기 4.0의 규격 발표와 동시에 5.0은 2019년 2분기(2Q) 목표로 하고 있음을 게시함. (4.0의 링크 참조) 2019년 1월 버전 0.9를 발표. (영문 사이트 원본은 아니고, 한글 벤치마크 사이트에서 링크.<ref>출처: 보드나라. [https://www.bodnara.co.kr/bbs/article.html?num=152194 PCIe 4.0보다 두 배 빠른 PCIe 5.0 0.9규격 공식 발표]</ref>

=== PCI 익스프레스 6.0 ===
2022년 1월에 PCI 익스프레스 6.0 표준이 발표되었다. PCI 익스프레스 6.0의 특징으로는 물리 계층에서 PAM-4(Pulse Amplitude Modulation with 4 level) 방식을 채택해서, 한번의 클럭에 2비트를 동시에 전송할 수 있도록 개선함으로써 링크 당 64GT/s를 지원하게 되었다는 점을 들 수 있다. 이로 인해 x16 구성을 채용하는 경우 최대 256GB/s를 지원한다는 특징을 가진다. 트랜젝션 계층에서는 향상된 플릿(flit; flow control unit) 모드를 지원함으로써, 에러 제어를 빠르게 처리할 수 있다는 특징을 가지게 되었다. 참고로, [https://www.computeexpresslink.org/download-the-specification CXL3.0 스펙]은 PCI 익스프레스 6.0을 물리 계층으로 기반으로 상위 프로토콜을 정의한 것이라 할 수 있다.<ref>[https://pcisig.com/pci-express-6.0-specification]</ref>

== 같이 보기 ==
* [[PCI 버스]]
* [[ISA 버스]]
* [[EISA]]
* [[마이크로 채널 아키텍처|MCA]](마이크로 채널 아키텍처)
* [[가속 그래픽 포트|AGP]]
* [[VESA 로컬 버스|VLB]]
* [[PCI-X]]
* [[PC/104]]
* [[장치 대역폭 목록]]
* [[컴퓨트 익스프레스 링크]]

== 각주 ==
<references />

== 외부 링크 ==
* {{위키공용분류-줄}}
* {{언어링크|en}} [https://pcisig.com/specifications PCI-SIG Specifications]

{{컴퓨터 버스}}
{{기본 컴퓨터 부품}}

[[분류:2004년 도입]]
[[분류:메인보드 확장 슬롯]]
[[분류:직렬 버스]]
[[분류:표준화 기구]]
[[분류:컴퓨터 표준]]