Patent SU-1029301-A1 (SU)
Title: Устройство дл контрол чередовани фаз @ -фазной сети
Inventor: MYASOEDOV VLADIMIR A
IPC: H02H3/24
Filed: 1981-07-10
Granted: 1983-07-15
Abstract: 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ  ЧЕРЕДОВАНИЯ ФАЗ М-ФАЗНОЙ  СЕТИ, содержащее формирователи полумеандров , входы которых подключены к  контролируемым фазам, и блок логического  контрол , функционально св занный  с формировател ми полумеандров и  состо щий из субблоков, каждый из которых  выполнен в виде последовательно соединенных  элемента И и элемента пам ти,  отличающеес  тем, что, с целью повышени   информативности путем контрол  угла сдвига  между напр жением и током и определени  наименовани  фаз в случае обратного  пор дка чередовани , оно дополнительно  снабжено дешифратором, тактовым  блоком и блоком управлени , а блок логического  контрол  содержит п субблоков,  (где п - число, кратное шести), в каждый  из которых дополнительно включен элемент  неравнозначности, на первый вход которого   подан логический «О, второй вход подключен  к выходу логического «О элемента пам ти  и св зан с информационным выходом  субблока, выход - к управл ющему выходу  субблока, комбинационные, входы которого  соединены со входами элемента И, тактовый  вход св зан со входом синхронизации  элемента пам ти, а вход установки в исходное  состо ние - со входом установки  в «1 элемента пам ти, при этом входы дешифратора  и информационные входы блока  управлени  подключены к выходам формирователей  полумеандров, выходы дешифратора , сгруппированные по три, подключены  соответственно к комбинационным  входам субблоков логического контрол ,  управл ющие выходы которых подсоеди  нены ко входам обратной св зи блока управлени , а информационные выходы св заны  с информационными выходами устройства , входы установки в исходное состо ние  объединены со входом сброса тактового  блока и подключены к выходу установки  в исходное состо ние блока управлени , . выходы установки в начальное состо ние  которого соответственно соединены  со входами начала отсчета тактового блока , кроме того, выходы последнего подключены  к тактовым входам субблоков, первый  управл ющий выход блока управлени   подключен к первому управл ющему выходу  устройства, второй управл ющий вы (0 ход - ко входу запуска тактового блока,  (Л третий управл ющий выход - ко второму  управл ющему выходу устройства, а управл ющий  вход к управл ющему входу устройства . 2.Устройство по. п. 1, отличающеес   тем, что дешифратор содержит три по  количеству фаз элемента НЕ, входы которых   вл ютс  входами дешифратора, а выходы  последнего собраны в шесть групп,  по три выхода в каждой, при этом первый  ю вход дешифратора подключен к первым высо  ходам первой, второй и третьей групп несо  о посредственно, а к первым выходам четвертой , п той и шестой групп - через первый  элемент НЕ, второй вход дешифратора  подсоединен ко вторым выходам первой , второй и шестой групп через второй  элемент НЕ, а ко вторым выходам третьей,  четвертой и п той групп - непосредственно , а третий вход дешифратора подключен  к третьим выходам первой, п той и шестой  групп непосредственно, а к третьим выходам  второй, третьей и четвертой групп через  третий элемент НЕ. 3.Устройство по. п. 2, отличающеес   тем, что блок управлени  содержит пер