Patent ES-2408595-T3 (ES)
Title: Aparato y método para el tratamiento de datos
Inventor: TAYLOR MATTHEW PAUL ATHOL
IPC: H03M13/27
Filed: 2008-10-22
Granted: 2013-06-21
Abstract: Un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos de entrada que han de ser comunicados sobre un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM), siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de una pluralidad de modos operativos e incluyendo los símbolos de datos de entrada primeros conjuntos de símbolos de datos de entrada para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos de entrada para hacerlos corresponder sobre segundos símbolos de OFDM, comprendiendo el aparato de tratamiento de datos: un entrelazador (33) utilizable para introducir en una memoria (100) el número predeterminado de símbolos de datos para hacerlos corresponder sobre las señales portadoras de OFDM, y para extraer de la memoria los símbolos de datos para las subportadoras de OFDM para efectuar la correspondencia, siendo la extracción en un orden diferente que la introducción, determinándose el orden a partir de un conjunto de direcciones, con el efecto de que los símbolos de datos son entrelazados sobre las señales subportadoras, un generador (102) de direcciones utilizable para generar el conjunto de direcciones, siendo generada una dirección para cada uno de los símbolos de entrada para hacer corresponder los símbolos de datos de entrada sobre una de las señales subportadoras, comprendiendo el generador (102) de direcciones un registro (200) de desplazamiento de realimentación tiene que incluye un número predeterminado de etapas de registro y siendo utilizable para generar una secuencia de bits pseudo-aleatoria de acuerdo con un generador polinómico, un circuito de permutación (210) utilizable para recibir el contenido de las etapas de registro de desplazamiento y para permutar el orden de los bits presentes en las etapas del registro de acuerdo con un código de permutación para formar una dirección de una de las subportadoras de OFDM, y una unidad de control (224) utilizable en combinación con un circuito de comprobación de direcciones para regenerar una dirección cuando una dirección generada excede de una dirección válida máxima predeterminada, en que uno de una pluralidad de modos operativos proporciona aproximadamente ocho mil subportadoras por símbolo de OFDM, proporcionando las ocho mil subportadoras aproximadamente la mitad o menos de la mitad de un número máximo de subportadoras en los símbolos de OFDM de cualquiera de los modos operativos, la dirección válida máxima predeterminada es aproximadamente ocho mil, el registro (200) de desplazamiento de realimentación tiene doce etapas de registro con un generador polinómico para el registro de desplazamiento de realimentación lineal de R'i[11] >= R'i-1[0] R'i-1[1] R'i-1[4] R'i-1[6] y el código de permutación forma, con un bit adicional, una dirección de trece bits, y el aparato de tratamiento de datos está adaptado para entrelazar los símbolos de datos de entrada procedentes tanto de los primeros como de los segundos conjuntos de acuerdo con un proceso de entrelazado impar solo, y para escribir los primeros conjuntos de símbolos de datos de entrada en una primera parte de la memoria (100) del entrelazador de acuerdo con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada, para extraer los primeros conjuntos de símbolos de datos de entrada de la primera parte de la memoria del entrelazador sobre las señales subportadoras de los primeros símbolos de OFDM de acuerdo con un orden definido por el conjunto de direcciones, para escribir el segundo conjunto de símbolos de datos de entrada en una segunda parte de la memoria (100) del entrelazador de acuerdo con un orden secuencial de los segundos conjuntos de símbolos de datos de entrada, y para extraer los segundos conjuntos de símbolos de datos de entrada de la segunda parte de la memoria del entrelazador sobre las señales subportadoras de los segundos símbolos de OFDM de acuerdo con un orden definido por el conjunto de direcciones.