Patent SU-1140146-A1 (SU)
Title: Устройство дл контрол знаний обучаемых
Inventor: VOKHMYANIN VLADISLAV G
IPC: G09B7/02
Filed: 1983-10-20
Granted: 1985-02-15
Abstract: УСТРОЙСТВО ДЛЯ КОНТРОЛЯ  ЗНАНИЙ ОБУЧАЕМЫХ, содержащее последовательно  включенные блок ввода ответных  действий обучаемого, генератор и  первый элемент ИЛИ, последовательно соединенные  первый элемент И, первый распределитель  импульсов, элементы И первой  группы, блок регистрации неправильных ответов  и блок регистрации правильных ответов , выход которого соединен с вторым входом  блока регистрации неправильных ответов , первый формй рователь импульсов, первый  элемент задержки и последовательно  включенные второй формирователь импульсов , второй элемент задержки, второй элемент  ИЛИ, второй распределитель импульсов  и элементы И второй группы, выходы  которых соединены с -вторым входом блока  регистрации правильных ответов, вторые  входы- с выходом второго формировател   импульсов, а третьи входы - с вторым выходом  первого распределител  импульсов,  второй вход которого подключен к выходу  второго элемента ИЛИ непосредственно, а  третий выход через первый элемент задержки  - к первому входу первого элемента И,  выход второго элемента задержки соединен  с вторыми входами элементов И первой  группы, выход первого формировател  импульсов  подключен к второму входу второго  элемента ИЛИ, отличающеес  тем, что, с  целью расширени  дидактических возможностей  устройства, в него введены последовательно  включенные второй элемент И,  -третий элемент И, третий распределитель  импульсов, третий элемент задержки, первый  инвертор, четвертый элемент И, четвертый  распределитель импульсов, четвертый  элемент задержки, второй инвертор, п тый  элемент И, п тый распределитель импульсов , п тый элемент задержки и третий  инвертор, выход которого соединен с вторым  входом первого элемента И, последовательно  соединенные формирователи импульсов группы , третий элемент ИЛИ, шестой элементзадержки , шестой элемент И, счетчик, дешифратор , четвертый элемент ИЛИ, третий  формирователь импульсов, седьмой элемент  задержки, блок сравнени , п тый элемент  а S ИЛИ, триггер и индикатор, а также последовательно  соединенные восьмой элемент  (Л задержки и четвертый инвертор, выход кото  рого подключен к второму входу шестого  элемента И, третий вход которого соединен  с вторым выходом триггера, подключенны.м к  первому входу второго элемента И, второй  вход которого соединен с выходом первого  эле.мента ИЛИ, а выход - с вторыми входами  четвертого и п того элементов И и второго  распределител  импульсов и третьим  входом первого элемента И, вход восьмого  элемента задержки соединен с одним из выходов  дешифратора, подключенных к вто  рому входу блока сравнени , третий, чет05  вертый, п тый и шестой входы которого соединены  соответственно с выходом второго  распределител  импульсов и с вторыми выхо  дами третьего, четвертого и п того распределителей  импульсов, второй вход счетчика под  ключей к выходу второго элемента ИЛИ, соединенному  с вторым входом п того элемента  И, второй вход триггера подключен к выходу  третьего формировател  импульсов,  входы формирователей группы соединены с  выходом блока ввода ответных действий  обучаемого, выход второго элемента ИЛИ  подключен к вторым входам третьего, чет