Patent DE-102010011258-B4 (DE)
Title: Halbleitervorrichtung und Verfahren zum Herstellen derselben
Inventor: TAKAHASHI TETSUO
IPC: H01L29/06
Filed: 2010-03-12
Granted: 2021-04-08
Abstract: Halbleitervorrichtung mit:einem Substrat (50) mit einer Hauptoberfläche,einer ersten Verunreinigungsregion (1) eines ersten Leitungstyps, die in dem Substrat (50) vorgesehen ist,einer RESURF(reduziertes Oberflächenfeld)-Schicht (18) eines zweiten Leitungstyps, die an der Hauptoberfläche in der ersten Verunreinigungsregion (1) vorgesehen ist,einer zweiten Verunreinigungsregion (2) des zweiten Leitungstyps, die in der Hauptoberfläche in der ersten Verunreinigungsregion (1) in Kontakt zu der RESURF-Schicht (18) angeordnet ist und eine Verunreinigungskonzentration aufweist, die höher ist als jene der RESURF-Schicht (18), undeiner Mehrzahl von Feldplatten,wobei zumindest eine der Mehrzahl von Feldplatten elektrisch mit der ersten Verunreinigungsregion (1) verbunden ist, zumindest eine andere der Mehrzahl von Feldplatten elektrisch mit der zweiten Verunreinigungsregion (2) verbunden ist, unddie Mehrzahl von Feldplatten eine untere Feldplatte (20) und eine obere Feldplatte (17) enthält, wobei die untere Feldplatte (20) in der Lage ist, eine untere kapazitive Kopplung zu dem Substrat (50) herzustellen, wobei die obere Feldplatte (17) an einer Position angeordnet ist, die weiter von dem Substrat (50) entfernt ist als die untere Feldplatte (20) und wobei die obere Feldplatte (17) in der Lage ist, eine obere kapazitive Kopplung zu der unteren Feldplatte (20) zu erzeugen, wobei die obere kapazitive Kopplung eine Kapazität aufweist, die größer ist als die Kapazität der unteren kapazitiven Kopplung,die untere Feldplatte (20) eine erste Niederspannungsseitenplatte (7) aufweist, die elektrisch mit der zweiten Verunreinigungsregion (2) verbunden ist, wobei sich die erste Niederspannungsseitenplatte (7) in der Draufsicht über eine Grenze zwischen der RESURF-Schicht (18) und der zweiten Verunreinigungsregion (2) an der Hauptoberfläche hinweg zu der RESURF-Schicht (18) hin erstreckt,die untere Feldplatte (20) weiterhin eine zweite Niederspannungsseitenplatte (16a) benachbart zu der ersten Niederspannungsseitenplatte (7) an einer Position aufweist, die weiter entfernt von der zweiten Verunreinigungsregion (2) ist als die erste Niederspannungsseitenplatte (7) und bei der die untere Feldplatte (20) weiterhin eine dritte Niederspannungsseitenplatte (16b) benachbart zu der zweiten Niederspannungsseitenplatte (16a) an einer Position aufweist, die weiter von der zweiten Verunreinigungsregion (2) entfernt ist als die zweite Niederspannungsseitenplatte (16a), undein Abstand zwischen der ersten Niederspannungsseitenplatte (7) und der zweiten Niederspannungsseitenplatte (16a) größer ist als der Abstand zwischen der zweiten Niederspannungsseitenplatte (16a) und der dritten Niederspannungsseitenplatte (16b),wobei die Halbleitervorrichtung weiterhin aufweist:eine untere dielektrische Schicht (19a), die zwischen dem Substrat (50) und der unteren Feldplatte (20) vorgesehen ist, undeine obere dielektrische Schicht (19b), die zwischen der unteren Feldplatte (20) und der oberen Feldplatte (17) vorgesehen ist, wobei die obere dielektrische Schicht (19b) aus einem anderen Material besteht als die untere dielektrische Schicht (19a),wobei die untere dielektrische Schicht (19a) eine Dicke aufweist, die größer ist als die Dicke der oberen dielektrischen Schicht (19b),wobei die obere dielektrische Schicht (19b) eine Dielektrizitätskonstante aufweist, die größer ist als die Dielektrizitätskonstante der unteren dielektrischen Schicht (19a) undwobei die untere dielektrische Schicht (19a) aus Siliziumoxid besteht und die obere dielektrische Schicht (19b) aus Siliziumnitrid besteht.