Patent SU-1068921-A1 (SU)
Title: Устройство дл синхронизации вычислительной системы
Inventor: MINGALEEV FAZYL F
IPC: G06F1/04
Filed: 1982-09-03
Granted: 1984-01-23
Abstract: УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ  ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ,  содержащее задающий генератор, блок выра  ботки синхросигналов, который содержит  счетчик, регистр, два элемента И, два триггера , узеЛ сравнени , узел управлени , де;  шифратор, две группы элементов И, причем  синхровход узла управлени  соединен со  счетным входом счетчика, выходы которого  соединены с первой групг1ой входов узла  сравнени , с входами дешифратора, выходы  которого соединены соответственно с первыми  входами элементов И первой группы, вы,ходы  элементов И с первого по (п-1)-.й  (где п - число выходов устройства) первой  группы  вл ютс  выходами с первого по  (п-1)-й устройства, группа пр мых выходов  регистра соединена соатветственно с  рторой группой входов узла сравнени , пр )йой выйод первого триггера соединен с первым  входом первого элемента И, причем узел  управлени  содержит первый элемент И,  отличающеес  тем, что, с целью увеличени   точности синхронизации, в блок выработки  синхросигналов введены два элемента ИЛИ,  причем выход задающего генератора соединен  со счетным входом счетчика, установочный  вход счетчика соединен с выходом перво  го элемента ИЛИ, первый вход которого соединен  с п-ым выходом дешифратора, с первым  входом второго элемента И, выход которого  соединен с единичным входом первого  триггера, нулевой вход которого соединен  .р Бторым входом первого элемента ИЛИ  {тервым уходом второго элемента ИЛИ, установоч11ым  входом регистра и выходом   вого ьлемента И, второй вход которого coei  динен с выходом узла сравнени , группа  инверсных выходов регистра соединена с  группой информационных входов узла упраблени , выход которого соединен с единичным  входом второго триггера, нулевой  йход котсфого соединен с пр мым выходом,  первого триггера, инверсный выход которого  соединен с вторыми входами элементов И  с первого по (п-1)-й первой группы элементов  И, выход первого элемента И первой  группы соединен с управл ющим входом узла  управлени , выход ri-ro элемента И первой  группы соединен с вторым входом второго  элемента ИЛИ, выход которого  вл етс  п-м выходом устройства, стробирующий.  вход которого соединен с первыми входами   элементов И второй группы, вторые входы  W которых соединены соответственно с выходами  счетчика, выходы элементов И второй  группы соединены с единичными входами регистра , инверсный выход второго триггера  соединен с вторым входом п-го элемента И .  первой группы, пр мой выход второго триггера  соединен с вторым входом второго элемента  И, причем в узел управлени  введены  сумматор, два регистра, группа элементов  Од ИЛИ, элемент ИЛИ| счетчик, дешифратор,  00 второй, третий, четвертыйи п тый элемен :о  ты И, три триггера, причем группа информаIN9  ционных входов узла управлени  соединена |С первой группой информационных входов  сумматора, втора  группа информационных  входов которого соединена с выходами эле  ментов ИЛИ группы, первые входы которых  соединены соответственно с выходами первого  регистра, управл ющий вход которого  соединен с первым выходом дешифратора,  первым входом первого элемента И, с первым  входом элемента ИЛИ, второй вход которого  соединен с вторым выходом дешифратора , с управл ющим входом второго ре.гистра  и первым входом второго элемента Н,  выход которого соединен с единичным входом  первого триггера, третий выход дешиф