Patent ES-2760473-T3 (ES)
Title: Dispositivo terminal y procedimiento de control de retransmisión
Inventor: NAKAO SEIGO
IPC: H04L1/08
Filed: 2010-08-03
Granted: 2020-05-14
Abstract: Un circuito integrado para un terminal (200) configurado con al menos dos portadoras de componentes de enlace descendente que incluyen una primera portadora de componentes de enlace descendente y una segunda portadora de componentes de enlace descendente, estando el circuito integrado adaptado para realizar un procedimiento que comprende: detectar una primera información de asignación de enlace descendente que indica un recurso para primeros datos de enlace descendente, que esta asignada a la primera portadora de componentes de enlace descendente; detectar una segunda información de asignación de enlace descendente que indica un recurso para segundos datos de enlace descendente, que esta asignada a la segunda portadora de componentes de enlace descendente; decodificar los primeros datos de enlace descendente, que se transmiten desde una estación base en el recurso indicado por la primera información de asignación de enlace descendente detectada; decodificar los segundos datos de enlace descendente, que se transmiten desde la estación base en el recurso indicado por la segunda información de asignación de enlace descendente detectada; transmitir, a la estación base, una primera señal de respuesta para los primeros datos de enlace descendente decodificados y una segunda señal de respuesta para los segundos datos de enlace descendente decodificados; y transmitir una solicitud de programación SR, denotando, cada una de la primera señal de respuesta y la segunda señal de respuesta, ACK o NACK como resultado de la decodificación o un DTX que representa que el resultado no se transmite, caracterizado porque: cuando se transmiten la primera señal de respuesta y la segunda señal de respuesta, la primera señal de respuesta y la segunda señal de respuesta se transmiten utilizando un punto de fase de uno de un primer recurso de canal de control de enlace ascendente para señal de respuesta y un segundo recurso de canal de control de enlace ascendente para señal de respuesta, estando asociado el primer canal de control de enlace ascendente a la primera información de asignación de enlace descendente y estando asociado el segundo canal de control de enlace ascendente a la segunda información de asignación de enlace descendente, en el que el primer recurso de canal de control de enlace ascendente se utiliza cuando la segunda señal de respuesta denota el DTX y el segundo recurso de canal de control de enlace ascendente se utiliza cuando la primera señal de respuesta denota el DTX; y cuando la primera señal de respuesta, la segunda señal de respuesta y la SR se transmiten en una misma subtrama, la primera señal de respuesta, la segunda señal de respuesta y la SR se transmiten utilizando uno de puntos de fase de un recurso de canal de control de enlace ascendente para la SR, incluyendo los puntos de fase un primer punto de fase, un segundo punto de fase, un tercer punto de fase y el cuarto punto de fase, en el que el primer punto de fase se utiliza cuando la primera señal de respuesta denota ACK y la segunda señal de respuesta denota NACK o DTX, el segundo punto de fase se utiliza cuando la primera señal de respuesta denota NACK o DTX y la segunda señal de respuesta denota NACK o DTX, el tercer punto de fase se utiliza cuando la primera señal de respuesta denota ACK y la segunda señal de respuesta denota ACK, y el cuarto punto de fase se utiliza cuando la primera señal de respuesta denota NACK o DTX y la segunda señal de respuesta denota ACK.