Patent SU-1087964-A1 (SU)
Title: Многоканальное устройство обегающего контрол
Inventor: DRUZ LEONID V
IPC: G05B23/02
Filed: 1982-12-27
Granted: 1984-04-23
Abstract: МНОГОКАНАЛБНОЕ УСТРОЙСТВО  ОБЕГАЮЩЕГО КОНТРОЛЯ, содержащее  генератор импульсов, первый и второй  регистры, первый и второй триггеры, первый  и второй коммутаторы, первый элемент  ИЛИ, датчики параметров и блоки регистрации , отличающеес  тем, что, с целью  повышени  быстродействи  устройства, в  него введены первый и второй дешифраторы,  счетчик импульсов, первые и вторые элементы  И соответственно по числу блоков регистрации  и датчиков параметров, третий  коммутатор, второй, третий, четвертый и  п тый элементы ИЛИ, первый, второй, третий  и четвертый элементы задержки и блоки  третьих триггеров по числу блоков регистрации  и с числом третьих триггеров по числу  датчиков параметров, причем выходы  блоков регистрации подключены к нулевым  входам соответствуюш.их блоков третьих  триггеров и к первым входам соответствующих  первых элементов И, соединенных вторыми  входами, с инверсным выходом первого  триггера и с первым управл ющим входом  второго коммутатора, а выходами - с входами  первого элемента ИЛИ, подключенного  выходом к единичному входу первого  триггера, к первому входу второго элемента  ИЛИ и к управл ющему входу первого  регистра, соединенного выходами с информационными  входами второго коммутатора  и с первыми входами первого дешифратора, подключенного вторыми входами к выходам  второго регистра и к информационным  входам третьего коммутатора, а выходами -  к единичным входам блоков третьих триггеров , св занных пр мыми выходами соответственно  с управл ющими входами первого  коммутатора, подключенного выходами  к входам блоков регистрации, а информационными  входами - к информационным  выходам датчиков параметров, соединенных  управл ющими выходами с первыми входами  вторых элементов И, подключенных  вторыми входами к пр мому выходу триггера  и к первому управл ющему входу третьего  коммутатора, а выходами - к входам  третьего элемента ИЛИ, соединенного выходом  с управл ющим входом второго регистi  ра, с нулевым входом первого триггера и с  вторым входом второго элемента ИЛИ, под (Л ключенного выходом к нулевому входу второго  триггера и к входу первого элемента  задержки, св занного выходом со сбросовым  входом счетчика импульсов и с входом  второго элемента задержки, подключенного  выходом к вторым управл ющим входам  второго и третьего коммутаторов и к входу  третьего элемента задержки, соединенного  выходом с первым входом четвертого эле00  мента ИЛИ, подключенного выходом к еди  ничному входу второго триггера, св занного  со пр мым выходом с входом генератора импульсов , подключенного выходом к входу  О5 четвертого элемента задержки и к счетному  N входу счетчика импульсов, соединенного установочными  входами с выходом п того  элемента ИЛИ, а выходами каждого разр да  - с информационными входами первого  и второго регистров и с входами второго  дешифратора, подключенного выходами  соответственно к третьим входам первых и  вторых элементов И, св занных четвертыми  входами с выходом четвертого элемента задержки , причем выходы второго и третьего  коммутаторов подключены к входам п того  элемента ИЛИ.