Patent DE-102017104713-B4 (DE)
Title: Schaltvorrichtung
Inventor: SOENO AKITAKA
IPC: H01L29/417
Filed: 2017-03-07
Granted: 2022-12-15
Abstract: Schaltvorrichtung (10), mit: einem Halbleitersubstrat (18); einer Gateisolationsschicht (32); einer Gateelektrode (30); einer Zwischenisolationsschicht (62); einer ersten Metallschicht (51); einer zweiten Metallschicht (52) und einer Isolationsschutzschicht (60),wobeidas Halbleitersubstrat (18) einen ersten Elementbereich (11) und einen wirkungslosen Bereich (13) umfasst, der zwischen dem ersten Elementbereich (11) und einer Außenrandendoberfläche (18c) des Halbleitersubstrates (18) angeordnet ist,eine Vielzahl von ersten Gräben (40a) in einer oberen Oberfläche (18a) des Halbleitersubstrates (18) bereitgestellt ist, wobei die Vielzahl von ersten Gräben (40a) sich parallel zueinander entlang einer ersten Richtung (x) quer über den ersten Elementbereich (11) und den wirkungslosen Bereich (13) erstrecken,bei einer Draufsicht auf die obere Oberfläche (18a) des Halbleitersubstrates (18) jedes Gebiet, das zwischen den ersten Gräben (40a) eingebracht ist, als ein Zwischengrabengebiet (42) festgelegt ist,eine Vielzahl von zweiten Gräben (40b) in der oberen Oberfläche (18a) in jedem der Zwischengrabengebiete (42) innerhalb des ersten Elementbereiches (11) bereitgestellt ist und innerhalb des wirkungslosen Bereiches (13) nicht bereitgestellt ist, wobei die zweiten Gräben (40b) entlang der ersten Richtung (x) voneinander beabstandet sind,jeder der zweiten Gräben (40b) mit zwei der ersten Gräben (40a) verbunden ist, die an beiden Seiten des zweiten Grabens (40b) selbst gelegen sind,eine Breite (W1) des wirkungslosen Bereiches (13) in der ersten Richtung (x) größer als ein Abstandsmaß (P1) der zweiten Gräben (40b) in der ersten Richtung (x) ist,die Gateisolationsschicht (32) innere Oberflächen der ersten Gräben (40a) und innere Oberflächen der zweiten Gräben (40b) bedeckt,die Gateelektrode (30) quer über innere Abschnitte der ersten Gräben (40a) und innere Abschnitte der zweiten Gräben (40b) angeordnet ist, wobei die Gateelektrode (30) von dem Halbleitersubstrat (18) durch die Gateisolationsschicht (32) isoliert ist,die Zwischenisolationsschicht (62) die obere Oberfläche (18a) und die Gateelektrode (30) in einem Bereich quer über den ersten Elementbereich (11) und den wirkungslosen Bereich (13) bedeckt,innerhalb des ersten Elementbereiches (11) ein Kontaktloch (62a) in einem Abschnitt der Zwischenisolationsschicht (62) bereitgestellt ist, die die obere Oberfläche (18a) bedeckt,innerhalb des wirkungslosen Bereiches (13) ein Kontaktloch (62a) in dem Abschnitt der Zwischenisolationsschicht (62), die die obere Oberfläche (18a) bedeckt, nicht bereitgestellt ist,die erste Metallschicht (51) die Zwischenisolationsschicht (62) bedeckt, von der Gateelektrode (30) durch die Zwischenisolationsschicht (62) isoliert ist, und mit dem Halbleitersubstrat (18) innerhalb des Kontaktloches (62a) in Kontakt steht,eine Vertiefung (51a) auf einer Oberfläche der ersten Metallschicht (51) über dem Kontaktloch (62a) bereitgestellt ist,die Isolationsschutzschicht (60) einen Außenrandabschnitt der ersten Metallschicht (51) in dem wirkungslosen Bereich (13) bedeckt,eine Öffnung (80) in der Isolationsschutzschicht (60) in einem Bereich bereitgestellt ist, der breiter als der erste Elementbereich (11) ist und den ersten Elementbereich (11) umfasst, wobei eine Seitenoberfläche (60a) der Öffnung (80) in dem wirkungslosen Bereich (13) angeordnet ist,die zweite Metallschicht (52) mit der Oberfläche der ersten Metallschicht (51) in der Öffnung (80) in Kontakt steht und zusätzlich mit der Seitenoberfläche (60a) der Öffnung in Kontakt steht, wobei die zweite Metallschicht (52) einen linearen Ausdehnungskoeffizienten aufweist, der kleiner als ein linearer Ausdehnungskoeffizient der ersten Metallschicht (51) ist,jedes der Zwischengrabengebiete (42) innerhalb des ersten Elementbereiches (11) umfasst:ein erstes Gebiet (22) einer ersten Leitfähigkeitsart, das mit der ersten Metallschicht (51) und der Gateisolationsschicht (32) in Kontakt steht, undein Körpergebiet (24) einer zweiten Leitfähigkeitsart, das mit der ersten Metallschicht (51) in Kontakt steht und mit der Gateisolationsschicht (32) unterhalb des ersten Gebietes (22) in Kontakt steht,jedes der Zwischengrabengebiete (42) innerhalb des wirkungslosen Bereiches (13) ein Randgebiet einer zweiten Leitfähigkeitsart (29) umfasst, das von der zweiten Leitfähigkeitsart ist, wobei das Randgebiet der zweiten Leitfähigkeitsart (29) mit dem Körpergebiet (24) verbunden ist, unddas Halbleitersubstrat (18) ein zweites Gebiet (26) der ersten Leitfähigkeitsart umfasst, wobei das zweite Gebiet (26) quer unterhalb des Körpergebietes (24) und unterhalb des Randgebietes der zweiten Leitfähigkeitsart (29) bereitgestellt ist, mit der Gateisolationsschicht (32) unter dem Körpergebiet (24) in Kontakt steht, und von den ersten Gebieten (22) durch das Körpergebiet (24) getrennt ist.