Patent DE-102009016681-B4 (DE)
Title: Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
Inventor: AKIBA ATSUYA
IPC: H01L21/336
Filed: 2009-04-07
Granted: 2020-12-31
Abstract: Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung mit einem Accumulations-Mode-MOSFET, bei dem ein Accumulations-Mode-Kanal, der durch Steuerung einer Anwendungsspannung auf eine Gateelektrode (9) gebildet ist, so gesteuert wird, dass ein elektrischer Strom zwischen einer Sourceelektrode (11) und einer Drainelektrode (13) durch einen Sourcebereich (4) und eine Driftschicht (2) fließt, umfassend:Herstellung eines Substrats (1) aus Siliciumcarbid mit einem ersten oder zweiten Leitfähigkeitstyp;Bildung der Driftschicht (2) auf dem Substrat (1), wobei die Driftschicht (2) aus Siliciumcarbid gemacht ist und einen ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Driftschicht (2) niedriger ist als die Konzentration an Fremdatomen des Substrats (1);Bildung einer Stromstreuschicht (30) auf der Driftschicht (2), wobei die Stromstreuschicht (30) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Stromstreuschicht (30) höher ist als die Konzentration an Fremdatomen der Driftschicht (2);Bildung eines Grundbereichs (3) auf der Stromstreuschicht (30), wobei der Grundbereich (3) aus Siliciumcarbid gemacht ist und den zweiten Leitfähigkeitstyp besitzt;Bildung des Sourcebereichs (4) auf dem Grundbereich (3), wobei der Sourcebereich (4) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen des Sourcebereichs (4) höher ist als die Konzentration an Fremdatomen der Driftschicht (2);Bildung eines Grabens (6), der sich tiefer erstreckt als der Sourcebereich (4) und der Grundbereich (3), um die Stromstreuschicht (30) oder die Driftschicht (2) zu erreichen, wobei der Sourcebereich (4) und der Grundbereich (3) an jeder Seite des Grabens (6) angeordnet sind;Bildung der Kanalschicht (7) auf einer Seitenwand des Grabens (6), wobei die Kanalschicht (7) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt;Bildung einer Gateisolationsschicht (8) auf einer Oberfläche der Kanalschicht (7), wobei die Gateisolationsschicht (8) in einem vorbestimmten Abstand zu dem Grundbereich (3) angeordnet ist;Bildung der Gateelektrode (9) auf der Gateisolationsschicht (8) innerhalb des Grabens (6);Bildung der Sourceelektrode (11), die mit dem Sourcebereich (4) und der Grundbereich (3) elektrisch verbunden ist;Bildung der Drainelektrode (13) auf der Rückseite des Substrats (1); undBildung einer Tiefschicht (10), die unter dem Grundbereich (3) angeordnet ist und die Driftschicht (2) erreicht, indem sie die Stromstreuschicht (30) durchdringt, wobei die Tiefschicht (10) sich tiefer als der Graben (6) erstreckt und sich in eine Richtung senkrecht zu der Seitenwand des Grabens (6) erstreckt, wobei die Tiefschicht (10) den zweiten Leitfähigkeitstyp besitzt, wobeidie Bildung der Tiefschicht (10) die Bildung einer unteren Schicht (10a) der Tiefschicht (10) und einer oberen Schicht (10b) der Tiefschicht (10) umfasst, wobei sich die untere Schicht (10a) in eine Richtung erstreckt, die obere Schicht (10b) in einer Stellung entsprechend der unteren Schicht (10a) angeordnet ist und mit der unteren Schicht (10a) verbunden ist,die Bildung der unteren Schicht (10a) die Anbringung einer ersten Maske (20) auf einer Oberfläche der Driftschicht (2) und die Durchführung von lonenimplantierung unter Verwendung der ersten Maske (20) umfasst, unddie Bildung der oberen Schicht (10b) die Anbringung einer zweiten Maske (21) auf einer Oberfläche der Stromstreuschicht (30) und die Durchführung von lonenimplantierung unter Verwendung der zweiten Maske (21) umfasst (entsprechend der in Fig.1 gezeigten Halbleitervorrichtung).