Patent WO-9115060-A1 (WO)
Title: Famille de logique et de memoire rapides utilisant un tampon a segment annulaire
Inventor: VINAL ALBERT W
IPC: H03K3/356
Filed: 1991-03-20
Abstract: Une famille de logique et de mémoire utilisant une technologie MOS complémentaire fonctionne à des vitesses élevées à l'aide d'un tampon à segment annulaire (20) destiné à coupler des portes logiques (26) les unes aux autres dans une puce de circuits intégrés, et destinés à coupler des cellules de mémoire (26) à d'autres circuits afin d'obtenir des registres à décalage, des bascules électroniques, des générateurs d'impulsions d'horloge ainsi que d'autres circuits apparentés de mémoire. Le tampon à segment annulaire (20) comprend des étages inverseurs (21a...21n) à transistor à effet de champ (TEF) complémentaire connectés en série, la sortie de l'étage précédent étant connectée à l'entrée d'un étage suivant. Le transistor à effet de champ (23a,...23n) du canal N se trouvant dans chaque étage inverseur (21a...21n) présente une largeur de canal inférieure à un facteur prédéterminé (K) multiplié par la largeur du canal N de l'étage immédiatement précédent. Le fait de maintenir la relation K largeur de canal permet au tampon à segment annulaire de commander rapidement des charges capacitives élevées. Le tampon à segment annulaire peut également produire un retard prédéterminé en fonction de la longueur du canal et du nombre d'étages. Pour les charges capacitives élevées, le dernier étage du tampon à segment annulaire peut être remplacé par un circuit d'attaque à transistor bipolaire-TEF dans lequel on utilise des transistors bipolaires régulés en durée de vie par des porteurs minoritaires. Pour les applications logiques un tampon à segment annulaire couple chaque porte logique se trouvant sur une puce à sa charge capacitive afin de produire une logique des cellules de tampon. Chaque tampon à segment annulaire est conçu pour coupler la porte logique à sa charge capacitive individuelle tout en préservant la vitesse de la puce logique voulue. Pour les applications de mémoire on peut coupler une cellule de mémoire à un tampon à segment annulaire conçu pour commander la charge capacitive des cellules de mémoire à la vitesse de la puce mémoire voulue, et également afin d'obtenir un retard de signaux voulu. On peut utiliser ladite cellule de stockage à retard afin de concevoir un registre à décalage ou un compteur binaire ne nécessitant qu'une impulsion d'horloge pour fonctionner, puisque le retard du tampon à segment annulaire permet une synchronisation interne. On peut également utiliser une cellule de stockage à retard afin d'élaborer un multivibrateur, un générateur d'horloge ainsi que d'autres circuits fonctionnant à vitesse élevée à l'aide uniquement d'une impulsion d'horloge. La logique de cellule tampon et la technologie de stockage à retard de l'invention peuvent fonctionner à des vitesses de 300 mégahertz ou plus à l'aide de procédés de fabrication de semi-conducteurs classiques dans lesquels une technologie de logique et de mémoire MOS complémentaire classique fonctionne à 70 mégahertz ou moins. Ainsi, on obtient une amélioration de la vitesse laquelle est multipliée par quatre.