Patent SU-1188741-A1 (SU)
Title: Устройство контрол электропитани процессора
Inventor: PYKHTIN VADIM YA
IPC: G06F11/22
Filed: 1984-04-20
Granted: 1985-10-30
Abstract: 1. УСТРОЙСТВО КОНТРОЛЯ  ЭЛЕКТРОПИТАНИЯ ПРОЦЕССОРА, содержащее  формирователь тактовых импульсов , формирователь временной задержки,  формирователь кода напр жени , блок синхронизации , блок задани  режимов, блок  сравнени , грунпу компараторов и группу  масштабных делителей, причем группа входных  шин источников электропитани  соединена  с входами соответствующих масштабных  делителей группы, выходы которых соединены  соответственно с первыми входами  компараторов группы, выходы которых соединены  соответственно с группой входов блока  сравнени , первый и второй выходы которого  соединены соответственно с первыми  входами блока синхронизации и формировател  кода напр жени , первый и второй  выходы которого соединены соответственно  с вторыми входами компараторов  группы и первым входом блока задани   режимов, первый выход которого соединен  с вторым входом формировател  кода напр жени  и первым входом формировател   временной задержки, первый выход которого  соединен с первым входом блока  сравнени  и вторым входом блока задани   режимов, третий и четвертый входы которого  соединены соответственно с выходной информационной  щиной процессора и первым выходом  формировател  тактовых импульсов,  второй выход которого соединен с вторым входом формировател  временной задержки  и п тым входом блока задани  режимов,  второй выход которого соединен с третьим  входом формировател  кода напр жени  и  вторым входом блока сравнени , третий выход  которого соединен с третьим входом  формировател  временной задержки и шестым  входом блока задани  режимов, третий  выход которого соединен с третьим входом  блока сравнени , четвертый выход которого  соединен с вторым входом блока  синхронизации, третий, четвертый и п тый  входы которого соединены соответственно с  входной шиной адресации регистров, входной  шиной синхроимпульсов процессора и  третьим выходом формировател  кода напр жени , четвертый вхОд которого соединен  с четвертым выходом блока задани   режимов, п тый выход которого соединен с  (Л шестым входом блока синхронизации, первый  и второй выходы которого соединены  соответственно с выходными шиной состо ни  и шиной запроса, входна  шина временных  меток соединена с четвертым входом  формировател  временной задержки, огличающеес  тем, что, с целью расширени  класса решаемых задач, в него  введены три триггера, регистры положительного  и отрицательного профконтрол ,  сх группа коммутаторов шин профконтрол ,  00 регистр константы, регистр сдвига, два  мента И, элемент И-НЕ и двоичный счетчик , причем входы установки и сброса первого  триггера соединены с входной шиной  блокировки профилактического контрол   устройства, а выход - с седьмым входом  блока синхронизации и первыми входами коммутаторов  шин профконтрол  группы, выходы  и вторые входы которых соединены с  соответствующими выходными шинами профконтрол  устройства и входной шиной спецпитани  устройства, выходна  информационна  шина процессора соединена с входами  регистра положительного профконтрол   и регистра отрицательного профконтрол .  выход которого соединен с восьмым входом