Patent SU-1301286-A1 (SU)
Title: Устройство автовыбора канала связи (его варианты)
IPC: H04B7/24
Filed: 1984-10-09
Granted: 1999-05-27
Abstract: 1. Устройство автовыбора канала связи, содержащее блок фильтров, первый коммутатор, первый аналого-цифровой преобразователь и блок управления, причем входы устройства автовыбора через блок фильтров соединены с первыми входами первого коммутатора, управляющий вход которого соединен с первым выходом блока управления, а выход соединен с входом первого аналого-цифрового преобразователя, управляющий вход которого соединен с вторым выходом блока управления, отличающееся тем, что, с целью повышения достоверности выбора канала связи, в него введены второй коммутатор, второй аналого-цифровой преобразователь, управляемый делитель, блок ранжирования, блок суммирования, блок перемножения и решающий блок, при этом информационные входы второго коммутатора соединены с входами устройства автовыбора, управляющий вход второго коммутатора соединен с управляющим входом первого коммутатора, а выход его соединен с первым входом управляемого делителя, второй вход которого соединен с выходом первого коммутатора, а выход соединен с первым входом второго аналого-цифрового преобразователя, управляющий вход которого соединен с управляющим входом первого аналого-цифрового преобразователя, а выходы первого и второго аналого-цифровых преобразователей соединены соответственно с входами блока суммирования и блока ранжирования, причем выход блока ранжирования соединен с первым, а выход блока суммирования соединен с вторыми входами блока перемножения, выход которого соединен с входами решающего блока, управляющий вход блока суммирования соединен с управляющим входом первого аналого-цифрового преобразователя, а управляющие входы блока ранжирования и решающего блока соединены соответственно с третьим и четвертым выходами блока управления.2. Устройство автовыбора канала связи, содержащее блок фильтров, первый коммутатор, первый аналого-цифровой преобразователь и блок управления, причем входы устройства автовыбора канала связи через блок фильтров соединены с информационными входами первого коммутатора, выход которого соединен с информационным входом аналого-цифрового преобразователя, а управляющие входы первого коммутатора и первого аналого-цифрового преобразователя соединены с первым и вторым выходами блока управления, отличающееся тем, что, с целью повышения достоверности выбора канала связи, обеспечивающего наименьшую вероятность ошибки при приеме дискретных сообщений, в него введены второй коммутатор, второй аналого-цифровой преобразователь, управляемый делитель, блок ранжирования, блок выбора максимума сигнала, сумматор и решающий блок, при этом входы устройства автовыбора соединены с информационными входами второго коммутатора, выход которого соединен с первым входом управляемого делителя, а второй вход управляемого делителя соединен с выходом первого коммутатора, а выход управляемого делителя соединен с входом второго аналого-цифрового преобразователя, выходы первого и второго аналого-цифровых преобразователей соединены соответственно с входами блока выбора максимума сигнала и блока ранжирования, причем выход блока ранжирования соединен с первым, а выход блока выбора максимума сигнала - с вторыми входами сумматора, выход которого соединен с информационным входом решающего блока, выход которого является выходом устройства, а управляющие входы первого и второго аналого-цифровых преобразователей соединены с управляющим входом блока выбора максимума сигнала, управляющие входы второго коммутатора соединены с управляющими входами первого коммутатора, а управляющие входы блока ранжирования и решающего блока соединены с третьим и четвертым выходами блока управления.3. Устройство по пп.1 и 2, отличающееся тем, что блок ранжирования содержит блок памяти, блок сравнения, первый и второй регистры, первый и второй элементы И, коммутатор, первый и второй элементы задержки, элемент ИЛИ и делитель, вход которого соединен с первым входом первого элемента И, с входом первого элемента задержки и является управляющим входом блока ранжирования, выход делителя соединен с управляющим входом коммутатора и первым входом второго элемента И, второй вход которого соединен с выходом первого элемента задержки и первым управляющим входом блока памяти, второй управляющий вход которого соединен с управляющим входом первого регистра, входом второго элемента задержки и с выходом первого элемента И, второй вход которого соединен с выходом блока сравнения, первый вход элемента ИЛИ соединен с выходом второго элемента И, второй вход - с выходом второго элемента задержки, а выход - с управляющим входом второго регистра, первый вход блока сравнения соединен с выходом второго регистра и информационным входом блока памяти, а второй вход блока сравнения соединен с входом первого регистра и выходом блока памяти, который является