Patent DE-102018205895-B4 (DE)
Title: Herstellungsverfahren einer Halbleiterpackung
Inventor: KIM YOUNGSUK
IPC: H01L23/552
Filed: 2018-04-18
Granted: 2023-04-20
Abstract: Herstellungsverfahren einer Halbleiterpackung (10), wobei die Halbleiterpackung durch Trennen eines Halbleiterpackungssubstrats (15), das eine Vielzahl von Halbleiterchips (12) aufweist, die in einer Vielzahl von Bereichen an einer Leiterplatine (11) montiert ist, die durch eine Vielzahl sich schneidender Trennlinien unterteilt ist, und die mit einer Versiegelung (13) versiegelt ist, erhalten wird, wobei das Halbleiterpackungssubstrat entlang der Trennlinien getrennt wird, wobei das Verfahren umfasst:einen Anhaftschritt mit einem Aufkleben einer Leiterplatinenseite (11) des Halbleiterpackungssubstrats (15) auf ein Stützelement (35), das eine Haftschicht aufweist;einen Nutausbildungsschritt mit einem Einschneiden einer Versiegelungsseite durch ein Bearbeitungswerkzeug (28) bis zumindest einer Zwischenposition in der Versiegelung (13) entlang der Trennlinien, um Nuten (29) mit einer ersten Breite (t1) zumindest bei einer oberen Fläche der Versiegelung auszubilden, nachdem der Anhaftschritt ausgeführt worden ist;einen Trennschritt mit einem Einschneiden von der Versiegelungsseite zu einer Zwischenposition in dem Stützelement (35) entlang der Nuten durch Verwendung einer Schneidklinge (36), die eine zweite Breite (t2) aufweist, die geringer ist als die erste Breite (t1), um das Halbleiterpackungssubstrat (15) so zu trennen, dass die benachbarten Halbleiterpackungen (10) mit einem vorbestimmten Abstand X mm voneinander beabstandet sind, nachdem der Nutausbildungsschritt ausgeführt worden ist;einen Abschirmschichtausbildungsschritt mit einem Ausbilden einer Abschirmschicht (16) an Seitenflächen (23) der Halbleiterpackungen (10) und einer oberen Fläche (22) der Versiegelung (13) mit einem leitfähigen Material, das über der Versiegelung zugeführt wird, nachdem der Trennschritt ausgeführt worden ist; undeinen Abhebeschritt mit einem Abheben der Halbleiterpackung (10), die mit der Abschirmschicht (16) ausgebildet ist, nachdem der Abschirmschichtausbildungsschritt ausgeführt worden ist,wobei die erste Breite (t1) und die zweite Breite (t2) so eingestellt sind, dass in jeder Seitenfläche (23) eine Neigung oder eine Stufe auf so eine Weise erzeugt wird, dass eine Größe einer äußeren Form der Halbleiterpackung (10) größer wird als die bei einer oberen Fläche (22) der Versiegelung (13) von jeder der getrennten Halbleiterpackungen auf dem Weg von der oberen Fläche (22) zu der unteren Fläche der Versiegelung, undwobei, wo eine Seitenflächenlänge von einem unteren Ende der Neigung oder der Stufe der Halbleiterpackung (10) zu einem Nutboden (38) des Schnitts in das Stützelement Y mm ist, die erste Breite (t1), die zweite Breite (t2), die Seitenflächenlänge Y mm und Abschirmschichtausbildungsbedingungen dann so eingestellt werden, um ein Seitenverhältnis Y/X zu erhalten, sodass zum Ausbildungszeitpunkt der Abschirmschicht (16) die Abschirmschicht an den Seitenflächen (23) ausgebildet wird, jedoch das Ausmaß der auf dem Nutboden ausgebildeten Abschirmschicht zwischen den Halbleiterpackungen (10) reduziert wird.