Patent DE-102018123764-B4 (DE)
Title: Treiber mit Unterscheidungsmöglichkeit zwischen Bootstrap-Kapazitätsnachladung und Kurzschlussfehlerfall und Verfahren zum Betreiben desselben
Inventor: KRUPAR JÖRG
IPC: G05F1/46
Filed: 2018-09-26
Granted: 2020-07-09
Abstract: Treiberstufe- mit einem ersten Leistungstransistor (M) und- mit einem zweiten Leistungstransistor (M) und- mit einem ersten Gate-Treiber (GT) und- mit einem zweiten Gate-Treiber (GT) und- mit einer Spannungsversorgungsschaltung (SV) mit einem Spannungsreglerausgang (VG) und- mit einer Diode (D) und- mit einer Bootstrap-Kapazität (C) und- mit einer positiven Versorgungsspannungsleitung (U) und- mit einer negativen Versorgungsspannungsleitung (GND) und- mit einer Überwachungsvorrichtung (UV) und- wobei der erste Leistungstransistor (M) und der zweite Leistungstransistor (M) zu einer Halbbrücke (M, M) mit einem Phasenausgang (PH) zwischen der positiven Versorgungsspannungsleitung (U) und der negativen Versorgungsspannungsleitung (GND) verschaltet sind, und- wobei der erste Leistungstransistor (M) mit seinem Drain-Anschluss mit der positiven Versorgungsspannungsleitung (U) verbunden ist und- wobei der erste Leistungstransistor (M) mit seinem Source-Anschluss mit dem Phasenausgang (PH) verbunden ist und- wobei der zweite Leistungstransistor (M) mit seinem Source-Anschluss mit der negativen Versorgungsspannungsleitung (GND) verbunden ist und- wobei der zweite Leistungstransistor (M) mit seinem Drain-Anschluss mit dem Phasenausgang (PH) verbunden ist und- wobei der erste Steueranschluss des ersten Leistungstransistors (M) mittels eines ersten Gate-Treibers (GT) über einen ersten Gate-Treiberausgang (GH) angesteuert wird und- wobei der zweite Steueranschluss des zweiten Leistungstransistors (M) mittels eines zweiten Gate-Treibers (GT) über einen zweiten Gate-Treiberausgang (GL) angesteuert wird und- wobei der logische Zustand des ersten Gate-Treiberausgangs (GH) von einem ersten PWM-Ansteuersignal (PWMH) abhängt und- wobei der logische Zustand des zweiten Gate-Treiberausgangs (GL) von einem zweiten PWM-Ansteuersignal (PWML) abhängt und- wobei der erste Gate-Treiber (GT) über einen Bootstrap-Knoten (BST) mit elektrischer Energie zum Einschalten des ersten Leistungstransistors (M) zumindest dann versorgt wird, wenn das Potenzial am Bootstrap-Knoten (BST) bezogen auf das Potenzial der negativen Versorgungsspannungsleitung (GND) oberhalb des Potenzials der positiven Versorgungsspannungsleitung (Us) bezogen auf das Potenzial der negativen Versorgungsspannungsleitung (GND) liegt, und- wobei die Diode (D) zwischen den Spannungsreglerausgang (VG) und den Bootstrap-Knoten (BST) geschaltet ist und- wobei die Bootstrap-Kapazität (C) zwischen den Bootstrap-Knoten (BST) und den Phasenausgang (PH) der Halbbrücke (M, M) geschaltet ist und- wobei die Überwachungsvorrichtung (UV) die Potenzialdifferenz zwischen dem Potenzial am Bootstrap-Knoten (BST) und dem Potenzial am Phasenausgang (PH) der Halbbrücke (M, M) erfasst und einen zugehörigen Bootstrap-Potenzialdifferenzwert (ΔV) ermittelt (S22) und- wobei die Überwachungsvorrichtung (UV) den so ermittelten Bootstrap-Potenzialdifferenzwert (ΔV) betragsmäßig mit einem ersten Schwellwert (SW1) vergleicht (S23) und- wobei die Überwachungsvorrichtung (UV) den ersten Leistungstransistor (M) mittels des ersten Gate-Treibers (GT) abschaltet (S24) und den zweiten Leistungstransistor (M) mittels des zweiten Gate-Treibers (GT) einschaltet (S24), wenn der so ermittelte Bootstrap-Potenzialdifferenzwert (ΔV) betragsmäßig unterhalb des ersten Schwellwerts (SW1) liegt (S23)- wobei nach einem ersten Abschalten (S24), weil der ermittelte Bootstrap-Potenzialdifferenzwert (ΔV) betragsmäßig unterhalb des ersten Schwellwerts (SW1) lag (S23), die Überwachungsvorrichtung (UV) den ersten Leistungstransistor (M) mittels des ersten Gate-Treibers (GT) erneut einschaltet (S25) und den zweiten Leistungstransistor (M) mittels des zweiten Gate-Treibers (GT) ausschaltet (S25)- wobei das erneute Einschalten (S25) nach dem ersten Abschalten (S24) erst nach dem Vergehen einer Ladezeit (T) erfolgt- wobei die Überwachungsvorrichtung (UV) die Potenzialdifferenz zwischen dem Potenzial am Bootstrap-Knoten (BST) und dem Potenzial am Phasenausgang (PH) der Halbbrücke (M, M) erneut erfasst und einen zugehörigen weiteren Bootstrap-Potenzialdifferenzwert (ΔV) ermittelt (S26) und- wobei die Überwachungsvorrichtung (UV) den so ermittelten weiteren Bootstrap-Potenzialdifferenzwert (ΔV) betragsmäßig mit einem weiteren Schwellwert, der gleich dem ersten Schwellwert (SW1) sein kann, vergleicht (S27) und- wobei die Überwachungsvorrichtung den ersten Leistungstransistor (M) mittels des ersten Gate-Treibers (GT) nach dem erneuten Einschalten (S25) erneut abschaltet (S28) und den zweiten Leistungstransistor (M) mittels des zweiten Gate-Treibers (GT) ebenfalls ausschaltet (S28), wenn der so ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔV) betragsmäßig unterhalb des weiteren Schwellwerts (SW2) liegt (S27) und- wobei eine Signalisierung (INTN und/oder DB-Signalisierung) vorgenommen wird, wenn der so ermittelte weitere Bootstrap-Potenzialdifferenzwert (ΔV) betragsmäßig unterhalb des weiteren Schwellwerts (SW2) liegt (S27).