Patent ES-2758775-T3 (ES)
Title: Estructura de circuito de función física no clonable
Inventor: SU LINLIN
IPC: H04L9/32
Filed: 2017-12-15
Granted: 2020-05-06
Abstract: Una estructura de circuito de función física no clonable, que comprende n grupos de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) y n unidades XOR (20(1), 20(2), 20(3), ... 20(n)), estando los n grupos de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) y las n unidades XOR (20(1), 20(2), 20(3), ... 20(n)) en una relación de correspondencia uno a uno, en la que: cada uno de dichos grupos de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) comprende m conductores pasivos (NET(0), NET(1), ... NET(m-2), NET(m-1)), cada uno de dichos conductores pasivos (NET(0), NET(1), ... NET(m-2), NET(m-1)) comprende una primera terminal y una segunda terminal, la primera terminal de cada uno de dichos conductores pasivos (NET(0), NET(1), ... NET(m-2), NET(m-1)) está conectada a una fuente de alimentación, y la segunda terminal está conectada a una terminal de entrada de la unidad XOR (20(1), 20(2), 20(3), ... 20(n)), en la que la segunda terminal del conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) dentro de un mismo grupo de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) está conectada a la terminal de entrada de la unidad XOR correspondiente (20(1), 20(2), 20(3), ... 20(n)), en la que cuando el conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) está en un estado conectado, la segunda terminal del conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) emite una señal de alto nivel, cuando el conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) está en un estado desconectado, la segunda terminal del conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) emite una señal de bajo nivel, y la señal emitida desde la segunda terminal del conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) se ingresa en la unidad XOR correspondiente, en la que cada una de las n unidades XOR (20(1), 20(2), 20(3), ... 20(n)) realiza una operación XOR en las señales emitidas por los conductores pasivos (NET(0), NET(1), ... NET(m-2), NET(m-1)) dentro del mismo grupo de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) para obtener un resultado de operación XOR, y los resultados de la operación XOR obtenidos por todas las unidades XOR (20(1), 20(2), 20(3), ... 20(n)) son datos PUF, en la que n y m son números enteros positivos, caracterizada porque: los anchos de los conductores pasivos (NET(0), NET(1), ... NET(m-2), NET(m-1)) dentro del mismo grupo de conductores pasivos no son exactamente iguales, y la diferencia de ancho entre el ancho de al menos un conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) del grupo de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) y un ancho crítico del mismo grupo de conductores pasivos (10(1), 10(2), 10(3), ... 10(n)) es menor o igual que un primer umbral de modo que dicho al menos un conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) tenga incertidumbre de conectividad en un procedimiento de fabricación del chip, o dentro del mismo grupo de conductores pasivos (NET(0), NET(1), ... NET(m-2), NET(m-1)), dicho al menos un conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) comprende al menos un primer segmento de conductor pasivo y un segundo segmento de conductor pasivo, un espacio (D(1), D(2), ... D(m-2), D(m- 1)) existe entre dicho primer segmento de conductor pasivo y dicho segundo segmento de conductor pasivo, y una diferencia de espacio entre al menos un espacio (D(1), D(2), ... D(m-2), D(m-1)) y un espacio 40 crítico es menor o igual que un segundo umbral de modo que dicho al menos un conductor pasivo (NET(0), NET(1)), ... NET(m-2), NET(m-1)) tiene incertidumbre de conectividad durante el procedimiento de fabricación del chip, en la que: dicho ancho crítico es un ancho mínimo que garantiza que el conductor pasivo (NET(0), NET(1), ... NET(m- 2), NET(m-1)) pueda conectarse cuando el conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) se 45 fabrica durante el procedimiento de fabricación del chip, y dicho espacio crítico es un espacio mínimo que asegura que el conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) pueda conectarse cuando el conductor pasivo (NET(0), NET(1), ... NET(m-2), NET(m-1)) que comprende una pluralidad de segmentos de conductores pasivos separados entre sí se fabrica durante el procedimiento de fabricación del chip.