Patent DE-102014013485-B4 (DE)
Title: Vorrichtung zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels eines polykristallinen NPN- oder PNP-Transistors
Inventor: ROTTER THOMAS
IPC: G05D23/24
Filed: 2014-09-08
Granted: 2023-02-09
Abstract: Vorrichtung zur Regelung der Temperatur eines MOS-Transistors (TR), insbesondere eines DMOS-Transistors,• wobei der MOS-Transistor (TR) zusammen mit mindestens einer Temperaturmessvorrichtung (Poly_D) monolithisch auf einem Substrat (Sub) untergebracht ist und• wobei der MOS-Transistor (TR) aus einem oder mehreren Teiltransitoren (TR1, TR2, TR3) besteht und• wobei bipolare Bauteile im Sinne dieses Anspruchs aus PN-Übergängen zusammengesetzt werden und für die Temperaturmessung genutzt werden und PN-Dioden umfassen und• wobei die Temperaturmessvorrichtung eine Poly-Silizium-PN-Diode (Poly_D) aufweist und• wobei eine Temperaturmessvorrichtung (Poly_D) in polykristallinem Silizium (PSD) gefertigt ist, das elektrisch von den Teilen (TR1, TR2, TR3, S, D, G, BC, Sub, NWELL, A1, A2, chn, body) des MOS-Transistors (TR) und insbesondere von der Gate-Elektrode (G) des MOS-Transistors (TR) durch eine elektrische Isolation (GOX, ONO, twd) isoliert ist und• wobei ein elektrischer Parameter der Temperaturmessvorrichtung (Poly_D,) erfasst wird, der als Messwert dient oder aus dem ein solcher Messwert abgeleitet wird und• wobei die Temperaturmessvorrichtung (Poly_D) in einer thermischen Verbindung zu diesem MOS-Transistor oder zu einem Teil (TR1, TR2, TR3, S, D, G, BC, Sub, NWELL, A1, A2, chn, body) dieses MOS-Transistors (TR) steht, die dadurch gekennzeichnet ist, dass der besagte elektrische Parameter der Temperaturmessvorrichtung (Poly_D) von der Temperatur zumindest eines Teils (TR1, TR2, TR3, S, D, G, BC, Sub, NWELL, A1, A2, chn, body) des MOS-Transistors (TR) und/oder eines Teiltransistors (TR1, TR2, TR3) des MOS-Transistors (TR) abhängt und• wobei das bipolare elektronisches Bauelement (Poly_D) in einem CMOS-Prozess in polykristallinem Silizium gefertigt ist und• das bipolare elektronisches Bauelement (Poly_D) zumindest einen n-dotierten Bereich (n_poly_a, n_poly_b) aufweist und• das bipolare elektronisches Bauelement (Poly_D) zumindest einen p-dotierten Bereich (p_poly_a, p_poly_b) aufweist und• wobei ein Stromfluss bei Anlegen einer Spannung von dem p-dotierten Bereich (p_ploy_a, p_poly_b) in den n-dotierten Bereich (n_poly_a, n_poly_b) möglich ist und• wobei das bipolare elektronische Bauelement (Poly_D) bei Nichtberücksichtigung seiner Verdrahtung ohne diese elektrisch isoliert gegenüber anderen Bauelementen ist und• wobei es sich bei dem bipolaren elektronischen Bauelement (Poly_D) um eine Poly-Silizium-PIN-Diode (Poly_D) handelt und• wobei das bipolare elektronisches Bauelement (Poly_D) über elektrisch leitfähiges silizidiertes Silizium angeschlossen ist und• wobei die Temperaturmessvorrichtung (Poly_D)• ein zusätzliches Poly-Silizium-Gate (PSD) des MOS-Transistors (TR) oder eines Teiltransistors (TR1, TR2, TR3) ist und• wobei das zusätzliche Poly-Silizium-Gate (PSD) von der Gate-Elektrode (G) des Transistors und anderen Teilen (TR1, TR2, TR3, S, D, G, BC, Sub, NWELL, A1, A2, chn, body) des MOS-Transistors (TR) elektrisch isoliert ist und• wobei die Gate-Elektrode (G) des MOS-Transistors (TR) so ausgeformt ist, dass es den Kanal (chn) des MOS-Transistors (TR) gegenüber dem elektrischen Feld des zusätzlichen Poly-Silizium-Gates (PSD) abschirmt und• wobei die Ansteuerung des zweiten Poly-Silizium-Gates (PSD) so langsam erfolgt, dass ein kapazitives Übersprechen zwischen dem zusätzlichen Poly-Silizium-Gate (PSD) und der Gate-Elektrode (G) des MOS-Transistors (TR) eine Drain- und/oder Source-Stromänderung des MOS-Transistors (TR) von nicht mehr als 5% und oder nicht mehr als 2,5% und/oder nicht mehr als 1% zur Folge hat.