Patent DE-102015202779-B4 (DE)
Title: Substrat für ein TFT-Array, Anzeigefeld und Anzeigevorrichtung
Inventor: WEN LI
IPC: G11C19/28
Filed: 2015-02-16
Granted: 2020-03-26
Abstract: Substrat (100, 601, 701) für ein TFT-Array, welches aufweist: eine Mehrzahl von Gate-Leitungen, einen ersten Gate-Treiberschaltkreis (101), einen zweiten Gate-Treiberschaltkreis (102), eine erste Taktsignalleitung (C1), eine zweite Taktsignalleitung (C2), eine dritte Taktsignalleitung (C3), eine vierte Taktsignalleitung (C4), eine erste Initialsignalleitung (S1) und eine zweite Initialsignalleitung (S2), wobeider erste Gate-Treiberschaltkreis (101) m Stufen von ersten Wiederholungseinheiten (A1, A2, ..., Am) aufweist, wobei jede Stufe der ersten Wiederholungseinheit ein erstes Schieberegister (SR1) aufweist und das erste Schieberegister (SR1) einen ersten Eingabeanschluss(IN1), einen ersten Taktsignalanschluss (CK1), einen dritten Taktsignalanschluss (CK3) und einen ersten Ausgabeanschluss (OUT1), welcher mit der entsprechenden Gate-Leitung verbunden ist, aufweist;der zweite Gate-Treiberschaltkreis (102) n Stufen von zweiten Wiederholungseinheiten (B1, B2, ..., Bn) aufweist, wobei jede Stufe der zweiten Wiederholungseinheit ein zweites Schieberegister (SR2) aufweist und das zweite Schieberegister (SR2) einen zweiten Eingabeanschluss (IN2), einen zweiten Taktsignalanschluss (TK2), einen vierten Taktsignalanschluss (CK4) und einen zweiten Ausgabeanschluss (OUT2), welcher mit der entsprechenden Gate-Leitung verbunden ist, aufweist; unddas Substrat (100, 601, 701) für ein TFT-Array des Weiteren einen ersten Initialtransistor (K1), einen zweiten Initialtransistor (K2), einen ersten Takttransistor (T1), einen zweiten Takttransistor (T2), einen dritten Takttransistor (T3) und einen vierten Takttransistor (T4) aufweist, wobeieine Drain-Elektrode von dem ersten Initialtransistor (K1) elektrisch mit einer ersten Initialsignalleitung (S1) verbunden ist, eine erste Source-Elektrode von dem ersten Initialtransistor (K1) elektrisch mit dem ersten Eingabeanschluss (INI) von dem ersten Schieberegister (SR1) von der ersten Stufe der ersten Wiederholungseinheit (A1) verbunden ist und eine Gate-Elektrode von dem ersten Initialtransistor (K1) elektrisch mit einer ersten Steuerleitung (SW1) verbunden ist;eine Drain-Elektrode von dem zweiten Initialtransistor (K2) elektrisch mit der Source-Elektrode von dem ersten Initialtransistor (K1) verbunden ist, der zweite Eingabeanschluss (IN2) von dem zweiten Schieberegister (SR2) von der ersten Stufe der zweiten Wiederholungseinheit (B1) elektrisch mit der zweiten Initialsignalleitung (S2) über eine Source-Elektrode von dem zweiten Initialtransistor (K2) verbunden ist und eine Gate-Elektrode von dem zweiten Initialtransistor (K2) elektrisch mit einer zweiten Steuerleitung (SW2) verbunden ist;in jeder Stufe der ersten Wiederholungseinheit eine Drain-Elektrode von dem ersten Takttransistor (T1) elektrisch mit der ersten Taktsignalleitung (C1) verbunden ist, eine Gate-Elektrode von dem ersten Takttransistor (T1) elektrisch mit der ersten Steuerleitung (SW1) verbunden ist und eine Source-Elektrode von dem ersten Takttransistor (T1) elektrisch mit dem ersten Taktsignalanschluss (CK1) verbunden ist; eine Drain-Elektrode von dem dritten Takttransistor (T3) elektrisch mit der dritten Taktsignalleitung (C3) verbunden ist, eine Gate-Elektrode von dem dritten Takttransistor (T3) elektrisch mit der ersten Steuerleitung (SW1) verbunden ist und eine Source-Elektrode des dritten Takttransistors (T3) elektrisch mit dem dritten Taktsignalanschluss (CK3) verbunden ist; undin jeder Stufe der zweiten Wiederholungseinheit eine Drain-Elektrode von dem zweiten Takttransistor (T2) elektrisch mit der Source-Elektrode von dem ersten Takttransistor (T1) verbunden ist, eine Gate-Elektrode von dem zweiten Takttransistor (T3) elektrisch mit der zweiten Steuerleitung (SW2) verbunden ist und der zweite Taktsignalanschluss (CK2) elektrisch mit der zweiten Taktsignalleitung (C2) über eine Source-Elektrode von dem zweiten Takttransistor (T2) verbunden ist; eine Drain-Elektrode von dem vierten Takttransistor (T4) elektrisch mit der Source-Elektrode von dem dritten Takttransistor (T3) verbunden ist, eine Gate-Elektrode von dem vierten Takttransistor (T4) elektrisch mit der zweiten Steuerleitung (SW2) verbunden ist und der vierte Taktsignalanschluss (CK4) elektrisch mit der vierten Taktsignalleitung (C4) über eine Source-Elektrode von dem vierten Takttransistor (T4) verbunden ist; wobei m und n positive ganze Zahlen sind und 2 ≤ m, 2 ≤ n ist.