Patent DE-112011102606-B4 (DE)
Title: Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
Inventor: WONG KEITH KWONG HON
IPC: H01L21/28
Filed: 2011-08-18
Granted: 2018-05-09
Abstract: Verfahren zur Herstellung einer Halbleiter-Transistoreinheit mit einem n-Zonen- und einem p-Zonen-Transistor, aufweisend:- Entfernen einer ersten Polysilicium-Gate-Zone (208) über einer p-dotierten Zone (204) eines Substrats (202);- Entfernen einer zweiten Polysilicium-Gate-Zone (210) über einer n-dotierten Zone (206) des Substrats (202);- Bilden einer Maskenschicht (216) über dem Substrat, derart, dass die p-dotierte Zone durch eine erste Öffnung (218) und die n-dotierte Zone durch eine zweite Öffnung (220) innerhalb der Maskenschicht hindurch frei liegen;- Bedecken der zweiten Öffnung (220) innerhalb der Maskenschicht mit einer ersten temporären Schicht (222) nach dem Entfernen der ersten und zweiten Polysilicium-Gate-Zone (208, 210);- während die zweite Öffnung (220) innerhalb der Maskenschicht mit der ersten temporären Schicht (222) bedeckt ist, Abscheiden einer ersten Grenzschicht (224) auf oberen und Seitenflächen der Maskenschicht (216) und auf einer oberen Fläche der p-dotierten Zone, die durch die erste Öffnung (218) hindurch frei liegt, und Abscheiden einer ersten Schicht auf der ersten Grenzschicht (224), welche geeignet ist für eines oder mehreres aus: Verringern einer Schwellenspannung eines Transistors und Verringern einer Dicke einer Inversionsschicht des Transistors;- Entfernen der ersten temporären Schicht (222);- Bedecken der ersten Öffnung (218) innerhalb der Maskenschicht (216) mit einer zweiten temporären Schicht (226);- während die erste Öffnung (218) innerhalb der Maskenschicht (216) mit der zweiten temporären Schicht (226) bedeckt ist, Abscheiden einer zweiten Grenzschicht (228) auf oberen und Seitenflächen der Maskenschicht und auf einer oberen Fläche der n-dotierten Zone, die durch die zweite Öffnung (220) hindurch frei liegt, und Abscheiden einer zweiten Schicht auf der zweiten Grenzschicht (228), welche geeignet ist für eines oder mehreres aus: Verringern der Schwellenspannung des Transistors und Verringern der Dicke der Inversionsschicht des Transistors, wobei sich die zweite Schicht von der ersten Schicht unterscheidet;- Entfernen der zweiten temporären Schicht (226); und- Bilden eines leitfähigen Stopfens (230, 232) innerhalb jeder Öffnung der Maskenschicht,- wobei die erste Grenzschicht (224), die erste Schicht auf der ersten Grenzschicht und der leitfähige Stopfen (230) innerhalb der ersten Öffnung (218) eine erste Ersatz-Gate-Zone für die p-dotierte Zone des Transistors sind,- und wobei die zweite Grenzschicht (228), die zweite Schicht auf der zweiten Grenzschicht und der leitfähige Stopfen (232) innerhalb der zweiten Öffnung (220) eine zweite Ersatz-Gate-Zone für die n-dotierte Zone des Transistors sind,- wobei das Abscheiden der ersten Schicht auf der ersten Grenzschicht (224) aufweist:- Abscheiden einer Metallschicht oder einer Metalloxidschicht auf der ersten Grenzschicht, wobei das Metall aus der Metallschicht oder der Metalloxidschicht in die erste Grenzschicht diffundiert; und- Abscheiden einer High-k-Dielektrikumsschicht auf der Metallschicht oder der Metalloxidschicht,- wobei die erste Grenzschicht (224) Siliciumoxid oder Siliciumoxynitrid umfasst.