Patent ES-2893674-T3 (ES)
Title: Circuito de tensión de referencia
Inventor: TSENG TE-MING
IPC: G05F3/30
Filed: 2017-01-12
Granted: 2022-02-09
Abstract: Un circuito de tensión de referencia, que comprende: un circuito de referencia de banda prohibida (100) que suministra una tensión de referencia de banda prohibida (VBG1) y está conectado a un terminal de entrada de un primer interruptor (S1) y a un terminal de entrada de un segundo interruptor (S2); un generador de corriente de polarización (102) conectado al circuito de referencia de la banda prohibida (100); un primer condensador (C1) conectado entre el primer interruptor (S1) y un terminal de tierra (GND), en el que un primer terminal del primer condensador (C1) está conectado a un terminal de salida del primer interruptor (S1) mientras que un segundo terminal del primer condensador (C1) está conectado al terminal de tierra (GND); un segundo condensador (C2) conectado entre el segundo interruptor (S2) y el terminal de tierra (GND), en el que un primer terminal del segundo condensador (C2) está conectado a un terminal de salida del segundo interruptor (S2) mientras que un segundo terminal del segundo condensador (C2) está conectado al terminal de tierra (GND); el primer conmutador (S1); y el segundo conmutador (S2); el circuito de tensión de referencia caracterizado porque comprende además: un comparador (104) que tiene un primer terminal de entrada y un segundo terminal de entrada conectados respectivamente al primer terminal del primer condensador (CI) y al primer terminal del segundo condensador (C2) para comparar una diferencia de potencial entre el primer condensador (C1) y el segundo condensador (C2), en el que el generador de corriente de polarización (102) está conectado a un terminal de alimentación del comparador (104); y un circuito lógico de control (106) conectado entre un terminal de salida del comparador (104) y un terminal de control del primer interruptor (S1) y conectado entre un terminal de control del segundo interruptor (S2) y el circuito de referencia de la banda prohibida (100), en el que en un modo activo del circuito lógico de control (106), el circuito lógico de control (106) controla el primer interruptor (S1) y el segundo interruptor (S2) para que se activen, y controla el circuito de referencia de banda prohibida (100) para que proporcione la tensión de referencia de banda prohibida (VBG1) para cargar el primer condensador (C1) y el segundo condensador (C2), cuando las tensiones en el primer condensador (C1) y el segundo condensador (C2) alcanzan la tensión de referencia de banda prohibida (VBG1), el comparador (104) transmite una primera señal de comparación al circuito lógico de control (106), de manera que el circuito lógico de control (106) entra en un modo de bajo consumo; en el modo de bajo consumo, el circuito lógico de control (106) controla el primer interruptor (S1) y el segundo interruptor (S2) para que se desactiven, y controla el circuito de referencia de banda prohibida (100) para que deje de suministrar la tensión de referencia de banda prohibida (VBG1), entonces, el primer condensador (C1) y el segundo condensador (C2) comienzan a descargarse, cuando la diferencia de potencial entre el primer condensador (C1) y el segundo condensador (C2) es mayor que un valor umbral del comparador (104), el comparador (104) transmite una segunda señal de comparación, el circuito lógico de control (106) vuelve al modo activo de acuerdo con la segunda señal de comparación; en el que una tasa de cambio de tensión del primer condensador (C1) y del segundo condensador (C2) no es igual durante la carga y la descarga, y el circuito de tensión de referencia comprende además: un tercer interruptor (S3) conectado entre el circuito de referencia de banda prohibida (100) y los interruptores primero y segundo (S1, S2), en el que el circuito de referencia de banda prohibida (100) está conectado a un terminal de entrada del tercer interruptor (S3), y los interruptores primero y segundo (S1, S2) están conectados a un terminal de salida del tercer interruptor (S3); en el que el circuito lógico de control (106) está conectado a un terminal de control del tercer interruptor (S3) y controla el tercer interruptor (S3); en el que en el modo activo, el circuito lógico de control (106) controla el tercer interruptor (S3) para que se active según la primera señal de comparación; en el que en el modo de baja potencia, el circuito lógico de control (106) controla el tercer interruptor (S3) para que se desactive según la segunda señal de comparación; y un cuarto interruptor (S4) conectado entre el generador de corriente de polarización (102) y los interruptores primero y segundo (SI, S2), en el que el generador de corriente de polarización (102) está conectado a un terminal de entrada del cuarto interruptor (S4), y los interruptores primero y segundo (S1, S2) están conectados a un terminal de salida del cuarto interruptor (S4), en el que, el circuito lógico de control (106) está conectado a un terminal de control del cuarto interruptor (S4) y controla el cuarto interruptor (S4), en el que, en el modo activo, el circuito lógico de control (106) controla el cuarto interruptor (S4) para que se desactive según la primera señal de comparación; en el que, en el modo de bajo consumo, el circuito lógico de control (106) controla el cuarto interruptor (S4) para que se active de acuerdo con la segunda señal de comparación.