Patent ES-2146568-T3 (ES)
Title: Aparato generador de codigo de secuencia para un modem cdma.
Inventor: LOMP GARY
IPC: H04B17/00
Filed: 1996-06-27
Granted: 2005-07-01
Abstract: Un aparato generador de secuencias de códigos que genera una pluralidad de secuencias de códigos de propagación, incluyendo una secuencia maestra de códigos de propagación, teniendo la pluralidad de secuencias de códigos de propagación una correlación transversal mutua dentro de un intervalo predeterminado, y teniendo una relación de fase de código mutua predeterminada, comprendiendo dicho generador de secuencias de códigos: medios generadores de reloj para generar una señal de reloj; un registro de corredera de realimentación lineal (LFSR), sensible a la señal de reloj y que tiene una pluralidad de etapas que incluyen una primera etapa y una última etapa, definiendo cada etapa una toma respectiva, produciendo cada toma una señal de toma; donde un grupo predeterminado de las señales de toma que incluyen la señal de toma de la última etapa son aplicadas a circuitería lógica que combina las señales de toma para producir una señal de código de propagación de realimentación, siendo aplicada dicha señal de código de propagación de realimentación como una señal de entrada para la primera etapa del LFSR; primeros medios de memoria para almacenar una pluralidad de valores de arranque de código de propagación, comprendiendo cada valor de arranque del código de propagación un conjunto de valores binarios de secuencias de códigos de propagación, y estando conectada dicha primera memoria al LFSR y siendo sensible a una señal de carga para transferir cada uno de un conjunto predeterminado de valores binarios de secuencias de códigos de propagación de un valor seleccionado de la pluralidad de valores de arranque de códigos de propagación en una de las etapas respectivas del registro de desviación del LSFR; medios controladores del generador de códigos para seleccionar uno de la pluralidad de valores de arranque de códigos de propagación para determinar la pluralidad de secuencias de códigos de propagación y para proporcionar la señal de carga que indica dicho valor de arranque del código de propagación; donde dicho LSFR es sensible a la señal de reloj para transferir secuencialmente cada señal de toma respectiva desde una etapa a la siguiente etapa, desde la primera etapa hasta la última etapa y para transferir el valor del código de propagación de realimentación a la primera etapa, y cada uno de los sucesivos valores de toma de la última etapa definen la secuencia maestra de códigos de propagación; siendo sensibles los segundos medios de memoria a la señal de reloj para proporcionar una secuencia par de códigos repetitivos, teniendo dicha secuencia par de códigos una correlación transversal con la secuencia maestra de propagación que está dentro del intervalo predeterminado y que tiene un número par de valores de propagación de chip; una pluralidad de medios de alimentación delantera conectados en cascada, acoplados para recibir la secuencia maestra de códigos de propagación para proporcionar una pluralidad de secuencias de códigos, siendo cada secuencia de códigos una secuencia de códigos de propagación distinta de dicha pluralidad de secuencias de códigos de propagación, siendo sensible cada uno de dichos medios de alimentación delantera a la señal de reloj, para proporcionar una secuencia respectiva de la pluralidad de secuencias de códigos de propagación; y una pluralidad de medios de combinación de secuencia de códigos, con medios de combinación de las secuencias de códigos para combinar la secuencia respectiva de códigos de propagación con dicha secuencia par de códigos para producir una pluralidad de secuencias de códigos de propagación relativamente largas, teniendo cada una de las secuencias de códigos de propagación largas un número de elementos mayor que cualquiera de la pluralidad de secuencias de código de propagación.