Patent DE-102017121114-B4 (DE)
Title: Verfahren zum Betrieb einer H-Brücke zum Erzeugen kurzer Lichtpulse mittels eines LED-Leuchtmittels
Inventor: SROWIG ANDRÉ
IPC: H05B44/00
Filed: 2017-09-12
Granted: 2020-08-06
Abstract: Verfahren zur Ansteuerung mindestens einer Leuchtdiode (LED1) mittels einer H-Brücke (H) zur Erzeugung kurzer Lichtimpulse (LP)- mit einem ersten Transistor (T1) der H-Brücke (H), der einen ersten Anschluss (1) und einen zweiten Anschuss (2) und einen ersten Steueranschluss (G1) aufweist;- mit einem zweiten Transistor (T2) der H-Brücke (H), der einen dritten Anschluss (3) und einen vierten Anschuss (4) und einen zweiten Steueranschluss (G2) aufweist;- mit einem dritten Transistor (T3) der H-Brücke (H), der einen fünften Anschluss (5) und einen sechsten Anschuss (6) und einen dritten Steueranschluss (G3) aufweist;- mit einem vierten Transistor (T4) der H-Brücke (H), der einen siebten Anschluss (7) und einen achten Anschuss (8) und einen vierten Steueranschluss (G4) aufweist;- mit einen weiteren Transistor (T12) ;- mit einer ersten Leuchtdiode (LED1) mit einer Anode (A) und mit einer Kathode (K);- mit einer ersten positiven Versorgungsspannung (VCC1);- mit einer zweiten positiven Versorgungsspannung (VCC2), die gleich der ersten positiven Versorgungsspannung (VCC1) sein kann;- mit einer ersten negativen Versorgungsspannung (GND1);- mit einer zweiten negativen Versorgungsspannung (GND2), die gleich der ersten negativen Versorgungsspannung (GND1) sein kann;- wobei der erste Anschluss (1) des ersten Transistors (T1) mit der ersten positiven Versorgungsspannung (VCC1) verbunden ist;- wobei der fünfte Anschluss (5) des dritten Transistors (T3) mit der zweiten positiven Versorgungsspannung (VCC2) verbunden ist;- wobei der zweite Anschluss (2) des ersten Transistors (T1) mit dem dritten Anschluss (3) des zweiten Transistors (T2) verbunden ist;- wobei der sechste Anschluss (6) des dritten Transistors (T3) mit dem siebten Anschluss (7) des vierten Transistors (T4) verbunden ist;- wobei der vierte Anschluss (4) des zweiten Transistors (T2) mit der ersten negativen Versorgungsspannung (GND1) verbunden ist;- wobei der achte Anschluss (8) des vierten Transistors (T4) mit der zweiten negativen Versorgungsspannung (GND2) verbunden ist;- wobei die Kathode (K) der ersten Leuchtdiode (LED1) mit dem zweiten Anschluss (2) des ersten Transistors (T1) und dem dritten Anschluss (3) des zweiten Transistors (T2) verbunden ist;- wobei die Anode (A) der ersten Leuchtdiode (LED1) mit dem sechsten Anschluss (6) des dritten Transistors (T3) und dem siebten Anschluss (7) des vierten Transistors (T4) verbunden ist;- wobei der erste Transistor (T1) einen ersten Betriebszustand und einen zweiten Betriebszustand aufweist und- wobei in dem ersten Betriebszustand des ersten Transistors (T1) der erste Anschluss (1) des ersten Transistors (T1) mit dem zweiten Anschluss (2) des ersten Transistors (T1) elektrisch niederohmiger verbunden ist als in dem zweiten Betriebszustand;- wobei der zweite Transistor (T2) einen ersten Betriebszustand und einen zweiten Betriebszustand aufweist und- wobei in dem ersten Betriebszustand des zweiten Transistors (T2) der dritte Anschluss (3) des zweiten Transistors (T2) mit dem vierten Anschluss (4) des zweiten Transistors (T2) elektrisch niederohmiger verbunden ist als in dem zweiten Betriebszustand;- wobei der dritte Transistor (T3) einen ersten Betriebszustand und einen zweiten Betriebszustand aufweist und- wobei in dem ersten Betriebszustand des dritten Transistors (T3) der fünfte Anschluss (5) des dritten Transistors (T3) mit dem sechsten Anschluss (6) des dritten Transistors (T3) elektrisch niederohmiger verbunden ist als in dem zweiten Betriebszustand;- wobei der vierte Transistor (T4) einen ersten Betriebszustand und einen zweiten Betriebszustand aufweist und- wobei in dem ersten Betriebszustand des vierten Transistors (T4) der siebte Anschluss (7) des vierten Transistors (T4) mit dem achten Anschluss (8) des vierten Transistors (T4) elektrisch niederohmiger verbunden ist als in dem zweiten Betriebszustand;- wobei der erste Transistor (T1) den ersten Betriebszustand einnimmt, wenn sich sein erster Steueranschluss (G1) in einem ersten logischen Zustand befindet und den zweiten Betriebszustand einnimmt, wenn sich sein erster Steueranschluss (G1) in einem zweiten logischen Zustand befindet;- wobei der zweite Transistor (T2) den ersten Betriebszustand einnimmt, wenn sich sein zweiter Steueranschluss (G2) in einem ersten logischen Zustand befindet und den zweiten Betriebszustand einnimmt, wenn sich sein zweiter Steueranschluss (G2) in einem zweiten logischen Zustand befindet;- wobei der dritte Transistor (T3) den ersten Betriebszustand einnimmt, wenn sich sein dritter Steueranschluss (G3) in einem ersten logischen Zustand befindet und den zweiten Betriebszustand einnimmt, wenn sich sein dritter Steueranschluss (G3) in einem zweiten logischen Zustand befindet;- wobei der vierte Transistor (T4) den ersten Betriebszustand einnimmt, wenn sich sein vierter Steueranschluss (G4) in einem ersten logischen Zustand befindet und den zweiten Betriebszustand einnimmt, wenn sich sein vierter Steueranschluss (G4) in einem zweiten logischen Zustand befindet;- wobei die Vorrichtung eine Steuereinrichtung (ST) aufweist, die den ersten Steueranschluss (G1) und den zweiten Steueranschluss (G2) und den dritten Steueranschluss (G3) und den vierten Steueranschluss (G4) steuert;- wobei sich die Steueranschlüsse (G1, G2, G3, G4) der Transistoren (T1, T2, T3, T4) in einem ersten logischen Zustand oder einem zweiten logischen Zustand befinden können;- wobei die H-Brücke (H) eine erste Halbbrücke (HB1: T1, T2) mit zumindest dem ersten Transistor (T1) und zumindest dem zweiten Transistor (T2) umfasst und- wobei die H-Brücke (H) eine zweite Halbbrücke (HB2: T3, T4) mit zumindest dem dritten Transistor (T3) und zumindest dem vierten Transistor (T4) umfasst und- wobei der weitere Transistor (T12) zumindest einen Ausgang einer zweiten Halbbrücke (HB2: T3, T4) mit einer dritten positiven Versorgungsspannung (VCC3) leitend verbinden kann oder von dieser trennen kann und- wobei die H-Brücke einen ersten Betriebszustand (GPB) zur Durchführung des Teilverfahrens zur Abgabe eines Lichtpulses (LP) einnehmen kann und- wobei die H-Brücke einen zweiten Betriebszustand (QDB) zur Durchführung eines Teilverfahrens zur Abgabe von Licht zu Beleuchtungszwecken einnehmen kann und- wobei die Steuereinrichtung (ST) so ausgelegt ist, dass die Steueranschlüsse (G1, G2, G3, G4) der Transistoren (T1, T2, T3, T4) sich entweder- in einem ersten Gesamtzustand, einem Zwischenzustand (PZ), befinden, bei dem der erste Steueranschluss (G1) sich im zweiten Betriebszustand befindet und der zweite Steueranschluss (G2) sich im zweiten Betriebszustand befindet und der dritte Steueranschluss (G3) sich im zweiten Betriebszustand befindet und der vierte Steueranschluss (G4) sich im zweiten Betriebszustand befindet, oder- in einem zweiten Gesamtzustand, einem „PAn“-Zustand, befinden, bei dem der erste Steueranschluss (G1) sich im zweiten Betriebszustand befindet und der zweite Steueranschluss (G2) sich im ersten Betriebszustand befindet und der dritte Steueranschluss (G3) sich im ersten Betriebszustand befindet und der vierte Steueranschluss (G4) sich im zweiten Betriebszustand befindet, oder- in einem dritten Gesamtzustand, einem „PAus“-Zustand befinden, bei dem der erste Steueranschluss (G1) sich im ersten Betriebszustand befindet und der zweite Steueranschluss (G2) sich im zweiten Betriebszustand befindet und der dritte Steueranschluss (G3) sich im zweiten Betriebszustand befindet und der vierte Steueranschluss (G4) sich im ersten Betriebszustand befindet;- und wobei die Steuereinrichtung (ST) dazu ausgelegt ist, dass ein Wechsel nur vom ersten Gesamtzustand, dem Zwischenzustand (PZ), in den zweiten Gesamtzustand, den „PAn“-Zustand, und umgekehrt erfolgen kann oder vom ersten Gesamtzustand, dem Zwischenzustand (PZ), in den dritten Gesamtzustand, den „PAus“-Zustand, und umgekehrt erfolgen kann;- wobei die Ladungsträger in der ersten Leuchtdiode (LED1) nach einem Wechsel vom zweiten Gesamtzustand, den „PAn“-Zustand, in den ersten Gesamtzustand, dem Zwischenzustand (PZ), mit einer Ladungsträgerlebensdauer (τ) abgebaut werden;- wobei die Steuereinrichtung (ST) dazu ausgelegt ist, das zeitlich nach dem ersten Zeitpunkt (t) des Wechsels vom zweiten Gesamtzustand, den „PAn“-Zustand, in den ersten Gesamtzustand, dem Zwischenzustand (PZ), ein Wechsel vom ersten Gesamtzustand, dem Zwischenzustand (PZ), in den dritten Gesamtzustand, den „PAus“-Zustand, nach einer Verzögerungszeit (Δt) erfolgt, die kleiner als die Ladungsträgerlebensdauer (τ) ist.- wobei das Verfahren das folgende Teilverfahren durchführt, wenn sich die H-Brücke (H) im ersten Betriebszustand (GPB) befindet und ein Lichtpuls (LP) erzeugt werden soll und wobei das Verfahren die folgenden Verfahrensschritte umfasst:• Sperren des weiteren Transistors (T12) der H-Brücke (H) während der Durchführung des folgenden Teilverfahrens, sodass der weitere Transistor (T12) nicht mehr elektrisch zwischen der dritten positiven Versorgungsspannung (VCC3) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser weitere Transistor (T12) zuvor zwischen diesen Anschlüssen des weiteren Transistors (T12) elektrisch leitend war;• Einnahme eines Zwischenzustands (PZ), insbesondere aus einem „PAus“-Zustand,◇ wobei ein erster Querstrom mit einem ersten maximalen Querstrombetrag in der ersten Halbbrücke (HB1:T1, T2) der H-Brücke auftritt und◇ wobei ein zweiter Querstrom mit einem zweiten maximalen Querstrombetrag in der zweiten Halbbrücke (HB2: T3, T4) der H-Brücke auftritt,umfassend die Teilschritte◇ Sperren des ersten Transistors (T1) der ersten Halbbrücke (HB1) der H-Brücke (H) sodass der erste Transistor (T1) nicht mehr elektrisch zwischen der ersten positiven Versorgungsspannung (VCC1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser erste Transistor (T1) zuvor zwischen diesen Anschlüssen des ersten Transistors (T1) elektrisch leitend war;◇ Sperren des zweiten Transistors (T2) der ersten Halbbrücke (HB1) der H-Brücke (H), sodass der zweite Transistor (T2) nicht mehr elektrisch zwischen der ersten negativen Versorgungsspannung (GND1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser zweite Transistor (T2) zuvor zwischen diesen Anschlüssen des zweiten Transistors (T2) elektrisch leitend war;◇ Sperren des dritten Transistors (T3) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der dritte Transistor (T3) nicht mehr elektrisch zwischen der zweiten positiven Versorgungsspannung (VCC2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser dritte Transistor (T3) zuvor zwischen diesen Anschlüssen des dritten Transistors (T3) elektrisch leitend war;◇ Sperren des vierten Transistors (T4) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der vierte Transistor (T4) nicht mehr elektrisch zwischen der zweiten negativen Versorgungsspannung (GND2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser vierte Transistor (T4) zuvor zwischen diesen Anschlüssen des vierten Transistors (T4) elektrisch leitend war;• Einnahme eines „PAn“-Zustands (PAn) durch Übergang aus dem Zwischenzustand (PZ), umfassend die Teilschritte◇ Sperren des ersten Transistors (T1) der ersten Halbbrücke (HB1) der H-Brücke (H), sodass der erste Transistor (T1) nicht mehr elektrisch zwischen der ersten positiven Versorgungsspannung (VCC1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser erste Transistor (T1) zuvor zwischen diesen Anschlüssen des ersten Transistors (T1) elektrisch leitend war;◇ Einschalten des zweiten Transistors (T2) der ersten Halbbrücke (HB1) der H-Brücke (H), sodass der zweite Transistor (T2) elektrisch zwischen der ersten negativen Versorgungsspannung (GND1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser zweite Transistor (T2) zuvor zwischen diesen Anschlüssen des zweiten Transistors (T2) elektrisch sperrend (=hochohmig) war;◇ Einschalten des dritten Transistors (T3) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der dritte Transistor (T3) elektrisch zwischen der zweiten positiven Versorgungsspannung (VCC2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser dritte Transistor (T3) zuvor zwischen diesen Anschlüssen des dritten Transistors (T3) elektrisch sperrend (=hochohmig) war;◇ Sperren des vierten Transistors (T4) der zweiten Halbbrücke (HB2) der H-Brücke (H) sodass der vierte Transistor (T4) nicht mehr elektrisch zwischen der zweiten negativen Versorgungsspannung (GND2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser vierte Transistor (T4) zuvor zwischen diesen Anschlüssen des vierten Transistors (T4) elektrisch leitend war;• Einnahme eines „PQZ“-Zustands (PQZ) durch Übergang aus dem „PAn“-Zustand,◇ umfassend die Teilschritte◇ Einschalten des ersten Transistors (T1) der ersten Halbbrücke (HB1) der H-Brücke (H), sodass der erste Transistor (T1) elektrisch zwischen der ersten positiven Versorgungsspannung (VCC1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser erste Transistor (T1) zuvor zwischen diesen Anschlüssen des ersten Transistors (T1) elektrisch sperrend (=hochohmig) war;◇ Sperren des zweiten Transistors (T2) der ersten Halbbrücke (HB1) der H-Brücke (H), sodass der zweite Transistor (T2) nicht mehr elektrisch zwischen der ersten negativen Versorgungsspannung (GND1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser zweite Transistor (T2) zuvor zwischen diesen Anschlüssen des zweiten Transistors (T2) elektrisch leitend war;◇ Sperren des dritten Transistors (T3) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der dritte Transistor (T3) nicht mehr elektrisch zwischen der zweiten positiven Versorgungsspannung (VCC2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser dritte Transistor (T3) zuvor zwischen diesen Anschlüssen des dritten Transistors (T3) elektrisch leitend war;◇ Einschalten des vierten Transistors (T4) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der vierte Transistor (T4) elektrisch zwischen der zweiten negativen Versorgungsspannung (GND2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser vierte Transistor (T4) zuvor zwischen diesen Anschlüssen des vierten Transistors (T4) elektrisch sperrend (=hochohmig) war;◇ Verlassen des „PQZ“-Zustands nach einer Verweildauer Δt;• Einnahme eines „PAus“-Zustands (PAus) durch Übergang aus dem „PQZ“-Zustand,◇ wobei ein dritter Querstrom mit einem dritten maximalen Querstrombetrag in der ersten Halbbrücke (HB1: T1, T2) der H-Brücke auftritt und◇ wobei ein vierte Querstrom mit einem vierten maximalen Querstrombetrag in der zweiten Halbbrücke (HB2: T3, T4) der H-Brücke auftritt,umfassend die Teilschritte◇ Sperren des ersten Transistors (T1) der ersten Halbbrücke (HB1) der H-Brücke (H,) sodass der erste Transistor (T1) nicht mehr elektrisch zwischen der ersten positiven Versorgungsspannung (VCC1) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser erste Transistor (T1) zuvor zwischen diesen Anschlüssen des ersten Transistors (T1) leitend war;◇ Sperren des zweiten Transistors (T2) der ersten Halbbrücke (HB1) der H-Brücke (H), sodass der zweite Transistor (T2) nicht mehr elektrisch zwischen der zweiten negativen Versorgungsspannung (GND2) und dem Ausgang der ersten Halbbrücke (HB1) der H-Brücke (H) leitet, sofern dieser zweite Transistor (T2) zuvor zwischen diesen Anschlüssen des zweiten Transistors (T2) elektrisch leitend war;◇ Sperren des dritten Transistors (T3) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der dritte Transistor (T3) nicht mehr elektrisch zwischen der zweiten positiven Versorgungsspannung (VCC2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser dritte Transistor (T3) zuvor zwischen diesen Anschlüssen des dritten Transistors (T3) elektrisch leitend war;◇ Sperren des vierten Transistors (T4) der zweiten Halbbrücke (HB2) der H-Brücke (H), sodass der vierte Transistor (T4) nicht mehr elektrisch zwischen der zweiten negativen Versorgungsspannung (GND2) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser vierte Transistor (T4) zuvor zwischen diesen Anschlüssen des vierten Transistors (T4) elektrisch leitend war.◇ wobei der dritte maximale Querstrombetrag größer ist als der erste maximale Querstrombetrag und/oder◇ Wobei der „PZ“-Zustand sich vom „PQZ“ -Zustand dadurch unterscheidet, dass alle zu sperrenden Transistoren (T3, T2) beim Verlassen des „PZ“-Zustands gesperrt sind, während sie beim Verlassen des „PQZ“-Zustands zeitweise noch elektrisch leitend sein können,- und wobei- wobei das Verfahren das folgende Teilverfahren durchführt, wenn sich die H-Brücke (H) im zweiten Betriebszustand (QDB) befindet und Licht für Beleuchtungszwecke erzeugt werden soll:• Einschalten des weiteren Transistors (T12) der H-Brücke (H), sodass der weitere Transistor (T12) elektrisch zwischen der dritten positiven Versorgungsspannung (VCC3) und dem Ausgang der zweiten Halbbrücke (HB2) der H-Brücke (H) leitet, sofern dieser weitere Transistor (T12) zuvor zwischen diesen Anschlüssen des weiteren Transistors (T12) elektrisch sperrend (=hochohmig) war;• Einschalten eines Transistors (T2) der H-Brücke (H), sodass der Transistor (T2) elektrisch zwischen der negativen Versorgungsspannung (GND) und dem Ausgang der ersten Halbbrücke (HB1: T1, T2) der H-Brücke (H), die nicht die zweite Halbbrücke (HB2: T3, T4) ist, leitet, sofern dieser Transistor (T2) zuvor zwischen diesen Anschlüssen des Transistors (T2) elektrisch sperrend (=hochohmig) war.