Patent DE-102020124907-B4 (DE)
Title: Integrierte schaltung
Inventor: WU GUO-HUEI
IPC: H01L21/822
Filed: 2020-09-24
Granted: 2023-12-07
Abstract: Integrierte Schaltung (100), aufweisend:ein erstes Paar Stromschienen (402, 406) mit einer ersten Schiene (402) und einer zweiten Schiene (406), wobei sich das erste Paar Stromschienen (402, 406) in einer ersten Richtung (x) in einer ersten Schicht erstreckt und in einer zweiten Richtung (y), die sich von der ersten Richtung (x) unterscheidet, voneinander getrennt ist;einen Satz leitfähiger Leitungen (403a, 403b, 404a, 404b, 405a, 405b, 408a, 408b, 407, 409,410, 411), die in der ersten Schicht parallel zu dem ersten Paar Stromschienen (402, 406) angeordnet sind, wobei der Satz leitfähiger Leitungen (403a, 403b, 404a, 404b, 405a, 405b, 408a, 408b, 407, 409, 410, 411) in drei Metallspuren zwischen dem ersten Paar Stromschienen (402, 406) angeordnet ist;einen ersten Satz aktiver Bereiche (110, 120), die sich in der ersten Richtung (x) erstrecken und in der zweiten Richtung (y) voneinander getrennt sind;einen ersten Transistor (M2) eines ersten Typs und einen zweiten Transistor (M4) eines zweiten Typs;eine erste Gatestruktur (302; 315), angeordnet in einer zweiten Schicht, die sich von der ersten Schicht unterscheidet, entlang der zweiten Richtung (y), und den ersten Satz aktiver Bereiche (130, 140) in einer Layoutansicht kreuzend, wobei sich der erste Transistor (M2) und der zweite Transistor (M4) die erste Gatestruktur (302; 315) teilen; undeinen dritten Transistor (M1) des ersten Typs und einen vierten Transistor (M3) des zweiten Typs;eine zweite Gatestruktur (303; 316), die sich in der zweiten Richtung (y) und parallel zu der ersten Gatestruktur (302; 315) erstreckt und die in der zweiten Schicht angeordnet ist, wobei sich der dritte Transistor (M1) und der vierte Transistor (M3) die zweite Gatestruktur (303; 316) teilen; undeine dritte Stromschiene (401), die in der ersten Schicht zwischen der ersten Stromschiene (402) und der zweiten Stromschiene (406) angeordnet ist, wobei der erste Satz aktiver Bereiche (110, 120) zwischen der ersten Stromschiene (402) und der dritten Stromschiene (401) angeordnet ist; wobei die zweite Gatestruktur (303; 316) den ersten Satz aktiver Bereiche (110,120) in der Layoutansicht kreuzt, und wobei die erste Gatestruktur (302; 315) und die zweite Gatestruktur (303; 316) in der ersten Richtung (x) voneinander getrennt sind;wobei die dritte Stromschiene (401) die erste Gatestruktur (302; 315) und die zweite Gatestruktur (303; 316) überlappt; undeine leitfähige Struktur (203, 222), die entlang der zweiten Richtung zwischen der ersten Gatestruktur (302; 315) und der zweiten Gatestruktur (303; 316) angeordnet ist, wobei die leitfähige Struktur (203, 222) die dritte Stromschiene (401) und die erste Stromschiene (402) oder die zweite Stromschiene (406) überlappt, wobei die leitfähige Struktur (203, 222) dem Source/Drain des zweiten Transistors (M4), dem Source/Drain des dritten Transistors (M1), dem Source/Drain des vierten Transistors (M3) und dem Drain/Source des ersten Transistors (M2) entspricht;wobei sich das Gate des dritten Transistors (M1) und das Gate des vierten Transistors (M3) an entgegengesetzten Seiten der dritten Stromschiene (401) befinden.