Patent KR-100313079-B1 (KR)
Title: 음성디지탈화방법과장치
IPC: G10L19/00
Filed: 1994-09-13
Granted: 2001-12-28
Abstract: 본 발명은 스텝 크기의 작은 수에 대한 송의 한계뿐만 아니라 송의 장치와 종래 기술의 다른 구현의 결함들과 같은, 종래 기술의 상기 한계들을 피하는 것을 목적으로 한다. 본 발명에서는 선형 디지탈 음절 필터와 상기 필터로부터의 전체 디지탈 값을 데시메이션 프로세스에서 사용하므로써 이러한 문제가 해결된다. 
     본 발명은 음성을 2개의 원하는 형태 중의 하나로 변환시키는 수단을 제공한다: (1) 초당 8,000 샘플인 13-비트 선형 등가 PCM, 또는 (2) 낮은 비트율 컴팬딩된 델타 변조(CVSD). 이러한 수단은 선형 디지탈 음절 필터를 사용하여 중간 비트율인, 컴팬딩된 델타 변조로 변환하는 중간 단계의 도움으로 이루어진다. 애널로그 적분기 값이 음성 신호를 따르는 방법과 같은 방법으로 음성 신호를 따르는 디지탈 값을 발생시키기 위하여 애널로그 적분기와 같은 방법으로 디지탈 값이 증가 또는 감소되도록 애널로그 적분기뿐만 아니라 리키(leaky) 디지탈 적분기에 중간 비트율 컴팬딩된 델타 변조가 제시된다. 한편, 상기 디지탈 표현은 높은 주파수 스텝-잡음을 제거하기 위하여 디지탈 필터 내에서 필터링되며, 원하는 출력율(output rate)로 샘플링된다. 샘플링율의 감소와 디지탈 저역-통과 필터링의 이러한 조합은 위에 언급된 "다운샘플링" 또는 "데시메이션"이다. 
     본 발명에 따르는 애널로그 파형신호를 디지탈 파형으로 변환시키는 회로는 적분된 신호를 발생하기 위한 적분기 수단과 적분된 신호와 애널로그 파형 신호를 비교하고 정규 기간(regular interval) 마다 하나의 판정인 일련의 판정들을 등록하기 위한 수단을 포함한다. 또한, 상기 회로는 등록된 판정들 중 가장 최근의 것에 기초하여 적분된 신호의 스텝 부호를 세팅하기 위한 수단, 등록된 판정들에 기초하여 스텝 크기를 선택하기 위한 음절 필터 수단 및 애널로그 파형 신호를 표시하는 연속적인 이진 코딩된 디지탈 신호들을 발생하기 위하여 스텝 부호와 스텝 크기를 프로세싱하기 위한 데시메이션 필터 수단들을 더 포함한다. 한 실시예에서는, 적분기 수단이 원하는 스텝 크기 또는 전류 펄스 폭에 따라서 프로그래밍될 수 있는 커패시터에 접속된 적어도 하나의 프로그래밍가능한 전류소스(current source)를 포함한다. 
     음절 필터 수단은 등록된 판정들을 비트 시퀀스로서 연속적으로 저장하기 위한 수단과 비트 시퀀스 상에 로직 연산(logic operation)을 수행하고 상기 로직 연산에 따라서 스텝 크기를 나타내는 누산된 값(accumulated value)을 발생하기 위한 수단을 포함할 수 있다. 데시메이션 필터는 숫자 값(numerical value)을 얻기 위하여 비트 시퀀스를 적분하고 정규 기간 동안 상기 숫자 값으로부터 상기 숫자 값의 일부분을 감산(減算)하기 위한 리키 적분기를 포함할 수 있다. 
     양호한 실시예에 따라서, 스텝 크기는 12-비트 이진 코딩된 값이다. 상기 이진 코딩된 값은 최하위 비트들의 수에 따라서는 제1 프로그래밍가능한 전류 소스를, 최상위 비트들의 수에 따라서는 제2 프로그래밍가능한 전류 소스를 제어한다. 
     본 발명에 따르는 다른 애널로그-디지털 변환 회로는 애널로그 입력 신호를 커래시터 상의 전압과 비교하고, 정규 기간당 하나의 판정인 일련의 판정들을 등록하기 위한 수단과 상기 일련의 판정들에 따라서 커패시터를 제어하기 위한 적어도 하나의 펄스 폭 변조형 전류 소스를 포함한다. 또한 이러한 회로는 펄스 폭 변화들에 의한 커패시터에 대한 제어에 맞추어 수정되는 누산기(accumulator)를 포함한다. 또한 상기 회로는 누산기 뿐만 아니라 누산기의 N개의 수정 기간 (modifica-tion period) 마다 하나의 이진 코딩된 출력값인 애널로그 입력 신호를 나타내는 일련의 이진 코딩된 출력값들을 발생하는 누산기의 N개의 연속한 값들을 가산(加算)하기 위한 수단을 역시 포함할 수 있다. 이러한 실시예에서의 일련의 판정들은 애널로그 입력 신호를 나타내는 컴팬딩된 델타-변조 비스 스트림으로서 출력될 수 있다. 
     본 발명에 따라서 다수의 이진 코딩된 숫자 신호(numerical signal) 샘플들을 애널로그 신호 파형으로 변환하기 위한 회로는 각각의 이진 코딩된 숫자 신호 샘플에 대해 N개의 인터폴레이팅(interpolating)된 샘플들을 발생하기 위하여 연속적인 이진 코딩된 숫자 신호 샘플들 사이에서 인터폴레이팅하기 위한 수단, 인터폴레이팅된 샘플들을 디지탈 적분기 내의 값과 비교하고 일련의 판정들을 등록하기 위한 수단 및 스텝 부호에 의해 판정들에 따라서 디지탈 적분기 값들을 수정하기 위한 수단을 포함한다. 또한 상기 회로는 판정들의 연속적인 수에 좌우되어 디지탈 적분기 값을 수정하기 위한 스텝 크기를 발생하기 위한 음절 필터 수단, 스텝 부호와 스텝 크기를 받아들이고 디지탈 적분기 값들에 의하여 숫자적으로(numerically) 기술된 애널로그 신호를 발생하기 위한 리키 애널로그 적분기 수단 및 이진 코딩된 숫자 신호 샘플들에 상응하는 애널로그 파형을 발생하기 위하여 애널로그 신호를 필터링하기 위한 수단이 역시 포함된다. 
     음절 필터 수단은 위에 설명된 동일한 것와 유사하게 구성될 수 있다. 애널로그 적분기 수단은 커패시터에 접속된 적어도 하나의 프로그래밍가능한 전류 소스를 포함할 수 있다. 상기 적어도 하나의 프로그래밍가능한 전류 소스는 위에 언급된 바와 같이 프로그래밍 될 수 있다. 
     본 발명의 다른 실시예에서, 디지탈-애널로그 변환 회로는 컴팬딩된 델타-변조 비트 스트림을 받아들이기 위한 수단과 비트 스트림의 비트들의 연속적인 수에 기초된 다수의 가변 스텝 크기들을 발생하기 위한 음절 필터 수단을 포함한다. 또한, 상기 회로는 비트 스트림 내의 비트들의 부호에 따라 가변 스텝 크기들에 의하여 수정되며, 애널로그 출력 신호를 발생하기 위한 적분기 수단과 상기 비트 스트림에 상응하는 애널로그 파형을 발생하기 위하여 애널로그 출력 신호를 필터링하기 위한 수단을 더 포함한다. 
     본 발명에 따라서 애널로그 파형 신호를 디지탈 파형 신호로 변환하기 위한 방법은 적분된 신호를 발생하는 단계, 애널로그 파형 신호를 적분된 신호와 비교하고 정규 기간마다 하나의 판정인 일련의 판정들을 등록하는 단계 및 등록된 판정들 중 가장 최근의 판정에 기초하여 적분된 신호의 스텝 부호를 세팅하는 단계들을 포함한다. 또한, 상기 방법은 등록된 판정에 기초하여 스텝 크기를 선택하는 단계와 애널로그 파형 신호를 나타내는 연속적인 이진 코딩된 디지탈 신호들을 발생하기 위하여 스텝 부호와 스텝 크기를 프로세싱하는 단계를 포함한다. 
     본 발명에 따라서 다수의 이진 코딩된 숫자 신호 샘플들을 애널로그 신호 파형으로 변환시키는 방법은 각각의 이진 코딩된 숫자 신호 샘플들에 대하여 N개의 인터폴레이팅된 샘플들을 발생하기 위하여 연속적인 이진 코딩된 숫자 신호 샘플들 사이에서 인터폴레이팅하는 단계, 인터폴레이팅된 샘플들을 디지탈 적분기 내의 값들과 비교하는 단계 및 일련의 판정들을 등록하는 단계들을 포함한다. 또한, 후속 단계들에는 다음의 단계들이 포함된다: 
     스텝 부호에 의해 판정들에 따라서 디지탈 적분기 값들을 수정하는 단계, 
     판정의 연속적인 수에 좌우되어 디지탈 적분기 값을 수정하기 위하여 스텝 크기를 발생하는 단계, 
     스텝 부호와 스텝 크기를 받아들이고 디지탈 적분기 값들에 의하여 숫자적으로 기술된 애널로그 신호를 발생하는 단계, 및 
     이진 코딩된 숫자 신호 샘플들에 따라서 애널로그 파형을 발생하기 위하여 애널로그 신호를 필터링하는 단계.