Patent DE-102014225031-B4 (DE)
Title: Wiederverwendung elektrischer Ladung an einer Halbleiterspeichervorrichtung
Inventor: CASTRO LEONARDO
IPC: G11C8/08
Filed: 2014-12-05
Granted: 2019-11-07
Abstract: Halbleiterspeichervorrichtung, welche Folgendes umfasst:
 ein Speicherzellenfeld (2) mit mehreren Zeilen (3a, 3b, 3c), die jeweils Speicherzellen (4aa-4ac; 4ba-4bc; 4ca-4cc) und eine Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N), die mit den Speicherzellen (4aa-4ac; 4ba-4bc; 4ca-4cc) der jeweiligen Zeile (3a, 3b, 3c) verbunden ist, umfassen,
 wobei die Speicherzellen (4aa-4ac; 4ba-4bc; 4ca-4cc) jeder Zeile (3a, 3b, 3c) durch Laden der Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) der jeweiligen Zeile (3a, 3b, 3c) ausgewählt werden können und durch Entladen der Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) der jeweiligen Zeile (3a, 3b, 3c) abgewählt werden können, und
 eine Adressdecodiervorrichtung (6), welche mehrere Decoder (7a, 7b, 7c, 7N) umfasst, wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) durch ein jeweiliges Adresssignal (addra, addrb, addrc) aktivierbar ist, so dass, wenn der Decoder (7a, 7b, 7c, 7N) aktiviert wird, jeder andere Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) deaktiviert wird,
 wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) wenigstens einer Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) der Auswahlleitungen (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) zugewiesen ist, wobei kein anderer Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) der wenigstens einen Auswahlleitung (5a, 5b, 5c) zugewiesen ist, wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) einen Ausgang (8a, 8b, 8c) aufweist, der dafür ausgelegt ist, die wenigstens eine dem Decoder (7a, 7b, 7c, 7N) zugewiesene Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) zu laden, wenn der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra, addrb, addrc) aktiviert ist, und die wenigstens eine dem Decoder (7a, 7b, 7c, 7N) zugewiesene Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) zu entladen, wenn der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra, addrb, addrc) deaktiviert ist,
 wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) so ausgelegt ist, dass in dem Fall, dass ein erster Decoder (7a) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra) deaktiviert wird, nachdem er durch das jeweilige Adresssignal (addra) aktiviert wurde, und ein zweiter Decoder (7b) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addrb) aktiviert wird, nachdem er durch das jeweilige Adresssignal (addrb) deaktiviert wurde, der Ausgang (8a) des ersten Decoders (7a) und der Ausgang (8b) des zweiten Decoders (7b) für ein vordefiniertes Zeitintervall (Δt), in dem der erste Decoder (7a) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra) deaktiviert ist und der zweite Decoder (7b) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addrb) aktiviert ist, mit einem gemeinsamen Knoten (9) verbunden werden, so dass eine elektrische Ladung von der wenigstens einen Auswahlleitung (5a), welcher der erste Decoder (7a) zugewiesen ist, auf die wenigstens eine Auswahlleitung (5b), welcher der zweite Decoder (7b) zugewiesen ist, übertragen werden kann, bevor der Ausgang (8a) des ersten Decoders (7a) mit einer Referenzspannung (RV) verbunden wird und der Ausgang (8b) des zweiten Decoders (7b) mit einer Versorgungsspannung (SV) verbunden wird.