Patent SU-1618169-A1 (SU)
Title: Микропрограммный процессор
IPC: G06F15/00
Filed: 1988-10-24
Granted: 2005-12-20
Abstract: 1. Микропрограммный процессор, содержащий операционный блок, блок микропрограммного управления, блок синхронизации, мультиплексор условий, коммутатор адреса, первый, второй и третий регистры, регистр команды, регистр данных, регистр адреса памяти, блок ключей с тристабильным выходом, причем вход сброса микропрограммного процессора соединен с входом сброса блока микропрограммного управления и входом сброса блока синхронизации, вход прерывания микропрограммного процессора соединен с входом вектора прерывания блока микропрограммного управления, вход синхронизации микропрограммного процессора соединен с входом синхронизации блока синхронизации, группа входов управления обменом с памятью микропрограммного процессора соединена с первой группой входов задания режима блока синхронизации, первая группа выходов которого соединена с группой выходов управления обменом микропрограммного процессора, с первого по пятый выходы второй группы выходов блока синхронизации соединены соответственно с входами разрешения записи регистра команд, первого регистра, второго регистра, регистра адреса памяти и регистра данных, выход второй группы выходов блока синхронизации соединен с входом управления третьим состоянием регистра данных, первый и второй выходы третьей группы выходов блока синхронизации соединены соответственно с первым и вторым входами синхронизации операционного блока, первый выход третьей группы выходов блока синхронизации соединен с входами синхронизации третьего регистра и блока микропрограммного управления, первая группа выходов блока микропрограммного управления соединена с второй группой входов задания режима блока синхронизации, вторая группа выходов блока микропрограммного управления соединена с группой входов микроинструкций операционного блока, третья группа выходов блока микропрограммного управления соединена с группой адресных входов мультиплексора условий, выход которого соединен с входом анализируемого условия блока микропрограммного управления, четвертая группа выходов блока микропрограммного управления соединена с группой управляющих входов коммутатора адреса, выход которого соединен с адресным входом операционного блока, выход признака готовности которого соединен с младшим разрядом информационного входа мультиплексора условий, первый информационный вход-выход операционного блока соединен с информационным входом регистра данных, выход которого соединен с информационным входом-выходом микропрограммного процессора и с информационным входом первого регистра, выход которого соединен с информационным входом третьего регистра, первый выход первого регистра соединен с информационным входом второго регистра, выход старших разрядов которого соединен с входом кода операции блока микропрограммного управления, выход младших разрядов второго регистра соединен с информационным входом регистра команд, выход которого соединен с первым информационным входом коммутатора адреса, первый выход третьего регистра соединен со вторым информационным входом коммутатора адреса, выход регистра адреса памяти соединен с адресным выходом процессора, отличающийся тем, что, с целью расширения области применения за счет обеспечения переменной длительности такта работы, в микропрограммный процессор дополнительно введены блок формирования признаков, блок формирования длительности тактов, блок регистров обмена, мультиплексор данных, суммирующий блок, причем пятая группа выходов блока микропрограммного управления соединена с группой входов кода инструкции суммирующего блока, шестая группа выходов блока микропрограммного управления соединена с группой входов управления режимом работы блока регистров обмена, первый вход блока микропрограммного управления соединен с адресным входом мультиплексора данных, второй выход блока микропрограммного управления соединен с входом управления третьим состоянием мультиплексора данных, третий выход блока микропрограммного управления соединен с управляющим входом блока ключей с тристабильным выходом, седьмая группа выходов блока микропрограммного управления соединена с группой управляющих входов блока формирования признаков, восьмая группа выходов блока микропрограммного управления соединена с входами установки блока формирования длительности тактов, девятая группа выходов блока микропрограммного управления соединена с первой группой информационных входов мультиплексора данных, выход которого соединен с первым информационным входом-выходом операционного блока, первым информационным входом суммирующего блока и первым информационным входом-выходом блока регистров обмена, второй информационный вход-выход блока регистров обмена соединен с вторым информационным входом