Patent DE-102006062855-B4 (DE)
Title: Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
Inventor: AKIYAMA HAJIME
IPC: H01L29/06
Filed: 2006-04-28
Granted: 2019-05-16
Abstract: Halbleitervorrichtung mit dielektrischer Trennung, welche ein Substrat mit dielektrischer Trennung (2) aufweist, wobeidas Substrat mit dielektrischer Trennung (2) aufweist:ein Stützsubstrat (3G, 3H, 3J, 3L, 3M, 3N, 3P),eine eingebettete dielektrische Schicht (5), die auf einer Gesamtfläche einer ersten Hauptebene des Stützsubstrates (3G, 3H, 3J, 3L, 3M, 3N, 3P) ausgebildet ist, undein Halbleitersubstrat (4C, 4G, 4K, 4L, 4M) eines ersten Leitungstyps mit einer niedrigen Verunreinigungskonzentration, das über die eingebettete dielektrische Schicht (5) auf das Stützsubstrat (3G, 3H, 3J, 3L, 3M, 3N, 3P) geschichtet ist,wobei das Halbleitersubstrat (4C, 4G, 4K, 4L, 4M) aufweist:eine erste Halbleiterregion (8, 8C, 8G) eines ersten Leitungstyps mit einer hohen Verunreinigungskonzentration, die selektiv ausgebildet ist,eine zweite Halbleiterregion (10) eines zweiten Leitungstyps mit einer hohen Verunreinigungskonzentration, die so angeordnet ist, daß sie die erste Halbleiterregion (8, 8C, 8G) mit einem vorbestimmten Abstand zu einem äußeren Umfangsrand derselben umgibt,eine erste Hauptelektrode (12), die an eine Oberfläche der ersten Halbleiterregion (8, 8C, 8G) gefügt ist, undeine zweite Hauptelektrode (16), die an eine Oberfläche der zweiten Halbleiterregion (10) gefügt ist,wobei das Stützsubstrat (3G, 3H, 3J, 3L, 3M, 3N, 3P) aufweist:ein Durchgangsloch (30, 30M, 30N), welches an einer Stelle ausgebildet ist, die eine Region enthält, welche der ersten Halbleiterregion (8, 8C, 8G) in der Richtung der Schichtung derselben überlagert ist,einen zweiten dielektrischen Abschnitt (32), der in Kontakt zu einer Region der eingebetteten dielektrischen Schicht (5) angeordnet ist, die in einer Öffnung des Durchgangsloches (30, 30M, 30N) erscheint und angeordnet ist,eine Rückseitenoberflächenelektrode (18G, 18H, 18J, 18L, 18M, 18N, 18P), die in Kontakt zu der Region der eingebetteten dielektrischen Schicht (5), welche in der Öffnung des Durchgangsloches (30, 30M, 30N) erscheint, einer Seitenwand (31, 31M, 31N) des Durchgangsloches (30, 30M, 30N), dem zweiten dielektrischen Abschnitt (32) und einer Rückseitenoberfläche des Stützsubstrates (3G, 3H, 3J, 3L, 3M, 3N, 3P) angeordnet ist, undein erstes Lot (33), das einen Raum ausfüllt, der durch die Region der eingebetteten dielektrischen Schicht (5), welche in der Öffnung des Durchgangsloches (30, 30M, 30N) erscheint, die Seitenwand (31, 31M, 31N) des Durchgangsloches (30, 30M, 30N) und den zweiten dielektrischen Abschnitt (32) umschlossen wird, so daß der Raum flach gemacht wird,wobei die erste Halbleiterregion (8C) eine Grabentrennregion (22, 22K) beinhaltet, die darin angeordnet ist zum Unterteilen der ersten Halbleiterregion (8C) in zwei konzentrische Bereiche, undwobei, wenn die erste Halbleiterregion (8C), der zweite dielektrische Abschnitt (32) und die Grabentrennregion (22, 22K) auf die eingebettete dielektrische Schicht (5) projiziert werden, ein Abstand zwischen dem zweiten dielektrischen Abschnitt (32) und der Grabentrennregion (22, 22K) die Dicke in der Richtung der Schichtung des zweiten dielektrischen Abschnitts (32) übersteigt und eine Breite des Überlapps zwischen der ersten Halbleiterregion (8C) und dem zweiten dielektrischen Abschnitt (32) gleich dem Abstand zwischen dem zweiten dielektrischen Abschnitt (32) und der Grabentrennregion (22, 22K) ist, undwobei die Grabentrennregion (22, 22K) eine Grabenrinne (23) sowie einen Hohlraum (38) oder einen mit Polysilicium (25) ausgefüllten Abschnitt in einem Inneren der Grabenrinne (23) aufweist.