Patent DE-112012003231-B4 (DE)
Title: Halbleiterstruktur und verfahren zu deren herstellung
Inventor: PEI CHENGWEN
IPC: H01L29/78
Filed: 2012-05-31
Granted: 2022-02-10
Abstract: Halbleiterstruktur, die einen Feldeffekttransistor (FET) beinhaltet, wobei die Halbleiterstruktur aufweist:einen einkristallinen Body-Bereich (10B), der sich in einem Halbleitersubstrat (8) befindet;eine U-förmige Gate-Dielektrikum-Schicht (80);eine leitfähige Gate-Elektrode (82), die in der U-förmigen Gate-Dielektrikum-Schicht eingebettet ist;einen integrierten epitaxialen Diffusionsbereich (16, 18), der zu dem einkristallinen Body-Bereich (10B) an einer Grenzfläche epitaxial ausgerichtet ist, die eine erste horizontale Oberfläche in einer ersten Tiefe (d1) von einer Oberseite des einkristallinen Body-Bereichs aus und eine zweite horizontale Oberfläche in einer zweiten Tiefe (d2) von der Oberseite des einkristallinen Body-Bereichs (10B) aus beinhaltet, wobei die zweite Tiefe (d2) größer als die erste Tiefe (d1) ist, wobei die Oberseite des einkristallinen Body-Bereichs an einen zentralen Teilbereich einer Unterseite der U-förmigen Gate-Dielektrikum-Schicht angrenzt, wobei ein pn-Übergang an der Grenzfläche ausgebildet ist, wobei sich ein Teil des integrierten epitaxialen Diffusionsbereichs über einer horizontalen Ebene umfassend die Unterseite der U-Förmigen Gate-Dielektrikums-Schicht befindet, wobei die Grenzfläche eine vertikale Oberfläche aufweist, die an einem oberen Ende direkt an die erste horizontale Oberfläche und an einem unteren Ende direkt an die zweite horizontale Oberfläche angrenzt, wobei die Grenzfläche eine weitere vertikale Oberfläche aufweist, die an einem unteren Ende direkt an die erste horizontale Oberfläche angrenzt und an einem oberen Ende an einen peripheren Teilbereich der Unterseite der U-förmigen Gate-Dielektrikum-Schicht angrenzt, wobei der integrierte epitaxiale Diffusionsbereich über die vertikale Oberfläche und die weitere vertikale Oberfläche hinweg zu dem einkristallinen Body-Bereich epitaxial ausgerichtet ist, wobei eine Seitenwand des Teils des integrierten epitaxialen Diffusionsbereichs in Kontakt mit einem unteren Teilbereich einer äußeren vertikalen Seitenwand der U-förmigen Gate-Dielektrikum-Schicht ist, wobei der periphere Teilbereich der Unterseite der U-förmigen Gate-Dielektrikum-Schicht in Kontakt mit einer Oberfläche des integrierten epitaxialen Diffusionsbereichs ist, wobei sich eine vertikale Ebene umfassend eine Grenzfläche zwischen der Seitenwand des Teils des integrierten epitaxialen Diffusionsbereichs und dem unteren Teilbereich der äußeren Seitenwand der U-förmigen Gate-Dielektrikum-Schicht zwischen einer vertikalen Ebene umfassend die vertikale Oberfläche und einer vertikalen Ebene umfassend die weitere vertikale Oberfläche befindet; undeine dielektrische Planarisierungsschicht (70), die den integrierten epitaxialen Diffusionsbereich bedeckt und die U-förmige Gate-Dielektrikum-Schicht lateral umgibt, wobei sich eine Seitenwand der dielektrischen Planarisierungsschicht von der Seitenwand des Teils des integrierten epitaxialen Diffusionsbereichs erstreckt, wobei die Seitenwand der dielektrischen Planarisierungsschicht in Kontakt mit einem oberen Teilbereich der äußeren vertikalen Seitenwand der U-förmigen Gate-Dielektrikum-Schicht ist.