Patent ES-2781833-T3 (ES)
Title: Método para controlar un inversor multinivel multifase
Inventor: CARTER ROBERT
IPC: H02M7/487
Filed: 2013-12-23
Granted: 2020-09-08
Abstract: Método para controlar un inversor (1) multinivel usando un esquema de modulación de ancho de pulso que comprende un tiempo de muestreo, comprendiendo el inversor (1) un circuito (2) de entrada, un enlace (4) de DC en paralelo al circuito (2) de entrada que comprende al menos dos capacitancias (24, 26) en serie que establecen al menos tres niveles de potencial eléctrico (Vdc+, Vmid, Vcd-), y un circuito (6) de salida que comprende de una pluralidad de patas (31, 32, 33) de fase de salida multinivel conectadas en paralelo al enlace (4) de DC, cada una de las cuales comprende una pluralidad de conmutadores (36, 38, 40 , 42), un número de diodos (37, 39, 41, 43, 48, 50) y una conexión (55, 56, 57, 58) al punto medio (28) entre dos de las capacitancias (24, 26) de enlace de DC, y conectables a una carga (30) de tal manera que la carga (30) mediante conmutación está conectada durante la operación a cualquiera de los al menos tres niveles de potencial de enlace de DC (Vdc+, Vmid, Vcd-), en donde para una muestra de tiempo del esquema de modulación de ancho de pulso es medido cada uno de los al menos dos voltajes (Vpos, Vneg) a través de las dos capacitancias (24, 26) de enlace de DC y para cada una de las fases (R, S, T) de salida es calculado un ciclo de trabajo de conmutación con base en los voltajes medidos (Vpos, Vneg) para generar un voltaje (U) de salida, caracterizado porque para un voltaje (U) de salida instantáneo con un ángulo de fase dado, son calculadas las diferencias mutuas de potencial eléctrico (Vrs, Vrt, Vst) de las fases (R, S, T) de salida, es definido un rango de voltaje común (Vcom) entre el nivel de potencial de DC más alto (Vdc+) y el nivel de potencial de DC más bajo (Vdc-), en donde es asignado un potencial cero (Vmid) al punto medio (28) entre las dos capacitancias (24, 26) de enlace de DC, estando asignadas las dos líneas (8, 9) de conexión del enlace (4) de DC con el circuito (2) de entrada y el circuito (6) de salida con un nivel de potencial positivo (Vdc+) y uno negativo (Vdc-), respectivamente, las diferencias de potencial eléctrico (Vdif) calculadas de las fases (R, S, T) de salida son colocadas en el rango de voltaje común (Vcom) para establecer las posiciones de los potenciales eléctricos de las fases (R, S, T) de salida respectivas dentro del rango de voltaje común (Vcom), y el ciclo de trabajo es calculado para cada fase (R, S, T) de salida con base en la posición del potencial eléctrico de la fase (R, S, T) de salida respectiva dentro del rango de voltaje común (Vcom), en donde para cada fase (R, S, T) de salida, el ciclo de trabajo dado por la relación de tiempo conectado a un siguiente nivel de potencial más alto (Vdc+ o Vmid, 28) del enlace (4) de DC frente al tiempo conectado al siguiente nivel de potencial más bajo (28, Vmid o Vdc-) del enlace (4) de DC se toma como la relación establecida por la posición del potencial eléctrico de la fase (R, S, T) correspondiente dentro de los dos niveles de potencial (Vdc+, Vmid o Vmid, Vdc-) adyacentes respectivos del enlace (4) de DC.