Patent SU-1188743-A1 (SU)
Title: Устройство дл имитации объекта контрол
Inventor: ULITENKO VALENTIN P
IPC: G06F11/28
Filed: 1984-05-21
Granted: 1985-10-30
Abstract: УСТРОЙСТВО ДЛЯ ИМИТАЦИИ  ОБЪЕКТА КОНТРОЛЯ, содержащее блок  пам ти микрокоманд, регистр адреса, регистр  микрокоманд, первый регистр выбора  канала, регистр логических условий, первый  и второй счетчики, мультиплексор выходной  информации, мультиплексор адреса, первый  и второй элементы И, причем группа выходов  регистра логических условий соединена  с первой группой, информационных входов  мультиплексора адреса, группа выходов  которого соединена с первой группой информационных  входов регистра адреса, выходы  регистра адреса соединены с группой адресных  входов блока пам ти микрокоманд,  информационные входы которого соединены  с группой информационных входов регистра  микрокоманд, группы выходов немодифицируемых  разр дов адреса очередной микрокоманды , управлени  мультиплексором адреса , управлени  мультиплексором выходной  информации, выходного кода регистра микрокоманд  соединены соответственно с второй  группой информационных входов регистра  адреса, второй группой информационных  входов мультиплексора адреса, группой управл ющих  входов мультиплексора адреса,  группой управл ющих входов мультиплексора  выходной информации, группой информационных  входов мультиплексора выходной  информации, перва  группа выходов которого   вл етс  группой выходов имитируемого  объекта устройства, выход конца режима  регистра микрокоманд соединен с управл ющим  входом мультиплексора адреса, выходы  конца режима и выход конца программы  регистра микрокоманд соединены соответственно  с первым и вторым выходами группы  выходов условий имитируемых устройств,  группа входов устройства и группа входов  задани  режима устройства соединены соответственно  с третьей и четвертой группами  информационных входов мультиплексора  адреса, первый и второй тактовые входы  устройства соединены с первыми входами  первого и второго элементов И соответственно , отличающеес  тем, что, с целью повышени  быстродействи , в него введены первый  и второй регистры сдвига, второй регистр  выбора канала, первый и второй триггеры  запроса, первый и второй триггеры повтор (Л ного запроса, мультиплексор входной информации , демультиплексор выходной информации , первый и второй коммутаторы, причем  группа выходов первого регистра выбора  канала соединена с группой управл ющих  входов мультиплексора входной информации,  выход которого соединен с информационным  входом младшего разр да первого регистра  сдвига, группа входов имитации последовательной  работы устройства соединена  00 00 с группой информационных входов мультиплексора  входной информации, единичный   выход первого триггера запроса соединен  4 с входом разрешени  счета первого счетчика,  оо входом разрешени  записи единицы первого  триггера повторного запроса и входом разрешени  сдвига первого регистра сдвига,  группа выходов которого соединена с группой  информационных входов регистра логических  условий, нулевой выход первого триггера  запроса соединен с первым управл ющим  входом первого коммутатора, выход  которого соединен с входом синхронизации  первого регистра выбора каналов, выход  переполнени  первого счетчика соединен  с входом разрешени  записи регистра логических  условий, вторым управл ющим вхо