Patent PL-438361-A1 (PL)
Inventor: Magnuski Mirosław
IPC: G01R33/12
Filed: 2021-07-05
Abstract: Różnicowy układ pomiarowy do badania właściwości cienkich słabo przewodzących struktur wielowarstwowych a zwłaszcza do defektoskopii charakteryzuje się tym, że zbudowany jest z elektrody (E1) i (E2), pierwszego rezonatora mikrofalowego (R1) będącego sensorem, składającego się z pierwszej cewki helikalnej (Lh1) o dwóch końcówkach (K1h1), (K2h1) i jednym odczepie (Oh1) oraz pierwszej cewki sprzęgającej (Ls1) o dwóch końcówkach (K1s1), (K2s1) i jednym odczepie (Os1), będącej ekranem pierwszej cewki helikalnej (Lh1) oraz pierwszej pojemności rozproszonej (Cr1) występującej pomiędzy pierwszą cewką helikalną (Lh1) i pierwszą cewką sprzęgającą (Ls1), przy czym pierwsza elektroda (E1) dołączona jest do pierwszej końcówki (K1s1) pierwszej cewki sprzęgającej (Ls1) pierwszego rezonatora (R1), która dołączona jest do masy układu, druga elektroda (E2) dołączona jest do drugiej końcówki (K2s1) pierwszej cewki sprzęgającej (Ls1) pierwszego rezonatora (R1), której odczep (Os1) jest dołączony do masy układu, przy czym do drugiej końcówki (K2h1) pierwszej cewki helikalnej (Lh1) pierwszego rezonatora (R1) dołączona jest pierwsza pojemność rozproszona (Cr1) występująca pomiędzy drugą końcówką (K2h1) pierwszej cewki helikalnej (Lh1) a masą układu, którego odczep (Oh1) dołączony jest do wrót wejściowych (WeK1) pierwszego konwertora ujemnej impedancji (KUI1), a jego wyjście  sygnałowe (WyK1) dołączone jest do wejścia (WeW1), pierwszego wzmacniacza (W1), którego wyjście (WyW1) dołączone jest do wejścia (WeDt1) pierwszego detektora (D1) oraz do wejścia sygnałowego (WeC1) pierwszego układu częstotliwościomierza (C1), natomiast wejście sterujące (WesK1) pierwszego konwertera ujemnej impedancji (KUI1) dołączone jest do wyjścia sygnałowego (WyD) przetwornika cyfrowo-analogowego (DAC), a wyjście (WyDt1) pierwszego detektora (D1) dołączone jest do pierwszego wejścia (We1U) układu sumowania napięć (USN), trzecia elektroda (E3) dołączona jest do pierwszej końcówki (K1s2) drugiej cewki sprzęgającej (Ls2) drugiego rezonatora (R2), czwarta elektroda (E4) dołączona jest do drugiej końcówki (K2s2) drugiej cewki sprzęgającej (Ls2) drugiego rezonatora (R2), której odczep (Os2) jest dołączony do masy układu, przy czym do drugiej końcówki (K2h2) dołączona jest druga pojemność rozproszona (Cr2) drugiego rezonatora (R2) usytuowana pomiędzy drugą końcówką (K2h2) drugiej cewki helikalnej (Lh2), a masą układu, której odczep (Oh2) dołączony jest do wrót wejściowych (WeK2) drugiego konwertora ujemnej impedancji (KUI2), przy czym czwarta elektroda (E4) dołączona jest do pierwszej końcówki (K1h2) drugiej cewki helikalnej (Lh2) drugiego rezonatora (R2) dołączonego do masy układu, a do drugiej końcówki (K2h2) drugiej cewki helikalnej (Lh2) drugiego rezonatora (R2) dołączona jest druga pojemność rozproszona (Cr2) drugiego rezonatora (R2), która usytuowana jest pomiędzy drugą końcówką (K2h2) drugiej cewki helikalnej (Lh2), a masą układu, odczep (Oh2) drugiej cewki helikalnej (Lh2) długiego rezonatora (R2) dołączony jest do wrót wejściowych (WeK2) drugiego konwertora ujemnej impedancji (KUI2), którego wyjście sygnałowe (WyK2) dołączone jest do wejścia (WeW2) drugiego wzmacniacza (W2), a wyjście (WyW2) drugiego wzmacniacza (W2) dołączone jest do wejścia (WeDt2) drugiego detektora (D2) oraz do wejścia sygnałowego (WeC2) drugiego układu częstotliwościomierza (C2), natomiast wejście sterujące (WesK2) drugiego konwertera ujemnej impedancji (KUI2) dołączone jest do wyjścia sygnałowego (WyD) przetwornika cyfrowo-analogowego (DAC), a wyjście (WyDt2) drugiego detektora (D2) dołączone jest do drugiego wejścia (We2U) układu sumowania napięć (USN), którego pierwsze wyjście (Wy1U) dołączone jest do wejścia (WeA1) pierwszego przetwornika analogowo-cyfrowego (ADC1), którego wyjście (WyA1) dołączone jest do drugiego wejścia (We2S) układu sterującego (US), drugie wyjście (Wy2U) układu sumowania napięć (USN) dołączone jest do wejścia (WeA2) drugiego przetwornika analogowo-cyfrowego (ADC2), a wyjście (WyA2) dołączone jest do trzeciego wejścia (We3S) układu sterującego (US), do którego do pierwszego wejścia (We1S) dołączone jest wyjście (WyC1) pierwszego układu częstotliwościomierza (C1), a wyjście (WyC2) drugiego układu częstotliwościomierza (C2) dołączone jest do czwartego  wejścia (We4S) układu sterującego (US), do którego wyjścia (WyS) dołączone jest wejście sterujące (WeD) przetwornika cyfrowo-analogowego (DAC).