baber/WOPTO huggingface dataset:
Patent KR-100329643-B1 (KR)
Title: Method for processing message of bsm in digital mobile communication system
Inventor: CHOI HYEON OK
IPC: H04L12/26
Filed: 1997-10-10
Granted: 2002-08-21
Abstract: PURPOSE: A method for processing a message of a BSM(Base Station Manager) in a digital mobile communication system is provided to quickly clear a message queue and prevent the loss of the message from being generated by reading the message from the message queue in a buffering performance process and storing the read message in a buffer in regular sequence. CONSTITUTION: If application function processors write generated messages in a message queue, a buffering performance processor reads a message from the message queue, clears the message written in the message queue, and stores the read messages in a buffer in regular sequence(ST1). The buffering performance processor judges whether a value of a header located in a header portion of the buffer is lower than 1000(ST2). If the value of the header located in the header portion of the buffer is lower than 1000, the buffering performance processor increases the value of the header(ST3). If the value of the header located in the header portion of the buffer is not lower than 1000, the buffering performance processor initializes the value of the header as 0(ST3).
Patent KR-100311964-B1 (KR)
Title: 폴리아미드복합구조물용접착제및그제조방법
IPC: C08G69/44
Filed: 1997-10-17
Granted: 2002-04-24
Abstract: 본 발명은 블록 (코)폴리에스테르 아미드들이 두개의 결정상을 형성하며, 세그멘트들로서 
     (A) 적어도 1000g/mole의 균일한 수의 평균분자량을 가지는 적어도 하나의 폴리아미드 또는 코폴리아미드 블록과, 
     (B) 적어도 1000g/mole의 균일한 수의 평균분자량을 가지는 적어도 하나의 방향족 폴리에스테르 및/또는 코폴리에스테르 블록과, 
     (C) 일반구조식 
     HO-R-OH 
     {식중 R은 지방족 또는 부분적으로 방향족 (코)폴리에스테르들, 지방족 폴리에테르들, 지방족 (코)폴리에스테르 아미드들, 폴리카르보네이트들 또는 지방족 또는 방향족 탄화수소들} 의 적어도 하나의 또다른 디올 성분, 을 포함하는 것을 특징으로하는, 카르복실-종결된 또는 히드록시카르복실-종결된 폴리아미드 예비축합물들 및 히드록실-종결된 또는 히드록시카르복실-종결된 폴리에스테르 세그멘트들의 직접 에스테르화에 의하여 제조되고, 부분적으로 결정질이며, 고-분자 블록 (코)폴리에스테르 아미드들을 각각 기초로하는 접착제 및 양립성제에 관한 것이다. 
     또한 본 발명은 상기에서 언급된 블록(코) 폴리에스테르아미드 성형 화합물들의 제조방법과 여러 가지 용도에 관한 것이다.
Patent KR-100294119-B1 (KR)
IPC: F27B1/10
Filed: 1997-10-30
Granted: 2002-11-18
Abstract: 본 발명은 프리 보드(free board)부를 통하지 않고 폐기물 및 부자재를 공급할 수 있고, 또한 화로 하부 충진층의 층높이 계측을 화로 하부 바로 위에서 수행할 수 있는 기체화 용융로의 화로체 구조를 제공한다. 
     본 발명의 기체화 용융로의 화로체 구조는 기체화 용융로 프리 보드부를 화로 하부 중심축으로부터 화로내경의 50% 이상 겹치지 않도록 함으로써 프리 보드를 통하지 않고 폐기물 및 부자재의 공급 또는 화로 하부 충진층의 층높이 계측을 화로 하부 바로 위에서 수행할 수 있도록 하는 것을 특징으로 한다.
Patent KR-100299959-B1 (KR)
Title: Method for controlling software codec of combiner
Inventor: LEE U YEONG
IPC: G06F9/46
Filed: 1997-11-06
Granted: 2001-10-27
Abstract: PURPOSE: A method for controlling software CODEC of a combiner is provided to process various kinds of data being inputted simultaneously by embodying a CODEC using a software. CONSTITUTION: Various information of output data necessary for converting data is opened and initialized(S401). Various information of input data necessary for converting data is opened and initialized(S402). Information related to input data to be processed is received and set(S403). A position for reading the inputted data is adjusted for reading the input data to be processed correctly, and an input page is opened by performing an initialization(S404). Information related to processed output data is set(S405). It is judged whether a form of the input data is a binary-coded bitmap image(S406). If the form of the input data is a binary-coded bitmap image, it is judged whether an inputted image is outputted as a MH form. If the inputted image is outputted as a MH form, it is checked whether input data to be processed are remained. If input data to be processed are remained, change element position information of a pixel is calculated. In addition, a line is compressed and EOL(End Of Line) information is appended. A one-dimensional coding is processed. Necessary fill bit is appended for adapting to the minimum transmission time.
Patent KR-100253354-B1 (KR)
Title: Operation testing apparatus for semiconductor memory
Inventor: AHN YOUNG-CHANG
IPC: G01R31/3185
Filed: 1997-11-20
Granted: 2000-05-01
Abstract: PURPOSE: An operation inspecting apparatus of a semiconductor memory is provided to optimize a circuit within a short time from a development step to a mass-production step and to guarantee good quality of a product, by verifying a margin as to an optimum operation timing, by applying an important internal operation signal of the memory from the external. CONSTITUTION: The apparatus includes: a test signal input buffer part(21) receiving a test word line model signal(TWLMODEL) and a test CAPEN(TCAPEN) signal from the external and outputting them; a test mode set part(24) outputting the first and the second test mode set signal(TM1,TM2) by /RAS signal, /CAS signal, a write enable signal(WLB) and an address signal(AiAjAk); the first switching part(22) selecting a word line model signal(WLMODEL) from a word line model signal generating part(5) or the test word line model signal through the test signal input buffer part according as whether the first test mode set signal is output from the test mode set part, and outputting the selected one to an amp driving signal generating part(9) and a CAPEN signal generating part(10); and the second switching part(23) selecting a CAPEN signal from the CAPEN signal generating part or the TCAPEN signal through the test signal input buffer part according as whether the second test mode set signal is output from the test mode set part, and outputting the selected one to an address transition detection signal generating part(5).
Patent KR-100266642-B1 (KR)
Title: Phase splitter
Inventor: LEE JAE-GOO
IPC: G11C7/00
Filed: 1997-12-09
Granted: 2000-09-15
Abstract: PURPOSE: An identical delay and converted phase buffer is provided to reduce the number of a compositing device when panning out is increased. CONSTITUTION: The buffer includes a delay and conversion delay portions(10), pull up and pull down portions(20) and an outputting portion(30). The delay and conversion delay portions output a conversion delay output signal converted and delayed an input signal and a non-conversion delay output signal delayed the input signal so as to have a state a high voltage and a ground voltage whose voltage value is larger than a power voltage. The pull up and pull down portions receive the conversion delay output signal and the non-conversion delay output signal of the delay and conversion delay portion and output an output signal, which is the same a phase as the input signal and is delayed during a predetermined time, having a state of a low voltage whose voltage value is lower than that of the high voltage and the ground voltage. The outputting portion outputs an output signal having a state of a power voltage and a ground voltage by converting and delaying an output signal of the pull up and pull down portion and an output signal having a state of the power voltage and the ground voltage by delaying the output signal of the pull up and pull down portion.
Patent KR-100529204-B1 (KR)
Title: 시클로헥산의산화로부터수득되는반응혼합물의처리방법
IPC: C07C55/14
Filed: 1997-12-11
Granted: 2006-04-21
Abstract: 본 발명은 시클로헥산의 아디프산으로의 산화반응으로부터 수득되는 반응 혼합물의 처리 방법에 관한 것이다. 
     촉매의 존재하에, 유기 용매 중에서, 산소를 사용하여 시클로헥산을 아디프산으로 직접 산화시켜 수득되는 반응 혼합물의 처리는 하기를 포함하는 것을 특징으로 한다: 
     - 한편에는 가장 휘발성이 높은 화합물, 예컨대 미변환 시클로헥산, 유기 용매, 시클로헥산온, 시클로헥산올, 시클로헥실 에스테르류, 락톤류 및 물 중 적어도 일부를 함유하고 있는 증류 유출물, 다른 편에는 형성된 이산 및 촉매를 함유하고 있는 증류 잔류물로 분리시킬 수 있도록 증류시키고; 
     - 수용액을 형성하기 위하여 증류 잔류물에 물을 첨가하고; 
     - 증류 잔류물 수용액으로부터 아디프산을 결정화시킨다.
Patent KR-100242521-B1 (KR)
Inventor: LEE SANG-DON
IPC: H01L21/76
Filed: 1997-12-12
Granted: 2000-03-02
Abstract: 본 발명은 반도체장치의 소자격리방법에 관한 것으로서 특히, 소자격리를 위하여 형성한 트렌치의 내부 벽면에 실리콘 에피택샬층(epitaxial layer)을 형성한 후 그 위에 산화막을 형성하므로서 격리영역과 소자형성영역 사이의 격리막이 소자형성영역 아래로 함몰되는 것을 방지하여 게이트산화막 보전(gate oxide integrity)특성과 게이트폭특성 그리고 게이트 브릿지형성 등과 같은 현상을 개선할 수 있도록한 트렌치를 이용한 소자격리방법을 제공한다. 
     이를 위하여 본 발명은 반도체기판 상에 버퍼용 제 1 산화막을 형성하는 단계와, 제 1 산화막 상에 마스크층을 형성하는 단계와, 마스크층의 소정부위를 제거하여 소자격리영역과 활성영역을 정의하는 단계와, 노출된 제 1 산화막을 제거한 다음 잔류한 마스크층으로 보호되지 아니하는 부위의 기판을 소정 깊이로 제거하여 트렌치를 형성하는 단계와, 노출된 트렌치 내부표면에 에피택샬 반도체층을 형성하는 단계와, 에피택샬 반도체층의 노출된 표면에 제 2 산화막을 형성하는 단계와, 노출된 마스크층 표면 및 측면 그리고 제 2 산화막의 노출된 표면에 제 3 산화층을 트렌치가 충전되도록 형성하는 단계와, 마스크층이 노출되도록 제 4 산화층을 에치 백하는 단계와, 마스크층 및 잔류한 제 1 산화막을 제거하는 단계로 이루어진 공정을 구비한다.
Patent KR-100349548-B1 (KR)
Title: Disk brake
Inventor: LEE DAE SEUNG
IPC: F16D65/28
Filed: 1997-12-27
Granted: 2002-11-18
Abstract: PURPOSE: A disk brake is provided to prevent uneven wear of an inner pad and frictional noise, and to extend the life span by restricting damage of a boot with modifying the shield installed between a pad plate and the end of a piston. CONSTITUTION: A disk shield(800) is installed between the end of a piston(200) and an inner pad plate(500) to prevent braking heat from being transmitted to the piston. An assembling part(810) of the shield is elastically combined with the end of the piston, and bent by cutting outward from the center. An opening part(820) is formed in the shield not to contact to the end of the piston in the opposite in moving a disk(700) forward. A boot(120) is restricted from being damaged with minimizing heat transfer to the piston by restricting the clearance in the edge of the shield. Uneven wear and frictional noise are reduced with contacting the side of the disk to the inner pad evenly by applying little pressure to the opposite side of the forward direction of the disk.
Patent KR-100460070-B1 (KR)
Title: 메모리 모듈
Inventor: KIM MYEONG GI
IPC: H01L27/108
Filed: 1997-12-30
Granted: 2005-08-05
Abstract: 본 발명은 메모리 모듈에 관한 것으로서, 종래의 메모리 모듈의 경우 메모리 단칩의 넓은 면인 하면이 피시비를 대향하도록 실장됨에 따라 메모리 모듈의 고용량화 및 고속화가 어려운 문제점을 인식하여 창출된 것으로서, 메모리 단칩의 측면이 피시비와 대향하도록 실장하는 구조로 되어 메모리 단칩 하나 하나가 차지하는 면적이 작아져 많은 메모리 단칩을 설치할 수 있어 고용량화가 용이하고, 메모리 단칩들을 밀집시켜 좁은 범위에 걸쳐 설치하게 되므로 전기적인 성능이 향상되고 고속화될 수 있도록 한 것이다.
Patent KR-100323169-B1 (KR)
IPC: H04J13/00
Filed: 1995-08-11
Granted: 2002-06-24
Abstract: Information symbols spread using orthogonal or bi-orthogonal codewords are assigned a unique scramble mask that is taken from a set of scramble masks having selected correlation properties. The set of scramble masks is selected such that the correlation between the modulo-2 sum of two scramble masks with any codeword is a constant magnitude, independent of the codeword and the individual masks being compared. In one embodiment, when any two masks are summed using modulo-2 arithmetic, the Walsh transformation of that sum results in a maximally flat Walsh spectrum. For cellular radio telephone systems using subtractive CDMA demodulation techniques, a two-tier ciphering system ensures security at the cellular system level by using a pseudorandomly generated code key to select one of the scramble masks common to all of the mobile stations in a particular cell. Also, privacy at the individual mobile subscriber level is ensured by using a pseudorandomly generated ciphering key to encipher individual information signals before the scrambling operation.
Patent KR-100249442-B1 (KR)
Inventor: IIJIMA SHINJI
IPC: A61K35/74
Filed: 1995-12-27
Granted: 2000-05-01
Abstract: 본 발명은 암 전이 억제에 관한 기술에 관한 것이며, 암 전이를 효과적으로 저해하는 의약 조성물을 제공하는 것을 목적으로 한다.  본 발명의 암 전이 저해제는 스트렙토코커스 아갈락티아에 Ia형 및(또는) Ib형 표면으로부터 분리된 당쇄를 주성분으로 하는 것을 특징으로 한다.  이러한 스트렙토코커스 아갈락티아에 Ia형 또는 Ib형 표면 당쇄는 암세포 표면 당쇄와 유사한 구조를 가지므로 환자의 혈액 중에 존재하면 혈관 내피 세포에 발현하는 E-셀렉틴과 부착하여 혈관 내피 세포와 암세포와의 부착을 길항적으로 저해하여 암 전이를 효과적으로 방지한다.
Patent KR-100437580-B1 (KR)
IPC: C07C229/64
Filed: 1996-03-14
Granted: 2004-07-16
Abstract: PCT No. PCT/EP96/01116 Sec. 371 Date Sep. 15, 1997 Sec. 102(e) Date Sep. 15, 1997 PCT Filed Mar. 14, 1996 PCT Pub. No. WO96/28430 PCT Pub. Date Sep. 19, 1996The invention concerns compounds of formula I wherein the substituents have various meanings, and their use in the prevention or treatment of inflammatory and proliferative skin diseases and cancer.
Patent KR-100374052-B1 (KR)
Title: 제어상수동정장치
IPC: H02P29/00
Filed: 1996-05-13
Granted: 2003-05-16
Abstract: 속도지령(Vref)을 발생하는 지령발생부와, 상기 속도지령(Vref)과 실제의 모터속도(Vfb)에 의해 토오크지령(Tref)를 결정하여 모터속도를 제어하는 속도제어부와, 모델에 의해 상기 속도제어부를 시뮬레이트하여 추정 토오크지령(Tref')을 출력하는 추정부와, 상기 속도제어부의 출력인 토오크지령(Tref)을 소정의 구간 [a, b]에서 시간적분한 값(STref)과 상기 추정부의 출력인 토오크지령(Tref')을 소정의 [a, b]에서 시간적분한 값(STref')과의 비에 의해 관성(J)을 동정하는 동정부를 갖춘다. 적은 연산으로 관성(J)을 정학하게 구하기 위해 상기 실제의 모터속도(Vfb)와 상기 추정부에서 구한 모터속도(Vfb')가 시각(b)에 있어서 0이 아닌 값에서 일치하도록 상기 소정의 구간 [a, b] 및 속도지령(Vref)을 설정한다.
Patent KR-100286805-B1 (KR)
IPC: B65H3/06
Filed: 1998-03-04
Granted: 2001-04-16
Abstract: 용지트레이 인출시 용지가 낙하하지않고 작은 크기의 가격이 저하된 급지장치를 제공한다. 
     용지트레이 8에 적재된 용지 9를 요동적으로 이동가능한 픽업롤러를 사용하여 한 장씩 빼낸다. 
     이같이 빼내어진 용지는 급지롤러 3과 분리롤러 4로 이루어진 분리부에 의해 한 장씩 분리되고, 분리된 용지는 장치본체(화상형성부)로 이송된다. 
     해제레버 12는 픽업롤러 2에 작용하고, 가압레버 15는 분리롤러 4에 작용한다. 
     해제레버 12와 가압레버 15는 링크 14에 의해 서로 연결된다. 용지트레이 8이 장치본체로 부터 인출시, 픽업가압과 분리가압 모두가 해제레버 12와 가압레버 15의 연동작용으로 해제된다.
Patent KR-100307791-B1 (KR)
IPC: H04H20/26
Filed: 1998-03-30
Granted: 2001-11-30
Abstract: A receiver receives FM multiplex broadcast data of both RDS and DARC systems by using one front end. A BIC detection circuit (101) detects a block identification code (BIC) included in received data. A coincidence/non-coincidence detection circuit (104) judges whether or not a BIC detection timing is correct and emits a coincidence/non-coincidence pulse. A forward protection circuit (106) counts a frequency of outputs of non-coincidence pulses and retains an established synchronous condition until the counted value exceeds a predetermined value. Then, a forward protection control circuit (108) inhibits the forward protection circuit from performing a count operation while a search is performed for selecting a station. Also, a rearward protection circuit (105) counts a frequency of outputs of coincidence pulses and establishes a synchronous condition when the counted value reaches a predetermined value. Further, a rearward protection control circuit (800) inhibits the rearward protection circuit from performing a count operation while a search is performed.
Patent KR-100268947-B1 (KR)
Title: Nonvolatile ferroelectric memory and control circuot of the same
Inventor: KANG HEE BOK
IPC: G11C11/22
Filed: 1998-04-03
Granted: 2000-10-16
Abstract: PURPOSE: A non-volatile ferroelectric memory and a control circuit thereof are provided to prevent a ferroelectric material fatigue by making a capacitor be operated as a destructive mode when reading a data stored in a ferroelectric capacitor. CONSTITUTION: A word line is provided to apply a driving signal. A bit line and a bit bar line are provided to apply a data signal. A ferroelectric capacitor stores a data. The first and second switching elements switch both ends of the ferroelectric capacitor and a connection part between the bit line and the bit bar line by using a control signal of the word line. An amplifier(60) amplifies a voltage difference between both voltages of the capacitor.
Patent KR-100273289-B1 (KR)
Title: Active structure of semiconductor device
Inventor: PARK HUI-SIK
IPC: H01L27/06
Filed: 1998-04-10
Granted: 2000-12-15
Abstract: PURPOSE: An active structure of a semiconductor device is provided to maximize a contact region between a field oxide layer and a substrate by improving a structure of an active region. CONSTITUTION: A multitude of active region(B1-Bx) is arranged on a multitude of horizontal line according a predetermined interval. The active regions(B1-Bx) have projection portions(A1-Ax), respectively. A multitude of the first gate(FG1-FGy) is passed through vertically upper portions of the active regions(B1-Bx) within insides of the projection portions(A1-Ax). A multitude of nod contact(C1-C2x) is formed on the projection portions of the active regions. A multitude of the second gate(SG1-SGz) is passed through horizontally the upper portions of the active regions(B1-Bx). A multitude of bit line contact(D1-Dx) is formed on each center of the active regions(A1-Ax).
Patent KR-100272581-B1 (KR)
Title: Apparatus for controlling memory of digital video camera system
Inventor: LIM SUNG JUN
IPC: H04N5/225
Filed: 1998-04-24
Granted: 2000-11-15
Abstract: PURPOSE: A memory control device of a digital video camera system is provided to be capable of replacing expensive memories with cheap memories, thereby reducing costs. CONSTITUTION: A first signal converter(110) converts video signals into predetermined sizes by multiplexing. The converted signals are temporarily stored in a first memory(120). The data stored in the first memory are stored in a second memory(130). A second signal converter(140) converts the data stored in the second memory(130) into predetermined packets. A memory controller(150) controls so that the memories(120,130) repeatedly read/write as a fast page mode, and controls the operation of the second converter(140). A link layer controller(160) is connected to an IEEE1394 serial bus through a physical layer controller, outputs a control signals in accordance with a video data request signal from the physical layer controller, and converts the data output from the converter(140). A system controller(170) outputs the stored data as packet data of predetermined size in accordance with a control signal from the link layer controller(160).
Patent KR-100317580-B1 (KR)
Title: 노광시스템
IPC: H01L21/027
Filed: 1998-06-01
Granted: 2002-04-24
Abstract: 본 발명은 노광 시스템에 관한 것으로, 조명으로 슬릿을 투과시켜 형성한 슬릿의 이미지를 집광렌즈를 통하여 레티클 상에 조사하고 상기 슬릿의 이미지를 이용하여 레티클을 스캔하는 노광 시스템에 있어서, 국부적인 뷸균일도를 갖는 조명을 고려하여 스캔방향으로 국부적으로 요철을 갖는 슬릿을 구비하여 노광공정시 조명의 불균일도를 해소함으로써 후속공정으로 형성되는 감광막패턴을 균일하게 형성할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Patent KR-100290236-B1 (KR)
Title: 배수관용착색수지조성물및이조성물을사용한착색수지배수관
IPC: C08K9/02
Filed: 1998-06-08
Granted: 2001-05-15
Abstract: 본 발명은, 청색안료를 착색성분으로서 사용한 폴리올레핀 상수도배수관에 있어서, 물의 살균용 염소수에 의한 착색성분의 퇴색 및 수도관의 안쪽에 블리스터를 발생시키지 않는 내염소함유수성이 뛰어난 배수관용 착색수지조성물 및 그것을 사용한 착색수지배수관을 제공하는 것을 목적으로 한 것이며, 그 해결수단으로서, 폴리올레핀수지를 주성분으로 하는 수지에 청색안료를 배합해서 이루어진 배수관용 착색수지조성물에 있어서 상기 청색안료로서 미립자 또는 결정에의 원소의 도입 혹은 메커노케미컬적으로 처리를 한 복합산화물청색안료를 사용하는 것을 특징으로 한 것이다.
Patent KR-100332920-B1 (KR)
Title: 턴디쉬의 용강 실수율 향상장치
IPC: B22D41/00
Filed: 1998-06-09
Granted: 2002-06-20
Abstract: 본 발명은 턴디쉬의 초기 노즐의 막힘을 방지하고, 턴디쉬의 잔탕의 발생을 방지하여 용강의 실수율을 향상시킬수 있는 턴디쉬의 용강 실수율 향상장치에 관한 것으로 그 기술적인 구성은, 메인댐(170)과 하부에 용강 유입부(190)가 형성된 보조댐(180)이 설치되는 턴디쉬(130)의 내부 경사면(130a) 양측으로 레일홈(200)(200')이 각각 형성되고, 상기 양측 레일홈(200)(200') 사이에는 스틸 플레이트로 이루어진 소댐(210)의 양단부(210a)가 내삽되어 용강(100)내의 비금속 개재물을 부상토록 하며, 상기 소댐(210)은 주조말기에 용강에 의해 용융토록 되는 것이다. 
     이에따라서, 주조 초기작업시 소댐에 의한 비금속 개재물의 부상을 유도하여 노즐을 막힘을 예방하며, 턴디쉬내의 잔탕 발생을 방지하여 용강의 실수율을 향상시킬수 있는 것이다.
Patent KR-100353103-B1 (KR)
Title: 펄스발생회로
IPC: G06F1/06
Filed: 1998-06-12
Granted: 2002-12-11
Abstract: 마이크로컴퓨터의 클럭 신호를 발생하기 위한 펄스 발생 회로에 있어서 노이즈 제거의 전원 전압 의존성을 감소할 수 있는 펄스 발생 회로를 제공한다. 발진기로부터의 클럭 펄스는 파형 정형되고, 회로에 의해 주파수 분할된다. 선택기 회로는 분주기 회로로부터의 출력 신호 또는 그에 대한 입력 신호를 선택하도록 제공된다. 노이즈 제거 회로는 선택기 회로의 출력측 상에 제공된다. 이러한 장치는 광범위한 동작 전원 전압에 대하여 노이즈가 없는 펄스를 발생할 수 있게 한다.
Patent KR-100276590-B1 (KR)
Inventor: SHIM SANG BAE
IPC: A63B47/04
Filed: 1998-07-13
Granted: 2000-12-15
Abstract: 본 발명은 당구공 세척장치를 제공한다. 본 발명은 하우징과, 하우징으로부터 상방으로 연장되며 상단에 접근개구를 갖는 세척통과, 세척통의 하부에 배치되어 당구공을 지지하며 당구공과 접촉하는 세척포를 갖는 회전원반과, 회전원반의 상부에 배치되며 당구공을 격리시켜서 수용하는 임펠러와, 세척통의 내면에 설치되며 내주면을 따라 등간격으로 배치된 복수개의 융기부를 갖는 라이닝과, 회전원반을 회전시킴으로써 당구공에 자전운동과 공전운동을 유발하기 위한 구동수단과, 당구공에 세척액을 공급하기 위한 세척액 공급수단으로 구성되며, 세척액 공급수단은 하우징의 외부에 교환가능하게 설치되는 세척액 저장 카트리지와, 세척통의 내주면에 설치되어 당구공과 접촉하는 액체투과성의 세척액 도포패드와, 세척액 저장 카트리지내의 세척액을 압송하여 세척액 도포패드에 급배하는 세척액 급배기로 구성된다. 또한, 세척액 급배기는 압력실을 갖는 케이싱과, 압력실로 세척액의 유입을 허용하는 체크밸브와, 세척액을 세척액 도포패드로 분사하는 릴리프 밸브와, 케이싱의 내부에서 압력실의 용적을 증감시키는 다이아프램과; 외부에서 다이아프램을 가압하도록 하우징의 외부로 돌출설치되는 푸시로드와; 다이아프램을 압력실의 용적이 증가되는 쪽으로 가압하는 리턴스프링으로 구성된다.
Patent KR-100287233-B1 (KR)
Title: 고기 구이기
IPC: A47J37/06
Filed: 1998-07-08
Granted: 2001-04-16
Abstract: 본 발명은 고기 구이기에 관한 것으로서, 종전에는 가열된 구이기의 간접 열에 의하여 고기가 구워지도록 함에 따라 고기가 구이기에 의해 타고, 또 고기가 타면서 구이기에 달라붙게 되며 또한 구운 고기의 보온 기능은 물론 별도의 고기 재치대를 찾아볼 수 없었던 바, 본 발명은 긴 금속관을 태엽과 같이 나선형으로 감아서 그 양단부를 물탱크와 연결하여 물이 순환되게 하고 상기 물탱크(4)상부에는 고기 재치판(16)을 결합구성 하므로서 고기가 구이판(2)에 의해 탈 우려가 없고 또 구이판(2)이 깨끗이 유지되며 연소 후에도 고열에 의해 가열된 냉각수에 의해 장시간 보온이 유지되고 다익은 고기는 고기 재치대(16)에 올려놓을 수 있어 구이판(2)을 더욱 넓게 활용할 수 있게 된다.
Patent KR-100305903-B1 (KR)
Title: 수직으로통합연결된박막형전지를구비하는전기및전자소자와그제작방법
IPC: H01L21/3205
Filed: 1998-08-21
Granted: 2001-12-17
Abstract: 본 발명은 전기 또는 전자 소자의 전력공급원으로 사용되는 박막형 전지를 소자의 상단면 위에서 상기 소자와 수직으로 통합하고 형성함으로써, 소자와 박막형 전지가 수직으로 배열되는 구조를 가지는 전기 또는 전자소자를 제공한다. 
     이러한 구조의 소자에서는, 기판등에서 전지가 차지하는 공간을 제거함으로써, 소자가 차지하는 공간이 극소화되고, 소자의 집적도를 높일 수 있다. 또한, MEMS 소자와 같은 마이크로닉 소자의 초소형 전력공급계로 이용될 수도 있다.
Patent KR-100480902-B1 (KR)
Title: 반도체 메모리장치의 레이아웃
IPC: G11C11/40
Filed: 1998-09-02
Granted: 2005-06-08
Abstract: 본 발명은 글로발 입출력 배선을 메모리셀 블록의 중앙부에 배치하므로서 형성된 여유공간을 활용하여 입출력 배선의 부하를 줄이고 칩 싸이즈를 감소시키는 반도체 메모리장치의 레이아웃에 관한 것이다. 
     본 발명은 복수개의 메모리셀을 포함하는 복수개의 메모리셀 블록과, 복수개의 센스앰프로 이루어지는 복수개의 센스앰프 블록과, 복수개의 서브워드라인 드라이버를 포함하여 이루어진 반도체 메모리에 있어서, 메모리셀 블록과 센스앰프블록 위에 배치되어 스트랩부를 이루는 글로발 입출력선과, 글로발 입출력선과 교차하며 센스앰프 블록 위에 있는 로칼 입출력선을 포함하여 이루어진다.
Patent KR-100278759-B1 (KR)
Title: 방송프로그램으로 컴퓨터 소프트웨어를 다운로딩하는 시스템
IPC: G06F9/06
Filed: 1998-09-24
Granted: 2001-01-15
Abstract: 송신 개시시간, 방송 프로그램의 명칭, 컴퓨터 소프트웨어의 명칭, 컴퓨터 소프트웨어의 버전번호 및 단말기가 필요한 단말기 종류가 목록에 실리는 컴퓨터 소프트웨어가 수반된 방송 프로그램은 중앙국으로부터 각 단말기로 송신된다. 또한, 상기 컴퓨터 소프트웨어의 파일은 상기 송신 개시시간에 상기 방송 프로그램의 시청각 데이터에 실어서 상기 중앙국으로부터 각각의 단말기로 송신된다. 상기 단말기의 특정한 단말기 종류 및 이 단말기에 다운로드된 컴퓨터 소프트웨어의 특정한 버전번호는 각각의 단말기에서 관리된다. 상기 단말기의 특정한 단말기 종류가 상기 안내 목록에 실린 단말기 종류와 일치하고, 상기 컴퓨터 소프트웨어의 특정한 버전 번호가 안내 목록에 실린 버전 번호보다 큰 경우에, 상기 컴퓨터 소프트웨어의 다운로딩을 판정되고, 상기 컴퓨터 소프트웨어는 송신 개시시간에 단말기로 다운로드된다. 따라서, 컴퓨터 소프트웨어는 이 컴퓨터 소프트웨어만 이용된 지정한 주파수 밴드 없이도 사용자의 단말기로 다운로드될 수 있다. 또한, 상기 단말기에 수신된 컴퓨터 소프트웨어가 갱신되기 때문에, 사용자는 이렇게 갱신한 컴퓨터 소프트웨어를 향상 실행할 수 있다.
Patent KR-100276555-B1 (KR)
Inventor: CHO JAE HWAN
IPC: A23L11/20
Filed: 1998-10-02
Granted: 2000-12-15
Abstract: 본 발명은 표고버섯 성분이 함유된 고추장의 제조방법으로서, 더욱 상세하게는 건 표고 버섯을 볶아서 수분과 향을 동시에 제거한 표고버섯 분말 고추장에 함유시킨 표고버섯이 함유된 고추장의 제조방법에 관한 것이다. 
     본 발명은 고추장의 제조에 있어서, 표고버섯 분말 3 내지 9중량부,찹쌀 17 내지 25중량부, 고춧가루 19 내지 24중량부, 메주가루 10 내지 12중량부, 소금 11 내지 23중량부, 엿기름 3 내지 12중량부 및 물 30 내지 32중량부로 고추장을 제조하되, 상기 표고버섯 분말은  건 표고버섯을 중간 불에서 20분간 볶아서 수분과 향을 동시에 제거한 후 제분기를 이용하여 분말화하는  것을 특징으로 하는 표고버섯 분말이 함유된 고추장의 제조방법이다.
Patent KR-100295741-B1 (KR)
Title: 시트형향발산점착제의제조방법
IPC: A61L9/04
Filed: 1998-10-20
Granted: 2002-10-19
Abstract: 본 발명은 시트형 향 발산 점착제의 제조방법에 관한 것으로, 더욱 상세하게는 많은 양의 방향성 물질을 미리 다공성 실리카 계통의 담지체에 함침시킨 다음에 이를 수용성 고분자와 혼합·코팅한 향 발산 조성물층과 향 발산에 도움을 주는 향 발산 강화 조절층을 동시에 도입함으로써, 향 발산력을 증대시켜 향의 발산을 효과적으로 조절함과 동시에 향 발산 지속력이 개선되고, 이와 더불어 다층코팅된 제품에 점착처리를 하여 부착 및 제거가 용이하여 간편하게 사용할 수 있도록 한 시트형 향 발산 점착제의 제조방법에 관한 것이다.
Patent KR-100294213-B1 (KR)
Title: 스텝모터 제어방법 및 그 장치_
IPC: H02P6/04
Filed: 1998-10-23
Granted: 2001-07-12
Abstract: 본 발명은 평판에 놓여 있는 원고에 대하여 스캐닝모듈을 이동시켜 스캐닝하기 위한 구동력을 제공하는 스텝모터와, 하나의 가감속패턴 및 해상도별 최종속도데이터가 저장되는 저장매체를 포함하며, 적어도 둘 이상의 해상도를 선택할 수 있는 플랫베드방식(Flat Bed Type) 스캐너에 있어서: 사용자가 지정한 임의의 해상도에 대응하여 가감속패턴과 가감속패턴이 적용되는 스텝수 및 지정된 해상도의 최종속도데이터를 검출하고; 검출된 가감속 속도데이터를 스텝수만큼 적용하여 스텝모터를 가속시키며; 현재 스텝수가 스텝수를 초과하면 지정된 최종속도데이터를 이용하여 스텝모터를 구동시킨다. 
     따라서, 본 발명에 의하면, 각 해상도에 대한 다수개의 가감속패턴을 각각 저장할 필요 없이 하나의 가감속패턴과 각 해상도에 대응하는 최종 속도데이터를 저장함으로써, 저장매체에 저장되어야 할 데이터의 용량이 감소하고, 이로 인하여 저장매체의 용량을 줄일 수 있으므로, 제조원가를 절감할 수 있는 이점이 발생한다.
Patent KR-100277899-B1 (KR)
Title: 반도체 소자의 제조 방법
IPC: H01L21/28
Filed: 1998-10-27
Granted: 2001-01-15
Abstract: 본 발명은 텅스텐을 SF 6 에 다중 카본 플루어라이드 개스(Carbon Fluoride Gas)를 포함하는 플라즈마(Plasms)에 의해 식각하므로 수직한 단면 형상의 비트 라인(Bit Line)을 형성하기 위한 반도체 소자의 제조 방법에 관한 것이다. 
     본 발명의 반도체 소자의 제조 방법은 다수개의 워드 라인을 포함하여 형성된 절연기판상에 베리어층과 CVD 텅스텐을 형성하는 단계, 상기 CVD 텅스텐상의 비트 라인이 형성될 부위에 절연막을 형성하는 단계와, 상기 절연막을 마스크로 다중 카본 플루어라이드 개스를 포함한 플라즈마에서 상기 텅스텐을 식각하고 상기 절연막을 마스크로 상기 베리어층을 식각하여 수직한 단면 형상의 비트 라인을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Patent KR-100480592-B1 (KR)
Title: T자형 게이트를 갖는 모스 트랜지스터 및 그 제조방법
IPC: H01L21/334
Filed: 1998-11-13
Granted: 2005-06-08
Abstract: T자형 게이트를 갖는 모스 트랜지스터 및 그 제조방법이 개시된다. 반도체 기판 상에 형성된 게이트 산화막과, 게이트 산화막의 소정영역 상에 형성된 게이트 몸체와, 게이트 몸체 양 옆의 반도체 기판 표면에 형성된 소스/드레인 영역과, 게이트 몸체의 측벽에 형성된 제1 스페이서와, 게이트 몸체의 상면과 접하고 게이트 몸체의 길이보다 길게 형성된 게이트 머리와, 게이트 머리 아래에 제1 스페이서와 접하면서 게이트 머리를 지탱하는 제2 스페이서를 구비한다.