Patent ES-2409266-T3 (ES)
Title: Convertidor elevador y convertidor reductor con una transconductancia conmutada y una máscara de oscilador local
Inventor: ASURI BHUSHAN
IPC: H03D7/14
Filed: 2009-08-03
Granted: 2013-06-26
Abstract: Un convertidor elevador (500, 600) para elevar en frecuencia unas señales en banda base en fase I y encuadratura Q, que comprende: un primer conjunto de transistores (542,544, 546, 548, 642, 644, 646, 648) configurados para recibir lasseñales I y Q y proporcionar una señal elevada en frecuencia, en el que, en uso, el primer conjunto detransistores recibe las señales I y Q, y un segundo conjunto de transistores (512, 514, 516, 518) acoplados a las fuentes de los transistores delprimer conjunto (542, 544, 546, 548, 642, 644, 646, 648) y configurados para conmutar la transconductanciade los transistores del primer conjunto (542, 544, 546, 548, 642, 644, 646, 648) en base a las señales de unoscilador local, LO, en el que, en uso, el segundo conjunto recibe las señales del LO en el queel primer conjunto de transistores comprende un primer par diferencial (542, 642) configurado para recibir señales en banda base en fase I no invertidase invertidas, en el que, en uso, el primer par diferencial recibe señales en banda base en fase l no invertidase invertidas, un segundo par diferencial (544, 644) configurado para recibir las señales en banda base I invertidas y noinvertidas, en el que, en uso, el segundo par diferencial recibe las señales en banda base en fase Iinvertidas y no invertidas, un tercer par diferencial (546, 646) configurado para recibir unas señales en banda base en cuadratura Qno invertidas e invertidas, en el que, en uso, el tercer par diferencial recibe las señales en banda base encuadratura Q no invertidas e invertidas, y un cuarto par diferencial (548, 648) configurado para recibir las señales en banda base Q invertidas y noinvertidas, en el que, en uso, el cuarto par diferencial recibe las señales en banda base en cuadratura Qinvertidas y no invertidas, y el segundo conjunto de transistores comprende un primer par de transistores (512, 612) acoplado como un primer inversor y a unas fuentes del primer pardiferencial y configurado para recibir una señal I no invertida del LO, en el que, en uso, el primer par detransistores recibe una señal I no invertida del LO; un segundo par de transistores (514, 614) acoplado como un segundo inversor y a las fuentes del segundopar diferencial y configurado para recibir una señal I invertida del LO, en el que, en uso, el segundo par detransistores recibe una señal I invertida del LO; un tercer par de transistores (516,616) acoplado como un tercer inversor y a las fuentes del tercer pardiferencial y configurado para recibir una señal no invertida Q del LO, en el que, en uso, el tercer par detransistores recibe una señal I invertida del LO; y un cuarto par de transistores (518, 618) acoplado como un cuarto inversor y a las fuentes del cuarto pardiferencial y configurado para recibir una señal Q invertida del LO, en el que, en uso, el cuarto par detransistores recibe una señal Q invertida del LO, comprendiendo así mismo, el convertidor elevadorun tercer conjunto de transistores (606, 607) acoplado al segundo conjunto de transistores y configuradopara habilitar e inhabilitar los inversores del segundo conjunto en base a una señal de un osciladorcontrolado en tensión, VCO, en el que, en uso, el tercer conjunto de transistores recibe la señal del VCO yen el que los transistores de los primero, segundo y tercer conjuntos son transistores metal - óxido -semiconductor, MOS.