Patent SU-1112410-A1 (SU)
Title: Ассоциативна запоминающа матрица
Inventor: SOLOMATIN VYACHESLAV V
IPC: G11C15/00
Filed: 1982-10-14
Granted: 1984-09-07
Abstract: 1. АССОЦИАТИВНАЯ ЗАПОМИНАЮЩАЯ  МАТРИЦА, содержаща  ассоциативные  запоминающие элементы, состо щие  из триггеров, основных коммутаторов и  логических блоков, причем в каждой строке  матрицы первый выход каждого логического  блока, кроме первого, соединен с первым  входом предыдущего логического блока, управл ющие  входы основных коммутаторов,  вторые входы логических блоков и первый  вход первого логического блока  вл ютс   одними из входов матрицы, выходами которой   вл ютс  первые выходы логических  блоков первого столбца и вторые входы логических  блоков первой строки матрицы,  отличающа с  тем, что, с целью повыщени   быстродействи  матрицы при выполнении  арифметических операций и расширени   функциональных возможностей ее за счет  выполнени  операций сдвига и выполнени  операции умножени  кодов, хран щихс  в двух смежных строках матрицы, в нее  введены дополнительные коммутаторы, при  чем в каждой строке матрицы первый вход  каждого дополнительного коммутатора, кроме  последнего, подключен к второму выходу  последующего логического блока, второй  вход каждого дополнительного коммутатора , кроме первого, соединен с вторым выходом  предыдущего логического блока, в  столбце матрицы третий вход каждого  дополнительного коммутатора, ,крол1е  послед не го, под ключей к второму выходу последующего  логического блока, выход каждого  дополнительного коммутатора соединен с третьим входом одноименного логического  блока и первым входом одноименного основного  коммутатора, второй вход которого подключен  к второму выходу одноименного логического  блока, выход каждого основного  коммутатора соединен с входом одноименного  триггера, пр мой н инверсный выходы  которого подключены соответственно к четвертому  и п тому входам одноименного логического  блока, первые входы последних и  вторые входы первых в строках матрицы дополнительных  коммутаторов, третьи входы  последних в столбцах матрицы дополнительных  коммутаторов, управл ющие входы триггеров , дополнительных коммутаторов и логических  блоков  вл ютс  другими входами  матрицы. 2. Матрица по п. I, отличающа с  тем,  что каждый логический блок содержит первый  и второй полусумматоры, первый и второй  элементы 2-ЗИ-2ИЛИ, элементы  ИЛИ, элементы И, элемент НЕ, вход которого  и первый вход первого элемента И  вл ютс  одним из входов блока, выход элемента  НЕ соединен с первыми входами первого  и второго элементов ИЛИ, выходы которых  соединены соответственно с первым и  вторым входами первого элемента 2-ЗИ-  SD 2ИЛИ, выход первого элемента 2-ЗИ-  nU 2ИЛИ соединен с первым входом первого  полусумматора, выход первого элемента И  подключен к первому входу третьего элемента  ИЛИ, выход которого соединен с вторым  входом первого полусумматора, выход  которого соединен с первым входом второго  элемента 2-ЗИ-2ИЛИ и с первым входом  второго полусумматора, выход второго эле  мента И подключен к вторым входам второго  элемента 2-ЗИ-2ИЛИ и полусумматора , вторые входы элементов ИЛИ, третьи,  четвер гые и п тые входы элементов 2-ЗИ-  2ИЛИ, второй и третий входы первого элемента  И и входы второго элемента И  вл ютс  другими входами блока, выходами которого   вл ютс  выходы вторых элемента  2-ЗИ-2ИЛИ и полусумматора.