Patent SU-1653434-A1 (SU)
Title: Способ измерения относительной величины удельной электрической проводимости электропроводящих изделий и устройство для его осуществления
IPC: G01N27/90
Filed: 1988-02-29
Granted: 2000-03-27
Abstract: Способ измерения относительной величины удельной электрической проводимости электропроводящих изделий, включающий в себя четыре цикла измерения выходных сигналов вихретокового преобразователя, в каждом из которых осуществляют последовательное возбуждение преобразователя на трех частотах,где n > 1, и измерение соответствующих сигналов U, Uи Uпреобразователя, где i - номер цикла измерения, формирование из этих сигналов в первом, втором и третьем циклах сигналов корректировки S, Sи S, коррекции сигналов преобразователя в первом, втором и третьем циклах до выполнения условий S= 0, S= 0, S= 0 соответственно и запоминания величин U, U, Uи U, причем первый и второй циклы измерения проводят при установке преобразователя на эталонный образец, во втором и третьем циклах измеряют величину мешающего параметра P, на величину ΔP, а четвертый цикл измерений проводят при установке преобразователя на контролируемый образец, отличающийся тем, что, с целью увеличения точности измерения, третий цикл измерения проводят при установке преобразователя на эталонный образец, устанавливают величину опорного напряжения U, сигналы S, Sи Sформируют в виде S= 2U- U- U, S= U- U+ U- U+ U, S= U- U- U- U+ U, в первом цикле коррекцию Sосуществляют путем итерационного изменения величин частот ω, ωи ω, находят и запоминают величину ΔU= U- U, во втором цикле коррекцию Sосуществляют путем итерационного изменения величины ΔP, находят и запоминают величину ΔU= U- U, в третьем цикле коррекцию Sосуществляют путем итерационного изменения величины ΔP, в четвертом цикле находят и запоминают величину ΔU= U- U, а величину относительной удельной электрической проводимости материала контролируемого образца находят в видегде;σ, σ- величины удельной электрической проводимости материала контролируемого и эталонного образцов соответственно.2. Устройство для измерения относительной величины удельной электрической проводимости электропроводящих изделий, содержащее последовательно соединенные первый коммутатор, к входам которого подключены три генератора, вихретоковый преобразователь, состоящий из возбуждающей и измерительной катушек, усилитель, амплитудный детектор и второй коммутатор, а также четыре блока памяти, три первых из которых подключены к выходу второго коммутатора, три блока вычитания, компаратор, блок световой индикации, масштабный преобразователь, блок управления, выход которого подключен к управляющим входам трех генераторов, и генератор тактовых импульсов, выход которого подключен к управляющим входам первого и второго коммутаторов, причем выходы второго и третьего блоков памяти соединены соответственно с первыми и вторыми входами первого и второго блоков вычитания, выход первого блока памяти соединен через масштабный преобразователь с третьим входом первого блока вычитания, выход которого соединен с блоком управления и через компаратор с блоком световой индикации, отличающееся тем, что, с целью увеличения точности измерения, оно снабжено последовательно соединенными источником опорного напряжения, инвертирующим усилителем, третьим коммутатором и блоком сложения, последовательно соединенными первым триггером, вход которого подключен к выходу компаратора, одновибратором и вторым триггером, выход которого подключен к управляющему входу третьего коммутатора, а также вычислительным устройством, вторым компаратором, линией задержки, индикатором нуля и логическим элементом И, причем выход второго блока вычитания подключен к входу четвертого блока памяти, к первому входу вычислительного устройства и к первому входу третьего блока вычитания, второй вход которого подключен к выходу блока сложения, выход третьего блока вычитания соединен с входом индикатора нуля и через последовательно соединенные второй компаратор и логический элемент И с вторым входом второго триггера и с первым синхронизирующим входом вычислительного устройства, второй синхронизирующий вход которого и управляющий вход четвертого блока памяти соединены с выходом одновибратора, выход первого блока памяти соединен с вторым входом вычислительного устройства, выход четвертого блока памяти подключен к второму входу блока сложения, второй вход третьего коммутатора соединен с источником опорного напряжения, а линия задержки включена между выходом второго компаратора и вторым входом логического элемента И.