Patent SU-1188750-A1 (SU)
Title: Цифровой функциональный преобразователь
Inventor: ANISHIN NIKOLAJ S
IPC: G06F17/10
Filed: 1984-04-25
Granted: 1985-10-30
Abstract: ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ  ПРЕОБРАЗОВАТЕЛЬ, содержащий  два накапливающих сумматора-вычитател ,  два регистра, блок анализа сходимости и  блок управлени , причем выход синхронизации  блока управлени  соединен с синхронизирующими  входами первого и второго  сумматоров-вычитателей, выходы которых  соединены соответственно с первой и второй  группами информационных входов блока  анализа сходимости, первый и второй выходы  кода операции которого соединены соответственно  с управл ющими входами первого  и второго сумматоров-вычитателей, а  выход равенства аргументов блока анализа  сходимости соединен с первым входом останова  вычислений блока управлени , выход  управлени  итераци ми которого соединен  с входом управлени  сдвигом вправо первого  и второго регистров, вход управлени   сдвигом влево которых соединены с выходом  коррекции аргументов блока управлени , отличающийс  тем, что, с целью расширени  функциональных возможностей за  счет вычислений функции от четырех аргументов , в него дополнительно введен элемент  ИЛИ, причем выходы старших разр дов  первого и второго регистров соединены  соответственно с первым и вторым  входами элемента ИЛИ, выход которого соединен  с входом признака режима коррекции  блока управлени , первые группы информационных  входов первого и второго сумматоров  соединены соответственно с выходами  второго и первого регистров, информационные  входы которых соединены соответственно  с первой и второй группой информационных  входов преобразовател ,  треть  и четверта  группы информационных  входов которого соединены соответственно с  вторыми группами информационных входов  первого и второго сумматоров-вычитателей,  а информационные выходы первого регистра  и второго сумматора соединены соответственно  с входами контрол  нулевого аргумента  блока анализа сходимости и информационными  выходами преобразовател , причем  блок управлени  содержит генератор  импульсов, триггер, счетчик, элемент НЕ,  дешифратор, три элемента И, элемент ИЛИ,  два элемента задержки и два формироваi  тел  импульсов, причем первый вход первого  элемента И соединен с входом запуска  (Л блока управлени  и входом первого формировател  импульсов, второй вход первого  элемента И соединен с выходом генератора  импульсов, третий вход первого элемента И  соединен с выходом первого элемента НЕ,  вход которого соединен с входом сброса  триггера, выходом признака окончани  вычислений  блока управлени  и выходом элемента  ИЛИ, первый вход которого соединен  00 00 с выходом дешифратора, входы которого  соединены с выходами счетчика, вход раз  СП решени  записи начального кода которого  соединен с выходом первого формировател   импульсов, а синхронизирующий вход соединен  с выходом управлени  итераци ми блока  управлени  и через элемент задержки с  выходом второго элемента И, первый вход  которого соединен с выходом первого элемента  И и с первым входом третьего элемента  И, второй вход которого соединен с  инверсным выходом триггера, пр мой выход  которого соединен с вторым входом второго  элемента И, а вход установки триггера соединен  через второй элемент задержки с выходом  второго формировател  импульсов,  вход которого соединен с входом признака  режима коррекции блока управлени , вы