Patent SU-1188742-A1 (SU)
Title: Устройство дл микропрограммного управлени
Inventor: ITSKOVICH YURIJ S
IPC: G06F11/28
Filed: 1983-10-10
Granted: 1985-10-30
Abstract: УСТРОЙСТВО ДЛЯ МИКРОПРОГРАММНОГО  УПРАВЛЕНИЯ, содержащее  дешифратор признака услойного перехода,  первый и второй элементы И, счетчик адреса , коммутатор условий, блок пам ти микропрограмм , регистр микрокоманд, регистр  возврата и дешифратор микрокоманд, причем  выход счетчика адреса соединен с  информационным входом регистра возврата,  адресным входом блока пам ти микропрограмм , выход которого соединен с информационным  входом регистра микрокоманд,  управл ющим входом коммутатора условий,  входом дешифратора признака условного  перехода, первый и второй выходы дешифратора  микрокоманд соединены соответственно  с входом записи регистра возврата и  выходом микроопераций устройства, вход  задани  условий устройства соединен с информационным  входом коммутатора условий,  выход которого соединен с первым входом  первого элемента И, выход дешифратора признака  условного перехода соединен с вторым  входом первого элемента И, инверсный выход  которого соединен с первым входом второго  элемента И, выход второго элемента И  соединен со счетным входом счетчика адреса , отличающеес  тем, что, с целью повышени  быстродействи , в него введены блок  задани  режимов коммутатор адреса, кольцевой  регистр сдвига, блок сравнени , счетчик  циклов, триггер начала отладки, триггер  конца отладки, счетный триггер, элемент НЕ, четыре элемента ИЛИ и восемь элементов  И, причем выходы начала и конца  программы микропрограммы блока задани   режимов соединены соответственно с первым  информационным входом коммутатора  адреса и первым входом блока сравнени ,  выходы числа циклов, задани  режима  отладки, начальной установки, пуска, задани  циклического режима, ограничени  циклов  и тактовый выход блока задани  режимов  соединены соответственно с информационным  входом счетчика циклов первым  входом третьего элемента И, первым входом  первого элемента ИЛИ, входом записи счетчика  циклов, первым входом четвертого  элемента И, первым входом п того эле.мента  И и первым входом шестого элемента И,  i выходы задани  режима отладки, начальной  установки, пуска циклического режима и так (Л товый выход блока задани  режимов соединены  соответственно с первым входом  седьмого элемента И, первым входом второго  элемента ИЛИ, первым входом третьего  элемента ИЛИ и входом синхронизации  кольцевого регистра сдвига, выход седьмого  элемента И соединен с вторым входом  первого элемента ИЛИ, выход которого соединен  с входом начальной установки кольцевого  регистра сдвига, вторым входом шестоОС  го элемента И нулевым входом триггера  00  конца отладки, единичным входом триггера  начала отладки, входом установки нул  счет4;ib   чика адреса и через элемент НЕ с входом  установки нул  счетного триггера, первый,  Ю второй, третий и четвертый выходы кольцевого  регистра сдвига соединены соответственно  с первым входом восьмого элемента  И, первым входом дев того элемента И,  первым входом дес того элемента И и нулевым  входом триггера начала отладки, единичный  выход которого соединен с вторым  входом третьего элемента И, первый и второй  выходы кольцевого распределител  импульсов  соединены соответственно с входом  записи регистра микрокоманд и с вторым  входом второго элемента И, выход третьего