Patent DE-102012204420-B4 (DE)
Title: Halbleitervorrichtung
Inventor: OYA DAISUKE
IPC: H01L29/739
Filed: 2012-03-20
Granted: 2020-01-30
Abstract: Halbleitervorrichtung mit:einem Halbleitersubstrat (1) mit einer ersten Hauptoberfläche (1A) und einer zweiten Hauptoberfläche (1B), die einander gegenüberliegen,einem ersten und einem zweiten Isoliertgate-Feldeffekttransistorabschnitt (32), von denen jeder einen Isoliertgateaufbau auf einer Seite der ersten Hauptoberfläche (1A) und eine Emitterregion (3) eines ersten Leitungstyps aufweist, die in der ersten Hauptoberfläche (1A) ausgebildet ist, um den Fluss eines Hauptstroms zwischen der ersten Hauptoberfläche (1A) und der zweiten Hauptoberfläche (1B) zu ermöglichen,einem Stabilisierungsplattenabschnitt (33), der in einer Region in der ersten Hauptoberfläche (1A) ausgebildet ist, die zwischen dem ersten und dem zweiten Isoliertgate-Feldeffekttransistorabschnitt (32) liegt, undeiner Emitterelektrode (11), die auf der ersten Hauptoberfläche (1A) vorhanden ist,wobei der Stabilisierungsplattenabschnitt (33) eine erste Stabilisierungsplatte (5b) aufweist, die so angeordnet ist, dass sie dem ersten Isoliertgate-Feldeffektransistorabschnitt (32) am nächstgelegenen ist, sowie eine zweite Stabilisierungsplatte (5b), die so angeordnet ist, dass sie dem zweiten Isoliertgate-Feldeffekttransistorabschnitt (32) am nächstgelegenen ist, undwobei die Emitterelektrode (11) mit der Emitterregion (3) sowohl des ersten als auch des zweiten Isoliertgate-Feldeffekttransistorabschnitts (32) elektrisch verbunden ist, mit sowohl der ersten Stabilisierungsplatte (5b) als auch der zweiten Stabilisierungsplatte (5b) elektrisch verbunden ist, und mit einer dazwischengefügten Isolationsschicht (4b) auf der gesamten ersten Hauptoberfläche (1A) angeordnet ist, die zwischen der ersten Stabilisierungsplatte (5b) und der zweiten Stabilisierungsplatte (5b) liegt,wobei sowohl der erste als auch der zweite Isoliertgate-Feldeffekttransistorabschnitt (32) eine Bodykontaktregion (6) eines zweiten Leitungstyps beinhalten, die in der ersten Hauptoberfläche (1A) des Halbleitersubstrats (1) ausgebildet ist, sowie eine Gateelektrode (5a),wobei die Emitterelektrode (11) in einer Draufsicht bezüglich einer Region, die zwischen einer Region in dem ersten Isoliertgate-Feldeffekttransistorabschnitt (32), in der die Emitterregion (3) und die Bodykontaktregion (6) ausgebildet sind, und einer Region in dem zweiten Isoliertgate-Feldeffekttransistorabschnitt (32), in der die Emitterregion (3) und die Bodykontaktregion (6) ausgebildet sind, liegt, in einer Endregion, die auf der Seite eines Endabschnitts in einer Längsrichtung der Gateelektrode (5a) liegt, elektrisch mit der ersten und der zweiten Stabilisierungsplatte (5b) verbunden ist,wobei die Halbleitervorrichtung weiterhin eine leitende Schicht (5b) aufweist, welche sich mit der dazwischengefügten Isolationsschicht (4b) über die erste Hauptoberfläche (1A) so erstreckt, dass die erste und die zweite Stabilisierungsplatte (5b) miteinander verbunden werden,wobei die leitende Schicht (5b) in der Endregion angeordnet ist,die Emitterelektrode (11) sowohl mit der ersten als auch mit der zweiten Stabilisierungsplatte (5b) in der Region, die zwischen der Region im ersten Isoliertgate-Feldeffekttransistorabschnitt (32) und der Region im zweiten Isoliertgate-Feldeffekttransistorabschnitt (32) liegt, nicht direkt elektrisch verbunden ist, unddie Emitterelektrode (11) sowohl mit der ersten als auch der zweiten Stabilisierungsplatte (5b) in der Endregion durch die leitende Schicht (5b) zumindest in einem Bereich, in dem die leitende Schicht (5b) mit der ersten oder der zweiten Stabilisierungsplatte (5b) überlappt und in einem Bereich der Endregion, der zwischen der ersten Stabilisierungsplatte (5b) und der zweiten Stabilisierungsplatte (5b) liegt, elektrisch verbunden ist.