Patent ES-2407505-T3 (ES)
Title: Aparato y método de procesamiento de datos
Inventor: TAYLOR MATTHEW PAUL ATHOL
IPC: H04L1/00
Filed: 2008-10-24
Granted: 2013-06-12
Abstract: Un transmisor para comunicar bits de datos mediante un número predeterminado de señales de sub-portadoras desímbolos Multiplexados por División de Frecuencias Ortogonales (OFDM), estando el número predeterminado de señales de sub-portadoras determinado en conformidad con uno de entre una pluralidad de modos de funcionamiento, comprendiendo el transmisor: un intercalador de paridad (22, 23) utilizable para realizar un intercalado de paridad sobre bits de datos codificados porControl de Paridad de Baja Densidad (LDPC) obtenidos mediante codificación LDPC de los bits de datos en conformidadcon una matriz de control de paridad de un código LDPC, comprendiendo la matriz del código de paridad una matriz deparidad correspondiente a bits de paridad del código LDPC, presentando la matriz de paridad una estructura escalonadacon el fin de que un bit de paridad de los bits de datos codificados por codificación LDPC esté intercalado a una posiciónde bits de paridad diferente, una unidad mapeadora (26) para puesta en correspondencia de los bits de paridad intercalados en símbolos de datosque corresponden a símbolos de modulación de un sistema de modulación de las señales de sub-portadoras OFDM,un intercalador de símbolos (33) diseñado, en operación, para dividir los símbolos de datos en primeros conjuntos desímbolos de datos y en segundos conjuntos de símbolos de datos y para efectuar un proceso de intercalado impar queintercala los primeros conjuntos de símbolos de datos en las señales de sub-portadoras de primeros símbolos OFDM yun proceso de intercalado par que intercala los segundos conjuntos de símbolos de datos sobre las señales de subportadorasde segundos símbolos OFDM, comprendiendo el proceso de intercalado impar: la escritura de los primeros conjuntos de símbolos de datos en un memoria de intercalador de símbolos (100) enconformidad con un orden secuencial de los primeros conjuntos de símbolos de datos de entrada y la lectura de los primeros conjuntos de símbolos de datos desde la memoria de intercalador de símbolos sobre lasseñales de sub-portadoras de los primeros símbolos OFDM en conformidad con un orden definido por un código depermutación, comprendiendo el proceso de intercalado par: la escritura de los segundos conjuntos de símbolos de datos de entrada en la memoria de intercalador de símbolos enconformidad con un orden definido por el código de permutación y la lectura de los segundos conjuntos de símbolos de datos desde la memoria de intercalador de símbolos sobre lasseñales de sub-portadoras de los segundos símbolos OFDM en conformidad con un orden secuencial de modo que,mientras que símbolos de datos del primer conjunto son leídos en posiciones de la memoria de intercalador de símbolos,símbolos de datos del segundo conjunto pueden ser escritos en posiciones a las que acaba de efectuarse una lectura yque cuando símbolos de datos del segundo conjunto son leídos en estas posiciones de la memoria de intercalador desímbolos, los símbolos de datos del primer conjunto siguiente pueden ser escritos en las posiciones desde las que seacaban de leer, en donde cuando, en uno de la pluralidad de modos de funcionamiento en los que el número de sub-portadoras porsímbolo OFDM proporciona la mitad o menos de la mitad de un número máximo de sub-portadoras en los símbolosOFDM de uno cualquiera de los modos de funcionamiento, el transmisor es utilizable para intercalar los símbolos dedatos que proceden, a la vez, de los primeros y segundos conjuntos utilizando solamente el proceso de intercaladoimpar.