Patent ES-2701378-T3 (ES)
Title: Circuitos y aparatos para recepción y transmisión de retorno de radio en conexiones punto a punto
Inventor: BORRA ROBERTA
IPC: H04B7/10
Filed: 2017-01-11
Granted: 2019-02-21
Abstract: Aparato para procesar una primera señal (YH) recibida en una rama de recepción asociada con una primera polarización y una segunda señal (YV) recibida en una rama asociada con una segunda polarización ortogonal a la primera polarización, para un sistema de recepción, desmodulación y reconstrucción de un par de señales (AH, AV) moduladas y transmitidas de forma isofrecuencial y con polarización ortogonal en un enlace de radio y que comprenden símbolos piloto en su secuencia de símbolos de modulación, el aparato que comprende: - un circuito SINC. DE PORTADORA XPIC para la cancelación de un componente de interferencia polar cruzada (TV) de la primera señal (YH) recibida, por medio de la señal (YV) recibida en la rama de polarización ortogonal, con dicho circuito SINC. DE PORTADORA XPIC comprende: -- un primer girador de fase (21) que imparte una rotación de fase θX a la segunda señal (YV), -- un primer sumador (2) que agrega la primera señal (YH) a la segunda señal (YV) girada por θX proveniente del primer girador (21), obteniendo una primera señal sujeta a un intento de cancelación de interferencia polar cruzada; -- un segundo girador de fase (38) que imparte una segunda rotación de fase θX-ß a la segunda señal (Yv), -- un segundo sumador (37) que agrega la primera señal (YH) a la segunda señal (YV) girada por θX+ß proveniente del segundo girador (38), obteniendo una segunda señal sujeta a un intento de cancelación de interferencia polar cruzada; -- un tercer girador de fase (40) que imparte una tercera rotación de fase θX-ß a la segunda señal YV, -- un tercer sumador (39) que agrega la primera señal (YH) a la segunda señal (YV) girada por θX-ß proveniente del tercer girador (40), obteniendo una tercera señal sujeta a un intento de cancelación de interferencia polar cruzada; -- en el que β es una rotación de fase adicional; -- un bucle de bloqueo de fase PLL XPIC que proporciona en su salida dicha primera rotación de fase θX para el primer intento de cancelación de interferencia polar cruzada, que comprende: --- un girador (11; 8) que contra-gira un primer error de decisión ε(3)H emitido por un primer circuito de sincronización de la portadora principal (SINC. DE PORTADORA PRINCIPAL 1), aplicando una rotación igual a la inversa de una primera corrección de fase θM; --- un detector de error de fase (23) que recibe en su entrada el primer error de decisión contra-girado ε'H obtenido y calcula una estimación del error de fase de la primera cancelación de interferencia polar cruzada realizada; --- un filtro para filtrar el error de fase estimado calculado y un acumulador (24), dispuesto en serie con el detector (23), en la salida del acumulador, produciéndose ahí la primera rotación de fase θX para el primer intento de cancelación de interferencia polar cruzada; - un primer circuito de sincronización de la portadora principal (SINC. DE PORTADORA PRINCIPAL 1), que recibe en su entrada la primera señal sujeta a un intento de cancelación de interferencia polar cruzada, le aplica la primera corrección de fase θM y produce en su salida una señal WH reconstruida con precisión y dicho primer error de decisión ε(3)H; - un decisor (5) que recibe en su entrada la señal reconstruida WH y emite una señal decidida definitiva AH; - un segundo circuito de sincronización de la portadora principal (SINC. DE PORTADORA PRINCIPAL 2), que recibe en su entrada la segunda señal sujeta a un intento de cancelación de interferencia polar cruzada, le aplica una segunda corrección de fase θ+M y produce en su salida un segundo error de decisión ε(3)+H; - un tercer circuito de sincronización de la portadora principal (SINC. DE PORTADORA PRINCIPAL 3), que recibe en su entrada la tercera señal sujeta a un intento de cancelación de interferencia polar cruzada, le aplica una tercera corrección de fase θ-M y produce en su salida un tercer error de decisión ε(3)-H;; - un controlador que realiza la selección de la primera rotación de fase θX a ser impartida a la primera señal por el primer girador (21), y comprende: -- tres bloques (58,59,60) para calcular un error cuadrático medio, es decir, MSE, (MSE0, MSE +, MSE-) calculados respectivamente en los errores de decisión primero, segundo y tercero (ε(3)H, ε(3)+H, ε(3)-H) emitidos por los respectivos circuitos de sincronización de portadora principal primero, segundo y tercero; -- un selector (61) que comprende un comparador rápido de MSE capaz de comparar las tres MSE calculadas (MSE0;MSE+; MSE-) y emitir - sobre la base de dicha comparación - una selección de la corrección de fase (θX(n+1)) que se impartirá para el primer intento de cancelación de interferencia polar cruzada (21,2).