Patent ES-2799502-T3 (ES)
Title: Aparato de hardware de conmutación de modo de SMP/ASMP rápido para un sistema de múltiples procesadores de alto rendimiento, baja energía y bajo coste
Inventor: CHEN WEI
IPC: G06F15/16
Filed: 2015-10-10
Granted: 2020-12-18
Abstract: Un sistema de procesamiento multiprocesador (MP) (100), caracterizado por que comprende: un regulador de voltaje y circuito de derivación (280) configurado para recibir un primer voltaje de suministro (VDD) y generar un segundo voltaje de suministro (VDDb), en donde el segundo voltaje de suministro tiene un valor de voltaje menor que el primer voltaje de suministro; un primer procesador (110a) configurado para recibir y operar según una primera señal de reloj que tiene una primera frecuencia predeterminada y el primer voltaje de suministro; un segundo procesador (110b) configurado para recibir y operar según o bien la primera señal de reloj o bien una segunda señal de reloj que tiene una segunda frecuencia predeterminada, diferente de la primera frecuencia predeterminada y para recibir y operar según el primer voltaje de suministro o el segundo voltaje de suministro; un controlador (290) acoplado al regulador de voltaje y circuito de derivación (280) y configurado para generar una señal de derivación a ser enviada a dicho regulador de voltaje y circuito de derivación (280) para introducir selectivamente el primer voltaje de suministro o el segundo voltaje de suministro al segundo procesador; y en donde el primer procesador (110a) está configurado además para recibir y operar según la primera señal de reloj y el primer voltaje de suministro durante tanto un primer modo como un segundo modo de operación; en donde dicho controlador (290) comprende una máquina de estado finito (FSM (292)); y si una entrada de señal LDD_MODE_SELECT en dicho controlador (290) es alta, entonces si un comando conmutador SMP/ASMP_SELECT, que indica la operación en el modo de ASMP, se recibe en el controlador (290), el controlador (290) emitirá una señal BYPASS baja y una señal EN alta a dicho regulador de voltaje y circuito de derivación (280), y en base a estos valores para las señales EN y BYPASS, la FSM (292) hace una transición al estado de modo de ASMP (320), en donde antes de entrar en dicho estado de modo de ASMP 320, se entra en un estado de Retardo2 (315) por la FSM (292) que proporciona una cantidad predeterminada de tiempo de retardo antes de que la FSM (292) emita la señal BYPASS baja y entre en el estado de modo de ASMP (320), en donde Retardo2 puede ser cualquier intervalo de período de tiempo adecuado, dependiendo de las características operativas físicas del tipo de regulador de voltaje utilizado para generar el segundo voltaje (VDDb), y si el comando de conmutación indica operación en el modo de SMP, el controlador emitirá una señal BYPASS alta y una señal EN alta a dicho regulador de voltaje y circuito de derivación (280) y en base a estos valores para las señales EN y BYPASS, la FSM (292) hace una transición al estado de modo de SMP (330), en donde antes de entrar en el estado de modo de SMP (330), se entra en un estado de Retardo1 (335) que proporciona una cantidad predeterminada de tiempo de retardo antes de que la FSM (292) emita la señal BYPASS alta y entre en el estado de modo de SMP (330) en donde el Retardo1 puede ser cualquier intervalo de período de tiempo adecuado, por ejemplo, submicrosegundos a decenas de microsegundos, dependiendo de las características operativas físicas del tipo de regulador de voltaje utilizado para generar el primer voltaje de suministro (VDD).