Patent SU-1168937-A1 (SU)
Title: Микропрограммное устройство управлени и отладки микропрограмм процессора
Inventor: GORBACHEV SERGEJ V
IPC: G06F11/00
Filed: 1984-01-26
Granted: 1985-07-23
Abstract: МИКРОПРОГРАММНОЕ УСТРОЙСТВО  УПРАВЛЕНИЯ И ОТЛАДКИ  МИКРОПРОГРАММ ПРОЦЕССОРА, содержащее  регистр микропрограммного адреса,  блок пам ти микрокоманд, дешифратор, генератор  тактовых импульсов, регистр начального  адреса, первый и второй коммутаторы  адреса, два элемента И, причем выход регистра  микропрограммного адреса объединен  с выходом регистра начального адреса  и с входом блока пам ти микрокоманд, первый  и второй выходы которого соединены соответственно  с входом дешифратора и с первыми  информационными входами коммутагоров  адреса, вторые информационные входы  которых соединены с третьим выходом  блока пам ти микрокоманд, четвертый выход  которого соединен с третьими информационными  входами коммутаторов адреса, четвертые  информационные входы которых подключены  к шине внешних запросов, а выходы  соединены соответственно с первыми информационными  входами регистра микропрограммного  адреса и регистра начального  адреса, входы синхронизации которых соединены  соответственно с выходами первого  и второго элементов-И, первые входы которых  соединены с выходом генератора тактовых  импульсов, управл юшие входы коммутаторов  адреса соединены с шиной внешних  условий, отличающеес  тем, что, с целью  сокрашени  аппаратурных затрат дл   отладки микропрограмм, в него введены  триггер, счетчик микрокоманд, два регистра  ветвлени , две схемы сравнени , коммутатор  признаков, четыре элемента ИЛИ, третий  элемент И, причем первый и второй  выходы дешифратора соединены соответственно  с первыми входами третьего и четвертого  элементов ИЛИ, выходы которых  соединены с вторыми входами соответственно  первого и второго элементов И, третий  выход дешифратора соединен с единичным  входом триггера, инверсный выход которого  соединен с вторым входом четвертого  элемента ИЛИ, управл юш.им входом регистра  микропрограммного адреса и первым входом  третьего элемента И, второй вход и вы  ход которого соединены соответственно с вы (Л ходом генератора тактовых импульсов и  счетным входом счетчика микрокоманд, информационный  вход и выход которого соединены  соответственно с четвертым выходом  дешифратора и управл юш.им входом коммутатора  признаков, первый информационный  вход которого подключен к выходу первого  элемента ИЛИ, первый вход которого  соединен с выходом первой схемы сравнени ,  первый вход которой подключен к выходу  а первого регистра ветвлени , информацион00  ный вход которого соединен с шиной внешсо  оо  них запросов, установочным входом счетчика  микрокоманд и информационными входами  первого и второго регистров ветвлени , управл ющий  вход первого регистра ветвлени  соединен с п тым выходом дешифратора , шестой выход которого соединен с управл юшим  входом второго регистра ветвлени ,  выход которого соединен с первым входом  второй схемы сравнени , второй вход которой  соединен с вторым входом первой схемы  сравнени  и выходом регистра микропрограммного  адреса, выход второй схемы сравнени  соединен с вторым входом первого  элемента ИЛИ, второй информационный  вход и выход коммутатора признака соеди