Patent RU-2752552-C1 (RU)
Title: Устройство валидации данных (варианты)
Inventor: MALYSHEV KONSTANTIN ANDREEVICH
IPC: G06F16/215
Filed: 2020-10-23
Granted: 2021-07-29
Abstract: Изобретение относится к устройствам валидации данных. Технический результат заключается в повышении надежности валидации данных. Устройство содержит процессор, соединенный с памятью посредством шины приема и передачи данных; память, содержащую машиночитаемые инструкции, которые при их выполнении побуждают процессор передавать инструкции управления модулю выборки следующего элемента примера, модулю определения первичных требований, модулю генерации развернутых требований, модулю ввода входных данных, модулю валидации по развернутым требованиям, модулю вывода ошибки валидации и модулю вывода результата валидации, где память состоит из оперативного запоминающего устройства (ОЗУ) и постоянного запоминающего устройства (ПЗУ); модуль выборки следующего элемента примера, выполненный с возможностью считывания из постоянного запоминающего устройства (ПЗУ) очередного элемента из сокращенных требований к структуре данных, а также дополнительных требований, соответствующих этому элементу, и с возможностью передачи в модуль генерации развернутых требований адреса текущего элемента примера и дополнительных требований, соответствующих текущему элементу примера, и с возможностью передачи текущего элемента примера данных в модуль определения первичных требований, и с возможностью передачи сигнала о завершении обработки сокращенных требований в модуль генерации развернутых требований и в модуль валидации по развернутым требованиям, где сокращенные требования состоят из примера корректных данных и дополнительных требований, прилагаемых к данному примеру; модуль определения первичных требований, выполненный с возможностью определения первичных требований по элементу примера и передачи первичных требований в модуль генерации развернутых требований, где первичные требования являются требованиями к типу данных элемента данных; модуль генерации развернутых требований, выполненный с возможностью на основании полученных первичных требований, дополнительных требований и адреса текущего элемента примера генерировать соответствующие развернутые требования, временно сохранять их в своей оперативной памяти, передачи в модуль выборки следующего элемента примера сигнала о завершении обработки текущего элемента сокращенных требований, где развернутые требования являются требованиями к входным данным и могут быть описаны в любом возможном формате; при этом если есть необработанные элементы примера из сокращенных требований, то модуль выборки следующего элемента примера продолжает работу; если были обработаны все элементы примера сокращенных требований, модуль выборки следующего элемента примера передает в модуль генерации развернутых требований и в модуль валидации по развернутым требованиям сигнал о том, что обработка сокращенных требований завершена, при этом модуль генерации развернутых требований передает в оперативное запоминающее устройство (ОЗУ) развернутые требования, при этом модуль валидации по развернутым требованиям приходит в состояние готовности приема и валидации входных данных; и модуль ввода входных данных, выполненный с возможностью приема входных данных, которые необходимо подвергнуть валидации, и передачи их в модуль валидации по развернутым требованиям, который считывает из оперативного запоминающего устройства (ОЗУ) развернутые требования и использует их для валидации входных данных; при этом если валидация входных данных прошла успешно, то модуль валидации по развернутым требованиям передает в модуль вывода результата валидации сигнал об успешной валидации; если в процессе валидации входных данных произошла ошибка, то модуль валидации по развернутым требованиям передает в модуль вывода ошибки валидации сигнал об ошибке валидации. 2 н. и 1 з.п. ф-лы, 2 ил.