Patent SU-1125658-A1 (SU)
Title: Оперативное запоминающее устройство с автономным контролем
Inventor: DEGTYAREVA SVETLANA S
IPC: G11C29/00
Filed: 1983-08-03
Granted: 1984-11-23
Abstract: 1. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ  УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ , содержащее последовательно соединенные  регистр адреса, дешифратор  адреса, накопитель, первый регистр  числа, элементы И первой группы,  второй регистр числа и элементы Ивторой  группы, элементы ИЛИ, блок  контрол  и формирователь управл ющих  .сигналов, одни из выходов которо го  подключены соответственно к управл ющим  входам элементов И второй  группы и входам элементов ИЛИ, выходы  которых и выходы элементов И второй  группы  вл ютс  информационным выходом  устройства, информационным  входом которого  вл ютс  один из входов  второго регистра числа и первый  вход блока контрол , второй вход которого  и вход регистра адреса  вл ютс  адресным входом устройства,  отличающеес  тем, что,  с целью повышени  надежности устройства , в него введены треть  группа  элементов И и блок управлени , выходы  которого подключены соответственно  к входам формировател  управл ющих  сигналов, к управл ющим входам  элементов И первой группы и дешифратора  адреса, к третьему входу блока  контрол , четвертый вход которого  соединен с выходом первого регистра  числа, и к первым входам элементов  И третьей группы, одни из входов  блока управлени  соединены с выходами  блока контрол , а другие  вл ютс  управл ющими входами устройства , вторые и третьи входы элементов  И третьей группы подключены соответственно  к другому выходу формировател  управл ющих сигналов и  выходу второго регистра числа. 2. Устройство ПОП.1, отличающеес  тем, что блок управлени  содержит распределитель  сигналов, первый и второй формирователи  сигналов, первый и второй  триггеры, первый и второй элементы  НЕ, элементы И с первого по четвертый , первый и второй элементы И-НЕ,  элемент ИЛИ-НЕ, элемент задержки  и генератор импульсов, выход которого  подключен к первому входу первого  элемента И, второй вход которо- с  ш (Л го и первый вход четвертого элемента  И соединены с выходом второго  триггера, первый вход которого подключен  к выходу генератора импульсов,  а второй - к первым входу и выходу  распределител  сигналов, второй вход д  которого подключен к выходу первого 5  элемента И, а второй и третий выходы  соединены с первыми входами элементов;  И-НЕ и входом элемента задержки,. выход  которого подключен к первому вхо  ду второго элемента И, вторые входы  элементов И-НЕ соединены с выходом  первого элемента НЕ, а выходы - с  одними из входов элемента ИЛИ-НЕ,  другой вход которого подключен к выходу  первого формировател  сигналов  и первому входу первого триггера,   второй вход которого соединен с выходом  второго элемента НЕ, а выход с  первым входом третьего элемента И,  вход второго формировател  сигналов,  входы первого формировател  сигналов,  вторые входы третьего и четвертого эле-.  Ментов И и вход первого элемента НЕ,второй  вход второго элемента И  вл ютс   входами блока, выходами которого  вл - ютс  выход первого триггера,выходы в.торого ,третьего и четвертого элементов И ,  выход элемента ИЛИ-НЕ и второй выход  распределител  сигналов.