•
. . ..
E mitor: Jurnal Teknik Elektro
Vol. 1, No. 1, Maret 2001 : 1 -6
disebut  dengan frame  check  sequence (FCS)  sebelum  ditransmisikan  oleh  pe­ mancar.  FCS  ini  adalah  sede1nikian  rupa sehingga frame yang ditransmisikan  dapat dibagi  secara  eksak  (tanpa  sisa)  dengan pembagi  berpola  tertentu.  Pendeteksian error data dilakukan oleh penerima dengan cara membagi frame yang diterima dengan pembagi  berpola  sama  dengan  pola  pem­ bagi pada pemancar, jika dalam pembagian ini  tidak  terdapat  sisa  (hasilnya  eksak), maka  dapat  disimpulkan  bahwa  tidak terjadi  error  dalam  pengiriman  frame tersebut. Jika panjang dari message adalah k bit  dan panjang  dari  FSC  adalah  n  bit, maka  panjang  frame  yang  akan  ditrans­ misikan adalah n + k bit. Untuk lebih jelasnya, jika kita misalkan: M .=message dengan panjang k-bit F = FCS dengan panjang n-bit T =frame  yang  akan  ditransmisikan dengan panjang (k + n)-bit, dengan n bit terakhir adalah FCS P =angka  pembagi  tertentu  (pola) dengan panjang n + 1 bit. Maka  frame  yang  akan  ditransmisikan adalah: T=2 ° M+F
(1) Perkalian  M  dengan 2 ° diatas  akan menyebabkan  efek  penggeseran  message (M) n-bit ke  kiri  dan  menutup  hasilnya (padded  out) dengan  angka  0,  sehingga didapatkan data dengan  panjang k + n bit dimana n bit terakhir adalah deretan angka 0. Hasil  penggeseran  ini  kemudian  akan ditambah  dengan  n-bit  FCS  untuk mendapatkan  frame  yang  akan  ditrans­ misikan (7). oe · ngan cara ini maka frame yang  akan  ditransmisikan (7) · adalah sederetan k + n  bit,  dimana k bit  yang pertama adalah bit-bit dari message dan n bit yang·terakhir adalah FCS. Jika pembagian TIP diinginkan untuk · tidak  terdapat  sisa maka kita  harus
2
• • . .  .
menentukan FCS sedemikian rupa sehingga: T = 2 n M+F =Q p p . (2) dimana Q adalah basil bagi eksak. Misalkan jika kita bagi 2 ° M dengan P kita dapatkan hasil bagi dan suatu sisa, yakni:
2 n M R --= Q +- (3) p p
dimana Q adalah basil bagi  dan R adalah sisa basil bagi. Untuk  mendapatkan  hasil  bagi TIP yang eksak,  misalkan  kita  gunakan R sebagai FCS,  maka  dengan  menggunakan  (1)  kita dapatkan:
! = 2"M + R = 2"M+! = Q+ R +!  �
p p p p p  p Karena penambahan disini adalah merupakan  penambahan modulo 2 (EXOR),  maka RIP + RIP akan  sama dengan nol, dan: :=Q
yang  berarti  mempunyai  hasil  bagi yang eksak. Suatu  contoh  sederhana  berikut  ini akan menjelaskan prosedur di atas: Suatu  message M = 1010001101  (10  bit) akan ditransmisikan  dengan pola pembagi P =  110101  (6  bit).  Untuk  mendapatkan frame  yang  akan  ditransmisikan (T), terlebih  dahulu  kita  tentukan  FCS.  Jika kita  tuliskan M dan P serta 2 ° M dalam bentuk polinomial, maka: M(X)= X 9 +X' +X 3 +X 2 +X' P(X)= x s +X 4 +X 2 +1 2 n M(X) = x n M(X) Karena  pola  pembagi  mempunyai panjang 6 bit,  maka  panjang FCS  adalah n = 6 - l = S bit. Dan karenanya !
E mitor: Jurnal Teknik Elektro Vol.  1, No. 1, Maret 2001  : 1 -6 ..

## Rumus pendeteksian error
Jt +x8 +x6 +x' +X: +X
� +x.' +X: + 1 /x! 4 +x! 2 +x8 +X +x5 +x3 +X: +X
x!4 + x!J + x! l + X x!J +x.'2 +x!' +Jt +X B +.Jt +Xs +x3 +Jf +X x!J + x.'2 + x! o + x8
x'' + x! o + X 9 + X + xs + x3 +xi+ X x!' +x! o +X s +x6 x9+x8+x' +x6+X 5 +X 3 +X: +X x9 +x8 +X 6 +X
1. Register  terdiri  dari n bit  yang merupakan panjang dari FCS. 2. Gerbang  EXOR  maksimal  adalah sejumlah n. 3. Ada  atau  tidaknya  gerbang  EXOR tergantung pada ada dan tidaknya term dalam polinomial pembagi, P(X). Menggunakan contoh di atas dimana: Message  M(X) = X 9 + x 1 + X 3 + x 2 + x• Pembagi P(X) = X 5 + x• + X 2 + l Maka register yang digunakan adalah register  5  bit  dengan  3  gerbang  EXOR. Implementasi  untuk  contoh  di  atas  dapat dilihat pada Gambar 1 dan Tabel 1. Proses dimulai dengan terlebih dahulu mereset  register (clear). Message  di­ masukkan  dalam  register  per  satu  bit, dimulai dari Most Significant Bit. Karena feedback hanya  muncul  setelah  satu  bit memasuki  ujung  register,  maka  sampai pada  Iangkah  ke empat (sampai  pada  bit keempat dari message) proses yang terjadi hanyalah proses pergeseran biasa. Saat satu
X +X5 +X 4 +x3 +X2 +X }C +x6 +X 4 +X x6 +X5 +X 3 +X x6 +X5 +X 3 +X
0
bit  memasuki  ujung  register  (langkah kelima),  maka  dengan  adanya  jalur feedback, bit  ini  akan  di  tambahkan (EXOR)  pada  pergeseran  berikutnya (langkah keenam). Tabet  1.  memperlihatkan  isi  register untuk tiap selesainya proses satu langkah. Pada Iangkah ke-6, isi register adalah A = l, B=l, C=l, D=O, E = l  dan  bukannya A=O, B=l,  C = O,  D=O,  E=O  (pergeseran  biasa tanpa  adanya  feedback).  Jalur  feedback yang  ada  menyebabkan  ditambahkannya (EXOR) isi register A dari  proses langkah kelima ("l") dengan bit masukan  sebelum bit ini masuk register E, isi dari register D (basil langkah ke-5) sebelum digeser ke C, dan  isi  dari  register  B  (langkah  ke-5) sebelum di geser ke A. Proses . tersebut  berlangsung  untuk semua bit-bit dalam message dan lima bit "O". Penambahan lima bit (00000) tambah­ an  ini  dilakukan  untuk  memperhitungkan pergeseran  message M Iima  bit  untuk
E mitor: Jurnal Teknik Elektro Vol. 1, No. 1, Maret 2001 : 1 -6

## PENUTUP
Cyclic redundancy check yang cukup pi ; v e rjul/ dan  mudah  diimplementasikan . menjadi  pilihan  diantara  metode  peng­ kodean  lainnya.  CRC  dapat  mendeteksi tipe-tipe error berikut ini: 1. Semua single bit errors 2. Semua double  bit  errors selama polinomial  pembagi  P(X)  mempunyai faktor paling sedikit tiga terms. 3. Error dengan jumlah bit ganjil, selama polinomial  pembagi  P(X)  mempunyai faktor
(X + 1). 4. Burst  error dengan  panjang burst kurang dari panjang FCS.
5. Burst error yang lebih besar. Polinomial  pembagi  dalam  CRC sering juga diistilahkan  sebagai  generator
polinomial.  Beberapa generator  poli- nomial yang sering digunakan adalah: CRC-12 = X 2 + X 1 + x3 + .x2 + X + 1
CRC-16 = X 6 + X 5 + X 2 + 1 CRC-CCITT = X 6 + X 2 + X' + 1 CRC-32 = .x32 + _x26 + _x23 + _x22 + _xl6 + _x1 2 + .x1 1 + .x1 ° + .x8 + X + X 5 + x4 + X + X + 1 Sistem  CRC-12  digunakan  dalarn transmisi  karakter  6-bit dan  menghasilkan 12-bit  FCS.  Baik  CRC-16  dan  CRC­ CCITT  digunakan  dalarn  transmisi karakter 8-bit di USA dan EROP A. CRC- 32  merupakan  salah  satu  pilihan  dalarn standar point-to-point synchronous  trans­ mission. Sistem  CRC  ini  menghasilkan FCS 32-bit.
DAFTAR PUSTAKA
Stallings,  Williams, 1985. Data  and Computer communications, Macmillan Publishing Company, New York.
Rarnabadran, Tenkasi V.  1988, A Tutorial on  CRC computations, IEEE Micro,  August 1988, pp. 62- 74
Sait, Sadiq M dan  Wasif hasan, 1995, Hardware Design  and VLSI Implementation  of a Byte-wise CRC generator chip, IEEE Transaction on  Consumer Electronics, Vol. 41, No. 1, February 1995, pp. 195 - 200.
..