00 #define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS_MASK 0x00000 #define UVD_SOFT_RESET__LBSI_VCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS_MASK 0x00000 #define UVD_SOFT_RESET__VCPU_VCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__UDEC_VCLK_RESET_STATUS_MASK 0x000000 #define UVD_SOFT_RESET__UDEC_VCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__UDEC_DCLK_RESET_STATUS_MASK 0x000000 #define UVD_SOFT_RESET__UDEC_DCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__MPC_DCLK_RESET_STATUS_MASK 0x000000 #define UVD_SOFT_RESET__MPC_DCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__MPRD_VCLK_RESET_STATUS_MASK 0x000000 #define UVD_SOFT_RESET__MPRD_VCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__MPRD_DCLK_RESET_STATUS_MASK 0x0000000 #define UVD_SOFT_RESET__MPRD_DCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__IDCT_VCLK_RESET_STATUS_MASK 0x0000000 #define UVD_SOFT_RESET__IDCT_VCLK_RESET_STATUS__SHIFT 0x00 #define UVD_SOFT_RESET__M