     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_QMS_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_SQS0     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_SQGS0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_SQS0     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_SQGS0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_SQS0     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_SQGS0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_SQS0     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_SQGS0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_C0C0     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_C0C0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_C0C0     ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_C0C0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_RPMX0    ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_RPMX0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_RPMX0    ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_RPMX0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_RPMX0    ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_RPMX0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_RPMX0    ((QLA00XX_HW_H0_CH_HUB_ADR << 0) | \          QLA00XX_HW_RPMX0_CRB_AGT_ADR) #define QLA00XX_HW_CRB_HUB_AGT_ADR_S