閘極全環電晶體

**多閘極電晶體**（英語：Mulitgate Device）是指集合了多個閘極於一體的金屬氧化物半導體場效電晶體（MOSFET）。它可以用一個電極來同時控制多個閘極，亦可用多個電極單獨控制各閘極。後者有時又被叫做 Multiple Independent Gate Field Effect Transistor（MIGFET）。多閘極電晶體被提出為的是克服半導體工業裡莫耳定律（Moore's law）發展至今體積的縮小已經到達物理極限的難題。

相當多的公司和機構已經在積極發展多閘極電晶體，其中包含了超微半導體、日立、IBM、英飛凌、英特爾、台積電、飛思卡爾、加州大學柏克萊分校等等，而 ITRS 預估多閘極電晶體將是 32 奈米以下重要的奠基石。實現上主要的障礙來自於製造技術，不論是平面和非平面的設計都面臨挑戰，特別是顯影以及圖案化技術。其他伴隨發展的包含了通道應力、矽上絕緣（SOI）以及高介電質 / 金屬閘極材料。

雙閘極電晶體廣泛用於超高頻混頻器（VHF mixers）和超高頻前端放大器（VHF front end amplifiers）。製造商包含 Motorola、NXP 和 Hitachi。

## 工業需求

平面電晶體主導了整個半導體工業已經好長一段時間。隨著尺寸愈做愈小，出現了短通道效應，特別是漏電流，這類使得元件耗電的因素。

多閘極電晶體的載子通道受到接觸各平面的閘極控制。因此提供了一個更好的方法可以控制漏電流。由於多閘極電晶體有更高的本徵增益和更低的溝道調製效應，在類比電路領域也能夠提供更好的效能。如此可以減少耗電量以及提升晶片效能。立體的設計也可以提高電晶體密度，進而發展需要高密度電晶體的微機電領域。

### 挑戰

如何將非平面電晶體相容於傳統平面電晶體的製程所面臨的挑戰包含：

* 製造僅有 10 奈米左右的矽「鰭」
* 製造與矽鰭各面接觸的合適閘極

## 變形

文獻裡也有其他多種不同的設計。一般來說可分為平面和非平面，以及不同的通道和閘極數（2、3 或 4）。

### 平面雙閘極電晶體

平面雙閘極電晶體使用傳統平面（層層堆疊）的工藝過程來製造此雙閘極元件，避免為了製造非平面、垂直的電晶體結構而必須引入更為複雜的顯影設備。在平面雙閘極電晶體裡，源極 / 汲極通道像三明治一樣被包裹在兩個獨立的氧堆疊閘極之間。建造這種結構的困難處在於如何讓上下兩個閘極能夠自動地彼此對準。

### FlexFET

FlexFET 是一種平面獨立雙閘極電晶體，它的上閘極部分是金屬鑲嵌閘極的 MOSFET，下閘極部分則是深埋在閘極溝槽裡且自對準的 JFET。

FlexFET 是一個真正的雙閘極電晶體，其原因是（1）上下兩個閘極都可對電晶體進行操作，以及（2）上下兩個閘極的操作是彼此互相影響的。FlexFET 正在發展當中且已經被美國半導體公司生產出來。

### FinFET

FinFET 這詞是由美國加州大學柏克萊分校胡正明、劉金智潔（Tsu-Jae King-Liu）、傑佛瑞・波克（Jeffrey Bokor）等 3 位教授所命名，用來描述一種基於早期 DELTA（單閘極）電晶體的設計演化出來並建立在矽上絕緣基板上的非平面雙閘極電晶體。FinFET 主要的特色在於將導電通道包裹在矽「鰭」裡面。源極和汲極之間的距離決定了這個元件的等效通道長度。

現在對 FinFET 這詞的使用已經愈來愈模糊。微處理器廠商 AMD、IBM、Motorola 也把他們的雙閘極元件叫做 FinFET，而 Intel 卻避免用這個詞來稱呼他們與此相像的三閘極電晶體。一般來說，FinFET 被用在那些有「鰭」特徵的電晶體上，並不在乎它確實有幾個閘極存在。

2002 年台積電製造出操作電壓僅 0.7 伏特的 25 奈米電晶體。它的設計之後被命名為「Omega FinFET」，取自於它的閘極包裹住源極 / 汲極結構，其形狀類似希臘字母 omega（Ω）。對 N 型電晶體來說，它的閘極延遲僅有 0.39 皮秒（縮寫 ps），而對 P 型電晶體來說，僅有 0.88ps。

FinFET 可以設計成兩個單獨可控制閘極，這可以讓電晶體的設計更為彈性，可以製造出更具效能、低耗電的元件。

2012 年開始，Intel 開始用 FinFETs 作為他們未來的商品。最近的消息透露，Intel 的電晶體有不同於一般使用矩形的三角形結構，據推測是因為三角形比矩形有較高的結構強度，有助於提高製造的可靠度，而另一方面則是三角柱的面與體積的比例相對立方體來說來的大，這有助於提升開關性能。

2012 年九月，GlobalFoundries 宣布在 2014 年開始提供 23 奈米 FinFET。隔一個月，它的競爭對手，台積電 2013 年 11 月開始生產 16 奈米 FinFETs。

### 三閘極電晶體

三閘極電晶體（Tri-gate）被 Intel 使用在自家的 Ivy Bridge 和 Haswell 處理器上。此元件將一個閘極堆疊在兩個垂直放置的閘極上面，此電子多了三倍的可移動面積。Intel 宣稱他們的三閘極電晶體可以減少漏電流進而減少耗能。相對之前的產品而言，此元件可提高 35% 的速度並且僅需一半的耗電量。

Intel 表示，" 多出來的控制閘極允許我們在 ' 開啟 ' 狀態時盡可能增加電流量（以增進效能），和在 ' 關閉 ' 狀態時讓電流量趨近於零（減少耗能），並且可以讓電晶體狀態之間的轉換速度變得更快（同樣，可以增加效能）。Intel 已經表明在 Sandy Bridge 之後的處理器都將基於此 3D 設計。

Intel 是全世界第一個發表此項技術的廠商。在 2002 年九月，Intel 宣稱此元件 "可最大化增加轉換速度請減少耗電電流"。一年之後的 2003 年九月，AMD 在一場國際固態元件和材料的研討會上宣布他們也在做類似的設計。至此之後就沒有其他消息，直至在 2011 年的英特爾開發者論壇（IDF 2011）上展示以他們在 IDF2009 年發表的技術製造的靜態隨機存取記憶體（SRAM chip）。

2012 年 4 月 23 日，Intel 建造了一個新的產線，命名為 Ivy Bridge，主要生產三閘極電晶體。Intel 自 2002 年就開始發展三閘極電晶體結構，但在 2011 年才正式量產。此種新型態電晶體在舊金山 2011 年 4 月 4 號被提出討論。Intel 產線端預計在 2011 年和 2012 年改良後可以開始生產 Ivy Bridge 中央處理器。除了在桌上型電腦內的 Ivy Bridge 中央處理器使用外，此元件也被使用在低功率的 Atom 晶片上。

"三閘極電晶體" 一詞有時也被廣泛用來指在任何有三個有效閘極或通道的電晶體。

### GAA FET

閘極全環電晶體（Gate-all-around，GAAFET），或稱為「環繞式結構 FET」，和 FinFET 有相同的概念，不同之處在於此元件閘極圍繞了整個載子通道。依設計的不同，GAAFET 可以以 2 個或 4 個等效閘極。此元件已經藉著利用矽奈米線和蝕刻砷化鎵銦（InGaAs）奈米線被建造成功。

## 簡略模型

UC Berkeley BSIM Group 在 2012 年 3 月 1 號正式發表 BSIMCMG106.0.0，這是第一個 FinFET 的標準模型。BSIM-CMG 被實現在 Verilog-A 上。對於有限體參雜（body doping）的本質與非本質模型的物理面電位公式皆已被導出。考慮了多消耗以及量子效應的源極和汲極端的面電位也已明確地被導出來。透過微擾近似，我們已經可以理解有限體參雜的效應。導出的面電位也與 2-D 元件的模擬相當接近。如果通道的參雜濃度很低，低到可以忽略，那麼在特殊情況下，我們可以更進一步改進計算效率。

所有重要的閘極電晶體的效應都已經被這個模型所捕捉。體積翻轉效應被包含在帕松方程式的解裡，於是其後的 I-V 式子自然而然反映出了此效應。多閘極電晶體的電氣準電位的分析給了如何解釋短通道效應的模型。這個模型包含了如何去控制多餘的閘電極（上 / 下閘電極）。

## 參見

* 量子閘
* 量子線路
* 憶阻器

## 註釋

## 外部連接

* Inverted T-FET (Freescale Semiconductor)
* Omega FinFET (TSMC)
* Tri-Gate transistor (Intel Corp.)
* Flexfet Transistor (American Semiconductor)
* Intel video explaining 3D ("Tri-Gate") chip and transistor design used in 22 nm architecture of Ivy Bridge （頁面存檔備份，存於網際網路檔案館）