锁相环

**鎖相迴路**（PLL: Phase-locked loops）是利用回授（Feedback）控制原理實現的頻率及相位的控制系統，其作用是將電路輸出的信號與其外部的參考信號保持同步，當參考信號的頻率或相位發生改變時，鎖相迴路會檢測到這種變化，並且通過其內部的回授系統來調節輸出頻率，直到兩者重新同步，這種同步又稱為「鎖相」（Phase-locked）。

鎖相迴路有許多種，最簡單的鎖相迴路會包括變頻振盪器以及鑒相器，形成回授迴路。振盪器產生訊號，鑒相器比較輸出訊號和輸入週期訊號之間的相位，調整振盪器輸出，設法和輸入週期訊號同步。

若讓輸出訊號和輸入訊號之間的相位一致，則兩者的頻率也會一致。因此，鎖相迴路除了讓相位一致之外，也可以追蹤輸入訊號的頻率，或是產生頻率是輸入訊號整數倍的信號。此特性可以用在電腦時脈的同步、解調變及頻率合成。

鎖相迴路常用在無線電、電信、電子計算機及其他電子設備中。鎖相迴路也可以用來解調變訊號、從高雜訊的通訊頻道中恢復原始信號、產生頻率為輸入信號頻率整數倍的頻率（頻率合成）、或在數位電路（例如微處理器）中產生準確的時鐘脈衝。因為單一的積體電路即可提供完整的鎖相迴路機能，此技術已普遍使用在現在的電子設備中，輸出頻率從 1Hz 以下，到數 GHz。

 

## 實際上類似的例子

### 賽車

鎖相迴路可以用賽車來說明：考慮兩部車進行的繞圈賽車，一部車代表輸入信號，另一部車代表鎖相迴路的輸出，也就是壓控振盪器（VCO）頻率。每一圈代表一個完整的週期。每小時的圈數代表頻率，兩部車之間的距離代表信號之間的相位差。

大部份賽車的過程中，兩部車都可以超過對方或落過對方，這類似鎖相迴路的非鎖相狀態。

但若有事故，賽車場會出現黃色警告旗，此時，任何一部車輛都不允許超過其他的車，也不允許被其他的車超過。此時的兩部車就代表鎖相迴路在鎖相狀態下的輸入信號和輸出信號。每一個駕駛者都會量測其車輛和其他車輛的相位差。若和前車保持的距離太遠了，會設法加速使距離拉近，若和前車保持的距離太近了，會設法減速使距離拉遠。因此，兩部車會保持固定的距離。因為車輛不允許超過其他的車，因此在相同時間內，兩車繞的圈數會相同，因此兩個信號的頻率相同。

### 時鐘的例子

相位和時間成正比，因此相位差可以用時間差來表示。時鐘相對其他時鐘而言，某程度上會有鎖相（固定時間差），但準確度可能有些不同。

若讓時鐘自行運作，各時鐘計時的速率會有些微的差距。例如牆上的鐘每一小時可能會比國家標準技術研究所的鐘快了幾秒，隨著時間過去，時間差會越來越大。

若要讓牆上的鐘和參考時鐘同步，可以每一週比較牆上的鐘和參考時鐘的時間（相位比較），然後調整牆上的鐘。若沒有調整，牆上的鐘和參考時鐘的偏差會越來越大。

有些時鐘有計時調整功能，若比較時鐘和標準時鐘，發現時鐘太快了，會設法讓時鐘的計時慢一點，若時鐘太慢了，會設法讓時鐘的計時快一點。若順利的話，時鐘和標準時鐘的誤差會漸漸縮小。幾週後，時鐘就會準確的對應標準時鐘（在時鐘本身的穩定性範圍內，頻率和相位都和標準時鐘一致）。

早期電動機械學中也有鎖相迴路，例如 1921 年的 Shortt-Synchronome 鐘。

## 歷史

荷蘭物理學家克里斯蒂安・惠更斯早在 1673 年就發現弱耦合的擺鐘會有自發性同步的情形。在 19 世紀時，瑞利男爵發現弱耦合的風琴管及音叉也有同步的情形。1919 年時，威廉・埃克爾斯和 J. H. Vincent 發現二個調諧到頻率略有差異的電子振盪器，若在諧振電路中耦合，會以相同的頻率共振。電子振盪器的自動同步是由愛德華・阿普爾頓在 1923 年發現的。

1925 年時，布里斯托大學電機系的大衛・羅賓森（David Robertson）教授，在威爾斯紀念大樓 Great George 鐘敲鐘出聲的時鐘控制電路中，引入了鎖相的概念。羅賓森教授設計的鐘有一個機電裝置可以調整擺鐘的振動速率，所用的修正訊號是來自一個比較電路，在每天上午格林威治時間 10 點時，比較格林威治天文台的電報脈衝以及擺鐘的相位。其中除了現在電子鎖相迴路中會有的每一個組件之外，羅賓森的設計還有一個特點，其相位比較器是用繼電器邏輯的方式實現相位 / 頻率比較的機能，一直到 1970 年代之後才在電子電路中看到類似的設計。羅賓森的研究比後來 1932 年提出，後來命名為「鎖相迴路」（phase-lock loop）的研究要早。1932 年的研究是英國科學家設法想找到可以代替埃德溫・霍華德・阿姆斯特朗的超外差收音機、同差檢測或直接變換接收機的方案。在同差系統中，會將本機振盪器調到想要的頻率，再乘上輸入的信號。所得的輸出信號會包括原始的調變資訊。原意是想發展一種調諧電路比超外差收音機要少的電路。因為本機振盪器的頻率會快速的飄移，會有自動修正信號加到振盪器上，使其頻率和相位和輸入信號相同。此技術是在 1932 年時，在 Henri de Bellescize 發表在法文期刊 L'Onde Électrique 的論文中所提及。

至少從 1930 年代起，類比電視接收器的鎖相迴路垂直掃描和水平掃描電路，都會和廣播信號的同步信號鎖相。
西格尼蒂克在 1969 年推出了具有完整鎖相迴路機能的單片集成電路（例如 NE565），類似技術的應用就不斷的增加。後來 RCA 推出了 CD4046 互補式金屬氧化物半導體的微功率鎖相迴路 IC，是當時廣為使用的積體電路。

## 結構和功能

一個鎖相迴路電路通常由以下模塊構成：

* 鑒頻鑒相器（PFD）
* 低通濾波器（LPF）
* 壓控振盪器（VCO）
* 反饋迴路（通常由一個分頻器來實現）

每個模塊的簡單原理描述如下：

* 鑒頻鑒相器： 對輸入的參考信號和反饋迴路的信號進行頻率和相位的比較，輸出一個代表兩者差異的信號至低通濾波器。
* 低通濾波器： 將輸入信號中的高頻成分濾除，保留直流部分送至壓控振盪器。
* 壓控振盪器： 輸出一個周期信號，其頻率由輸入電壓所控制。
* 反饋迴路 ： 將壓控振盪器輸出的信號送回至鑒頻鑒相器。通常壓控振盪器的輸出信號的頻率大於參考信號的頻率，因此需在此加入分頻器以降低頻率。

### 分類

* 按照實現技術，可以分為類比鎖相迴路（APLL，Analog PLL）和數位鎖相迴路（DPLL，Digital PLL）。
  * 類比鎖相迴路（Analog PLL）是指類比的鑒相器，濾波器可能是主動的，也可能是被動的。使用壓控振盪器，若其迴路在原點恰有一個極點，則此 APLL 稱為 type II 鎖相迴路。
  * 數位鎖相迴路（Digital PLL）是指數位的鑒相器，若濾波器、振盪器也都是數位的（如數控振盪器），則稱為全數位鎖相迴路（ADPLL，All digital PLL）
* 按照反饋迴路，可以分為整數倍分頻鎖相迴路（Integer-N PLL）和分數倍分頻鎖相迴路（Fractional-N PLL）。
* 按照鑒頻鑒相器的實現方式，可以分為電荷泵鎖相迴路（Charge-Pump PLL）和非電荷泵鎖相迴路。
* 按照環路的帶寬，它可以分為寬帶鎖相迴路（Wide band loop PLL）和窄帶鎖相迴路（Narrow band loop PLL）。

## 性能指標

* 種類和階數
* 鎖相迴路頻率範圍：hold-in 範圍（追蹤範圍）、捕獲範圍、鎖定範圍
* 穩定性指標：迴路頻寬，相位裕度（Phase margin）。
* 暫態響應：例如過沖、到特定精度（例如 50 ppm）的安定時間。
* 穩態誤差：相位誤差或是時序誤差。
* 輸出頻譜純淨度：例如特定 VCO 調諧電壓漣波的邊帶。
* 相位雜訊：定義為特定頻帶的雜訊能量（例如載波上下 10 kHz）。這和 VCO 相位雜訊、PLL 頻寬高度相關。
* 通用參數：例如能耗、電源範圍、輸出振幅。

### 減少抖動以及雜訊

鎖相迴路的理想特性是是參考時脈和回授時脈的邊緣可以對正。在 PLL 已經鎖定時，兩者相位的平均誤差稱為靜態相位偏移（static phase offset）或穩態相位誤差（steady-state phase error）。二個相位之間的變異稱為追隨抖動。理想上，靜態相位偏移要是 0，追隨抖動越小越好。

相位雜訊是鎖相迴路會有的另一種抖動，是因為振盪器本身以及振盪器的頻率控制電路元件所造成。在此一層面上，已有一些技術比其他技術的性能更好。最早的數位鎖相迴路是用射極耦合邏輯電路（ECL）組成，不過其功耗很高。若要讓鎖相迴路有小的相位雜訊，最好避免使用電晶體－電晶體邏輯（TTL）或的互補式金屬氧化物半導體（CMOS）等飽和邏輯特性的零件。

鎖相迴路的另一個理想特性是在電源及地的電壓突然變化時，其產生的時脈頻率和相位不會受到影響。這稱為電源電壓抑制比，抑制比越高越好。

若要改善輸出的相位雜訊，其 VCO 可以用注入鎖定振盪器。

## 應用領域

鎖相迴路常用在同步應用中，例如太空同調解調和門限擴展（threshold extension）的通訊、位元同步和符號同步。鎖相迴路也用在頻率調製信號的解調變。在無線電發射機中，會用 PLL 來合成新的頻率，是參考頻率的倍數，和參考頻率有相同的穩定度。

其他的應用有：

* 頻率調製（FM）訊號的解調變：若 PLL 鎖定 FM 訊號，VCO 會追蹤輸入信號的瞬時頻率。濾波後的誤差電壓會控制 VCO，並且和輸入信號鎖定，這就是解調變後的 FM 輸出。VCO 轉遞特徵會決定解調變輸出的線性度。因為用在 PLL 積分電路中的 VCO 是高度線性的信號，因此可以實現高線性度的 FM 解調變器。
* 頻率偏移調變（FSK）的解調變：用在數位資料通訊以及電腦週邊上，透過在二個事先設定頻率之間切換的信號來傳輸二進位資料。
* 小信號的恢復（用鎖相放大器來追蹤參考頻率）
* 恢復資料流（例如來自碟盤存儲資料）的時脈資訊
* 微處理器的倍頻器，讓內部的處理器元件可以運行的比外部的時脈更快，而且有準確的比例關係。
* 數據機的解調變，以及電信和遙控訊號的音頻信號。
* 影響信號的數位訊號處理。鎖相迴路也用來同步影片訊號的相位和頻率，因此可以取樣及進行數位處理。
* 非接觸式的原子力顯微鏡，偵測探針和表面的交叉作用產生的共振頻率。
* 直流電動機電機控制器

### 時脈恢復

有些資料流，特別是高速的串列資料流（例如硬碟磁頭讀到的原始資料流），在傳送時不會將其時脈信號一起送出。接收器利用類似的參考頻率來產生時脈，再利用 PLL 將其時脈和接收資料的相位鎖定同步。此程序稱為時脈恢復。為了時脈功能，資料流中必須有夠快的資料切換，以校正 PLL 振盪器的頻率飄移。一般而言，會使用一些線路碼（例如 8b/10b），讓二次資料切換時間間隔有一個明確的上限值
。

### 偏移校正

若時脈和資料一起傳送，會用時脈為準來進行資料取樣。因為時脈接收後需放大，才能驅動正反器取樣資料。時脈邊緣和接收的資料窗之間會有一個有限大小的時間延遲，長度隨過程、溫度、電壓而不同。此時間延遲會限制傳送資料的速率。有一種消除延遲的方式是在接收端加入一個偏移校正（deskew）的 PLL，使得每一次資料正反器的時脈都接收到的時間同相位。此應用中，常會使用一種特殊的鎖相迴路，稱為延遲鎖定迴路（DLL）。

### 展頻

所有的電子系統都會發射一些不想要的無線電訊號。有許多的機構（例如美國的聯邦通信委員會）會限制這些發射的能量，以及其帶來的干擾。發射的雜訊其頻率一般會有一個尖銳的頻譜峰值（一般是在元件的工作頻率，或是其幾倍的諧波）。系統設計者可以用展頻（spread-spectrum）PLL，將頻譜上的能量分散在其他頻段，使峰值降低，以減少對高 Q 值接收器的干擾。例如，將工作頻率略為往上或往下調整（約 1%），工作在數百 MHz 的元件，可以將其干擾頻譜擴展到數 MHz 的頻寬範圍內，這可以大幅減少對調頻廣播頻道（其頻寬是數萬 Hz）的干擾。

### 時脈分配

一般來說，晶片的參考時脈會驅動晶片中的鎖相迴路（PLL），接著驅動晶片內的時脈分配。時脈分配一般會以平衡分配，設法讓時脈可以同時到達晶片的各個端點。其中一個端點是鎖相迴路的回授輸入。鎖相迴路的功能是比較分配的時脈以及參考時脈，並且調整分配時脈的相位以及頻率，使其分配時脈的相位以及頻率和參考輸入同步。

鎖相迴路無所不在，包括在距離數公尺的系統時鐘校準，也用在晶片中的時脈裡。有時參考信號不一定是單純的時脈信號，也有可能是有夠快資料轉換的資料流，讓鎖相迴路可以從資料流中取得正常且夠快的時脈訊號。有時參考時脈的頻率和分配時脈相同，也有可能分配時脈的頻率和參考頻率之間有有理數的比例關係。

### AM 偵測

鎖相迴路可以同步的解調變調幅（AM）信號。鎖相迴路會從調幅信號的載波中還原頻率以及相位資料。VCO 收到的相位會和載波差 90 度，因此會調整相位差使其同步，再送到乘法器中。乘法器的輸出包括頻率信號的和以及差，再經過低通濾波後取得解調變信號。因為 PLL 只會針對很接近 VCO 輸出的載波頻率有反應，因此 PLL AM 偵測器有高度的選擇性以及雜訊抑制能力，這是傳統峰值型解調變器作不到的。不過，若調幅訊號的調變深度到 100%，鎖相迴路可能會無法鎖定（lose lock）。

### 頻率合成

在數位無線通訊系統（例如 GSM、CDMA 等）中，在傳輸時會用 PLL 針對本地振盪器進行上轉換（up-conversion），在接收時也會對本地振盪器進行數位下轉換。大部份的行動電話中，此一機能已整合到單一的積體電路中，以減小行動電話的成本及體積。在基地站，因為訊號需要的高性能，需要用分立元件來達到所需的性能。GSM 本地振盪器模組一般會用頻率合成器積體電路及分立的共振腔壓控振盪器。

## 方塊圖

鑒相器會比較兩個輸入信號，並產生和其相位差成正比的誤差信號，誤差信號會經過低通濾波，之後驅動壓控振盪器（VCO），以產生輸出相位。此輸出會透過回授迴路（可能再加上除頻器）再成為系統的回授輸入，因此形成負反饋。若輸出相位偏移，誤差信號會增加，使壓控振盪器的相位往另一個方向變化，以減少相位誤差。因此輸出相位可以鎖定另一輸入信號（稱為參考信號）的相位。

類比的鎖相迴路是由類比的鑒相器、低通濾波器以及壓控振盪器組成，形成負反饋的組態。數位的鎖相迴路則會有數位的鑒相器，也可能在參考信號、反饋路徑（或兩者都有）加上除頻器，讓 PLL 輸出的頻率可以維持為參考信號頻率的有理數。若將反饋路徑的除以 _N_ 除頻器改為可程式化的吞脈衝計數器，也可以讓輸出信號的頻率是參考信號的非整數倍。

振盪器會產生週期性的輸出信號。假設一開始振盪器的頻率幾乎和參考信號相同，若振盪器的相位落後參考信號，鑒相器會增加振盪器的控制電壓，使其頻率加快。若振盪器的相位領先參考信號，鑒相器會降低振盪器的控制電壓，使其頻率減慢。因為一開始振盪器的頻率可能會和參考信號的頻率差很多。實務上的鑒相器也會回應頻率差，目的是增加可允許輸入的鎖定範圍。依應用的不同，可能會用壓控振盪器的輸出作為 PLL 系統的輸出，也可能是以給振盪器的控制信號作為系統輸出。

## 組成

### 鑒相器

鑒相器（phase detector，簡稱 PD）會產生對應二信號相位差的電壓。在鑒相器中，鑒相器的信號輸入分別是參考輸入，以及壓控振盪器（VCO）輸出的回授信號。鑒相器的輸出可以用來控制壓控振盪器，使二信號之間的相位差可以調整為定值，因此整個系統是負回授系統
。

不同種類的鑒相器有不同的性能特性。

例如，混頻器會產生諧波，因此會產生不希望出現的頻率邊帶，也稱為參考突波（reference spurs），若希望壓控振盪器（VCO）產生的是單一頻率的訊號，這就會增加設計的複雜性。在濾波器設計需求中，會因為這部份的濾波而降低捕獲範圍，或是拉長鎖定時間。在這些應用中會使用比較複雜的數位鑒相器，其輸出不會有嚴重的參考突波問題。而且在鎖波時，其輸入的穩態的相差會接近 90 度。

在鎖相迴路應用中，常需要知道鎖相迴路是否有失鎖（out of lock）的情形，比較複雜的數位鑒相器會有對應失鎖的輸出信號。

數位鎖相迴路中常會使用 XOR 門當作簡易鑒相器。若對線路作一些簡單的修改，也可以用在類比鎖相迴路中。

### 濾波器

鎖相迴路濾波器（多半是低通濾波器）一般會有兩種不同的功能。

第一個功能是決定迴路的動態特性（也稱為穩定性）。這是指迴路對擾動（例如參考頻率的變動、田回授除頻器的變化，或是啟動）的響應特性。常見的考量是迴路可以鎖定的範圍（pull-in 範圍、鎖定範圍、捕獲範圍），迴路鎖定的速度（lock 時間，lock-up 時間或安定時間）、阻尼特性等。依應用的不同，濾波器可能會是以下幾種的一種或多種：單純的比例（P，增益或衰減量）、積分（I，低通濾波器）、導數（D，高通濾波器）。迴路的參數常會用波德圖及相位裕度進行檢驗。控制理論中的常用概念（包括 PID 控制器）用設計此功能。

第二個功能是限制參考信號的頻率能量範圍（漣波），這是鑒相器輸出以及 VCO 控制輸入上的信號。此信號上若有不希望出現的頻率邊帶，即為參考突波（reference spurs）。

此模組的設計可能主要會是上述二個功能中的一個，也有可能是比較複雜的模組，設法達到上述二功能。常見的取捨可能是增加系統頻寬，但是會降低穩定值，或是加入阻尼使穩定性變好，但是降低系統反應速度，增加安定時間。上述的調整也會影響相位雜訊。

### 振盪器

所有的鎖相迴路都會有可以調整輸出頻率的振盪器，可以是由類比電路驅動的類比振盪器（類比鎖相迴路），或是像部份數位鎖相迴路（DPLL）的作法，使用數位類比轉換器（D-A converter）。若是全數位鎖相迴路（ADPLL），會用純數位的振盪器。

### 回授路徑以及除頻器

可以在 PLL 的振盪器和回授輸入之間加入除頻器，以進行頻率合成。在無線電發射器的應用中常會用到可程式的除頻器，因為可以用穩定、準確但昂貴的單一頻率石英晶體諧振器產生許多不同的頻率。

有些 PLL 在參考時脈和給鑒相器的參考輸入之間加入除頻器。若回授迴路有除 $N$ 的除頻器，而參考輸入有除 $M$ 的除頻器，可以讓 PLL 的頻率為參考頻率的 $N/M$ 倍。直接給鎖相迴路較低頻率的參考輸入似乎不難，不過有時參考頻率因為其他因素而受到限制，因此會改在參考時脈和給鑒相器的參考輸入之間加入除頻器。

乘頻率的 PLL 也可以用將電子振盪器的輸出鎖定在參考信號的 _N_ 次諧波來實現。此時就不用單純的鑒相器，會用諧波混合器（harmonic mixer）。諧波混合器會將參考信號變成有許多諧波的脈衝序列，。VCO 的輸出會大約調整到接近其中的一個諧波。因此，想要的諧波混合器輸出（表示 _N_ 次諧波和 VCO 輸出的差異）落在濾波器通帶頻率範圍內。

回授迴路中也不一定只能用除頻器。回授迴路中也可以用乘頻器或頻率混合器。乘頻器會讓 VCO 的輸出是參考頻率的幾分之一。也可以是這些元件的組合。例如頻率混合器加上除頻器：這可以讓除頻器運作在很低的頻率，但不會影響迴路增益。

## 建模

### 類比 PLL 的時域模型

用類比乘法器作為鑒相器，使用線性濾波器的類比 PLL，可以用以下方式來推導其方程式。令鑒相器的參考輸入為 $f_{1}(\theta _{1}(t))$ ，VCO 的輸出為 $f_{2}(\theta _{2}(t))$ ，相位分別是 $\theta _{1}(t)$ 和 $\theta _{2}(t)$ 。 $f_{1}(\theta )$ 和 $f_{2}(\theta )$ 是各信號波形的函數。則鑒相器的輸出 $\varphi (t)$ 為

　
: $\varphi (t)=f_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t))$

VCO 頻率會是 VCO 輸入的函數 $g(t)$

　
: ${\dot {\theta }}_{2}(t)=\omega _{2}(t)=\omega _{\text{free}}+g_{v}g(t)\,$

其中 $g_{v}$ 為 VCO 的靈敏度，其單位為 Hz / V， $\omega _{\text{free}}$ 是 VCO 的自由運行頻率。

迴路濾波器可以用以下線性微分方程系統來表示

　
: ${\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (t),\\g(t)&=&c^{*}x,\end{array}}\quad x(0)=x_{0},$

其中 $\varphi (t)$ 是濾波器輸入 $g(t)$ 是輸波器輸出， $A$ 是 $n$ 維方陣， $x\in \mathbb {C} ^{n},\quad b\in \mathbb {R} ^{n},\quad c\in \mathbb {C} ^{n},\quad $ . $x_{0}\in \mathbb {C} ^{n}$ 是濾波器的初始狀態。星號表示共軛轉置。

因此 PLL 的系統如下

　
: ${\begin{array}{rcl}{\dot {x}}&=&Ax+bf_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t)),\\{\dot {\theta }}_{2}&=&\omega _{\text{free}}+g_{v}(c^{*}x)\\\end{array}}\quad x(0)=x_{0},\quad \theta _{2}(0)=\theta _{0}.$

其中 $\theta _{0}$ 是初始的相位偏差量。

### 類比 PLL 的相位域模型

考慮 PLL 的參考輸入 $f_{1}(\theta _{1}(t))$ 和 VCO 的輸出 $f_{2}(\theta _{2}(t))$ 是高頻訊號。
則針對任何片段可微的 $2\pi $ 週期函數 $f_{1}(\theta )$ and $f_{2}(\theta )$ ，存在一函數 $\varphi (\theta )$ 使得濾波器 $G(t)$ 的輸出

　
: ${\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{1}(t)-\theta _{2}(t)),\\G(t)&=&c^{*}x,\end{array}}\quad x(0)=x_{0},$

在相位域上漸近等於在時域模型中濾波器的輸出（ $G(t)-g(t)$ 的差值，相對頻率而言很小）
。 
此處 $\varphi (\theta )$ 是鑒相器特性函數。

相位差標示為 $\theta _{\Delta }(t)$

　
: $\theta _{\Delta }=\theta _{1}(t)-\theta _{2}(t).$

則以下的動力系統可以描述 PLL 的行為

　
: ${\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{\Delta }),\\{\dot {\theta }}_{\Delta }&=&\omega _{\Delta }-g_{v}(c^{*}x).\\\end{array}}\quad x(0)=x_{0},\quad \theta _{\Delta }(0)=\theta _{1}(0)-\theta _{2}(0).$

此處 $\omega _{\Delta }=\omega _{1}-\omega _{\text{free}}$ ; $\omega _{1}$ 是參考振盪器的頻率（假設 $\omega _{\text{free}}$ 是定值）。

#### 舉例

考慮弦波信號

　
: $f_{1}(\theta _{1}(t))=A_{1}\sin(\theta _{1}(t)),\quad f_{2}(\theta _{2}(t))=A_{2}\cos(\theta _{2}(t))$

以及作為濾波器的單極點 RC 電路。其時域模型如下

　
: ${\begin{aligned}{\dot {x}}&=-{\frac {1}{RC}}x+{\frac {1}{RC}}A_{1}A_{2}\sin(\theta _{1}(t))\cos(\theta _{2}(t)),\\[6pt]{\dot {\theta }}_{2}&=\omega _{\text{free}}+g_{v}(c^{*}x)\end{aligned}}$

此信號的鑒相器特性等於

　
: $\varphi (\theta _{1}-\theta _{2})={\frac {A_{1}A_{2}}{2}}\sin(\theta _{1}-\theta _{2})$

因此相位域模型如下

　
: ${\begin{aligned}{\dot {x}}&=-{\frac {1}{RC}}x+{\frac {1}{RC}}{\frac {A_{1}A_{2}}{2}}\sin(\theta _{\Delta }),\\[6pt]{\dot {\theta }}_{\Delta }&=\omega _{\Delta }-g_{v}(c^{*}x).\end{aligned}}$

此系統方程式和單擺的數學方程式等效

　
: ${\begin{aligned}x&={\frac {{\dot {\theta }}_{2}-\omega _{2}}{g_{v}c^{*}}}={\frac {\omega _{1}-{\dot {\theta }}_{\Delta }-\omega _{2}}{g_{v}c^{*}}},\\[6pt]{\dot {x}}&={\frac {{\ddot {\theta }}_{2}}{g_{v}c^{*}}},\\[6pt]\theta _{1}&=\omega _{1}t+\Psi ,\\[6pt]\theta _{\Delta }&=\theta _{1}-\theta _{2},\\[6pt]{\dot {\theta }}_{\Delta }&={\dot {\theta }}_{1}-{\dot {\theta }}_{2}=\omega _{1}-{\dot {\theta }}_{2},\\[6pt]&{\frac {1}{g_{v}c^{*}}}{\ddot {\theta }}_{\Delta }-{\frac {1}{g_{v}c^{*}RC}}{\dot {\theta }}_{\Delta }-{\frac {A_{1}A_{2}}{2RC}}\sin \theta _{\Delta }={\frac {\omega _{2}-\omega _{1}}{g_{v}c^{*}RC}}.\end{aligned}}$

### 線性化的相位域模型

鎖相迴路也可以進行拉普拉斯變換，當做控制系統來分析。其迴路響應可以寫為下式：

　
: ${\frac {\theta _{o}}{\theta _{i}}}={\frac {K_{p}K_{v}F(s)}{s+K_{p}K_{v}F(s)}}$

其中

 * $\theta _{o}$ 是輸出相位，單位為弧度。
* $\theta _{i}$ 是輸入相位，單位為弧度。
* $K_{p}$ 是鑒相器增益，單位是 V/rads
* $K_{v}$ 是壓控振盪器增益，單位是 rads/V-s
* $F(s)$ 是迴路濾波器傳遞函數（無因次）

迴路中可以加入不同的迴路濾波器，以控制迴路特性。最簡單的濾波器是一個極點的 RC 電路。其迴路傳遞函數如下

　
: $F(s)={\frac {1}{1+sRC}}$

迴路響應為：

　
: ${\frac {\theta _{o}}{\theta _{i}}}={\frac {\frac {K_{p}K_{v}}{RC}}{s^{2}+{\frac {s}{RC}}+{\frac {K_{p}K_{v}}{RC}}}}$

這是標準的諧振子型式。其分母和以下的二階系統有關：

　
: $s^{2}+2s\zeta \omega _{n}+\omega _{n}^{2}$

其中 $\zeta $ 是阻尼比， $\omega _{n}$ 是迴路的自然頻率。

針對單極點的 RC 濾波器

　
: $\omega _{n}={\sqrt {\frac {K_{p}K_{v}}{RC}}}$

　
: $\zeta ={\frac {1}{2{\sqrt {K_{p}K_{v}RC}}}}$

迴路的自然頻率是量測迴路的響應時間，阻尼比則是和過沖和振鈴（ringing）有關。理想上，自然頻率越高越好，阻尼比應接近 0.707（臨界阻尼）。不過針對單極點濾波器，自然頻率和阻尼比兩者無法個別獨立調整。考慮臨界阻尼

　
: $RC={\frac {1}{2K_{p}K_{v}}}$

　
: $\omega _{c}=K_{p}K_{v}{\sqrt {2}}$

另外一種比較有效的濾波器，超前－滯後濾波器（lag-lead filter），其中有一個極點和一個零點，可以用二個電阻和一個電容實現，其傳遞函數為

　
: $F(s)={\frac {1+sCR_{2}}{1+sC(R_{1}+R_{2})}}$

此濾波器有二個時間常數

　
: $\tau _{1}=C(R_{1}+R_{2})$

　
: $\tau _{2}=CR_{2}$

自然頻率和阻尼比和時間常數的關係如下

　
: $\omega _{n}={\sqrt {\frac {K_{p}K_{v}}{\tau _{1}}}}$

　
: $\zeta ={\frac {1}{2\omega _{n}\tau _{1}}}+{\frac {\omega _{n}\tau _{2}}{2}}$

因此給定自然頻率和阻尼比，可以針算迴路濾波器的時間常數

　
: $\tau _{1}={\frac {K_{p}K_{v}}{\omega _{n}^{2}}}$

　
: $\tau _{2}={\frac {2\zeta }{\omega _{n}}}-{\frac {1}{K_{p}K_{v}}}$

真實應用中的迴路濾波器設計會更複雜，可能會使用高階的濾波器去降低特定來源的相位雜訊（可以參考以下 D Banerjee 的參考資料）。

### 用軟體實現數位鎖相迴路

數位鎖相迴路可以用硬體來實現，例如用像是 CMOS 4046 的積體電路。不過微處理器的速度越來越快，因此若鎖相的頻率沒有到 MHz 的等級，這類的應用（例如精準的控制馬達速度）可以用軟體來實現鎖相迴路。用軟體實現數位鎖相迴路有幾個好處，對於反饋迴路的客製比比較簡單（包括參考信號和輸出信號的除頻、倍頻或頻率比例關係）。而且，軟體實現容易瞭解，也容易作實驗。以下是一個用 MATLAB 實現的數位鑒相器，這類的鑒相器強健性高，而且容易實現。

在此例子中，假設 tracksig 陣列中有要追蹤的參考信號。振盪器是用計數器來實現，計數器的最高位元表示振盪器開啟或是關閉。程式模擬二個 D 型觸發器，可以作為相位和頻率的比較器。不論參考信號或回授信號出現上緣時，對應的觸發器會為高準位，當二個觸發器都是高準位時，會將觸發器重置。二個觸發器中何者為高準位，表示參考信號領先回授信號或落後回授信號。誤差信號是這二個觸發器值的差值。超前－滯後濾波器是用在濾波誤差信號中入誤差信號以及其導數所得。接下來要進行整合以找到其自然頻率。

在實務上，可以在鎖相迴路的回授中加入其他的動作。例如鎖相迴路是要實現倍頻器，則振盪信號可以先除頻，再和參考信號比較。

## 相關條目

* 頻率鎖定迴路
* 電荷泵鎖相迴路
* 載波恢復
* 科斯塔斯循環
* 延遲鎖定迴路（DLL）
* 直接變換接收機
* 直接數位合成
* 卡爾曼濾波
* 多位元鎖相迴路
* Shortt–Synchronome clock：相位鎖定主單擺的單擺（約 1921 年）
* 佛洛依德・加德納：鎖相迴路研究的專家，有提出電荷泵鎖相迴路猜想（Gardner's conjecture on charge-pump phase-locked loops），鎖定範圍問題（Gardner's problem on the lock-in range）也和他有關。
* 威廉・伊根，有提出對 type II 類比鎖相迴路鎖定範圍的猜想（Egan's conjecture on the pull-in range of type II APLL）

## 註解

## 參考資料

## 延伸閱讀

* Banerjee, Dean, PLL Performance, Simulation and Design Handbook 4th, National Semiconductor, 2006 [2012-12-04], （原始內容存檔於 2012-09-02） .
* Best, R. E., Phase-locked Loops: Design, Simulation and Applications, McGraw-Hill, 2003, ISBN 0-07-141201-8
* de Bellescize, Henri, La réception Synchrone, L'Onde Electrique, June 1932, **11**: 230–240
* Dorf, Richard C., The Electrical Engineering Handbook, Boca Raton: CRC Press, 1993, Bibcode:1993eeh..book.....D, ISBN 0-8493-0185-8
* Egan, William F., Phase-Lock Basics, John Wiley & Sons, 1998 . (provides useful Matlab scripts for simulation)
* Egan, William F., Frequency Synthesis by Phase Lock 2nd, John Wiley and Sons, 2000 . (provides useful Matlab scripts for simulation)
* Gardner, Floyd M., Phaselock Techniques 3rd, Wiley-Interscience, 2005, ISBN 978-0-471-43063-6
* Klapper, J.; Frankle, J. T., Phase-Locked and Frequency-Feedback Systems, Academic Press, 1972 . (FM Demodulation)
* Kundert, Ken, Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers (PDF) 4g, Designer's Guide Consulting, Inc., August 2006 [2008-05-25], （原始內容存檔 (PDF) 於 2008-05-09）
* Liu, Mingliang, Build a 1.5-V 2.4-GHz CMOS PLL, Wireless Net Design Line, February 21, 2006, （原始內容存檔於 July 1, 2010） . An article on designing a standard PLL IC for Bluetooth applications.
* Wolaver, Dan H., Phase-Locked Loop Circuit Design, Prentice Hall, 1991, ISBN 0-13-662743-9

## 外部連結

* D.Banerjee, PLL Performance, Simulation and Design, Fourth Edition, Dog Ear Publishing, LLC, 2006.
* P.R. Gray et coll., Analysis and Design of Analog Integrated Circuits, Wiley, 2001.
* T.H. Lee, The Design of CMOS Radio-Frequency Integrated Circuits, Second Edition, Cambridge University Press, 2003.
* B. Razavi, RF Microelectronics, Prentice Hall, 1998.
* K. Shu et E. Sánchez-Sinencio, CMOS PLL Synthesizers: Analysis and Design, Springer, 2004.
* Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers （頁面存檔備份，存於網際網路檔案館）
* MIT Open Course: 6.976 High Speed Communication Circuits and Systems, Spring 2003 （頁面存檔備份，存於網際網路檔案館）
* Circuit sage: Phase Locked Loop Design （頁面存檔備份，存於網際網路檔案館）
* Dennis Fischette's 1-Stop PLL Center （頁面存檔備份，存於網際網路檔案館）
* Ask the Applications Engineer - 30 - PLL Synthesizers
* Jess Chen,「An introduction to the PLL library」, Cadence Design Systems document
* Agilent EEsof EDA Applications: Phase-Locked Loops （頁面存檔備份，存於網際網路檔案館）
* PhD thesis: Modeling and simulation techniques for the accurate verification of Integer-N PLLs