Xeon_Phi

**至強融核**（Xeon Phi）協處理器，是首款英特爾集成眾核（Many Integrated Core，MIC）架構產品。用作高性能計算（HPC）的超級計算機或伺服器的加速卡。最多 72 個處理器核心，每個核心擁有 4 個超線程，最多 288 個線程，超線程無法關閉。與之競爭的是 GPGPU（通用圖形處理器）在 HPC 領域應用的普及。英特爾至強融核協處理器提供了類似於英特爾至強處理器編程環境的通用編程環境。多個英特爾至強融核協處理器可安裝在單個主機系統中，這些協處理器可通過 PCIe 對等互連相互通信，不受主機的任何干擾。

## 歷史

### 前身

前身為 2006 年英特爾宣布的研發產品 Larrabee 的眾核架構（many core architecture），這是基於 P5 微架構內核，每核 4 路超執行緒，512 位 SIMD，內部環形數據匯流排，擴展的高速緩存一致性的眾核系統。Larrabee 用於 GPU 產品的開發於 2010 年 5 月終止。

2009 年開始的英特爾的 Single-chip Cloud Computer 多核微處理器原型，這是用於雲計算數據中心在單晶片上部署多核（原型為 48 核），硬體支持對每核的頻率與電壓控制以最大化能耗效用，還有 mesh 網絡用於片間通信。該設計缺乏高速緩存一致性內核，主要用於使設計適用於很多核的情形。

2007 年披露的 Teraflops Research Chip 研究項目是片上 80 核，每核 2 套浮點單元，非 x86 實現而是 96 位超長指令字架構。該項目研究了核間通信方法、片上能耗管理，獲得了 1.01 TFLOPS 在 3.16 GHz 功率 62 W。

### 至強融核的原型 Knights Ferry

英特爾 **集成眾核**（Many Integrated Core，MIC）原型板，命名為 **Knights Ferry** 於 2010 年 5 月 31 日發布。該產品源於 Larrabee 項目與英特爾其他研究包括 _Single-chip Cloud Computer_。

該產品在一塊 PCIe 板上布設了有序的 32 顆 1.2 GHz 處理器核心，每核 4 執行緒，2 GB GDDR5 板上內存，，8 MB coherent L2 高速緩存（每核 256 KB 以及 32 KB L1 代碼高速緩存，32 KB L1 數據高速緩存），功耗～300 W,，使用 45 nm 製程。板上的 _Aubrey Isle_ 內核控制 1,024 位寬的環形匯流排（雙向 512 位）連接各核與主內存。單板性能超過 750 GFLOPS。原型板僅支持單精度浮點數指令。

最初用戶包括歐洲核子研究組織，韓國科學技術情報研究院與萊布尼茲超級計算中心。硬體廠商包括 IBM, SGI, HP, Dell 等。

### 第一代產品

第一批至強融核的研發代號為 Knights Corner，2011 年公布，使用 22 奈米製程與 3 維三柵極結構電晶體。繼承了 Larrabee 的每核 4 路 SMT 執行緒，512 位 SIMD 單元，32KB L1 指令 cache，32KB L1 數據 cache，一致的 L2cache（每核 512 KB），每個核心專用的二級高速緩存由全局分布的 (global-distributed) 標籤目錄（TD）保持完全一致；16 套內存控制器均勻分布在環上，連接片上的 GDDR5 內存；PCIe 客戶端邏輯通過 PCIe IO 部件連接主機內存；所有這些組件都由帶寬極高的雙向環形匯流排互連在一起，其中數據環是單向 512 位帶寬，還有雙向的地址環（發送讀 / 寫命令和內存地址）與確認環（發送流控制和一致性消息），由於模擬實驗證實地址環與確認環會在 32 個核心並行時飽和，最終設計是在每個方向使用 2 個地址環和 2 個確認環。英特爾眾核架構的計算核心是基於修改版的 P54C 設計，最初用於 Pentium（即 80586），指令流水順序執行，提供 4 路超執行緒，該 x86 架構的電路實現只占內核面積的 2%。這利用了 x86 的技術創造了 x86 兼容的多核架構可利用已有的並行軟體工具。至強融核協處理器核心的一個重要組件是矢量處理單元 (VPU)，包括一種新型的 512 位 SIMD 指令集，其正式名稱為英特爾 ® 初始眾核指令集（英特爾 ® IMCI）。VPU 每周期可執行 16 路單精度或 8 路雙精度浮點運算。VPU 還支持融合乘 - 加 (FMA) 指令，還可提供整數支持。VPU 還包括擴展數學單元 (EMU)，它可執行超越運算，如倒數、平方根和對數，從而支持高帶寬矢量式執行這些運算。EMU 通過計算這些函數的多項式近似值進行運算。

L2 高速緩存的一致性問題：當某個核心訪問它的 L2 高速緩存發現缺失時，地址請求會通過地址環形匯流排發送至各核心的標籤目錄（distributed Tag Directory）。每個核心及標籤目錄通過一個匯流排控制器（ring stop）與環形匯流排項連。如果請求的數據塊位於另一個核心的 L2 高速緩存中，那麼轉發請求會通過地址環形匯流排發送至該核心的 L2 高速緩存，隨後在數據環形匯流排上傳輸該數據塊給發出請求的核心的 L2 高速緩存。如果請求的數據並未存在於任何核心的 L2 高速緩存中，那麼最初的核心將請求的內存地址發送給協處理器的各個內存控制器。

電源管理：一個核心的 4 條超執行緒全部停止，該核心立即進入 C1 節電狀態；在任何時間，都可關閉或開啟任意數量核心的電源。當所有核心未檢測到活動，標籤目錄、互連、二級高速緩存和內存控制器都轉入節電狀態 C6。主機驅動程序可讓該協處理器處於更深度的睡眠狀態或空閒狀態，其中所有非核心的電源開啟，GDDR 處於自我刷新模式，PCIe 邏輯處於喚醒的等待狀態，GDDR-IO 部件的功耗極低。

程序設計工具包括 OpenMP，OpenCL。Cilk/Cilk Plus 與英特爾的專門版的 Fortran, C++ 編譯器與數學庫。Knights Corner 指令集的文檔可從英特爾網站獲得。

不計客戶定製化產品，至強融核第一代共有 3100/5100/7100 等型號，分別有 57/60/61 個核心及 6GB/8GB/16GB 的片上 GDDR5 記億體，1 TFlops/1.01 TFlops/1.2TFlops 雙精度浮點計算，240/320/352 GB/sec 的內存帶寬，300W/225W/300W 的 TDP 功耗。每款型號按散熱器的不同，包括主動式、被動式和沒有散熱器，主動式（A）指有風扇，被動式（P）則只有一塊很大的散熱片，沒有散熱器（X）需要配合水冷使用。

研究者的評測表明，至強融核發揮其計算效力需要簡單的資料結構與高度並行；如果編譯器驅動的並行或向量化失敗，則難以在至強融核上編程。

2011 年 6 月，SGI 宣布利用英特爾的眾核架構開發高性能計算產品。

2011 年 9 月，德克薩斯先進計算中心 (TACC) 宣布用 Knights Corner 加速卡建成了 10 petaFLOPS "Stampede" 超級計算機，提供 8 petaFLOPS 計算能力。該超級計算機還將使用下一代的 Knights Landing 眾核加速卡把峰值計算速度提升為至少 15 PetaFLOPS"。

2012 年 6 月 18 日在漢堡召開的國際超級計算大會上，英特爾宣布把眾核架構的系列處理器家族的商品名為**英特爾志強融核**。

The Xeon Phi uses the 22 nm process size.The Xeon Phi 3100 will be priced at under US$2,000 while the Xeon Phi 5110P will have a price of US$2,649 and Xeon Phi 7120 at US$4129.
On June 17, 2013, the Tianhe-2 supercomputer was announcedby TOP500 as the world's fastest. It uses Intel Ivy Bridge Xeon and Xeon Phi processors to achieve 33.86 petaFLOPS.

2012 年 11 月 12 日，英特爾正式宣布至強融核產品在 2013 年上半年開始上市銷售，5100P 售價 2149$，3100 售價 2000$。具有類似 CPU 的編程能力，可使用與其他英特爾至強 E5 處理器的程式語言、開發工具、技術與並行模型。在綠色 500 強列表中使用該產品的一個系統成為最有功率效能的計算機。

2012 年 6 月 5 日，英特爾發布了關於 Knights Corner 的開源軟體與文檔。

2012 年 6 月，Cray 公司宣布在 Cascade 系統上使用 22 nm 製程的 Knight's Corner 加速卡。

2012 年 6 月，ScaleMP 發布了使用 Knight's Corner 的虛擬化軟體，允許 Knight's Corner 執行老的 MMX/SSE 指令並訪問無線的主機內存。

2013 年 6 月，國家超級計算廣州中心發布天河二號成為世界最快的超級計算機。使用了英特爾的 Ivy Bridge 微架構的至強 E5 2692v2 型號的 12 核處理器與至強融核 31S1P 的 57 核協處理器，獲得了 33.86 petaFLOPS。

#### 產品列表

### 第二代產品

第二代至強融核的研發代號 Knights Landing，使用 14 nm 製程，2013 年 6 月 17 日公布。有兩種形式：協處理器與主處理器。Knights Landing 最多有 72 顆 Airmont(Atom) 內核，每核 4 執行緒，最大支持 384 GB of DDR4 RAM 與 8–16 GB of stacked 3D MCDRAM。每核有 2 個 512 位向量單元，支持 AVX-512F (AVX3.1) SIMD 指令與英特爾 AVX-512 Conflict Detection Instructions (CDI), Intel AVX-512 Exponential and Reciprocal Instructions (ERI), Intel AVX-512 Prefetch Instructions (PFI), 以及全套的 x86 指令集除了 Transactional Synchronization Extensions 指令。Knights Landing 的 TDP 為 160 至 215 W。

#### 產品列表

### 第三代產品

第三代眾核產品的代號為 Knights Hill，英特爾在超級計算 14（SC14）上首次發布細節。採取 14 nm 製程，包含 60 至 72 顆基於 Silvermont Atom 改進版的核心，每核 4 路超執行緒。
intel Phi 已停產。2017 年上市銷售。(沒上市)(2019/1/10)

## 競爭產品

* Nvidia Tesla
* AMD FireStream

## 參見

* AVX-512
* Cell (microprocessor)
* Intel Tera-Scale

## 參考文獻

## 外部連結

* Intel pages: Xeon Phi Product Family （頁面存檔備份，存於網際網路檔案館）
* Hazra, Raj, Intel® Xeon® Phi™ coprocessors accelerate the pace of discovery and innovation, blogs.intel.com, June 18, 2012, Today, with the announcement of Intel® Xeon® Phi™ coprocessors, we’re going to accelerate the pace of these discoveries and innovations. Intel® Xeon Phi products extend the Intel® Xeon® brand..
* Intel teaches Xeon Phi x86 coprocessor snappy new tricks （頁面存檔備份，存於網際網路檔案館）