Nehalem

**Intel Nehalem** (發音：/nəˈheɪləm/) ，是 Intel 研發的中央處理器微架構之代號，該架構取代了前代的 Core 微處理器架構。 使用 Nehalem 架構的微處理器採用 45 奈米製程（後期改用 32 奈米製程），在 2007 年的 Intel 開發者論壇上 Intel 官方展示了一個採用兩顆 Nehalem 微架構的處理器的系統平台。首款採用 Intel Nehalem 架構的處理器是 2008 年 11 月正式發售的桌上型處理器 Intel Core i7。

Intel 在 Pentium 4 時代也使用過「Nehalem」的代號，該代號曾使用於 NetBurst 微架構的 10Ghz 版本之 Pentium 4 微處理器，後來改計劃取消。Nehalem 微架構儘管與 Netburst 架構不是一個時代的產物，但是兩者之間有一些共同的技術和特點，如超執行緒、較高的預設時脈等。儘管 Nehalem 架構的微處理器預設時脈普遍較高，但能效比依然比 Core 微架構的製程改進版 Penryn 微架構的微處理器要高。2011 年 1 月，Intel Nehalem 微架構由其下一代微架構 Intel Sandy Bridge 所取代。

Intel Nehalem 的架構設計有不少地方與 AMD K10 類似（譬如每核心獨立電壓及時脈等），但要比 AMD K10 的效能更佳、能耗更低。AMD 後來也推出 K10 的改進版 K10.5 來與 Intel 的 Nehalem 競爭。

## 技術特點

### 整合北橋

全部型號的微處理器核心都整合了記憶體控制器，一般支援雙通道 DDR3 SDRAM，消費級產品最高支援三通道 DDR3 SDRAM，而伺服器平台則可以支援四通道 DDR3 SDRAM；除此以外還處理器核心還整合了 PCI Express 2.0 控制器。

### 直連式總線

從 Nehalem 微架構開始，Intel 改用 QPI/DMI 直連式總線，放棄了傳統的 FSB。首發的 Core i7 使用了新的「Quick Path Interconnect」直連式總線，與 AMD 的 HyperTransport 相似。

相比 FSB，每一個處理器都可以有獨立的 QPI 通道與其他處理器連接，處理器之間不用再共享 FSB 頻寬，並繞路到北橋才能通訊。此外，QPI 是雙向傳輸。

後來發布的 Core i5、i3，處理器內部仍使用 QPI，但與外部晶片組連接則使用與 QPI 類似但較 QPI 的頻寬小的 DMI（Direct Media Interface）總線。

隨著 FSB 的『卸任』，一般意義上的『外頻』概念由『基準時脈頻率』（BLCK）所取代。

### 模組化的多核心設計

處理器採用模組化設計。例如核心、記憶體控制器、以至輸入輸出介面控制器，都能夠以不同的數量配搭，而且都能做到原生多核心設計。這樣使得 Nehalem 架構的處理器產品線可以做成雙核心、四核心、六核心乃至八核心、十核心（僅見於 Xeon E7），可以使到產品更容易針對不同市場。與 AMD K10 微架構類似，每一個模組都可以有獨立的電壓和獨立的時脈，讓處理器在不同負載水平的效能最大化的同時更省電。

二級分支預測器和新的轉譯後備緩衝區（Translation Lookaside Buffer，TLB）。

### 超執行緒

超執行緒技術回歸：部分處理器型號支援超執行緒的技術。消費級市場發售的最高六核心，十二執行緒，企業級的更達到八核心，十六執行緒甚至到後期的十核心，二十執行緒。不僅多執行緒處理能力加強，Intel 認為該技術還能最多提升處理器 30% 的效能。

### 快取

多級快取：每核心 64KB 的 L1 快取（32KB 指令快取 + 32KB 資料快取）；每核心 256KB 的 L2 快取，雖容量大小較 Core 微架構的小但擁有更低的讀寫延遲值；與 AMD K10 一樣，Intel Nehalem 微架構的處理器都內建 L3 快取，每一個處理器共享最小 4MB 至最大 12MB（企業級處理器更達到 30MB）。

### 效能、電源管理

效能動態調節和電源管理：中高階型號的處理器會支援 Turbo Boost（港澳地區沒有正式官方中文名稱，台灣官方中文名稱為『渦輪加速』，中國大陸官方中文名稱為『睿頻』。其後該技術更名為 Dynamic Speed，動態時脈）動態時脈調整技術，倘若有程式使用較多的處理器負載，處理器的頻率可以按步驟提升，此外，可以自動往上提升倍頻該功能基本不需要作業系統的支援，完全由硬體監控。除了時脈管理，電源管理方面引入 Power Gates 技術，核心閒置的時候可被關閉。對比上一代的 Core 架構，的核心電阻可以被關閉，電流可以完全不通過核心。各個處理器核心可運作於不同的頻率和電壓。Turbo Boost 及 Power Gates 功能都是由一個單元提供，佔去大約一百萬個電晶體。而 AMD K10 及後來的改進版 K10.5，核心必須手動才能關閉。

### 指令集

指令集更新：SIMD 指令 SSE4 的版本會提升為 SSE 4.2，SSE4.2 在 SSE4.1（於 Core 架構上）的基礎上新增了 7 條指令；引入第二代 Intel 虛擬化技術，支援 EPT（Extended Page Table，擴展分頁表）、VPIDs（virtual processor identifiers，虛擬處理器標識）以及非封鎖中斷窗口登出（non-maskable interrupt-window exiting）。Intel Nehalem 架構的原子操作延時降低了 50%，在試圖限制原子的開銷上。

### 搭配晶片組

晶片組方面，Intel 推出了 5 系列晶片組與之搭配，桌面平台有 P5\*、H5\*、X5\* 等系列型號，其中 P5\*、H5\* 系列型號採用 LGA1156 插座，X5\* 採用 LGA1366 插座。代號 Bloomfield 的 Core i7 和後期第二批的 Intel X58 晶片組（允許更變倍頻）的組合再次提升 Intel 平台的超頻極限。核心代號 Lynnfield 的 Core i5 所使用的晶片組，更名為「PCH」（Platform Controller Hub，PCH，整合了一部分北橋和整個南橋），取代以往分離的北橋晶片和南橋晶片，成為單晶片組。早期，處理器核心的電壓與系統記憶體同步。此前，Intel 官方表示首批處理器產品會支援 DDR3-800 和 DDR3-1066 規格的記憶體。對於 DDR3-1333，由於處理器只可以接受較低的電壓水平（限制在 1.65V 或以下），高速的記憶體意味著需要較高的電壓，所以此規格的官方支援仍然存在疑問。後來第二批 X58 晶片組主機版上，處理器核心電壓與系統記憶體電壓可以實現異步，方便用家超頻。另外，原先只有 XE 版本處理器可以調整記憶體頻率。後來 Intel 修改為所有上市的 Core i7 處理器，均可以修改記憶體和 QPI 總線的頻率。

## 效能和能耗之改進

儘管核心面積比 Core 架構要大不少，效能較 Core 架構系列則仍大幅提升，並沒有令市場期望失望。

與 Core 架構的 45 奈米製程版本 Core 相比，Nehalem 架構：

* 在相同的能耗下比 Core 架構的單執行緒效能高出 10% 至 100%；
* 同樣的效能下的能耗平均比 Core 架構的低 30%；
* 每核心每時鐘週期的效能平均比上代架構高 12% 至 20%。

## 核心及其步進

* 極致效能級別的處理器無倍頻限制；
* 全部微處理器使用 133MHz 的基準時脈頻率。

## 處理器列表

## 繼任微架構

Intel 遵循 Tick-Tock 策略，於 2011 年第一季度發布了 Intel Sandy Bridge 微架構，正式取代 Intel Nehalem 微架構以及其製程改進版 Intel Westmere 微架構。

## 參考

## 外部連結

* Nehalem processor（頁面存檔備份，存於網際網路檔案館） at Intel.com