HBM

**高頻寬記憶體**（英文：**High Bandwidth Memory**，縮寫 **HBM**）是三星電子、超微半導體和 SK 海力士發起的一種基於 3D 堆疊工藝的高效能 DRAM，適用於高記憶體頻寬需求的應用場合，像是圖形處理器、網路交換及轉發裝置（如路由器、交換器）等。首款使用高頻寬記憶體的裝置是 AMD Radeon Fury 系列顯示核心。

2013 年 10 月，高頻寬記憶體正式被 JEDEC 採納為業界標準。第二代高頻寬記憶體（HBM2）於 2016 年 1 月被 JEDEC 採納。NVIDIA 在該年發表的新款旗艦型 Tesla 運算加速卡 —— Tesla P100、AMD 的 Radeon RX Vega 系列、Intel 的 Knight Landing 也採用了第二代高頻寬記憶體。

## 技術細節

相比較 DDR4 或 GDDR5 而言，高頻寬記憶體以更小的體積、更少的功率達到了更高的頻寬。這是由堆積至多八塊 DRAM 裸晶（即三維積體電路）的方式達成的，此方法搭載了通過矽穿孔（TSV）及微突起相連接的可選基底裸晶，附帶記憶體控制器。高頻寬記憶體技術原理上與美光科技開發的混合記憶體立方體介面類似，但不相容。

高頻寬記憶體記憶體匯流排與其他 DRAM 記憶體（如 DDR4 或 GDDR5）相比更加寬闊。在擁有四塊 DRAM 裸晶的高頻寬記憶體堆（4-Hi）上，每個裸晶均有兩條 128 位元的信道，四塊加起來總共有八條。搭載四塊 4-Hi 高頻寬記憶體堆的圖形卡（GPU）將擁有 4096 位元寬的記憶體匯流排。做個比較，GDDR 記憶體給圖形顯示卡的信道寬度為 32 位元，其記憶體介面則為 512 位元。高頻寬記憶體最高支援每個封裝 4GB 的記憶體。

相比較 DDR4 或 GDDR5 而言，記憶體的最大連接數越多，高頻寬記憶體就需要以更新的方法連接至圖形處理器（或其他處理器）。AMD 和輝達均使用為特定目的打造的矽片 —— 插入器，來連接記憶體及圖形處理器。插入器需要將記憶體與處理器放置在相鄰的位置，以減短記憶體路徑。但由於半導體器件製造的製造費用比印刷電路板的高出不少，客戶也需花費更多金錢購買此類產品。

### 介面

高頻寬記憶體 DRAM 需要將宿主計算裸晶與分為多個獨立信道的分散式介面緊密結合起來。這些信道相互之間完全獨立，且不一定同步。高頻寬記憶體 DRAM 使用寬介面架構來執行高速、節能的計算操作。高頻寬記憶體 DRAM 使用 500 MHz 的差分時鐘 CK\_t / CK\_c（字首「\_t」表示「真」（True）、「正值」（Positvie）及差分對組件（Components of differential pair），「\_c」則代表「互補」部分（Complementary））。指令在 CK\_t 和 CK\_c 的訊號上升沿註冊。每個信道以雙資料速率（DDR）管理 128 位元的資料匯流排。高頻寬記憶體支援每針 1GT/s（1 位元）的傳輸速率，總體封裝頻寬則能達到 128 GB/s。

###  HBM2

第二代高頻寬記憶體（HBM2）指定了每堆 8 個裸晶及每影格傳輸速度上至 2GT/s 的標準。為保持 1024 位元寬的存取，第二代高頻寬記憶體得以在每個封裝中達到 256GB/s 的記憶體頻寬及上至 8GB 的記憶體。業界預測第二代高頻寬記憶體對極其需要效能的應用程式，如虛擬實境，至關重要。

2016 年 1 月 19 日，三星集團宣布進入大量生產第二代高頻寬記憶體的早期階段，每堆擁有高達 8GB 的記憶體。SK 海力士同時宣布於 2016 年 8 月發布 4GB 版本的記憶體。

2018 年下半年，JEDEC 宣布升級第二代高頻寬記憶體標準，提升頻寬及其能力。官方標準中明確每堆最高 307GB/s（有效資料速率則為 2.4Tbit/s），但就實際而言，市面上已早有以此速度執行的產品。除此之外，標準還添加了對 12-Hi 堆的支援，使每堆 24GB 的記憶體成為可能。

###  HBM3

第三代高頻寬記憶體（HBM3）於 2016 年正式發布，此代標準擴大了記憶體容量、提升了記憶體頻寬（512GB/s 或更高）並降低了電壓與價格。人們猜測高頻寬記憶體的密度增加是因為裸晶數量及其密度的增加導致。業界尚未宣布正式發布日期。三星專家預測在 2020 年前進行第三代高頻寬記憶體的量產。

###  HBM4

為了打造能進行百億億次計算的高效能電腦，慧與科技預測 OPGHC HBM3 + 及 HBM4 將在 2022 年至 2024 年間發布。更為強大的堆疊能力及更高的物理密度理論上應能讓每塊插槽的可定址記憶體及執行速度更上一層樓。HBM3 + 的計劃速度為 4 TB/s，每塊插槽的計劃可定址記憶體（做個類比，AMD 的高端 EPYC 晶片在每個插槽上可以 150GB/s 的速度定址）。有了 32 Gbit（4 GB）的 DRAM 裸晶，再加上 HBM3 + 每堆上的 16 片裸晶，每個 HBM3 + 組件理論上能提供 64GB 的容量。

## 歷史

早在 2008 年，AMD 就開始著手研發高頻寬記憶體來解決日益增長的能源使用及電腦記憶體的形狀因數。其中，AMD 進階研究員布賴恩・布萊克（Bryan Black）解決了裸晶堆疊問題。AMD 還從記憶體行業（SK 海力士）、插入器行業（聯華電子）及封裝行業（日月光半導體）的合作夥伴中獲得了幫助，讓高頻寬記憶體從設想變成現實。2015 年，SK 海力士在韓國利川市的工廠正式開始量產。

在 2010 年 AMD 與 SK 海力士共同發表提案後的 2013 年 10 月，高頻寬記憶體被 JEDEC 設立為業界標準（JESD235）。首款使用高頻寬記憶體的裝置是 AMD Radeon Fury 系列顯示核心，其驅動了 AMD Radeon R9 Fury X。

第二代高頻寬記憶體則於 2016 年 1 月被 JEDEC 認可為業界標準（JESD235a）。首款使用第二代高頻寬記憶體技術的圖形處理器是於 2016 年 4 月發布的輝達 Tesla P100。

## 未來

在 2016 年 8 月的熱門晶片上，三星與海力士均宣布了下一代高頻寬記憶體技術。兩家公司都預計下一代產品的裸晶密度、頻寬得到提升，同時減少能源消耗。三星還宣布將發布低成本版本的高頻寬記憶體，此類產品將移除快取裸晶、減少矽穿孔，並將總頻寬降至 200GB/s。

## 另請參閱

* 記憶體模組
* eDRAM
* 多晶片模組
* 混合記憶體立方體：由美光科技提出的堆疊式記憶體標準 (2011)

## 參考文獻

## 外部連結

* High Bandwidth Memory (HBM) DRAM (JESD235) （頁面存檔備份，存於網際網路檔案館）, JEDEC, October 2013
* Lee, Dong Uk; Kim, Kyung Whan; Kim, Kwan Weon; Kim, Hongjung; Kim, Ju Young; et al. A 1.2V 8Gb 8‑channel 128GB/s high-bandwidth memory (HBM) stacked DRAM with effective microbump I/O test methods using 29nm process and TSV. 2014 IEEE International Solid-State Circuits Conference – Digest of Technical Papers (IEEE). 9–13 Feb 2014: 432–433 (6 March 2014) [2019-04-13]. doi:10.1109/ISSCC.2014.6757501.
* HBM vs HBM2 vs GDDR5 vs GDDR5X Memory Comparison （頁面存檔備份，存於網際網路檔案館）