硬件验证语言
硬體驗證語言（英語：hardware verification language, 縮寫為 HVL）是一種用硬體描述語言（HDL）編寫、用於電子電路設計驗證的程式語言。硬體驗證語言通常具有類似 C++ 或 Java 這樣高級語言的特點，同時又提供硬體描述語言那樣的位運算功能。許多硬體驗證語言能夠生成帶約束的隨機激勵，並提供了功能覆蓋結構，來輔助設計人員進行複雜的硬體驗證。
SystemVerilog、OpenVera 和 SystemC 是最常用的硬體驗證語言。其中，SystemVerilog 更是將硬體描述語言與硬體驗證語言合併到單一標準。