MOSダイオード
右図にp型シリコンMOSキャパシタの容量とゲート電圧の関係(C-V特性)を示す。
ゲート電圧が負の方向に大きい場合(図の左側)、p型シリコンから酸化膜に向かう電場が生じる。その電場によってp型シリコンの多数キャリアである正孔は酸化膜/p型シリコン界面に溜まった状態となる(蓄積)。ゲート電圧に比例して界面の正孔濃度が変化するため、容量 C {\displaystyle C} は酸化膜の容量 C o x {\displaystyle C_{ox}} となる。
ゲート電圧が負の値から正の方向へ大きくなると、MOS構造内の電場がゼロとなるゲート電圧(フラットバンド電圧)が存在する。
ゲート電圧がフラットバンド電圧よりも正の方向へ大きくなると(図の中央)、酸化膜からp型シリコンへ向かう電場が生じる。その電場によって、正孔は酸化膜/p型シリコン界面から遠ざけられ、界面の正孔が不足する(空乏)。全体の容量 C {\displaystyle C} は酸化膜の容量 C o x {\displaystyle C_{ox}} と空乏層の容量 C d {\displaystyle C_{d}} との直列になるため、容量 C {\displaystyle C} は低下する。
さらにゲート電圧が正の方向に大きくなると(図の右側)、まずシリコンのバンドが酸化膜を通して押し下げられ、 それによってp型シリコン中の正孔が酸化膜界面から遠ざかり自由な可動電荷のない空乏層が形成される。