DDR3 SDRAMにおけるコマンドとオペレーション
パーシャルアレイセルフリフレッシュ (Partial Array Self Refresh:PASR) - オプション機能
tQHははDQS/DQS#の交点から最も出力タイミングの早いDQピンからデータが出終わるまでの時間
有効データ区間はtQH-tDQSQと等しい。
ただしtLZ/tHZおよびtRPREの起点/TRPSTの終点はは下図で示すように計算する。
以下にリードコマンドと他のコマンドを組合せたときのタイミングチャートを示す。
ただしBL=8、AL=0、CL=5、Dout nはCol nに対応して読み出されたデータである。
DDR3 SDRAMではCAS#から次のCAS#までのタイミング制限tCCDは4サイクルである。そのためリードコマンドは4サイクルごとにしか入力できない。データの読み出しが連続する場合、1つ目のリードコマンドに対するポストアンブル (Postamble)、2つ目のリードコマンドに対するプリアンブル (Preamble) は消失し連続した読み出しの先頭にプリアンブル、最後にポストアンブルが現われる。
ただしBC4、CL=5、AL=5、Dout nはCol nに対応して読み出されたデータである。 バーストチョップ (Burst Chop:BC4) を用いてリードデータを途中で停止しても続くリードコマンドをtCCDより短いタイミングで入力することはできない。そのため2つ目のリードコマンドに対応する読み出しは1つ目のリードコマンドがバーストチョップでなかった場合と等しい。
ただしBL8、CL=5、CL=0、CWL=5、Dout nはCol nに対応して読み出されたデータ、Din bはCol bに対応して書き込まれるデータである。
出力ドライバインピーダンスコントロール (Output Driver Impedance Control)
バースト長 (Burst Length:BL)
ただしBL8、CWL=5、AL=0、Din nはCol nに対応して書き込まれるデータである。 リードコマンド同様ライトコマンドも4サイクルごとにしか入力できない。データの書き込みが連続する場合、1つ目のライトコマンドに対するポストアンブル (Postamble)、2つ目のライトコマンドに対するプリアンブル (Preamble) は不要で連続した読み出しの先頭にプリアンブル、最後にポストアンブルを入力する。
ただしBC4、CWL=5、AL=0、Din nはCol nに対応して書き込まれるデータである。 リードコマンド同様ライトコマンドもバーストチョップを入れても二つのコマンドの間隔を縮めることは出来ない。データが連続しない場合、一つ目のデータと二つ目のデータのそれぞれの先頭にプリアンブル、末尾にポストアンブルを入れなければならない。
ただしCWL=5、AL=0、Din nはCol nに対応して書き込まれるデータ、Dout bはCol bに対応して読み出されるデータである。 ライトコマンドに対応するデータ入力の終了からtWR後にリードコマンドを入力することができる。
DDR3 SDRAMでは各種modeやパラメタ設定のため4つのモードレジスタセットを用意している。各MRSにはデフォルトを設定していないので電源投入直後や、リセット・初期化時は、全てのMRSを設定しなければならない。MRSコマンドやDLLリセットはメモリセルアレイに格納されているデータへ何も影響しない。
MRSコマンドの書き込みにはtMRDサイクルを必要とするため、次のMRSコマンド入力は最低tMRD空けて実行しなければならない。またDLLリセット以外のMRSコマンドは完了までにtMODサイクルを必要とするため、MRSとノーオペレーション (No Operation:NOP) やデバイスディセレクト (Device Deselect:DES) を除くコマンドの入力は最低tMODサイクル待たなければならない。DRAMがアイドル状態のときはいつでもMRSの内容を書き換えることができる。
一般にPCで使われているスタブバス (Stub BUS) はCPU/メモリコントローラとメモリモジュールをつなぐデータラインを複数のメモリモジュールで共有する。各データラインは、メインのデータラインからメモリモジュールのコネクタで分岐する。デバイスの接合部でインピーダンスが大きく異なるためにデバイス端に達した信号はスタブバスはシステムやモジュール,デバイスの設計を簡素化できる反面、デバイス端で発生した反射波が分岐を通してメインの伝送線路に達するために伝送線路上の波形品質が悪化するために高速なデータ転送には不向きとされている。
このような場合に高速なデータ転送に必要な波形品質を確保するために、以下のような対策が考えられる。
全てのデバイスを1対1で接続する (Point to Point接続)
終端抵抗をデバイスの直近に設けデバイス端での反射を抑制する。
マルチパーパスレジスタロケーション (Multi-Purpose Register location:MPR Loc)