データゼネラルNova
Novaは、I/Oデバイスとのインターフェースのためのチャネル化モデルを実装した。 このモデルでは、各I/Oデバイスは、"Busy" および "Done" と呼ばれる2つのフラグと、A, B, Cと呼ばれる3つのデータと制御レジスタを実装することが期待されていた。 I/O命令は、レジスタを読み書きし、"start", "clear", "pulse" と呼ばれる3つの信号のうちの1つをデバイスに送信するために利用可能である。一般的に start 信号を送ると、A/B/Cレジスタに値をロードすることで設定されたI/O動作が開始される。clear 信号はI/O動作を停止し、発生した割り込みをクリアする。pulse 信号は、ディスクドライブのシーク操作など、複雑なサブシステムの付帯操作を開始するために使用された。ポーリングされたデバイスは通常、デバイスとAレジスタの間で直接データを移動した。 DMAデバイスは一般的に、メモリアドレスを指定するためにAレジスタを使用し、転送するワード数を指定するためにBレジスタを使用し、制御フラグをセットするためにCレジスタを使用していた。 チャネル63はCPU自体を参照し、さまざまな特殊機能に使用された。
各I/O命令には、6ビットのチャネル番号フィールド、どのレジスタを読み書きするかを指定する4ビット、どの信号を送信するかを指定する2ビットのフィールドが含まれた。 アセンブリ言語では、信号はオペコードに文字を追加することによって指定された。'S' は start、'C' は clear、'P' は pluse 、信号がない場合は何も指定しない。
セリグマンが SuperNOVA に取り組んでいたとき、会社はロン・グルナーから「あなたの製品について読んだし、広告も読んだし、あなたのために働くことになった」と書かれた手紙を受け取った。 そして、「一週間後にあなたのオフィスに来て、そのことについて話すつもりである。」と書かれていた。 彼はその場で採用された。
この時点までに、同社は市場の変化を利用するために低価格プラットフォームの新バージョンが必要だと判断し、低価格システムから高性能システムに移行する必要があれば、顧客が現場で1台の機械を交換できるという新しいコンセプトが生まれた。グルナーは低コストの機械を担当し、セリグマンはそれに見合った高性能バージョンを設計した。
グルナーの低価格モデルは、1970年に Nova 1200 として発売され、1200 はオリジナルのNovaの1,200ナノ秒コアメモリの使用を指している。 また、オリジナルの4ビットALUを使用しており、本質的には再パッケージされたNovaであった。 セリグマンの再パッケージされた SuperNOVA は、Nova 800として1971年にリリースされ、その結果、番号が小さいモデルの方が高性能であるという、やや紛らわしいネーミングになった。 どちらのモデルも様々な筐体で提供され、1200 は7スロット、1210 は4スロット、1220 は14スロットである。
次のバージョンは Nova 2 で、最初のバージョンは1973年に出荷された。 Nova 2は、チップ密度を上げることでCPUを小型化したため、基本的には初期の機械を簡略化したものであった。 SuperNOVA が15x15インチの基板を3枚使ってCPUとメモリを実装していたのに対し、Nova 2はこれらすべてを1つの基板に収めた。 ROMはブートコードを格納するために使用され、「プログラムロード」スイッチを押すとコアにコピーされた。 4 ("2/4")、7、10 ("2/10") スロットを備えたバージョンがあった。
ハードウェアの観点から見ると、割り込み機構は比較的単純であったが、現在のCPUアーキテクチャに比べると柔軟性に欠けるものであった。 バックプレーンは、1本の割り込み要求ラインをサポートしており、割り込み要求が可能なデバイスはすべてこのラインに接続されていた。 デバイスが割り込みを要求する必要がある場合は、デバイスはこのラインを立ち上げた。 CPUは、現在の命令を完了するとすぐに割り込みを実行する。 上記のように、デバイスが割り込みを要求した場合は"done"のI/Oフラグを立てることになっており、CPUがそのデバイスのチャネルでI/Oクリア命令を実行すると、デバイスは割り込み要求をクリアすることになっていた。
CPUは、オペレーティングシステムが割り込みサービスルーチンのアドレスをメモリアドレス1に格納することを期待していた。 デバイスが割り込みを行うと、CPUはアドレス1を介して間接的にジャンプし、戻りアドレスをメモリアドレス0に配置して、それ以上の割り込みを無効にした。 次に、割り込みハンドラはINTA命令を実行して、割り込みデバイスのチャネル番号を検出する。 これはバックプレーン上の「アクノリッジ」信号を立ち上げることで動作する。 アクノリッジ信号は、バックプレーン上でデイジーチェーン形式で配線されており、バス上の各基板をループしている。 割り込みを要求するデバイスは、アクノリッジ信号がバスへ伝播するのをブロックして、2つ以上のデバイスが同時に保留中の割り込みを持っていた場合、最初のデバイスだけがアクノリッジ信号を受け取ることができるようにする必要がある。
データゼネラルは、Novaプロセッサの1チップ実装を microNOVA として一連の製品を生産した。 バスアーキテクチャの変更により速度が大幅に制限され、オリジナルのNovaの約半分の速度になってしまった。 「mN601」プロセッサを搭載したオリジナルの microNOVA は1977年に出荷された。 その後、1979年にはmicroNOVA MP/100 が発売され、CPUを1つのVLSIチップ、mN602に縮小した。 より大きなバージョンも microNOVA MP/200 として提供され、同じ年に出荷された。
microNOVAはその後、PCスタイルのケースに2つのフロッピーディスクを備えた Enterprise として再パッケージされた。 Enterprise は1981年に出荷され、 RDOSを実行していたが、同じ年に IBM PC が導入されたため、他のほとんどの機械ははレーダーの下から姿を消してしまった。
エドソン・デ・カストロ (英語版)は、先駆的なディジタル・イクイップメント・コーポレーション (DEC) の PDP-8のプロダクトマネージャで、これは一般的に最初の真のミニコンピュータであると考えられている12ビットコンピュータであった。 彼はまた、個々のトランジスタの代わりに初期の集積回路を使用した、アップグレードされた PDP-8/I の設計を主導した。
PDP-8/I の設計プロセスで、デ・カストロは、組み立て可能な基板の複雑さが急速に進歩している回路基板メーカーを訪問していた。 デ・カストロは、8/Iは、1年前には不可能だったろう大型基板への完全自動組み立てで生産できると結論付けた。 DEC社内の人たちは、以前のマシンで使用されていたより小さな基板に慣れてしまい、1枚の基板上に多くの部品がある場合の問題の追跡を心配していた。 8/Iについては、密度をわずかに向上させるために新しい「フリップチップ(英語版)」パッケージを使用して、より小さな基板を使用することに決定した。