化学機械研磨
ボケた映像を使って配線を形成すれば、当然、配線の短絡や断線が生じることになり、製品の歩留まりや性能を著しく損ねることになる。
また、トランジスタの数が少ない間は必要ないが、1つのチップに搭載されるトランジスタの数が多くなると、トランジスタとトランジスタを結線して回路を構成するためには、1つの配線層では対応しきれなくなり、多数の配線層が必要になる。この多層化の際にも形状の誤差が生じると、上下の層間での結線不良を生じる。
このように、CVDやPVDで形成した薄膜上に直接パターニングしていく従来の方法では対応ができなくなった。このため、CVDやPVDで薄膜を形成した後に表面を平坦化する技術が求められ、CMP技術が開発された。
CMP技術は、従来の半導体ウェハー(ベアウェハー)の研磨設備を半導体集積回路の垂直方向の平坦化の目的で、生産工程の中間に取り入れたものである。研磨時には発塵の可能性があるため、これを密閉し、かつ、ウェハーの搬出前に洗浄することで、研磨装置を半導体製造工程に不可欠な高クリーン度のクリーンルーム内に持ち込むことができるようになった。
CMPが製造工程に取り入れられた当初は、LSIはアルミとシリコン酸化膜で製造されていたため、製造上の歩留まり向上に有効である先端LSIデバイス(CPUやASIC)などの一部分への応用に限られていたが、高クロック化に伴って配線間遅延が問題となり、銅ダマシンプロセスが利用されるようになってからは、不可欠なプロセスの一つとなっている。