強誘電体メモリ
何故ならば、セルであるキャパシターに電圧が印加されない状態では、セルに記憶されているデータが1であるか0であるかは強誘電体膜中に保存されているので、それを読み出すにはソースプレートを駆動してキャパシターに電圧を印加して強誘電体膜中の分極を外部に電荷量として読み出さなければならないからである(これは読み出しに静電容量が極めて大きいセルキャパシターを駆動する時間を必要とすることも意味する。)。従って、FeRAMにおいては、ワード線とビット線以外にも、ソースプレートの駆動線と特定のセルのそれを駆動するためのデコーダー回路が必要となる。
このためFeRAMでは、セルの微細化やアクセス速度の高速化は困難であった。これらの欠点を克服すべく、東芝がChainFeRAMと呼ばれる新しいメモリセル構造のFeRAMを2001年に発表している。
FeRAMのメモリセル
1T1C型及び1T型(最も基本的な構成)
2T2C型
2T2C型のタイミングチャート
回路図中の着色部分は強誘電体キャパシターを示す。
SrBi2Ta2O9(タンタル酸ビスマスストロンチウム)
抗電界が、PZTの60kV/cmなどよりも、40kV/cmと小さく、低電圧駆動させられる。
電極材料に依らず、高い疲労耐性を持ち、10回以上の分極反転に耐えられる。
インプリント現象が起き難い。
強誘電性を得るためには700°C以上の高温で結晶化させねばならない。
残留分極を持つa軸方向に薄膜を成長させ難い。
残留分極量が25μC/cmと相対的に小さい。