Itanium
Itaniumの主な設計上の問題は3次キャッシュの遅延時間(レイテンシ)が大きすぎる点にある。インテルの設計者は明らかに、バンド幅が大きければレイテンシの問題は相殺されると期待していた。しかし、レイテンシが大きすぎキャッシュが遅くなったため、主記憶のインターフェースと大差のないものになってしまった。1次および2次キャッシュはかなり小さく(32KBと96KB)、システムバスの負荷を増大させた。キャッシュバンド幅が小さいことに加えて、IA-64コードはx86に比較して大きくなる傾向があった。したがって、キャッシュに置いておける命令数はキャッシュサイズから想像される以上に小さい。
Itaniumはマルチプロセッサを前提に設計されたため、バスも低速だった。
Athlonが当時使っていたFSBのクロックは200MHzで、Pentium IIIはそれよりさらに低速な133MHzだった。
Itaniumのクロック周波数自体も、Athlonが1GHzのクロック周波数を実現していた当時としては低かった。
結論として、1998年〜1999年の出荷を想定して決められたと考えられている技術スペックに対し、開発の相次ぐ遅延により、出荷する前に時代遅れになってしまった。ただしItaniumの支持者は、シングルスレッドの実行に関してはItaniumがx86よりも高速であると主張している。