FR-V
FR400 命令キャッシュ 8Kバイト、2ウェイセットアソシアティブ,1RW データキャッシ 8Kバイト、2ウェイセットアソシアティブ,1RW ノンブロッキング機構 シングルロード/シングルストア
FR500 プリロードとキャッシュラインロック機構 命令キャッシュ 16Kバイト、4ウェイセットアソシアティブ,1RW/1R データキャッシ 16Kバイト、4ウェイセットアソシアティブ,1RW/1R コピーバックとライトスルー動作を選択 ノンブロッキング機構 デュアルロード/シングルストア
FR550 命令キャッシュ 32Kバイト、4ウェイセットアソシアティブ, 1RW データキャッシ 32Kバイト、4ウェイセットアソシアティブ, 2RW
最大8命令同時命令発行
64個のGR、64個のFR
整数パイプライン×4
メディアパイプライン×4
浮動小数点演算×4
単精度浮動小数点演算
MB93501: 1999年7月6日プレスリリース 2000年6月5日プレスリリース
MB93401:2001年3月21日プレスリリース
FR550,MB93551:2002年2月13日プレスリリース
MB90403:2003年(FIND Vol.21 No.4 2003)
MB93405:2004年2月26日プレスリリース
MB93555:2004年2月26日プレスリリース
MB93461:2004年7月6日プレスリリース
FR1000:2005年2月7日プレスリリース
MB93475:2005年11月17日プレスリリース
FR577,MB93577: 2006年7月、 2006年12月15日 Embedded Technology 2008:2008年11月19日
2006年に日本で放送が開始された地上デジタル放送では、コーデックとしてH.264/AVCが採用された。MPEG2の10倍以上の計算力が必要となるH.264に対し、富士通はソフトウェア処理とFR-Vコアによるハードアシストを適切に組み合わせて対処した。
富士通は2006年、世界で初めてH.264/AVCのHighプロファイル(1080i×1920)に準拠したLSI製品「MB86H50」を開発。富士通が2005年に三重工場に構築した90nmプロセスで製造された、FR-Vコアにメモリ(FCRAM)2個を内蔵したSoCである。
2006年12月、「MB86H50」を組み込んだ、フルHDの動画をリアルタイムでエンコードする伝送装置「IP-9500」をリリース。2007年9月には「ラグビーワールドカップ2007」で、世界初となる日欧間のフルHDの映像伝送の生中継に使用されるなど、スポーツなどの動きの多い映像でも精度の高い放送ができるとして、放送事業者や通信事業者などの顧客に非常に好評を得た。2008年にはアメリカ大統領一般教書演説や北京オリンピックの中継にも使用されるなど、「IP-9500」は世界の放送業界で普及した。
FR-Vファミリには、FR300,FR400,FR450,FR500,FR550シリーズがある。
FR-Vは、32ビットCPUであり、メモリのアドレス幅と汎用レジスタ(GR)のデータ幅はともに32ビットである。
命令は、32ビットの基本命令から構成される、可変長VLIW命令である。
VLIWのビット長は、プロセッサシリーズで異なり、32ビット-1Wayから最大64ビット-2Way(FR300,FR400,FR450)、32ビット-1Wayから128ビット-4Way(FR500)、32ビット-1Wayから256ビット長-8Way(FR550)である。
FR400 (I, I, F, F, M, M, B, B) シングルロード/シングルストア
FR500 (I, I, M, M, B) デュアルロード/シングルストア
FR550 (I, I, I, I, F, F, F, F, M, M, M, M, B, B) 最大8個の基本命令を、以下の13?種類、24?個以上のパイプラインに振り分けて実行する。 整数パイプライン 整数演算パイプライン ALUx4?,MULx?,DIVx? 1サイクルレイテンシ(乗算と除算を除く) ロードストアパイプライン:ロードx2、ストアx2 デュアルロード/デュアルストア 2つの64ビットデータロード命令を同時に発行可能 ノンアラインド(Non-aligned)ロード/ストア 制御 2SIMD SP 浮動小数点パイプライン FADDx4?,FMULx?,FDIVx? 3サイクルレイテンシ(二乗根と除算を除く) 4SIMD 16bit media パイプライン MALUx4?,MSFTx?,MMACx? 1サイクル積和命令 一部命令は2サイクルレイテンシ 分岐x2? 2つの分岐命令を1つのVLIWに置ける