ADPLL
デジタル・ループフィルタの制御によって安定性と速応性のトレードオフ問題を解決できる
微細な設計ルールのデジタルCMOSプロセスが使用できるため低電圧動作に向く
微細化が進むほど高性能化が期待出来る
チップ寸法が小さく済む
設計段階で動作の検証が済み、初回製作時での完全動作が期待できる
プロセス技術に依存する部分が少ない 回路設計とプロセス開発がほぼ平行して行なえる 他プロセス・次世代プロセスへ回路デザインの移行が容易である
ADPLLは、デジタルによる設定周波数データ (frequency command word, FCW) と外部からの基準周波数入力から、デジタル制御によって周波数をコントロールするDCO(digitally controlled oscillator、デジタル制御発振器)から出力を発生させ、この出力信号をカウンタ回路によって基準周波数入力で除算してFCWとの差異を元にDCOを調整し、基準周波数入力に基づくFCWの設定値に出力を合わせて行くものである。