SDRAM
SLDRAMもRDRAMと競合した。1990年代後半にSLDRAMコンソーシアムが開発したもので、同コンソーシアムは約20社の主要メーカーが結成したものである。オープン標準であり、ライセンス料を徴収しない規格だった。64ビット200MHzのバスに接続する。同じ線上で全ての信号を転送し、複数の線の同期問題を解消している。DDR SDRAM と同様、SLDRAMもクロックの立ち上がりと立ち下がりでデータを転送するため、毎秒400M回のデータ転送を行う仕様だった。
“DDR5 will boost bandwidth and lower power consumption”. Tech Report. https://techreport.com/news/31673/ddr5-will-boost-bandwidth-and-lower-power-consumption 2017年4月1日閲覧。
↑ “JEDEC Publishes New DDR5 Standard for Advancing Next-Generation High Performance Computing Systems”. 2022年1月16日閲覧。
↑ “次世代メモリの標準規格「DDR5」の最終仕様をJEDECが発表、DDR4から何が進化したのか?”. GIGAZINE. 2020年7月30日閲覧。
1 2 3 “EDA DesignLine, januari 12, 2007, The outlook for DRAMs in consumer electronics”. 2010年6月22日閲覧。 edadesignline.com
↑ Dean Kent (1998-10-24), RAM Guide: SLDRAM, Tom's Hardware, http://www.tomshardware.com/reviews/ram-guide,89-15.html 2011年1月1日閲覧。
↑ Cold Boot Attacks on Encryption Keys Princeton University
CKE (clock enable) 信号を使うと、SDRAMのクロックを事実上停止することができる。CKE信号はクロック波形の立ち上がりごとにサンプリングされ、ローレベルであれば次のクロックの立ち上がりが無視され、CKE信号のチェック以外の処理が行われなくなる。CKEをローレベルにしている間はクロック周波数を変更したり、クロックを完全に止めたりすることも可能である。
CKEがローレベルになるとSDRAMは処理をフリーズさせ、CKEがハイレベルになるまでその状態を保つ。
CKEがローレベルとなってSDRAMがアイドル状態なら(全バンクがプリチャージされ、コマンドを処理中でない場合)、SDRAMは自動的に省電力モードとなり、CKEがハイレベルになるまで最小限の電力しか消費しない状態となる。ただし、リフレッシュインターバル tREF 以上にこのモードを続けることはできない(メモリの内容が失われてしまうため)。この状態でクロックを完全に止めれば、さらに電力消費を抑えることができる。
また、CKEをローレベルにしたときにオートリフレッシュ・コマンドをSDRAMに送れば、SDRAMはセルフリフレッシュ・モードとなる。
一般に 010 (CL2) と 011 (CL3) のみが妥当である。リード・コマンドからデータ出力までのサイクル数を指定する。チップにはナノ秒単位の基本的な限界が存在する。初期化の際にメモリコントローラがその限界を考慮して適切なサイクル数に変換して設定しなければならない。
M3: バースト種別。0の場合はシーケンシャル型のバースト順序、1の場合はインターリーブ型のバースト順序となる。
M2, M1, M0: バースト長。000、001、010、011 がそれぞれ1ワード、2ワード、4ワード、8ワードに対応する。リード・コマンド(M9が0ならライトも)は、指定された長さでアクセスするが、バースト終了または他のコマンドで割り込むこともできる。111と設定した場合、ロウ全体のバースト転送となる。バーストは割り込むまで続く。ロウ全体のバーストはシーケンシャルモードのときのみ可能である。
DDR3 SDRAM の後継とされているのが DDR4 SDRAM である。2008年、サンフランシスコで開催されたインテル・デベロッパー・フォーラムで明らかにされ、当初2012年までのリリースが期待されていた。今は、サーバー向けが2013年、PC向けが2015年のリリースが期待されている。DDR以降、3〜5年で2倍の高速化をしていたメモリの転送速度の伸びが鈍化する形となる。
転送能力は2.133GT/s(DDR4-2133, 133MHz, 17.066GB/s)のものが最初に登場し、最終的に4.266GT/s(DDR4-4266, 266MHz, 34.133GB/s) まで向上すると予測されていて、DDR3の2倍となる。メモリクロックはDDR〜DDR3同様、133MHz〜266MHzあたりが中心となる。また、電源電圧はDDR3の1.5Vに対して1.2V以下が予定されており、1.