ディプリーション負荷NMOSロジック
ディプリーション負荷回路は、同一速度でエンハンスメントモード負荷回路よりも少ない電力を消費する。 どちらにしても入力を1に接続すると、負荷デバイスは常にONになる。この結果として大きな静的消費電力になる。 無駄な消費電力の量は、プルアップ負荷の流せる電流あるいは物理的大きさに依存する。 エンハンスメントモード負荷とディプリーションモード負荷はともに出力が0で安定した時により大きな電力を使う。この損失はかなり大きい。
前述のようにエンハンスメント負荷の場合、ドレイン・ソース間電流IDSは、ドレイン・ソース間電圧VDSのおおよそ2乗に比例して増えるので、負荷が完全にオンになっているときに大量の電流が流れてしまう。ディプリーション負荷の場合、VDSの値が高い時でもIDSは電流源のように一定になるので、エンハンスメント負荷よりは消費電力が少なくなる。
このバックゲートバイアスは、イオン注入(以下参照)が開発されるまでゲート内の主な汚染であるナトリウム汚染を解決する事実上の標準的方法として存続した。 1970年までにHPはすでに十分良いNMOS ICを作成しており、十分に差別化できていたので、デイブ・メイトランド(Dave Maitland)は、1970年12月発行のエレクトロニクスマガジンにNMOSについての記事を書くことができた。 しかしながら、NMOSは1973年までHP以外の半導体産業において非一般的なものであった。
量産可能なNMOSプロセスによって、HPは半導体産業の最初の4Kbit ROMを開発できた。 モトローラは、ついにHP製品のセカンドソースとして働くことになり、NMOSプロセスを習得するために最初の商業半導体供給業者の一つになった。ヒューレット・パッカードのおかげであった。 しばらくしてからスタートアップ企業インテルは、1102と呼ばれる1Kbit PMOS DRAMを発表した。1102はハネウェルのための特注品として開発された(ハネウェルのメインフレームの磁気コアメモリを置き換えようとした)。 HPの電卓の技術者は、似たようなものを欲したが、HP 9800シリーズ(英語版)のためにより堅牢な製品を求めた。HPは、インテルのDRAMの信頼性、動作電圧、そして動作温度範囲を改善するためにHPの4Kbit ROMの製造経験を提供した。 これらの努力は、大幅に進歩したIntel 1103 1Kbit PMOS DRAMに貢献した。1103は世界初の商業的に入手可能なDRAM ICであった。 1103は、1970年10月に正式に発表され、インテルの本当に成功した最初の製品になった。
集積回路内部に抵抗器を作ると工数が増える。MOSFETを抵抗器の代わりに使うと工数を削減できる。それを負荷トランジスタや負荷MOSFETという。そのため、nチャネルMOSFETだけで回路全体を作ることができる。しかし、負荷MOSFETの電気特性は抵抗器と異なる。
負荷トランジスタ(プルアップトランジスタ)は論理スイッチとして使われるものと同種のエンハンスメントモードMOSFETである(ゲート・ソース間電圧VGSが0になるとオフになる)。
図のように負荷MOSFETのゲートをどこに接続するのかで負荷の種類が異なる。負荷MOSFETのゲートをVddに接続すると飽和エンハンスメント負荷となり、Vggに接続すると線形エンハンスメント負荷となる。線形エンハンスメント負荷の方が電圧降下が少ないため出力電圧をVddに近くできるが、2電源が必要になる。
1980年代中期にインテルのCHMOS I, II, III, IVなどのHMOSプロセス技術を使ったより高速なCMOSの品種がIntel 80386や特定のマイクロコントローラに使われるようになり、nチャネルのHMOSを置き換え始めた。 数年後、1980年代後半、BiCMOSが高性能マイクロプロセッサだけでなく高速アナログ回路のために導入された。 現在、普及した7400シリーズを含むほとんどのデジタル回路は、採用された様々なトポロジーの範囲で各種CMOSプロセスを使って製造されている。