IASマシン
このマシンは二進コンピュータであり、ワード長は40ビットで、1ワードに20ビットの命令がふたつ格納される。メモリは1024ワード(5.1キロバイト)。負の整数は「2の補数」で表現されている。レジスタは2本(アキュムレータ(AC)、乗除算用レジスタ(MQ))。
重要な点として、IASマシンはプログラムとデータをひとつのメモリに混在させることを意図したほぼ最初の設計である。稼働したコンピュータとしては、実験的な機であるがSmall Scale Experimental Machine の1948年、実用的なものと認められているものとしてはEDSACの1949年が先行している。ノイマンが関与したコンピュータとしてはEDVACの稼働はIASマシンと同時期であった。
プログラム内蔵方式により、ループを実現する方法が示された。ループの終了条件が成立したときに分岐命令を書きかえるというものなどである。当時の第一世代コンピュータではメモリを如何に節約するかが主題であり、命令を書きかえながら実行することでそれを実現していた。