Verilog
IEEE 1364標準では、0、1、Z(ハイ・インピーダンス)、X(論理値が未知)の4つの状態を使用する4値理論(英語版)が定義されている。一方、Verilogの競合であるVHDLの標準IEEE 1164(英語版)では、9つのレベルを持つ多値理論が定義されている。