原子層堆積
high-k酸化物のAl2O3、ZrO2、HfO2の成膜は、ALDで最も広く試されている領域である。high-k酸化物の要求は、MOSFETに広く使われている SiO2 ゲート絶縁膜が1.0nm以下まで微細化した際に発生するトンネル電流が問題になるためである。high-k酸化物であれば、より厚いゲート絶縁膜であっても静電容量の要求を満足できるため、構造上トンネル電流を低減できる。インテルは45nmCMOS技術においてhigh-kゲート絶縁膜成膜にALDを使っていると報告している。
1974年、フィンランドのInstrumentarium社において薄膜ELディスプレイ(Thin Film Electroluminescent:TFEL)の開発が始まった時にトゥオモ・スントラが薄膜の先端技術としてALDを考案し、スントラはギリシャ語の「表面に配列する」という意味のepitaxyからAtomic Layer Epitaxy:原子層エピタキシと名付けた(スントラに従えば略称はALEであるが、類似の技術である原子層エッチング:Atomic Layer Etchingの略称と紛らしくなるため、以下ALDで統一する)。最初の実験では亜鉛元素と硫黄元素を用いて硫化亜鉛を成長させた。薄膜形成方法としてのALDは20カ国以上で特許取得された。大きな進歩はスントラと同僚たちが高真空反応装置から不活性ガス反応装置に変更した時に起こった。キャリアとして不活性ガスを用いることで、金属塩化物、硫化水素、水蒸気のような化合物をALDプロセスに使用できるようになった。
この技術は1980年にSID国際会議において初めて発表された。展示されたTFELディスプレイの試作品は、2つの酸化アルミニウムの誘電体層の間に成膜された硫化亜鉛層で構成されており、その全てが塩化亜鉛+硫化水素とTMA+水をプリカーサとして使用したALDプロセスで成膜されていた。初めての大規模なALD-ELディスプレイの概念実証はヘルシンキ・ヴァンター国際空港に1983年に設置されたフライト情報ボードであった。
典型的なALDプロセスでは、基板はガス反応体(プリカーサ)AとBに順番に、反応体同士が互いに混合しないように暴露される。薄膜成長が安定した状態で進行する化学気相成長(CVD)のような他の成膜技術と異なり、ALDでは各々の反応体が基板表面と自己制御的に反応する。反応体分子は表面の決まった数の反応性部位としか反応しないためである。
表面の反応性部位が全て反応体Aで埋められると、膜成長は止まる。残ったA分子は排出され、今度は反応体Bが導入される。AとBに順番に暴露されることで薄膜が堆積していく。従ってALDプロセスと言った時には、それぞれのプリカーサの供給回数(基板表面に1種類のプリカーサが暴露される回数)とパージ回数(供給と供給の間に余剰プリカーサを排出する回数)の両方を指し、二成分の供給-パージ-供給-パージの連続がALDプロセスを構成する。また、ALDの場合には成長率、いわゆるデポレートの考え方よりもむしろサイクルあたりの成長という観点から説明される。
様々なプロセスが発表されている中で、トリメチルアルミニウム(TMA)と水によるアルミナ( Al2O3 )の成膜は比較的よく知られている。 Al2O3 の自己制御的成長は、室温から300°C以上まで、幅広い温度領域で実施可能である。
プリカーサの供給中、TMAは基板表面に解離吸着し、余剰のTMAは排出される。TMAの解離吸着により表面はAlCH3で覆われる。次に基板表面は水蒸気に暴露され、 H2O は表面の –CH3 と反応して副生成物のメタン(CH4 )を作り、表面にヒドロキシル化した Al2O3 が残る。