リセット
CPUなどの高度な電子回路の場合、水晶振動子などによって生成した一定周期の信号(クロック信号)の変化に合わせて回路全体の内部状態を一斉に変更してゆく同期回路として設計されるが、この場合、リセット信号もこのクロックの信号変化のタイミングを考慮して制御されなければならない。部品のデータシートには、「クロック信号が安定してから○○クロック経過するまでの間はリセット信号をONにしておくこと」などのように、リセットの仕方について指示が記載されている。
これらに対応するために、リセット信号は他の信号線よりも(電源線よりも)一番早くONになり、電源など他の部分の信号が安定し、全部品が確実にリセット動作を終えるまで待ってからOFFになるように設計される。一般には、抵抗とコンデンサを用いてこれを実現するが、回路がより複雑になってくると高度なリセット制御回路を組み込んだ、リセット専用ICを用いることもある。
回路の動作が高速になってくると、動作に時間がかかる一部の部品のリセット完了を待ってから他の高速な部品の動作を開始させるのが非効率になることがある。この場合、動作の遅い部品の出力に影響を受ける部分と受けない部分をきちんと切り分けて回路設計することにより、短時間でリセットをする部分と長時間をかけてリセットする部分に分離して2種類のリセット信号を使い分けるということが行なわれる。
動作を完全に初期状態に戻すのではなく、内部状態を指定した値にしてから処理を開始させることを、「プリセット (preset)」と呼ぶ。フリップフロップにおいては、状態を0にすることをリセット、1にすることをプリセットと呼ぶこともある。