ADPLL
TDC (Time to Digital Converter) 回路は、DCO回路からの帰還ループをデジタル入力として複数の非反転型のインバータ回路による遅延部へデジタル信号を伝える。オールデジタルPLL回路の入力であるデジタルな基準信号で遅延部に伝播している信号をインバータ回路ごとの多数のタップに接続したラッチ回路で同時に捕らえ、基準信号とDCO回路からの出力信号のずれをインバータ回路ごとの遅延時間程度を分解能とするデジタルな位相差情報とする。遅延素子としてのインバータ回路の遅延量は温度や電源電圧に影響を受けるが、DCO回路の発振周波数は明らかなので遅延部でのDCO信号の計測から逆にそれぞれの遅延素子の遅延量が推定でき補正される。