マルチゲート素子
広く普及するための壁の1つは製造容易性であると考えられる。特に現状の半導体設計は従来の2次元的なパターン設計技術に3次元的な要素が考慮され始めた段階であり、フォトリソグラフィなどに関連する設計と製造の現場では、現状のプレナー型と非プレナー型の両設計間で大きな変更が求められる。 素子の微細化のための他の相補的な戦略には、歪みシリコン技術を用いたチャンネルや、SOI技術、High-κ(高比誘電率膜)技術やメタルゲート技術がある。
過去数十年間、プレナー型トランジスタはICの中心であり続け、個別トランジスタの大きさは常に縮小し続けた。大きさが縮小したことで、プレナー型トランジスタは好ましくないショートチャネル効果によって将来の困難が予想され、特に素子が動作していない間も流れることで電力を消費する「オフステート・リーク電流」が問題となる 。マルチゲート素子では、チャンネルは複数のゲートによる複数の面で囲まれるので「オフステート・リーク電流」の抑制に効果を発揮する。マルチゲートは、駆動電流と呼ばれる「オンステート」の電流も向上させる。これらの長所は低消費電力化と素子の能力向上となって表れる。 非プレナー型素子は従来のプレナー型トランジスタよりも小型であり、トランジスタの集積度を高められることであらゆる小型電子機器の小型化が実現可能だとされる。
数十ものマルチゲート・トランジスタの派生型が文献上では存在する。 一般にこれらの派生型は、アーキテクチャー(プレナー型/非プレナー型)とチャンネル数/ゲート数(2, 3, 4)で識別・分類できる