しきい値
電子回路の分野においては、主にデジタル回路で「高電位」と「低電位」を区別する境となる電位を指す。多くの大学の工学部のカリキュラムに組まれている。
デジタル回路では、信号線の電位がしきい値の付近にある場合、電位のごくわずかな揺らぎによって論理「H」として解釈されたり論理「L」として解釈されたりするため、正しい処理ができなくなる。さらに、CMOSによる回路ではしきい値付近の電位を入力信号線に与えると内部に大電流が流れて素子破壊の危険がある。このため、しきい値に大きな幅を持たせて、「○○ V以下ならLとする」「○○ V以上ならHとする」というように上下限が規定されていることが多い。
同じデジタル回路でも、素子の構造によってしきい値範囲は大きく異なる。このため、動作電圧が同じであってもしきい値が異なる場合には回路を直接接続することはできない。例えば、TTLのしきい値は0.8 V - 2.0 Vであるが、これをしきい値が1.0 V - 3.5 VであるCMOSと接続することはできない。ただし、CMOS標準ロジックICの場合、回路を工夫してTTLとしきい値をほぼ同一にした製品群があるため、この問題は解決されている。
このように、入力電位がしきい値範囲内になることを避けなければならないが、電気回路である限り電位の過渡状態は必ず存在し、その時間をゼロにすることはできない。