POWER7
POWER7の仕様は以下である。
45 nm / 567mm プロセス
12億個のトランジスター
クロックスピード 3.0 - 4.14 GHz
コア数 4、6、8 (チップごと) SMT-4 (コアあたり最大4スレッドの同時実行が可能) 実行ユニット 12 (コアごと) 固定小数点数ユニット 2 ロード/ストアユニット 2 倍精度浮動小数点数ユニット 4 ベクトルユニット 1 (Altivec VSXをサポート) 10進数浮動小数点数ユニット 1 ブランチユニット 1 コンディションレジスタユニット 1
L1キャッシュ(命令/データ)32 KB (コアごと)
L2キャッシュ 256 KB (コアごと)
共有L3キャッシュ 32MB (通常のSRAMのようにセル当たりに多数のトランジスタを要求しないeDRAMで実装される。SDRAMで実装したとすると27億トランジスタが必要。)

DDR3メモリーコントローラーを2個搭載 ピークバンド幅 153GB/s (チップ当たり) 実行バンド幅 101GB/s (チップ当たり)
インストラクション・リトライ
コアで実行した結果にエラーが発生したことが確認されると再実行し、システム停止を回避する機能。 ソフトウェア・エラーであれば同じコアで再実行 ハードウェア・エラーであれば別のコアで再実行
理論上の性能予定値は以下である。
最大 517.1 GFLOPS (モジュール当り) 最大 258.6 GFLOPS (チップ当り) 最大 32.3 GFLOPS (コア当り)
最大32ソケットまで拡張可能
チップ間のバンド幅 360GB/s