1T-SRAM
1T-SRAMは小さなバンクの配列(通常128列×256ビット/列で合計32キロビット)として形成され、バンクサイズのSRAMキャッシュおよび機能回路と接続される。 通常のDRAMと比べ面積的に不利だが、短いワードラインによりずっと高速に動作し、各バンクは毎サイクル(RAS cycle)ごとにフルアクセスおよびプリチャージが可能である。これにより高速なランダムアクセス性を提供する。 ひとつのバンクにアクセスするごとに、使用していないバンクを同時にリフレッシュすることが可能である。 付け加えて、アクティブなバンクから読み出したビット列はバンクサイズのSRAMキャッシュにコピーされる。 あるバンクに対してリフレッシュサイクルの時間を許さないような繰り返しアクセスする場合、2つの選択肢がある。
他のすべての異なる列に対してアクセスする(ことでタイムロスをなくす)。この場合は自動的にすべての行がリフレッシュされる。
幾つかの列は繰り返してアクセスされる。
後者の場合、キャッシュがデータを提供し、アクティブなバンクの使用していない列はリフレッシュされる時間がある。
1T-SRAMには4つの世代がある。