ラッチ回路
最も基礎的なラッチが「SRラッチ」(あるいはRS-)である。Sは「Set」、Rは「Reset」の意である。
一般的な論理ゲートでの実装としては、たすきがけになったペアのNORゲートで構成する。状態は、右の図などでQの記号を付した端子から出力される。NANDゲートでも(少し動作が変わるが)同様の状態を持つ回路を構成できる(後述)。
また、論理でなく電子回路的な、言い換えるとアナログ的に調整された設計が必要になるが、インバータ2つなどによる構成もある。
SとRの記号を付した端子が入力であり、それぞれ前述の通り「Set」と「Reset」である。両方ともLowの時、たすきがけ配線のフィードバック作用による双安定性により、 QとQの出力が、それぞれLowかHighのどちらか、かつ、互いに逆の状態に保たれる。
R (Reset) がLowの間に S (Set) がHighとなった場合、Q出力がHighとなり、SがLowに戻った後も QはHighを保持する。同様に、SがLowの間に RがHighとなった場合、Q出力がLowとなり、RがLowに戻った後も QはLowを保持する。
(この表において、Xはdon't care)
SとRを両方ともHighにした場合の動作は一般には不定であり、「禁止」とされている場合もある(上記の表では安全側をとり禁止とした)。次の節で説明する。
アナログ回路の応用もあるが、デジタル回路(論理回路)のひとつとみなされることもある。クロックのある(同期・クロックド)ラッチでは、クロックのエッジ位置でのみ出力が変化するエッジトリガタイプと、「オープン」の期間は素通りするトランスペアレントタイプの2種類に大別される。
エッジトリガタイプをフリップフロップとする、ないしトランスペアレントタイプのみをラッチとする、また、エッジトリガタイプを同期式フリップフロップ、セット・リセットとトランスペアレントタイプを非同期式フリップフロップ、などとすることがある。
ラッチを含む回路は状態を保持することができ、「以前の入力信号による現在の状態」と「現在の入力」とにより、このような回路の出力は決定する。有限オートマトンにモデル化されるこのような回路を順序回路と呼ぶ。オートマトンの用語で、出力を決定するものに「現在の入力」が含まれない(エッジトリガタイプ)ものをムーア・マシン、含まれる(トランスペアレントタイプ)ものをミーリ・マシンと言う。
近年の高速なアナログ回路では、コンパレータや分周回路として差動のラッチ回路が数多く利用される。