デジタルシグナルプロセッサ
構成 プログラムメモリとデータメモリの分離(ハーバード・アーキテクチャ) メモリ管理ユニットを持たない。DSPはマルチタスクは可能だが、仮想記憶やメモリ保護はサポートしていない。仮想記憶を利用すると、入れ替え処理に予期不可能な時間がかかるからである。 データストリーミングのためのメモリアーキテクチャになっており、DMAを頻繁に使用する。
番地指定 ハードウェアによるモジュロアドレッシングにより、リングバッファを実装した際にループで毎回境界チェックする必要がない。 ビット反転番地指定という特殊な番地指定方式があり、高速フーリエ変換処理で使われる。
命令 積和演算を高速に実行できるように高速乗算器を持つ。特に整数演算の場合は積和演算器を持つものが多い。FIRフィルタや高速フーリエ変換 (FFT) といったデジタル信号処理では、積和演算の性能が非常に重要である。 特殊なSIMD演算が可能 大量の繰り返し処理を分岐命令によるオーバーヘッドなしに高速に実行できる(遅延分岐方式であり、つまりディレイスロットが存在する)