PowerXCell
2011年前半までを目標に計画されていたCell/B.E.プロセッサの後継チップ。32nm SOIプロセスを使用し、4個のPPE'と32個のeSPEを搭載、クロック周波数も3.8GHzまで向上させ、1チップで単精度浮動小数点演算能力が1TFLOPS(倍精度は500GFLOPS)を有するとされる。従来のCell/B.E.プロセッサと100%の後方互換性を保ちながら、PPEの性能を大幅に向上、SPEの性能は従来と同等以上(但し新命令使用時は大幅な性能向上)、SPE間のレイテンシ削減、更なるオンチップメモリー、メインメモリーとのレイテンシ削減および帯域幅拡大と大きな変更が加えられる予定だった。