加算器
この、桁上げ信号を別の論理回路で生成する手法の事を「キャリー先読み(キャリールックアヘッド : Carry look ahead)」と呼び、半加算器、全加算器とこのキャリー先読み回路を含めて全体を「キャリールックアヘッドアダー (Carry look ahead adder)」と呼ぶ。
具体的には、S1を生成している全加算器の桁上げ入力は、
となり、S2を生成している全加算器の桁上げ入力は、
となる。さらに、S3を生成している全加算器の桁上げ入力は、
となる。このように、桁数が上がれば回路は飛躍的に複雑になるが、いずれもたった2段で桁上げ信号が生成される。(2入力のANDも3入力のANDも、回路上はトランジスタを並列に並べるだけの事であるので、1段である事に変わりがない。ORについても同様。)
この方法を用いると、桁数がいくつになってもたった4段しか必要としないため画期的な高速化を図る事ができる。しかし、必要となる回路素子数が格段に多くなるため、消費電力と回路のコストが大きく犠牲になる。