PowerXCell
2010年を目処にCell/B.E.アーキテクチャーとして初の1チップ1TFLOPSを目指した次世代CELL。45nm SOIプロセスを使用し、2個のPPE'と32個のeSPEを搭載、次世代メモリに対応するとされていたが、2008年中頃までにスケールアップしたPowerXCell 32ivへと計画が変更された。当初IBMは「1TF Processor」、SCEは「Mega Cell」、東芝では「Cell'」とそれぞれのロードマップに掲げられていた。