進化型ハードウェア
進化型ハードウェアの最も基本的な形式は回路の構成を説明するような個体集団を扱う進化的アルゴリズムである。回路を表す各個体はどれだけ設計の仕様を満たしているかを表す適応度(数学的な最適化、英語版)を持つ。進化的アルゴリズムは確率的な演算を望まれる振る舞いを表現する回路構成を進化するために用いる。
回路の各候補は再構成可能なデバイス上で物理的にまたはシミュレーションで実装される(一般的な再構成可能なデバイスはFPGAやFPAA、FPTAが一般的である)。
イギリス・イングランドにあるサセックス大学のAdrian Thompsonがこの分野の草分け的存在であり、1996年に40個より少ないPLDを用いてクロックなしで周波数弁別器を進化的に構成してみせた。構成されたデバイスは非常に小さな設計で、ふつう技術者が避けるようなハードウェアの特性を利用するものであった。例えば論理的には繋がっていないようなゲートの使い方をしている部分が弁別器として重要な機能を持つような回路であった。