ハザード (論理回路)
静的ハザードは、1つの入力変数が変化したときに正しい値に安定する前に出力が瞬時に変化する状況である。2種類の静的ハザードが存在する。
静的-1ハザード: 出力が1の状態で入力が変化した後、出力が一時的に0,1に変化した後に1に落ち着く
静的-0ハザード: 出力が0の状態で入力が変化した後、出力が一時的に1,0に変化した後に0に落ち着く
積和表現に基づいて適切に作られた2レベルAND-OR論理回路では静的-0ハザードは生じないが、逆に、和積表現によるOR-ANDの実装では静的-1ハザードが存在しない。
静的ハザードを排除するために最もよく使われる方法は、冗長論理(論理式のコンセンサス項)を加えることである。