半導体の低消費電力技術
半導体の微細化によって生じるリーク電流の根本的な解決策は、プロセス技術の改良によってリーク電流を小さくすることである。リーク電流を分析すると、オフ時にチャネルを流れてしまう「サブスレッショルド・リーク」、ソースとドレインから基板に漏れる「ジャンクション・リーク」、ゲートから漏れ出す「ゲート絶縁膜リーク」の3つに分かれる。
微細化が半導体上の回路に及ぼす影響としては、接近した配線同士が形成するコンデンサの容量が大きくなるため両者の間に大きな電流が流れる現象と、もう一つ、微細化によって薄くなった絶縁膜をトンネル効果によって電流が通り抜けてしまう現象がある。前者は配線部分で問題となり、配線部分より極端に薄いゲート絶縁膜の部分では後者が問題となる。両者は全く逆の対応が必要であり、前者の場合は薄くても誘電率の低い(low-k)材料や空隙を利用することが解決策になるのに対し、後者は薄くせずに大きな誘電率を確保できる材料、すなわち誘電率の高い(High-k)材料を利用する必要がある。プロセスでの改良研究はいかに誘電率の低い、あるいは高い絶縁膜を作るかに絞られている。
SOIでは、シリコン結晶中に酸化シリコンの絶縁膜を形成することで、リーク電流を絶縁する。
半導体の低消費電力技術(はんどうたいのていしょうひでんりょくぎじゅつ)とは電子部品である半導体素子内部での消費電力を削減する技術のことである。
本項ではデジタル半導体の低消費電力技術について記述する。モーター機器の制御を司る電力制御半導体を中心に、アナログ半導体にも消費電力削減は必要であるが、本項では扱わない。