IBM z10
IBM z10 プロセッサは、CISCのz/Architectureの実装であり、4コアである。各コアは 64KB のL1 命令キャッシュと、128KB の L1 データキャッシュ、3MB の L2 キャッシュ(IBMは L1.5 キャッシュと呼ぶ)、そして 24MB の共用 L3 キャッシュ(IBMは L2 キャッシュと呼ぶ)を持つ。
IBMの 65nm SOI 半導体製造プロセス(CMOS 11S)で製造され、21.7×20.0 mmのチップサイズ上に993 百万トランジスタが搭載されている。サポートされているクロックは 4.4 GHz (前身の IBM System z9 の2倍以上) で、15 FO4 サイクルを持つ。
各 z10 チップは2つの 48GB/s SMPハブポート、4つの 13GB/s メモリポート、2つの 17GB/s I/Oポートを持ち、8765 とコンタクトする。
z10プロセッサは、POWER6プロセッサと多くの設計上の特徴を共有して開発された。半導体製造技術、ロジック設計、実行ユニット、浮動小数点数ユニット、バステクノロジー、パイプラインの設計スタイルなどである。
↑ IBM System z: The Future Runs on the IBM System z10 Enterprise Class
↑ “IBM z6 - The Next-Generation Mainframe Microprocessor”. 2008年6月21日閲覧。