閾値電圧
I f n = C 1 W L ( E o x ) 2 e − E 0 E o x {\displaystyle I_{fn}=C_{1}WL(E_{ox})^{2}e^{-{\frac {E_{0}}{E_{ox}}}}}
ここで C 1 {\displaystyle C_{1}} と E 0 {\displaystyle E_{0}} は一定で、 E o x {\displaystyle E_{ox}} はゲート酸化膜中の電場である。
設計構造が90 nm以下となる前は、酸化膜厚を作るデュアル酸化膜アプローチがこの問題の一般的な解決法であった。90 nmプロセス技術では、トリプル酸化膜アプローチが一部で適用された。1つの標準酸化薄膜がトランジスタの大部分で使われ、別のものはI/Oドライバーセルに、さらに別のものはmemory-and-passトランジスタセルに用いられた。これらの違いは、CMOS技術の閾値電圧上の酸化膜厚の特性にのみ基づいている。