分岐命令
そのペナルティを軽減するため、分岐命令の直後を「遅延スロット」と称し、そこにある命令は分岐処理の直前に実行されるものとする、遅延分岐という方式がある。MIPS、SH、SPARCなど、初期のいわゆるRISCに採用例が多いが、1986年にNECから発表されたμPD77230、1988年にTIから発表されたTMS320C30、デジタルシグナルプロセッサにも(その前から)多い。ディレイスロット(にある命令)の数は、μPD77230の場合で 1 、TMS320C30の場合で 3 であった。大多数のRISCのディレイスロットは 1 である。
パイプライン処理では命令のフェッチが重要であり、分岐予測が用いられることがある。分岐予測は失敗時のコストが大きいので、これを減らすために投機的実行などの技術が用いられる。
ARMやIA-64では、汎用レジスタの内1つをプログラムカウンタにすることで、全ての命令を条件実行命令とし分岐命令の必要性を低減しパイプラインストールの可能性を低くする工夫をしている。しかし、この工夫も2011年に発表されたISAのRISC-Vでは命令の復号を複雑化させ、性能を低下させるとして削除されている。さらに、ARM-32の後継であるARM v8でもこの仕様は廃止されている。