High-Level Data Link Control
HDLCのフレームは同期リンク、非同期リンクに関わらず送信することが可能である。これらのリンクにはフレームの始めと終わりを見分けるメカニズムはないので、通信を行うには各フレームの始めと終わりを認識するメカニズムが必要である。フレームの始まりと終わりを認識するには、フレームの境界に“01111110”(16進数で0x7E)の8ビットコード「フレームデリミタ」(「フラグシーケンス」とも言う)を配置し、これを認識用のビット列とする。 ARM全二重リンク上でフレームの通信がない場合、連続してフレームデリミタが送信され続け、以下のような連続したビット配列を示す。

これを利用しモデムは位相同期回路を経由して時計をシンクロさせる。手順の実装によってはフレームデリミタの先頭ビットと最終ビットの兼用を認める('011111101111110')ものもある。
フレームには「情報部を持つフレーム」「制御専用のフレーム」「非番号制フレーム」の3種類がある。各フレームの内容についてはフレーム構造を参照。