Alpha 21164
内部クロック周波数は、外部から供給するクロック信号を分周した半分の周波数の信号として生成される。したがって、300MHz版の Alpha 21164 には外部から600MHzのクロック信号を供給する必要がある。
2つの整数パイプラインと整数レジスタファイルで構成されている。2つのパイプラインは同一ではなく、加算パイプラインと乗算パイプラインに分かれており、実行できる命令も異なる。しかし、一般的な加算、論理演算、ロード、比較、条件付き転送命令などはどちらのパイプラインでも実行できる。乗算パイプラインだけが実行できる命令としては、シフト、ストア、乗算命令がある(乗算器そのものはパイプライン化されていない)。加算パイプラインだけが実行できる命令は、分岐命令である。
分岐、条件付き転送、乗算命令を除いた全命令は第5ステージで実行され、1サイクルのレイテンシで実行完了する。分岐と条件付き転送の実行は第6ステージになっており、比較命令を並行して実行し、その結果を使って動作可能になっている。
整数レジスタファイルは40本の64ビットレジスタを持ち、そのうち32本がAlphaアーキテクチャの規定するレジスタであり、残る8本はPALcode(英語版)がスクラッチパッド・メモリとして利用する。レジスタファイルには4つのリードポートと2つのライトポートがあり、2本のパイプラインに同数のポートが割り当てられている。