ストリーミングSIMD拡張命令
AMD Phenomで搭載。 キャッシュ関連や挿入、展開の4命令が追加。インテルのSSE4とは名前は似ているが互換性は無い。
SSSE3 (Supplemental SSE3) はSSE3に32個の新たな命令が加えられた。 CoreマイクロアーキテクチャベースのマイクロプロセッサIntel Core 2 (Conroe) / Intel Xeon (Woodcrest) で初めて実装された。
SSSE3と名付けられる前はMNI (Merom New Instructions; 旧称Tejas New Instructions) という名称があった。登場当初はSSE4と呼ばれると一般的には思われていた。
ZMMレジスタを512ビット長とし、レジスタ数も16から32に増やした。
2012年、第1世代Xeon Phiに初めて搭載。
2015年、Xeonプロセッサ(Skylakeマイクロアーキテクチャ)から一部の命令を搭載した。
2018年、AVX512 VNNI(AVX-512 Vector Neural Network Instructions)が機能拡張としてIntel, IEEE Hot Chips 30 Symposium (HCS) 2018で発表した。
2019年、Intelの10nm世代CPUで(Sunny Coveコア)、AVX-512 を標準搭載とした。
2020年、Cooper Lakeマイクロアーキテクチャにて、bfloat16(AVX512_BF16)に対応した。
2022年、AMDは「Zen 4」コアでのAVX-512対応を表明した。
インテルはHaswellマイクロアーキテクチャから搭載している。AMDはExcavatorアーキテクチャからAVX2を実装している。ただし、SIMD演算ユニット自体はZen+まで128bit幅に留まっていたため、AVX2命令を多用する処理はあまり高速化されていなかった。Zen2世代からは256bit幅になり処理速度が改善されている。
実装としてIntel CPUではベクトルレジスタとベクトル用実行ユニットを用いて計算される。例としてint8積和演算(VNNI等価)では"Vec Mul"および"Vec ALU"実行ユニットが典型的に利用される(下表)。