プレーナー プロセス
↑ “半導体用語集 メタライゼーション”. グローバルネット株式会社. 2023年3月17日閲覧。
1 2 3 Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 120. ISBN 9783540342588
↑ Sah, Chih-Tang (October 1988). “Evolution of the MOS transistor-from conception to VLSI”. Proceedings of the IEEE 76 (10): 1280–1326 (1291). Bibcode: 1988IEEEP..76.1280S. doi:10.1109/5.16328. ISSN 0018-9219. http://www.dejazzer.com/ece723/resources/Evolution_of_the_MOS_transistor.pdf.
↑ US 3025589 Hoerni, J. A.: "Method of Manufacturing Semiconductor Devices” filed May 1, 1959
フェアチャイルドの研究者たちは、被覆金属膜の堆積による集積回路の接合方法と、クルト・レホヴェックによるpn接合分離の概念により、単結晶シリコンブールをスライスして作られたウエハー上に回路を作ることに成功した。
1959年、 ロバート・ノイスは ヘルニの研究に基づいて集積回路(IC) の概念を構築した。この IC は、ヘルニの基本構造の上部に金属層を追加して、トランジスタ、コンデンサ、抵抗などのさまざまなコンポーネントを接続することを繰り返しおこなう方法である。プレーナー プロセスは、集積回路の以前の概念よりも優れた集積回路を実装する強力な方法となった。ノイスの発明は、最初のモノリシックIC チップとなった。
プレーナ プロセス法によるIC製造の初期の段階では、光源に水銀灯からの近紫外光を使用したフォトリソグラフィプロセスが使用されていた。 2011年には、小さなフィーチャは通常、波長193nm の「ディープ」紫外線リソグラフィで作成されていた。2022年現在、ASML社のNXE型光源機は、スズベースのプラズマ光源によって生成された13.5nm の極端紫外線を使用している。
プレーナー プロセスに関して重要な概念は、2次元投影 (平面) で回路を投影することであり、そのためにネガフィルムなどの写真処理の概念を応用して、化学物質の上にフォトマスクに描画された回路パターン投影し露光させる。これにより、シリコン基板上で一連の露出を使用して、二酸化シリコン(絶縁体)またはドープ領域(導体)を作成できる。メタライゼーションの使用、およびpn接合分離と表面不動態化の概念と共に、棒状単結晶シリコンをスライスしてできたウェーハ上に回路を作成することが可能となる。
このプロセスの基本的な手順は、二酸化シリコン(SiO2 ) の酸化、SiO2のエッチング、および熱拡散である。熱拡散では、ウェーハ全体を SiO2層で酸化し、トランジスタへの接続孔をエッチングし、酸化物上に被覆金属膜を堆積させて、手動で配線することなくトランジスタを接続する。