AHDL
AHDLは、米アルテラ社がCPLDや FPGAの回路設計用に策定したハードウェア記述言語の一種である。
LPM(ライブラリ・パラメータ・モジュール)と呼ばれる仕様により、回路構成の厳密な管理がやりやすいという特徴を持つ。
このHDLは、自社及び同業他社であるザイリンクスなどが導入しているVHDL、Verilog HDLと競合関係にある。しかし採用している製品が限定的であるほか、技術情報が少なくIPなどの技術資産の蓄積も浅いことから、ハードウェア記述言語としてのシェアは低い状況にある。 特に日本国内では、課題として日本語による技術資料がほとんど存在しないため、アルテラ社製FPGAのシェアに反してマイナーな言語とされている。