榎本忠儀
光誘起伝導 [01] “Relation between IR Induced Photo-conductivity and IR Stimulated Luminescence in ZnS”, Solid-State Electrics,Pergamon Press, vol. 19, no. 10, pp. 883-890, Oct. 1976.
集積回路製造技術 [02] “Fabrication process, experimental results and application for an elemental level vertically integrated circuit (ELVIC)”, Material Research Society, J. of Materials Research, vol. 1, no. 4, pp. 552-559, Aug. 1986.
アナログ集積回路 [03]「集積化アナログ自動等化器」、電子情報通信学会、論文誌、vol. J65-C、no. 11、pp. 937-944、1982年11月。 [04] “Single-chip adaptive transversal filter IC employing switched capacitor technology”, IEEE, J. of Selected Areas in Communications, SAC-2, no. 2, pp. 324-333, Mar. 1984.
ディジタル集積回路 [05] “A 200-MHz 16-bit super high-speed signal processor (SSSP) LSI”, IEEE, J.
スーパーコンピュータ用として世界に先駆けて開発したCMOSベクトルパイプラインプロセッサ(Vector Pipelined Processor; VPP)(1991年)、無制限の誤り(誤字・脱字)を含む単語の検索が可能な辞書検索プロセッサ(Dictionary Search Processor; DISP)(1990年)、企業内LANに向けた情報検索プロセッサ(1988年)、高基数・スケーリング方式を採用した浮動小数点除算回路(2003年)、動きベクトル検出プロセッサ(2001年)、平方根回路(2005年)(2006年)、「適応的中断条件算出法」(特開2005-130424)(2005年)の発明により、動的電圧・周波数スケーリング法(Dynamic Voltage and Frequency Scaling Technique; DVFST)を実現した初の動画像符号化プロセッサ (VSP)(2008年) (2013年) 等、様々な高性能CMOSプロセッサを開発した。上記VPPはNECのスーパコンピュータSX-4に搭載された。SX-4はCMOS集積回路を採用した初のスーパコンピュータである。
世界最大容量(160K bit)の連想メモリを搭載した上記DISPはIEEE(米国電気電子学会) Journal of Solid-State Circuits (JSSC)Best Paper Award(1992年)を、平方根回路はIEEE Asia and South Pacific Design Automation Conference (ASP-DAC) Best Design Award (Special Feature Award) (2006年)を受賞した。
1968年 日本大学 理工学部 電気工学科 卒業、学士号 取得
1970年-1975年 オハイオ州立大学 (Ohio State University; OSU) より奨学金 (4-year Ohio State University Fellowship) を得て、(株)日本電気(NEC)に在籍のまま、同大学 大学院へ留学
1972年 オハイオ州立大学 大学院 修士課程 (電子工学専攻) 卒業、Master of Science (M. Sc) (修士号) 取得
1975年 オハイオ州立大学 大学院 博士課程 (電子工学専攻) 卒業、Doctor of Philosophy (Ph. D) (博士号) 取得
学位論文(Dissertation) “Photoconductance and luminescence in zinc-sulfide due to infrared stimulation”
3次元デバイス(3D-IC)を構築する製造技術に多数のチップやウェハを積み重ねる方法(「積み重ね法」または「張り付け法」)がある。ELVIC(Elemental Level Vertically Integrated Circuit)と呼ぶ「積み重ね法」(米国特許 第4,612,083号)(1984年)、(欧州特許 第016815B1号)(1992年)、(日本国特許1760133)(1993年)、(日本国特許1899777)(1995年)を開発した。 ELVIC技術は、(a)チップを三次元的に積層する技術、(b)各チップの表面と底面を導通する垂直配線を形成する技術からなる。(b)はチップを上下に貫通するビアホールを形成するエッチング工程とビアホールに垂直配線を埋め込む工程、からなる。本ELVIC技術は無線ICタグチップ(ミューチップ)、等の両面電極を形成するために不可避な技術として現在も広く利用されている。 異なる半導体材料で形成されたデバイスを同一チップ上に形成することは難しい。この問題を解消するために「積み重ね法」を適用した。CMOS回路が形成されたSiチップの上にInGaAsP/IbP発光ダイオードが形成された化合物半導体チップを重ねた3D-ICを作成して、その特性を評価した。 他の3D-IC技術として、絶縁膜上に単結晶Si層を生成したSOI(Silicon on Insulator)を作成し、Si層の結晶方位とSOIの表面形態を評価した。さらに、表面形態とMOSFETのしきい値の関係を評価した。SOI基板を用いてMOSFETを製造する技術、等開発した。
『CMOS集積回路 -入門から実用まで-』 培風館、pp.1-229、1996年10月30日、ISBN 4-563-03510-6。
『ナノCMOS集積回路』 培風館、pp.1-277、2010年05月11日、ISBN 978-4-563-06776-2。
『画像LSIシステム設計技術』 コロナ社、pp.1-319、2003年09月08日、ISBN 978-4-339-01263-7。 第21回電気通信普及財団テレコムシステム技術賞 (2006年)
1968年-1975年 (株)日本電気 私設通信事業部 電話交換機の設計担当
1971年-1975年 オハイオ州立大学 大学院 Research Associate (研究員)
1975年-1980年 (株)日本電気 中央研究所 電子デバイス研究部 研究員
1980年-1984年 (株)日本電気 中央研究所 電子デバイス研究部 主任
1984年-1986年 (株)日本電気 マイクロエレクトロニクス研究所 集積回路研究部 課長
1986年-1992年 (株)日本電気 マイクロエレクトロニクス研究所 システムULSI研究部 部長
1992年-2014年 中央大学 理工学部 情報工学科 教授
1993年-2014年 中央大学 大学院 理工学研究科 教授
1998年-2012年 日本大学 大学院 理工学研究科 非常勤講師
1998年-2012年 IEEE Fellow (米国電気電子学会 フェロー)
2001年-2013年 電子情報通信学会 フェロー
2008年-2012年 最高裁判所 知的財産高等裁判所 専門委員
2012年- IEEE Life Fellow (米国電気電子学会 終身フェロー)
2013年- 電子情報通信学会 終身フェロー
2014年- 中央大学 名誉教授