AMD K10
整数割り算のレイテンシの低下 512エントリのインダイレクト分岐予測、K8の二倍のリターンスタックバッファ サイドバンドスタックオプティマイザ,レジスタスタックポインタのインクリメント・デクリメントに貢献する Fastpathed CALLとRET-Imm命令(以前はマイクロコード化されていた):MOVs命令のようにSIMDレジスタから一般レジスタへ移動できるようになった
新たなテクノロジーのCPUダイへの統合: Four processor cores (Quad-core) 効率的な電源管理のための、CPUコア、メモリコントローラ、ノースブリッジのパワープレーンの分割。最初は AMD はDynamic Independent Core Engagement あるいは D. I. C. E. と呼んでいたが、現在は Enhanced PowerNow! と呼ばれ、コアとノースブリッジ(統合メモリコントローラ)の消費電力を独立に増減させることができる。
メモリサブシステムの改善: アクセスレイテンシの向上: ロードストアに先行したロードの並べ替え より積極的な命令プリフェッチ、K8での16バイト命令プリフェッチ に対して32バイトプリフェッチする バッファされた読み出しのための DRAM プリフェッチャ 競合を減少させるための、RAMへのバッファ化されたバースト書き出し メモリ階層構造への変更: L1キャッシュへの直接のプリフェッチ。K8 ファミリでは L2 cache にプリフェッチしていた。 32-way セットアソシアティブの、最低 2Mi B の L3 victim キャッシュ。シングルダイ上のコア(それぞれ 512 KiB の独立した専用 L2 キャッシュを備える)間で、共有を意識したデータ置き換えポリシーに基づき共有される。