Intel486
スーパーバイザモード(特権命令を含む全命令の実行を可能にする)でのユーザーレベルページの書き込みを制限する。
NE (Numeric exception) - CR0の第5ビット。割り込みコントローラ8259A経由での数値演算エラーの通知を無効化し、本来の割り込み16で通知する。FPUが無効化されている486SXでもこのビットは変更可能だが、386コアをベースとした他社製486互換プロセッサはその限りではない。
以下のPWTとPCDはページング有効時に、ページングされないバスサイクル中に外部ピンに出力される。
PWT (Page write-through) - CR3の第4ビット。プロセッサのPWTピンに出力され、外部キャッシュのライトスルー制御に使用される。
PCD (Page cache disable) - CR3の第3ビット。プロセッサのPCDピンに出力され、外部キャッシュの制御に使用される。
またテストレジスタにはCPUキャッシュのテストに使われるTR3・TR4・TR5が追加された。さらにTR7レジスタにもPL,LRU,PWT,PCDの各ビットが新たに設けられた。
デバッグレジスタにおいては80386ではDR7レジスタのLE・GEビットがセットされていると実行速度を落とす仕様があったが、80486ではこのビットが無視されるようになり、L0-L3がG0-G3のどれかがセットされていれば実行速度を落とすように変更された。
インテルとIBMの提携に基づく、IntelDX4のIBM製造版。