Bulldozer (マイクロアーキテクチャ)
2つの専用整数コア –それぞれの整数コアに2つのALUと2つのAGUが含まれており、1コアごとの1クロックごとに合計4つの独立した算術演算とメモリ操作が可能である。 –整数スケジューラと実行パイプラインを複製することは、2つのスレッドのそれぞれに専用のハードウェアが提供され、マルチスレッドの整数負荷の性能が2倍になる。 –モジュールの2番目の整数コアは、Bulldozerモジュールのダイを約12%増加させ、チップレベルでダイスペース全体の約5%が追加される。 モジュールごとに2つの対称128ビットFMAC(融合積和演算機能つき)浮動小数点パイプラインは整数コアの1つがAVX命令と2つの対称x87/MMX/SSE対応浮動小数点パイプラインをディスパッチして、SSE2非最適化ソフトウェアとの下位互換性を確保する場合、1つの大きな256ビット幅のユニットに統合できる。各FMACユニットは、可変レイテンシーでの除算および平方根演算も可能である。
存在するすべてのモジュールは、高度なデュアルチャネルメモリサブシステム(IMC – 統合メモリコントローラー)と同様にL3キャッシュを共有する。
1つのモジュールには、(2MBの共有L2キャッシュを含む)オロチダイ上の30.9mm2のエリアに2億1300万個のトランジスタがある。
Bulldozerのパイプラインの深さは(同様にPiledriverとSteamrollerも)、前身のK10コアの12サイクルと比較して、20サイクルである。
第1世代グローバルファウンドリーズHigh-Kメタルゲート(HKMG)によって実装される11層メタルレイヤー32nm SOIプロセス
TurboCore2パフォーマンスブーストはTDPの制限内で、すべてのスレッドがアクティブな場合(ほとんどのワークロードの場合)にクロック周波数を最大500MHzまで、スレッドの半分がアクティブな場合に最大1GHzまでクロック周波数を上げる。
チップは0.775〜1.425Vで動作し、3.6GHz以上のクロック周波数を実現する。
TDP: 最小25ワット〜最大140ワット