パッケージ (電子部品)
ベリー・ベリー・シン・パッケージ(Very-very thin package)はJEITAとJEDECの分類の1つで、パッケージの基板上での取り付け高さが0.65 mm以上0.80 mm以下のパッケージのこと。
その名の通りトランジスタのために開発された超小型パッケージで、TOパッケージと同様に様々な形状があるが、トランジスタ用のパッケージであるためピン数が3ピンのものからあることが大きな特徴である。 トランジスタだけでなくIC用にも広く使われている。同じ形状でもメーカーによって呼称にかなりばらつきがある。SOTとして規定されている形状は、一部TOパッケージの表面実装用のものと重複している。
セラミック製の薄型パッケージで、構造的にはCeramic-DIPやCer-DIPを薄くしただけのものである。表面実装があまり普及していない時代に開発されたためピンが長く、曲げれば挿入型としても使用できる。軍用や高周波用デバイス向けとして開発されたが、薄く小さなセラミック板で素子を挟むという難しい製造方法のためCer-DIP以上にコスト高となった上、軍用用途では近年まであまり小型化の必要がなかったため、一部の高周波用デバイスや、スペースに厳しい制約があり、かつ過酷な環境で使われる用途のデバイスに使われたにとどまる。プラスチックの性能が著しく向上した現在では、プラスチック製のパッケージにほぼ完全に代替されている。
チップ・オン・テープ (Chip on tape, COT) は、ベア・チップの供給方法の1つであり、チップがテープに連続して貼り付けられ、リールに巻き取られた形態で需要者へ供給される。テープアンドリールのベア・チップ版である。
外部と電気的な接続を行う端子やリードフレームには、鉄・ニッケル合金が使われることが多く、銅が用いられることもある。BGAパッケージでは半球状のはんだが使われる。ソケットによる実装を想定した製品や高周波を扱う製品、高い信頼性が求められる製品では、端子に金メッキを施して酸化防止、浮遊容量の低減を図ることが多い。それ以外の製品では主にニッケル合金やはんだでめっきをしており、これには酸化防止や導通不良の低減に加えはんだのぬれ性を良くする効果がある。特殊な場合を除いて、酸化しやすい鉄や銅を露出したままとすることはない。
ダイを載せるリードフレームは端子と同時にプレス加工で作られることが多い。ダイのリードフレームへの固定では樹脂の他に、ダイとリードフレームの導通が必要な場合には銀粒子が含まれる樹脂ペーストや、放熱のために熱抵抗を下げる必要があればはんだも用いられる。端子とダイを接続するボンディングワイヤには金線やアルミ線が使われる。
電気的接続については、銅板をエッチングしたリードフレームとともにチップを封止した端子形(挿入形)が一般的であったが、1980年代後半以降、リードをプリント基板の穴に通さず基板表面に片面からはんだ付けする表面実装方式のパッケージが導入され、現在に至るまで広く普及している。 また時代が進むにつれ端子の数も集積度の上昇や素子の多機能化により大きく増加したため、DIPやSIP、SOPといった従来のパッケージでは対応できない製品が増え、端子を微小化したQFPやLCC、底面に丸ピンを格子状に並べた剣山のようなPGA(Pin=ピンを Grid=格子状に Array=配置)などが導入された。 さらに大規模なLSIでは外部との接続が数千にも及ぶため、BGAなどの端子密度の高いパッケージを必要とする。交換する可能性がある部品はソケットによって実装することもある。
過去には、ICパッケージ上に他のICパッケージを載せる「ピギーバック」のものがあり、不揮発性メモリ内蔵のCPUなどで、ソフト開発時にメモリの交換を容易にする目的で使用された。1980年代に普及した、紫外線照射によって記憶内容を消去するUV-EPROMというメモリ半導体のパッケージには、石英ガラスの窓が付いていた。また、ICカードなどの内部情報を読み取られない「耐タンパー性」を要する用途向けの半導体部品では、1つの半導体チップ上にCPU、ROM、RAMなどの必要な論理回路の全てを含むことで、2-8本程度の外部接続端子だけ持つようにしているものがある。また近年ではPoPやPiPといった、ピギーパックの再来とも言える実装方法が普及し始めている。