ADPLL
ADPLL(英語: All Digital Phase-locked loop、完全デジタル位相同期回路)とは、電子回路の1つであり回路の構成要素をすべてデジタル化した位相同期回路(PLL)である。
回路をすべてデジタル化することで、21世紀現在、主要な半導体回路技術となっているCMOSプロセスでPLL回路を構成でき、ループフィルタの時定数を動的に変更することで同期が収束するまでの時間を大幅に短縮できるなど、多くの利点がある。
Allの付かない従来型の「デジタルPLL」は、名称にデジタルが付くが、位相比較器 (PFD) と分周器にデジタル回路が使用されている一方で、フィルタとVCOはアナログ回路である。