SPARC T4
40 nm プロセスで製造される、2.5 GHz で動作する、コアごとに8つのスレッドを持つ8コアのプロセッサは、サン・マイクロシステムズの、2009年のプロセッサロードマップに、開発コード Yosemite Falls として登場し、2011年後半のリリースを予定していた。Yosemite Falls は、オラクルが、2010年初めにサン・マイクロシステムズから引き継いだ後のプロセッサロードマップにも残った。
2011年の Hot Chips カンファレンスでプレゼンされたプロセッサデザイン は、16段のデュアル整数パイプラインと、11 サイクルの浮動小数点パイプラインのコア("VT" から"S3" に名前を変更)で、SPARC T3 プロセッサのコア("S2")を改良したものであった。それぞれのコアは、データ用 16 kB と命令用 16 kB の L1 キャッシュ、128 kB の L2 キャッシュ を持つ。