柴山潔
Symp. on Computer Architecture Conf. Proc., IEEE and ACM, pp.280-289, Jun.1986 doi:10.1145/17356.17389
柴山潔,富田眞治,萩原宏: ユニバーサル・ホスト計算機QA-2による逐次型Prologマシンのエミュレーション,情報処理学会・論文誌,27巻,8号,pp.754-767,1986年8月 ISSN 1882-7764
柴山潔,北村俊明,中田登志之,富田眞治,萩原宏: ユニバーサル・ホスト計算機QA-2の高機能順序制御方式,情報処理学会・論文誌,27巻,10号,pp.960-969,1986年10月 ISSN 1882-7764
柴山潔,鹿毛裕史,川倉康嗣,山本雅亮,平田博章,加納健,萩原宏: 論理型プログラミング言語向き並列計算機KPRの並列処理方式,情報処理学会・論文誌,30巻,12号,pp.1573-1583,1989年12月 ISSN 1882-7764
金井達徳,柴山潔: 分散型プロダクション・システムの並列実行方式,電子情報通信学会 論文誌,J-75-D-I巻,8号,pp.685-693,1992年8月 ISSN 09151915
寺澤謙一,新實治男,柴山潔: 並列処理用C++クラスライブラリーの設計,電子情報通信学会 論文誌,J-78-D-I巻,2号,pp.79-86,1995年2月 ISSN 09151915
S.Tomita, K.Shibayama, S.Oyanagi, H.Hagiwara: Hardware Organization of a Low Level Parallel Processor, Proc. IFIP Congress 77, pp.855-860, Aug.1977
小柳滋,柴山潔,富田眞治,萩原宏: マイクロプログラム制御計算機QA-1のハードウェア構成,電子情報通信学会・論文誌,61-D巻,1号,pp.64-71,1978年1月
小柳滋,柴山潔,富田眞治,萩原宏: マイクロプログラム制御計算機QA-1の並列処理について,電子情報通信学会・論文誌,61-D巻,1号,pp.72-79,1978年1月
H.Hagiwara, S.Tomita, S.Oyanagi, K.Shibayama: A Dynamically Microprogrammable Computer with Low-Level Parallelism, IEEE Trans. on Computers, Vol.C-29, No.7, pp.577-595, Jul.1980 doi:10.1109/TC.1980.1675629
K.Shibayama, S.Tomita, H.Hagiwara, K.Yamazaki, T.Kitamura: Performance Evaluation and Improvement of a Dynamically Microprogrammable Computer with Low-Level Parallelism, Proc.