Transistor-transistor logic
単純な出力段では出力抵抗が高いという問題を解決するには、「トーテムポール」出力(プッシュプル出力)段を追加する。右図のように2つのNPNトランジスタ V3 と V4、ダイオード V5、電流を制限する抵抗器 R3 で構成される。入力がLOのときの電流の制御の考え方がこの構成でも適用されている。
V2 がオフのとき V4 もオフとなり、V3 がアクティブ状態となってコレクタ接地回路として働き、HI電圧 (1) が出力される。V2 がオンのとき V4 もオンとなり、出力はLO電圧 (0) となる。V2 と V4 のコレクタ-エミッタ接合は、直列の V3 のベース-エミッタ と V5 のアノード-カソード接合をV4 のベース-エミッタ接合と並列接続する。すると V3 のベース電流が流れなくなり、このトランジスタはオフになって出力に影響を与えなくなる。
すると入力のベース-エミッタ接合部は出力トランジスタのベース電流を入力ソース(接地)に流れ込ませる。出力トランジスタのベース電流が遮断されることでスイッチが切れた状態になり、出力電圧はHI (1) になる。遷移の間、入力トランジスタはほぼアクティブ領域にある。そのため出力トランジスタのベース電流の大部分を流れなくし、素早くベースの電位を下げる。TTLがDTLに比べて優れているのは、このようにダイオードを使った入力段よりも高速に遷移する点である。
出力段の単純なTTLの短所は、出力がHI (1) のときの出力抵抗が高く、その値が完全に出力トランジスタのコレクタ抵抗で決まる点である。そのために接続可能な入力数(ファン・アウト)が制限される。単純な出力段の長所として、出力に負荷が接続されていないときに出力の "1" に対応する電圧が高い(VCC に近い)という点が挙げられる。
この種のロジックは出力トランジスタのコレクタ抵抗を省略し、オープンコレクタ出力とすることが多い。そうすると、いくつかの論理ゲートの出力を接続して外部に1つのプルアップ抵抗を用意するという設計が可能となり、ワイヤードANDまたはワイヤードORにすることができる。例えば 7401 や 7403 がそのような構成である。