SPARC T3
SPARC T3の機能は次の通りである。

8または16CPUコア
コアあたり8つのハードウェアスレッド
6 MB L2キャッシュ
2つの組み込みコヒーレンシコントローラ
6つのコヒーレンスリンク
コヒーレンスリンクごとに14の単方向レーン
接着回路なしの4ソケットへのSMP
4つのDDR3 SDRAMメモリチャネル
組み込みPCI Express I/Oインターフェース
各コアのセキュリティコプロセッサ。 DES、3DES、AES、RC4、SHA-1、SHA-256 / 384/512、Kasumi、Galois Field、MD5、最大2048キーのRSA、ECC、CRCをサポート
ハードウェア乱数ジェネレータ
2つの組み込み1GigE/10GigEインターフェース
2.4 Tbit/sソケットあたりの総スループット