Tiger Lakeマイクロアーキテクチャ
10nm SuperFin
Willow Cove コア キャッシュの改良(L2 1.25MB/コア、LLC 3MB/コア、排他的) AVX-512 VP2INTERSECT Intel Control-Flow Enforcement Technology
Xe-LP(Gen 12) GPU - 最大96実行ユニットを搭載する
リングバスの二重化
8K出力対応
Image Processing Unit 6
GNA 2.0
Thunderbolt 4を統合
USB4対応
PCI Express 4.0
LPDDR4X, LPDDR5メモリ対応
メモリー上のデータ暗号化
FCBGA1787、システムインテグレーター専用。