数値制御発振器
スプリアス産出の他の原因はPACルックアップテーブルに含まれるサンプリングされた波形の振幅量子化である。DACビット数がPのとき、AMスプリアスレベルはだいたい-6.02 P − 1.76 dBcと等しくなる。
2進法位相アキュムレータは図1に示すようにNビット2進加算器とレジスタにより構成されている。各クロックサイクルは所与の出力周波数に対して一定である周波数制御語(FCW)で合計されたレジスタから得られた前の出力から成る新たなNビットを出力する。結果として得られる出力波形はFCWの整数値であるステップ幅 Δ F {\displaystyle \Delta F} の階段波形である。いくつかの構成では位相出力はレジスタの出力からとられるが、このレジスタは1クロックサイクルのレイテンシを導入するが加算器をより高いクロックレートで動作させることができる。 加算器はそのオペランドの絶対値の合計がその容量(2−1)を超えるとオーバーフローするように設計されている。オーバーフローのビットは破棄され、出力語幅は常に入力語幅に常に等しくなる。残差と呼ばれる剰余 φ n {\displaystyle \phi _{n}} はレジスタに格納され、サイクルが φ n {\displaystyle \phi _{n}} から始まる時間から繰り返される(図2参照)。位相アキュムレータは有限状態マシンであるため、最終的にいくつかのサンプルの残差Kは初期値 φ 0 {\displaystyle \phi _{0}} に戻らなくてはならない。