VHDL
次の例はもう少し実用的なものである:
シミュレーションを行うとNext_Fibがオーバーフローするまで、フィボナッチ数列を生成する。