R8000
ストリーミングキャッシュのタグは2つのタグRAMチップにあり、それぞれ1つのバンクに対応している。両方のチップに同一のデータが含まれる。それぞれのタグRAMチップは1.189Mbitのキャッシュタグを持ち、4トランジスタのSRAMセルで構成している。このチップは0.7μmのBiCMOSプロセスで実装されており、2層のポリシリコン層と2層のアルミニウム配線層から成る。BiCMOS回路はデコーダ部で使われており、サイクルタイムを減らすためにセンスアンプとコンパレーターを統合している。タグRAMチップは14.8mm×14.8mmで、155ピンのCPGAパッケージであり、消費電力は75MHzで3Wである。タグRAMはキャッシュタグを分担するだけでなく、ストリーミングキャッシュを4ウェイ・セットアソシアティブ構成で動作させる機能も分担している。ピン数を減らすため、キャッシュタグ自体が4ウェイ・セットアソシアティブになっており、通常のセットアソシアティブ式のキャッシュとは異なり、ルックアップ後にロジックでアクセスするセットを選択している。
ストリーミングキャッシュへのアクセスはスループット向上のためにパイプライン化されている。このパイプラインは5段構成で、1段目でアドレスがタグRAMに送られ、2段目でそれにアクセスする。3段目でタグRAMからSSRAM群に信号が送られ、4段目でSSRAMにアクセスし、5段目でデータがR8000またはR8010に戻る。