R4600
R4600は設計が単純化されている。1サイクルに最大1命令を整数パイプラインまたはFPUに発行する。整数演算命令の多くは1サイクルのレイテンシで実行できるが、乗算と除算はその限りではない。乗算は32ビットでも64ビットでもレイテンシが8サイクル、スループットが6サイクルである。除算は32ビットの場合レイテンシとスループットが32サイクル、64ビットの場合は61サイクルかかる。
FPUはパイプライン化されておらず、それによってチップサイズとコストを低減している。このため浮動小数点演算性能が低い。しかし、ローエンドのコンピュータや組み込み用途ではそれで十分だった。単精度および倍精度の加算はレイテンシとスループットが4サイクルである。単精度および倍精度の乗算は一部パイプライン化されており、レイテンシが8サイクルで、スループットが6サイクルとなっている。単精度の除算はレイテンシとスループットが32サイクルで、倍精度ではそれらが61サイクルとなる。平方根の計算は対応する除算より1サイクルだけ短い。
一次キャッシュは、命令とデータそれぞれが16KBで、2ウェイセットアソシアティブ方式になっている。二次キャッシュを接続可能だが、R4600本体にはそれを制御するハードウェアは備わっていないので、外部にカスタムASICまたは何らかのチップセットを必要とする。つまり、R4000SCなどとは異なり、SysADバスとCPUの間に二次キャッシュが位置する構成になる。SysADバスは64ビット幅で、最高50MHzで駆動され、帯域幅は最大で400MB/sとなる。R4600はマルチプロセッシングをサポートしていない。各種クロック信号を生成するために、3種類のクロック信号を外部から供給する必要がある。