ラッチ回路
同期SRラッチ(しばしばクロックドSRラッチ と呼ばれる)は、SRラッチへ2段目のNANDゲートを追加する(あるいはSRラッチに2段目のNORゲートを追加する)ことによって作ることができる。
そして、余分なゲートがさらに入力を逆にするので、単純なSRラッチがゲーテッドSRラッチになる(逆に、単純なSRラッチは、負論理のイネーブルつきのゲーテッドSRラッチとなる)。
EがHighのとき(イネーブル が真のとき)、信号は入力ゲートを通り抜け、内部のラッチにデータが伝わる。次に、「(0,0) = 保持」以外のすべての組み合わせでは、(Q,Q) がすぐに出力される。すなわち、このラッチは通過型である。
EがLowのとき(イネーブル が偽のとき)、ラッチは 閉じられて いて、出力は E が High のときの値を保持する。
イネーブル 入力はしばしばクロック信号となり、リードやライトのストローブ信号にもなる。