シリアル・ペリフェラル・インタフェース
クロック周波数の設定に加えて、マスターはデータに対するクロックの極性と位相も設定する必要があります。Motorola SPI Block Guideは、これら2つのオプションをそれぞれCPOLおよびCPHA(クロック極性「polarity」およびクロック位相「phase」)と命名しています。これは、ほとんどのベンダーが採用している規約です。
タイミング図を右に示します。タイミングの詳細は以下に記述される通りです。このタイミングは、マスタとスレーブの両方のデバイスに適用されます。
CPOLはクロックの極性を決定します。極性は単純なNOTゲートで変換できます。 CPOL=0 はアイドル状態では0で、各サイクルは1のパルスで構成される。つまり、パルスの先端エッジは立ち上がりエッジであり、末尾エッジは立ち下がりエッジである。 CPOL=1 はアイドル状態では1で、各サイクルは0のパルスで構成される。つまり、パルスの先端エッジは立ち下がりエッジであり、末尾エッジは立ち上がりエッジである。
CPHAは、データビットの、クロックパルスに対するタイミングを決定する。これら2つの間の変換は簡単ではありません。
EEPROM 93C46/93C56/93C66
A/Dコンバータ、D/Aコンバータ
リアルタイムクロック
スイッチやLEDなどを接続するGPIO、ヒューマン・インタフェースデバイス
通信インタフェース
マルチメディアカード、SDメモリーカード