FR-V
Dual CPUコア
90nmプロセステクノロジ CMOS
内部1.3V、外部3.3V、2.5V
プラスチックBGA480ピン
動作周波数:480MHz
命令キャッシュ: 32KB(2Way)
データキャッシュ: 32KB(2Way)
SDRAMC:32ビットDDR266 240MHz動作
TLB (Translation Look-aside Buffer)構成: 64エントリ x 2Way
PCI(32ビット)
ローカルバス(32ビット)
ビデオ入出力、映像拡大・縮小機能、ストリーム入出力、オーディオ入出力
シリアルインターフェース(I2C)
16ビット PC-Card/SDカード
ビデオコーデックユニット:H.264形式のビデオデータの圧縮・復元をサポート
MB90401 クロックギア機能
MB93461 パワーダウンモード:クロック停止 コアスリープ、バススリープ、PLL-Run, PLL-Stop クロック比切り替え CMODE切り替え:ダイナミック変更 クロックギア機能:High/Mediumモード切替え SDRAM I/Oの電源を分離
最大2命令同時命令発行
32個のGR、32個のFR
整数パイプライン×2
メディアパイプライン×2
MMU(TLB)
32ビット整数命令 論理演算命令 乗算命令と除算命令 ロード/ストア命令 64ビットデータロード命令 分岐命令
メディア処理演算命令(FR400,FR450,FR500,FR550) (FR500シリーズで63個、) 16ビット×4のSIMD演算命令 40ビットアキュムレータを用いた乗算命令、積和命令(MAC), 積差命令、 飽和命令
32ビット浮動小数点数演算命令(FR500,FR550) 32ビット単精度×2のSIMD演算命令 二乗根命令と除算命令
カスタム命令セット
16ビット整数命令(FR300)
DSP 用基本命令セット(FR300)
条件付き実行命令 3値プレディケイト命令
Non-Excepting命令
FR-VはRISCの思想で作られており、可変長VLIW方式で命令を実行する。
基本命令は、32ビット命令
可変長VLIW型マイクロプロセッサ 最大2基本命令=2Way (FR300,FR400,FR450) 最大4基本命令=4Way (FR500) 最大8基本命令=8Way (FR550) VLIW長:32ビット~256ビット Packing Flag方式によるコード圧縮方式を用いた可変長VLIW 32ビットの基本命令ごとに1ビットの“パッキングフラグ・ビット”がある。
ビッグエンディアン
単精度浮動小数点演算 2並列SIMD
メディア処理演算 2並列16ビットSIMD/4並列16ビットSIMD