閾値電圧
幅広い平面のトランジスタにおいて閾値電圧はドレイン-ソース電圧に本質的に依存せず、よく定義された特徴がある。しかし現代のナノサイズMOSFETではドレイン誘起障壁低下によりあまり明確ではない。
図では、ソース(図の左側)とドレイン(図の右側)は、高濃度にドープされたn領域(青)を示すため「n+」と記してある。空乏層(ピンク)ではイオンは負に帯電しており、正孔がほとんど無いことを示すため「NA」と記してある。バルク(赤)では、正孔の数p = NAはバルク電荷を中性にする。
ゲート電圧が閾値電圧以下の場合(左図)、トランジスタはオフとなり、理想的にはトランジスタのドレインからソースへは電流は無い。実際は閾値電圧以下のゲート電圧でも小さい電流は存在し(サブスレッショルド電流)、ゲート電圧について指数関数的な変化する。
ゲート電圧が閾値電圧以上の場合(右図)、トランジスタはオンとなり、酸化膜-シリコン界面でのチャネルに多くの電子が存在するため、ドレインからソースへ電荷が流れることができる抵抗が小さいチャネルが作られる。閾値電圧を大きく上回る電圧では、この状況は強く反転していると呼ばれる。VD > 0の場合、チャネルは先細になる。なぜなら抵抗チャネルの電流による電圧降下は、ドレインに近づくにつれてチャネルを支える酸化物の電場を減少させるためである。