最悪実行時間
低レベルな静的 WCET 解析は、CPUの性能向上のためのアーキテクチャ上の様々な機能が存在するため、非常に複雑になっている。命令/データキャッシュ、分岐予測、パイプライン処理といった要素を考慮する必要がある。解析において、これらのアーキテクチャ上の機能を考慮することで、厳密な WCET 値が決定できる。
1980年代末ごろから静的解析手法の研究が盛んに行われているが、近年では動的解析あるいは実測による手法も研究が盛んになってきた。そのような手法を採用する研究者の動機としては、コンピュータ(特にCPU関連)がモデル化するには複雑になりすぎており、モデル化による誤差が大きくなってきたことが挙げられる。一方実測に基づく手法も、測定の際に最悪ケースとなるような環境を与えられるかどうかに依存しており、正確でない可能性がある。実測ベースの手法では、短いコード部分(ブロック単位)の実行時間を測定し、コード全体の最悪実行時間は実測結果を統合した上で静的解析で求めるのが一般的である。これは、基本ブロックのWCETは容易に測定可能だが、全体として最悪ケースとなるような状況を実際につくり出すのは難しいという考え方に基づいている。
産業界では、リアルタイム性がそれほど厳密に要求されないシステムでは、全体を実測して安全マージンを加えるという手法が採られてきた。また、クリティカルなシステムでは、ハードウェアが単純な場合、人手による静的解析が行われてきた。近年、産業界でも WCET を自動的に計算する手法が注目されてきている。人手による解析では、ハードウェアの複雑化が問題となってきており、安全マージンをどう決めるかも困難になってきている。