NMOSロジック
↑ p型シリコン基板の中にp型MOSFETを作るとき、p型基板の中にn型の領域(n型ウェル)を作る必要がある。そのような基板とは異なる性質の領域をウェル(well)という。"well"は井戸や窪みのことである。
↑ Intel 2147データシートとHITACHI HM6147データシートによると、Intel 2147の最大消費電流は180mAであり、HITACHI HM6147の最大消費電流は80mAである。
ゲート・ソース間電圧 VGS = Vdd - 出力電圧(飽和エンハンスメント負荷のとき)
ゲート・ソース間電圧 VGS = Vgg - 出力電圧(線形エンハンスメント負荷のとき)
ドレイン・ソース間電流 IDS = VDS のおおよそ2乗に比例
出力電圧が低下すると、VDS と一緒に VGS も増えることになる。そのため、IDS は、VDS のおおよそ2乗に比例して増えることになる。つまり出力電圧が低下すると過剰な電流が流れて消費電力が悪化する。その一方で出力電圧が増大すると電流がわずかしか流れないので、動作速度が低下する。
このように抵抗器の代わりにエンハンスメントモードMOSFETを使う方法は速度や消費電力の面で問題がある。 それらの問題を改善するために負荷としてエンハンスメントモードトランジスタの代わりにディプリーションモードトランジスタを使うことができる。 その方法を実装したものは、ディプリーション負荷NMOSロジックと呼ばれている。
NMOSロジック(N-type metal–oxide–semiconductor logic)は、論理回路とその他のデジタル回路を実装するためにn型MOSFET(金属-酸化物-半導体電界効果トランジスタ)を使用する。 これらのn型MOSFETは、ソース端子とドレイン端子の間にあるp型半導体のボディの中に反転層を作ることによって動作する。 n型チャネルと呼ばれるこの反転層は、n型半導体のソース端子とドレイン端子の間に電子を通すことができる。 n型チャネルは、ゲートと呼ばれる第三の端子に電圧を印加することによって作られる。 他のMOSFETと同様にn型MOSFETは、3つの動作領域を持つ。つまり、遮断領域(cut-off / subthreshold)、線形領域(linear / triode)、そして飽和領域(saturation / active)である。
長年の間、NMOS回路は、かなり速度の遅いp型MOSFETを使う必要があったPMOS回路やCMOS回路と比較して遥かに高速だった。