Alpha 21064
"DEC Enters Microprocessor Business with Alpha". (4 March 1992). Microprocessor Report, Volume 6, Number 3.
"DEC's Alpha Architecture Premiers". (4 March 1992). Microprocessor Report, Volume 6, Number 3.
"Digital Plans Broad Alpha Processor Family" (18 November 1992). Microprocessor Report, Volume 6, Number 3.
"Digital Reveals PCI Chip Sets For Alpha". (12 July 1993). Microprocessor Report, Volume 7, Number 9.
"Alpha Hits Low End with Digital's 21066". (13 September 1993). Microprocessor Report, Volume 7, Number 12.
Bhandarkar, Dileep P. (1995). Alpha Architecture and Implementations. Digital Press.
Fox, Thomas F. (1994). "The design of high-performance microprocessors at Digital". Proceedings of the 31st Annual ACM-IEEE Design Automation Conference.
21064は、主にワークステーションやサーバに採用された。以下のような採用例がある。
Aspen Systems のワークステーション Alpine
Carrera Computers の Hercules 150、Hercules 200 とワークステーション Pantera II
クレイ・リサーチのスーパーコンピュータ Cray T3D
アンコールコンピュータのハイエンド・リアルタイム・コンピュータ Infinity R/T
DEC DECpc AXP 150 エントリレベル・ワークステーション DEC 2000 AXP エントリレベル・サーバ DEC 3000 AXP ワークステーションとエントリレベル・サーバ DEC 4000 AXP ミッドレンジ・サーバ DEC 7000/10000 AXP ハイエンド・サーバ
21064が同時に発行できる命令の組み合わせは、整数演算命令と浮動小数点演算命令、任意のロード/ストア命令と任意のその他の演算命令、整数演算命令と整数分岐命令、浮動小数点演算命令と浮動小数点分岐命令である。不可能な組み合わせは2種類あり、整数演算命令と浮動小数点ストア命令、浮動小数点演算命令と整数ストア命令である(同じ種類の命令も同時に発行できない)。2つの命令が不可能な組み合わせの場合、1命令だけ発行し、残る命令を発行するまでパイプラインの最初の4段がストールする。リソースが利用可能でない場合や依存関係問題が発生した場合、命令を発行できないので、パイプラインの最初の4段がストールする。
I-box には仮想アドレスを物理アドレスに変換する2つのトランスレーション・ルックアサイド・バッファ (TLB) が含まれる。これらのTLBを instruction translation buffers (ITBs) と呼ぶ。ITBs には命令フェッチで最近使ったページテーブルのエントリがキャッシュされている。2つのITBとは、8KBページ用の8エントリのITBと4MBページ用の4エントリのITBである。どちらもフルアソシアティブで、置換アルゴリズムとしては「最後に使われたエントリ以外を置換する」方式である。