動的再構成
演算部としてはALUが一般的であるが、それより小さな単位での比較器やレジスタアレイ単位で組み換えが行われるものもある。いずれも4-32ビット幅での簡単な演算回路から構成され、演算部同士の結線情報がプログラマブルなだけで演算部回路内にはプログラムを解釈する機構は基本的に存在しないハードワイヤード回路である。
また、演算部の粒度という点で他の処理技術と比較すれば、CPUは粒度が大きく、マルチコアであってもそれぞれが汎用的でプラグラマブルな演算やロードとストアの動作を行っているために、パイプライン処理といっても各段ごとは十数クロックから数十クロック程度の時間が掛かり、処理速度はハードワイヤード回路よりもかなり劣る。また逆にFPGAでは粒度が小さく、LUT(Look up table)と呼ばれる配線情報で切り替えられるエレメント単位は通常1ビットごとであり、処理単位の違いなどから面積当たりの処理効率では5-10倍程度の差が出るとされる。