Cyrix Cx5x86
Cx486シリーズの後継・上位機種として、インテルPentium互換プロセッサであるCyrix 6x86(開発コード名M1)のコアロジックのサブセットと486系プロセッサ用フロントサイドバス (FSB) インターフェイスを組み合わせて開発された。
開発コード名はM1scで、外部FSBは32ビット幅であるが内部データバスは64ビット幅となっており、命令パイプライン技術、128エントリの分岐ターゲットバッファーによる分岐予測といったPentiumをはじめとする第5世代のx86系プロセッサと同様のアーキテクチャを採用しており、ユニファイドキャッシュによる1次キャッシュを16KB内蔵する。このアーキテクチャにより、6x86の約50%のトランジスタ数で80%の性能を実現した。
そのため、このCx5x86は100MHz動作時にほとんどのアプリケーションで75MHz動作のPentiumプロセッサよりも優れた性能を発揮し、古く安価な486対応Socket 3マザーボードのアップグレードパスとして、CPUコア電圧の対応やBIOSレベルでの対応、それにFSBの動作周波数などに一部制限があったものの、一定の成功を収めた。
このチップはi486の命令セットをほぼサポートしていたが、Pentium固有命令への対応はごく限られていた。
iDX4WB ピンアウト、 168ピンPGAあるいは208ピンQFP
Socket 3
0.65μm プロセス、200万トランジスタ
ダイサイズ 144mm
3.45 ボルト電源を使用
16 キロバイト L1 ユニファイドキャッシュ
25 MHz (25×4), 33 MHz (33×3) と 50 MHz (50×2) のフロントサイドバスをサポートする 100 MHz 版。
40 MHz (40×3) と 33 MHz (33×4) のフロントサイドバスをサポートする 120/133 MHz 版。133 MHz 版は大変希少であったが、アップグレードキットの製作者は優先的に入手することができた。