Sandy Bridgeマイクロアーキテクチャ
出典は、
メモリロードポートが2つに拡張され、ロード帯域幅が256ビットに倍増。
バッファ増加によって、より多くのインフライトのロードおよびストアを同時に実行する。
データプリフェッチの改善。
コア間のインターコネクトをL3キャッシュ内に設けたリングバスとし、コア間の帯域幅の確保、電力効率の改善とともにコア数の増加に柔軟に対応する。