信号伝搬遅延
電子工学とデジタル回路において、伝搬遅延あるいはゲート遅延は、論理回路への入力が安定して変化が有効になったときから論理回路の出力が安定して変化が有効になるまでの時間の長さである。 しばしば、メーカーのデータシートにおいて、伝搬遅延は、入力が最終入力レベルの50%まで変化したときから出力が最終出力レベルの50%へ到達するのに必要な時間として参照される。 このことはレベル変化の方向に依存するかもしれない。この場合、立ち下がりと立ち上がりの遅延を tPHL と tPLH または tf と tr のように分けることになる。 デジタル回路においてゲート遅延を縮小することは、より高速にデータを処理し、全体的な性能を向上することを可能とする。 組み合わせ回路の伝搬遅延の決定は、入力から出力までの伝搬遅延の最も長い経路を特定し、この経路に沿ったそれぞれの回路の伝搬遅延を加算することが必要である。
論理要素の伝搬遅延の違いは、競合状態の結果として非同期回路にグリッチが発生することが主な要因である。 ロジカルエフォートの原理は、同じ論理ステートメントを実装する設計を比較するために伝搬遅延を利用する。