NMOSロジック
プルアップ(すなわち「負荷」であり、抵抗として考えることができる。以下参照)は、正電源電圧と各論理ゲート出力の間に配置されている。
例えば、NMOS回路で実装されたNORゲートがあるとする。 もしも入力Aあるいは入力BのどちらかがHigh(論理回路の1 = 真)であれば、各MOSトランジスタは出力と負電源の間で非常に低い抵抗値の抵抗としてふるまうので、出力を強制的にLow(論理回路の0 = 偽)にする。 AとBの両方がHighのとき、両方のトランジスタが導通し、グランドへのさらに低い抵抗の経路を作ることになる。 出力がHighになる唯一の状態は、両方のトランジスタがオフのときである。この状態は、AとBの両方がLowのときにだけ発生する。このようにNORゲートの真理値表を満たすことになる。
MOSは「金属-酸化物-半導体」という意味である。MOSFETが最初に作られたときの手法を反映してそのように呼ばれている。主に1970年代以前は、一般的にアルミニウムの金属ゲートを使っていたからである。 しかしながら、1970年頃からほとんどのMOS回路は、ポリシリコンで作られた自己整合ゲートを使ってきた。自己整合ゲートは、フェアチャイルドセミコンダクターにおいてフェデリコ・ファジンによって最初に開発された技術である。 ポリシリコンのゲートは、MOSFETを基本とした集積回路のほとんどの種類で未だに使われている。しかし、高性能マイクロプロセッサのような特定の種類の高速回路のために2000年代初頭から高融点金属ゲートが再登場し始めた。
NMOSロジックで使われるMOSFETはn型エンハンスメントモードトランジスタであり、論理ゲート出力と負電源電圧(一般的にグランドのこと)の間、いわゆる「プルダウンネットワーク」(PDN)の中に配置されている。