CMOS
しかし、微細化によるゲート容量の低下とVdd-Vssの低減、さらにはゲート電極材料の変更(ポリシリコンの使用)によってこの欠点は克服されている。
TTLに比べて入力インピーダンスが非常に高いため、入力端子に静電気が蓄積しやすい。また、MOSFETの構造自体が高電圧に対して非常にデリケート(入力ゲートの絶縁層が放電によって破壊されると回復不能となる)であるため、静電気による破損が起きやすい。そのため、通常、静電気による破損を防ぐためのクランプダイオードなどの保護回路が設けられているが、近年の集積回路の微細化によって、静電耐性の低下と静電保護対象の入力端子の増加が問題となっている。
MOSFETの動作領域における直流伝達特性は、線形領域における出力電圧が入力電圧にほぼ等しいのに対して、飽和領域における出力電圧はゲート電圧からVth「しきい値電圧」を引いた値となる。p-MOSFET が飽和領域のとき n-MOSFET は線形領域であり、n-MOSFET が飽和領域のとき p-MOSFET は線形領域であることより、CMOSの動作領域の殆どを線形領域とすることができる。
CMOS構造にすると、出力電圧範囲は電源電圧範囲に概ね等しくなる。
TTLや、NMOSロジックやPMOSロジックのようにPNP型あるいはNPN型バイポーラトランジスタの片方だけを利用する方式では、常に回路内部に電流が流れつづけるのに対し、CMOSでは論理が反転する際にMOSFETのゲートを飽和させる(あるいは飽和状態のゲートから電荷を引き抜く)ための電流しか流れないため、消費電力の少ない論理回路を実現できる。
さらに、微細化することにより、単一のMOSFETをスイッチングさせるのに要する電力量を減少させることができる。これにより、集積度を向上させるだけで、高速化と消費電力の低減も同時に得られる(デナード則。ムーアの法則も参照)。電力消費の大半はスイッチングの際に行われるため、回路設計時にスイッチング回数を減らす工夫をすることでも、消費電力の削減ができる。
しかし、商用マイクロプロセッサの生産に使われる最先端の集積回路プロセスでは、21世紀に入った頃から、微細化による漏れ電流の増加による非スイッチング時の消費電力の上昇により、前述の消費電力の低減がキャンセルされ、さらにはそちらの消費電力の上昇のほうが支配的になってしまっている(いわゆる「ムーアの法則の限界」として知られる現象のひとつ)。
過去には、CMOSはMOSFETのゲート容量を飽和させる状態まで電流を流しつづけなければスイッチングが行われないため、TTLやNMOSロジックと比較し動作が遅いという弱点があった。
相補型回路の原理は、1953年にジョージ・クリフォード・シクライによってシクライ・ペア(英語版)(Sziklai pair)として初めて紹介された。シクライ・ペアは、ダーリントン接続と同様に増幅度を増やしてベース電流を減らすためのものであった。しかし、ダーリントン接続と違ってNPNトランジスタとPNPトランジスタを組み合わせるという相補型バイポーラトランジスタ回路であった。その後、いくつかの相補型回路について議論された。
1962年には、同じくRCA社のポール・K・ウェイマーが、CMOSに近い薄膜トランジスタ(TFT)相補型回路を発明した。彼は、相補型フリップフロップ回路とインバータ回路を発明したが、より複雑な相補型論理の研究はしていない。pチャネルとnチャネルのTFTを同一基板上の回路に入れたのは彼が最初である。その3年前には、ジョン・T・ウォールマーク(英語版)とサンフォード・M・マーカスが、JFETを使った集積回路として、相補型メモリ回路を含むさまざまな複雑な論理機能を発表している。フランク・ワンラスは、RCAでウェイマーが行った研究に精通していた。
CMOS(シーモス、Complementary Metal-Oxide-Semiconductor; 相補型MOS)とは、P型とN型のMOSFETをディジタル回路(論理回路)で相補的に利用する回路方式、およびそのような電子回路やICのことである。また、そこから派生し多義的に多くの用例が観られる(『#その他の用例』参照)。
相補型MOS(CMOS)プロセスは、フェアチャイルドセミコンダクター社のフランク・ワンラスが考案し、翌1963年にワンラスとチータン・サー(英語版)が学会で発表したのが始まりである。RCA社は1960年代後半に「COS-MOS」という商標で商品化し、他のメーカーに別の名称を探させ、1970年代前半には「CMOS」が標準的な名称となるに至った。
CMOSは、1980年代にNMOSロジックを抜いてVLSI用MOSFETの主流となり、TTL(Transistor-transistor logic)技術も置き換えた。その後、CMOSはVLSIチップに搭載されるMOSFET半導体デバイスの標準的な製造プロセスであり続けている。2011年現在、ほとんどのデジタル、アナログ、ミックスドシグナルICを含むICチップがCMOS技術で製造されている。
入力信号のしきい値はHの時とLの時で対称となるので、論理回路設計が負論理でも正論理でも電気的な特性に違いがなくなり論理設計の自由度が増す。同時に、電源電圧(動作電圧)の許容範囲も広くなり電気的な設計をしやすくなる。
CMOSは、電源電圧を低くすると消費電力が少なくなる反面、伝達遅延時間が大きくなる性質を持つ。これは、単純な乗除算やせいぜい開平算を、人間のキー操作速度に合わせて行えば良く消費電力は抑えたい電卓などにはもってこいである。一方でその動作の遅さが嫌われるような、たとえば過去には性能第一のスーパーコンピュータやメインフレームはECLが使われていた。しかし、拡大するパーソナルコンピュータ市場による後押しによって微細化が進み、低電圧動作と高速化の両立が図られたことと、集積度の向上や必要な冷却能力の緩和によるトータルコストの低下等の要因によって、コストパフォーマンス的にもECLを凌駕するようになり、今日ではメインフレーム、さらにはスーパーコンピュータ向けマイクロプロセッサ市場でもCMOSが主流となっている。
また、同じような理由で半導体メモリなどをはじめとするロジックICもほとんどがCMOS構造で製造されており、近年は小容量電源回路・アナログ-デジタル変換回路・デジタル-アナログ変換回路などを含むものまで製作されるようになっている。