シルバコ
Victory Processは、一連のプロセス・フローを網羅するコア・シミュレータと、モンテカルロ法による注入、拡散/酸化、および物理モデルのエッチング/デポジションの3つの高度なシミュレーション・モジュールで構成される。 Victory Cellは、デバイスの高速生成を目的として設計された3次元プロセス・シミュレータである。最適なメッシュ生成により、SiC IGBTならびにMOSFET、CMOSイメージセンサなど大規模構造のシミュレーションに最適である。 Victory Deviceは、シリコン、2元/3元/4元系材料の3次元デバイス・シミュレータである。DC、AC、時間領域応答を解析する。
VWF (バーチャル・ウェハ・ファブ) は、物理的なウェハ製造工程を自動化しエミュレートするためのTCAD製品群である。入力、実行およびランタイムの最適化を容易にし、また共有データベースで管理しているフローに、容易にTCADシミュレーション結果を反映させることを可能にする。このツールは、宇宙空間における太陽電池の効率向上にも使用されている。
定常状態大信号の測定と解析により、マルチトーン信号源駆動のGHz帯RF ICの設計を行う。 Harmonyはアナログ/ミックスド・シグナル回路シミュレータである。Verilog、SPICE、Verilog-AならびにVerilog-AMSで記述された回路構成要素のシミュレーションを行い、ランタイム時のSmartSpice回路シミュレータとSilos Verilogシミュレータの機能を動的にリンクさせる。 Verilog-Aは、SmartSpiceで使用する言語である。SmartSpiceと組み合わせてVerilog-Aでコンパイルやインタプリットすることで、アナログ/ミックスド・シグナル回路の設計、検証を行う設計者に使いやすい環境を提供する。
カスタムIC CAD Expertは、レイアウト・エディタである。レイアウトの表示、編集機能、ならびにパラメタライズド・セル (P-Cell) による自動化のためのスクリプト作成が可能である。 Guardianは、DRC/LVS/LPE物理検証ツールである。アナログ/ミックスド・シグナル/RFのIC設計検証、デザイン・ルール・チェック (DRC) 実行、レイアウト対スケマティック (LVS) 比較、レイアウト・パラメータ抽出 (LPE) を行う。 Hipexは、フルチップ寄生素子抽出ツールである。ナノプロセス技術により、階層レイアウトから寄生容量と寄生抵抗の抽出を行う。