Lunar Lake

Lunar Lake是英特爾設計的Core Ultra 200V系列行動處理器的代號，於2024年9月發布。它是Meteor Lake的繼承者，英特爾從單片矽晶片轉變為分解式多晶片模組（MCM）設計。

## 背景

2024年5月24日，英特爾在台灣舉行的Computex電腦展上公開了「Lunar Lake」架構的詳細資訊，但並未公布這款處理器的具體型號SKU名稱或時脈速度等細節。

## 架構

Lunar Lake是超低功耗的行動SoC設計。它是15 W Meteor Lake-U處理器的的後繼產品，而Arrow Lake則取代了中階的28 W Meteor Lake-H處理器。英特爾表示，Lunar Lake的目標是「打破人們對 x86 能效不如ARM的成見」。對Lunar Lake CPU所做的測試顯示，儘管其多核心效能在滿載狀態下並非特別優異，但在日常使用下的效率卻相當不錯。

### 製程

Lunar Lake處理器是英特爾首款完全交由台積電代工生產的晶片。根據高盛的分析報告，英特爾2024年外包給台積電的金額將達$56億美元，2025年將增加至$97億美元。2024年3月，英特爾財務長在投資人電話會議中承認，公司「在委外晶圓製造的比重上比我們預期的比例要高一些」。隔月，英特爾披露其晶圓代工業務在2023年虧損達$70億美元。

模塊(小晶片)｜製程｜EUV｜裸晶大小｜參考

Compute tile｜TSMC N3B｜是｜140mm2

Platform controller tile｜TSMC N6｜是｜46mm2

Foveros interposer base tile｜Intel 22FFL｜不適用｜未知

### 計算模塊

計算模塊是Lunar Lake最大的模塊。Lunar Lake的計算模塊內含CPU核心及其快取記憶體、GPU和NPU。上一代Meteor Lake的計算模塊採用Intel 4製程，而Lunar Lake則採用台積電的N3B製程。N3B是台積公司的第一代3納米製程節點。

#### 神經處理器(NPU)

Lunar Lake的處理器所搭載的神經處理器(NPU)採用英特爾「NPU 4」架構，時脈速度提升，可直接在晶片本地執行AI運算而非透過雲端運算。英特爾宣稱，Lunar Lake的AI工作負載量達到120 TOPS，其中NPU單獨貢獻48 TOPS，GPU提供67 TOPS，CPU則有5 TOPS。微軟要求Windows PC的NPU效能需達到40 TOPS才能在本地運行Copilot。作為對比，Meteor Lake和Arrow Lake處理器的NPU僅能提供10 TOPS的運算能力。

#### GPU

- 「Intel Arc」品牌整合
- 採用Xe2-LPG架構

### 平台控制器模塊

這款小型平台控制器模塊提供安全防護功能及I/O連接功能，其中就包括Wi-Fi 7、Thunderbolt 4、4條PCIe 4.0和4條PCIe 5.0傳輸通道。Lunar Lake的平台控制器模塊採用與Meteor Lake及Arrow Lake的SoC模塊相同的台積電N6製程技術。有別於Meteor Lake和Arrow Lake的SoC模塊配備兩個專用低功耗E核心的設計，Lunar Lake的平台控制器模塊未採用此設計。這是因為運算晶片從Intel 4製程轉向台積電更先進的N3B節點，所以可以不用這樣設計。

### 記憶體

Lunar Lake採用LPDDR5X-8533內建記憶體，提供16GB或32GB兩種容量規格。其封裝內建記憶體設計與蘋果公司M系列SoC方案類似，將記憶體整合在CPU晶片旁。由於記憶體距離CPU更近，這樣可以減少延遲時間。英特爾官方表示Lunar Lake的記憶體內建設計可以省下「最多250平方毫米」的空間。

## Lunar Lake處理器列表

### 行動處理器

Branding｜SKU｜核心 (線程)｜時鐘頻率 (GHz)｜Arc Graphics｜NPU (TOPS)｜Smart cacheOnly the P-cores can access this L3 cache｜RAM｜TDP｜發佈日期

Base｜Turbo

P｜LP-E｜P｜LP-E｜Xe cores(XVEs)｜Max. freq.(GHz)｜Base｜Turbo｜cTDP

Core Ultra 9｜288V｜4 (4)｜4 (4)｜3.3｜5.1｜3.7｜8 (64)｜2.05｜48｜12 MB｜32 GB｜30 W｜37 W｜17-37 W

Core Ultra 7｜268V｜2.2｜5.0｜2.0｜32 GB｜17 W｜8-37 W

266V｜16 GB

258V｜4.8｜1.95｜47｜32 GB

256V｜16 GB

Core Ultra 5｜238V｜2.1｜4.7｜3.5｜7 (56)｜1.85｜40｜8 MB｜32 GB

236V｜16 GB

228V｜4.5｜32 GB

226V｜16 GB

## 參見

- Zen 5微架構-來自AMD的競爭性x86架構
- Arrow Lake

## 基本資料

- 首航：2024年9月
- 推出年份：2024年9月
- designedby：Intel
- 設計團隊：Intel
- manuf1：TSMC
- 製造工藝：TSMC N3B
- 製造工藝：TSMC N6
- 製作工藝/製程：TSMC N3B、TSMC N6
- 產品編碼：LNL
- 應用平台：Mobile
- 體系結構類型：Core Ultra 系列2
- 產品世代：系列2
- sock1：BGA 2833
- instructions-set：x86
- 行為及活動：x86-64
- p-core-arch：Lion Cove
- e-core-arch：Skymont
- 指令集架構：x86、P-core:Lion Cove ;E-core :Skymont
- 擴展指令集：x86-64
- core-count：8 cores:、* 4 P-cores * 4 E-cores
- p-l0-cache：48 KB data (per core)
- p-l1-cache：256 KB (per core):、* 64 KB instructions * 192 KB data
- e-l1-cache：96 KB (per core):、* 64 KB instructions * 32 KB data
- p-l2-cache：2.5 MB (per core)
- e-l2-cache：4 MB (per cluster)
- p-l3-cache：3 MB (per core)
- 核心數量：最多8 cores：、（4 P-cores、4 E-cores）
- graphics-arch：Xe2-LPG、(Battlemage)
- xe-count：8
- eu-count：64
- npu-arch：NPU 4
- npu-tops：Up to 48
- npu-clockunit：GHz
- memory-type：LPDDR5X-8533
- memory-channels：2 channels
- amountmemory：Up to 32 GB
- pcie-support：PCIe 5.0
- pcie-lanes：8 lanes:、* 4 PCIe 5.0 lanes * 4 PCIe 4.0 lanes
- pcode1：LNL
- 前任：Meteor Lake
- 相關產品：Arrow Lake
- 繼任：Panther Lake