套刻

套刻（Overlay）是一個用在半導體技術中的術語，指不同製造工序中圖形結構的對準精度，通常指前後兩個光刻層之間的重合程度。它是製造處理器和微控制器等積體電路（ICs）的關鍵參數，因為任何形式的對準誤差都可能導致短路或開路等製造缺陷，進而影響電路功能。

除套刻偏移外，製造過程中還可能出現另一種類似誤差，即registration（對版）。它描述圖形結構相對於絕對坐標網的定位精度。

## 背景

矽晶圓到晶片的製作要經歷一系列的階段，每一個階段將一個圖樣以及其所需的材料映射在晶圓上；圖樣就是線路或電晶體在晶圓上的排布。用這種方法將電晶體，導線等元件裝配到晶圓上。為了最終的設備能夠正常工作，這些單獨的圖樣必須正確對準——例如線路和電晶體等必須對齊，因此各光刻掩模必須儘可能精確對準，使製造出的接觸孔、線路及電晶體組件等結構儘可能接近設計的電路布局。

套刻精度控制，定義了這種圖樣間的對準。一直在半導體製造業發揮著重要作用，對於多層級結構,幫助監測層與層之間的對準度。任何形式的不對齊都可能會導致短路以及斷路，從而影響工廠產量和良品率。

如今,隨著圖樣密度越來越大，以及193nm浸沒式光刻的發展導致的產率上的挑戰，套刻精度控制已越來越重要。這些新技術的發展導致容錯率越來越小。而現有的套刻精度控制方法已經不能滿足精度要求。

套刻精度的控制方法必須同時滿足較高的測量精度和處理穩健度。在45nm工藝中，為了得到更高的產率和質量，使用更小的新型靶材來實現。

## 測量與測量設備

### 概述

套刻精度通常使用專為此優化的特殊結構進行測量。原則上也可使用實際功能結構。特殊結構通常由兩個形狀相似但尺寸不同的圖形組成，理想情況下兩者呈中心對稱分布。例如「盒中盒」（Box-in-Box）結構，通常為兩個疊放的方形面狀結構，在Z方向上常由第三層隔開。測量通過測定相應結構邊緣的間距完成。計算「左」與「右」或「上」與「下」間距的平均值，即可得出晶圓測量位置處X軸和Y軸的套刻值。

測量通常使用光學測量儀和中長波長光，因為高能短波長光會產生類似曝光用紫外光的效果，從而對光刻膠掩模產生負面影響。

廣泛採用的套刻精度控制工具包括科磊（ARCHER系列）和Nanometrics（CALIPER系列）等。

測試結構與套刻標記套刻測試結構側邊長約15 µm，尺寸相對較大（在曝光場內也可僅為5 µm）。自引入化學機械平坦化技術對薄膜沉積後的晶圓表面進行平坦化以來，大面積的「盒中盒」標記已極少使用。因為大面積結構容易出現碟凹效應（dishing）即材料過度去除，從而對局部平坦化結果產生負面影響。這會導致後續工序（如製造套刻結構的第二層）出現問題。因此業界引入了尺寸更小、更接近晶圓實際功能結構的新型測試結構。其中包括「框中框」（Frame-in-Frame）和「條中條」（Bar-in-Bar）等線條結構及其組合（如「盒中框」）。其他行業標準測試結構還包括KLA-Tencor的「AIM」（高級成像計量）和「µAIM」等光柵結構，以及IBM與Nanometrics開發的「Blossom」和「µBlossom」等溝槽結構。

除常規套刻標記外，近年來還出現基於溝槽結構光散射的測試結構（diffraction-based overlay）。該技術採用已在半導體技術中廣泛應用的散射測量術（例如用於溝槽製造的工藝控制）。其中包括KLA Tencor的「SCOL」標記（scatterometry overlay）。新型套刻測量技術據稱工作更穩定且測量值更精確。其缺點是占用空間較大，在曝光場內測量需求增加的背景下，由於不願占用寶貴面積用於測試結構，其應用受到限制。

## 影響因素

在實際操作中，除套刻偏移本身外，晶圓和測量系統還會帶來額外影響。這些影響可分為對稱和非對稱兩類。對稱影響包括臨界尺寸的變化，主要涉及寬度波動。通過測量標記（targets）的對稱設計以及對「左」和「右」偏移取平均值，可消除此類影響。非對稱影響則不同，通常只能通過額外測量來減小。非對稱影響可分為由測量設備引起的偏移和由晶圓引起的偏移，通常使用英文縮寫TIS（tool-induced shift，設備誘發偏移）和WIS（wafer-induced shift，晶圓誘發偏移）表示。這些影響因素之間的相互作用非常複雜。

### 設備誘發偏移（TIS）

TIS是由測量設備引起的套刻測定分量值之間的偏差，會導致測量值失真。TIS的起因是光學系統安裝時不可避免的公差。例如測量設備的「視線」未能完全垂直於待測晶圓。這會導致兩個分量值發生偏移（一個變大，另一個相應變小）。由於該影響可視為相對穩定，通常將其歸為測量中的系統誤差。測定單一結構的TIS相對容易，只需將同一結構旋轉180°再次測量即可。在理想測量系統中，180°下的套刻測量值絕對值應與0°下完全相等，但符號相反。在實際系統中則如前所述存在TIS。通過兩次測量的套刻值相加即可算出TIS：

$$TIS = \text{Overlay}(0^\circ) + \text{Overlay}(180^\circ)$$

若忽略晶圓或晶圓夾具的其他影響，可簡單假設TIS適用於所有測量，從而在對少量標記測定TIS後，通過減法校正測量值。隨著測量精度要求提高，晶圓幾何形狀等參數愈發重要，因為它們也會影響TIS。為校正這些影響，越來越有必要在更多甚至所有測量點測定TIS。

除測量設備的物理影響外，套刻設備的圖像分析對TIS也有重大影響。一側或兩側測試結構（測量層與參考層）相機圖像對比度低，以及邊緣檢測演算法不佳，均會增加TIS。因此套刻設備通常配備不同的濾色鏡，用於調整測試結構灰度圖像的對比度，從而針對特定測量配方優化圖像分析並降低TIS。

### 晶圓誘發偏移（WIS）

如前所述，各種套刻測試結構均會受到製造工藝中非對稱因素（如非對稱薄膜沉積）的影響。由此產生的非系統性測量誤差被稱為wafer-induced shift（WIS，晶圓誘發偏移），可占總測量誤差的很大一部分。與TIS不同，WIS無法通過在不同旋轉角度下多次測量同一結構來確定，通常難以識別或測定，往往只能在後續工藝（如刻蝕光刻膠掩模所覆蓋的層）完成後才能確定。

## 表現形式

套刻偏移常以晶圓矢量圖的形式呈現。在圖中的測量點位置繪製X和Y方向的偏移矢量。藉此可輕鬆識別平移或旋轉等簡單套刻誤差，以及測量值中的異常點。

## 分析與建模

在半導體產品製造中，工藝步驟後測得的大量數據用於校正後續工件（晶圓）的工藝參數，參見統計過程控制（SPC）和先進過程控制（APC）。這些參數包括在生產期間或特殊實驗中獲取的套刻資訊。這些數據通過曝光設備的軟體及各種複雜的校正模型直接反饋至製造過程，例如用於調整晶圓位置或對準方式。

套刻偏移的建模及校正數據的獲取通常可分為由光罩（Reticle）引起的誤差和由晶圓或晶圓台引起的誤差。這兩組套刻誤差的具體形式取決於所使用的光刻系統，即設備基於全晶圓、掃描式、步進重複式還是步進掃描式原理運行。

除了這些基本的套刻誤差之外，還有兩大類誤差來源。第一類是使用多個曝光系統產生的誤差（即所謂的匹配誤差），第二類是工藝相關效應。匹配誤差是指不同曝光系統之間的差異（調諧誤差）。這些誤差並非隨機誤差，例如，定位系統的精度差異或所用干涉儀反射鏡的非平面性都會導致此類誤差。另一方面，工藝相關效應是指由對準標記對準信號的變化引起的誤差。這些效應是由製造過程中所有工藝參數的相互作用造成的，例如蝕刻深度、層沉積或拋光工藝。它們會影響對準標記的形狀。例如，它們會導致對準標記不對稱，在測量過程中表現為偏移，但實際上並不存在偏移。

### 基礎模型

光刻設備最簡單的情況是基於「全晶圓」原理，即晶圓在一步內完成全掩模曝光；此原理通常用於直徑不超過100 mm的晶圓。僅考慮光罩與晶圓的相對位置，可能出現以下套刻誤差：1.X或Y方向相對平移；2.旋轉；3.傾斜引起的梯形失真。其原因在於光罩或晶圓的定位與對準誤差。在掩模結構大於成像結構的投影系統中，還可能出現由焦點設置差異引起的放大率誤差。

數學上可通過簡單的線性模型描述這些影響：

$$\Delta X = T_x + S_x X - R_x Y + e_x$$

以及

$$\Delta Y = T_y + S_y Y - R_y X + e_y$$

其中$\Delta X$和$\Delta Y$為X與Y方向的套刻偏移，由絕對偏移$T_x$和$T_y$、縮放誤差$S_x X$與$S_y Y$、旋轉分量$R_x Y$與$R_y X$以及不可校正殘差$e_x$和$e_y$組成。

### 掃描與步進系統的特性

在掃描系統中，晶圓同樣在一步內完成曝光。但並非整個晶圓同時曝光，而是通過條帶狀區域在晶圓上掃過。為此，光罩和晶圓在同一直線上反向移動。這種額外運動可能導致兩種主要的套刻誤差：由驅動系統移動速度差異引起的運動軸方向非對稱放大；由兩個驅動系統平行度誤差引起的傾斜（skew）。

- 由十字線旋轉引起
- 由晶圓旋轉引起

這兩類設備的難點在於，單憑測量數據無法判斷誤差究竟源自掩模版還是晶圓，因為測得的僅是兩者間的相對套刻偏移。採用步進重複（Step-and-Repeat）原理的步進系統則有所不同。其曝光過程是將掩模圖案以陣列形式多次連續投射至晶圓。這一差異使得掩模版與晶圓的對準誤差表現各異。例如，晶圓的旋轉偏移強烈依賴於曝光場在晶圓上的位置，即套刻誤差值在晶圓邊緣處最大，而在中心理論上為零。此外，步進機除掩模版或晶圓的定位與對準誤差外，還會產生由晶圓吸盤（chuck）引起的其他誤差源，包括單軸非線性以及軸間非正交性。這些誤差同樣表現為平移與旋轉誤差。在使用多台設備時，無論型號是否相同，這些誤差都至關重要，因為晶圓台定位誤差具有個體差異，且可能在維護後發生變化。目前（2012年）工業生產主要採用的步進掃描原理是掃描機與步進機的混合體。上述所有套刻誤差均會在此類設備中出現。

## 其他影響

除這些相對簡單的套刻偏移誘因外，現代設備（幾乎均為步進掃描原理）中還有其他誤差源。例如晶圓台不平整或透鏡畸變（lens distortion）。這些通常是數值較小的高階（higher order）套刻誤差。但在結構尺寸小於45 nm的產品中，由於它們占校正上述誤差後殘餘套刻誤差的主要部分，並在柵極圖形化及首層金屬互連等關鍵區域表現明顯，因此對質量至關重要。由於具有高階特性，建模需要大量測量數據，且數據不僅需來自劃片槽（scribe line），還需來自實際電路區域。鑑於測量成本高昂，且數值通常僅在設備大修時發生變化，此類數據通常不在日常生產中收集。測定高階誤差的另一缺點是套刻結構相比有源結構體積龐大，會導致極高的面積占用，從而推高成本。

現代電路製造中的其他棘手影響還包括由曝光設備部件或晶圓溫差引起的微小長度變化。由於設備運行狀態起關鍵作用，套刻模型難以糾正這些影響。因此通常通過預熱時間和恆定的工藝溫度將其降至最低。

## 重要性

近年來，套刻控制的重要性顯著提升，其關鍵程度已與關鍵尺寸控制並論。其原因在於工業標準化縮放（Scaling）導致的結構密度增加，以及自45 nm及後續技術節點引入的雙重圖案化（double patterning）等複雜製造技術的廣泛應用。