AMD加速處理器

加速處理器（Accelerated Processing Unit，縮寫APU）是AMD一個處理器品牌，包括E1/E2/A4/A6/A8/A10/Athlon/Sempron/FX與Ax-PRO等多個子系列。

APU以往以Fusion作為其專案代號。AMD Ryzen以後，APU指的是整合了顯示核心的AMD處理器。

## 歷史

超威（AMD）在併購ATI以後，隨即公佈了代號為「AMD Fusion」（融聚計劃）。簡要地說，這個專案的目標是在一塊晶片上，整合傳統中央處理器和圖形處理器，並且內建最少16通道、可與外部PCI-E裝置連結的PCI-E控制器，記憶體控制器等。而這種設計會將北橋晶片從主機板上移除，整合到中央處理器中，CPU核心還可以將原來依賴CPU核心處理的任務（如浮點運算）交給為運算進行過最佳化的GPU處理（如處理浮點數運算）。AMD認為這是加速處理單元（APU）的一類，是為AMD加速處理器（AMD Accelerated Processing Units，AMD APU）。

首款市售的AMD APU在2011年1月4日於拉斯維加斯舉行的消費電子展（CES-2011）上發佈，核心代號「Llano」。2010年超微的財政分析日公佈了2012年第二代Fusion APU的存在，核心代號為「Trinity」，2011年5月底超微公佈了更多關於2012年Fusion APU的產品線，2012年5月「Trinity」正式發佈，首發的是行動型號，CPU核心基於AMD Piledriver架構，GPU核心基於Radeon HD 7000系列（實際為Radeon HD 6900系列的4-VLIW SIMD設計），採用新的Socket FM2插座和A85晶片組。

除了硬體規格的提升，超威也發佈了多個AMD Catalyst驅動程式更新，用於提升內建的Radeon HD顯示核心的效能表現。

2013年，超威取消了基於Bobcat 2.0架構的Fusion APU，取而代之的是Jaguar架構，核心代號分別爲「Kabini」和「Temash」，對應超低功耗裝置和平板裝置，晶片採用台積電的28奈米製程製造。

### 商標爭議

開始「AMD Fusion」只是超威的專案代號，後來成為超威的一個商標，然而這樣卻引起爭議。歐盟商標持有者的 Boost Up國際有限公司和Arctic Switzerland AG稱它們早在2006年首先使用了「Fusion」作為它們一系列電源供應器的產品商標。為避免爭議進一步發展成商業訴訟，超微在2012年初期，計劃將放棄「Fusion」商標，而傾向於改用「HSA」（Heterogeneous System Architecture，異構系統架構）作為AMD加速處理器的新商標。然而，由於AMD和Arctic公司在談判中無法就法律費用和許可費用達成妥協，最終還是失敗了。

2013年1月23日，Arctic宣佈和AMD達成最終私人協議。為消除爭議，在2013年1月31日前，超威產品的製造商（包括搭載AMD處理器的品牌電腦和筆電、以及OEM製品）和代理商被要求立即終止「Fusion」和「AMD Fusion」商標的使用。

## 大略技術特性

與傳統的x86中央處理器相比，超微著重強調AMD APU的「異構系統架構」（Heterogeneous System Architecture，HSA），即單晶片上兩個不同的架構進行協同運作，然而超微認為這個體系結構仍未成熟，但是未來將會使它變得更易於編程、更易於進行效能最佳化、負載資源更易於平衡、更高的效能以及更低的能耗。2006年10月25日，AMD完成對ATi的收購後，公司就公布了「Fusion」專案，初期預計在2009年底或2010年初發布。它亦是Torrenza統一加速計算平台的一部分，配合FireStream流處理器進行協同運算。內置顯示核心效能較一般的入門級獨立顯示核心和以往的整合顯示核心強勁，能支援實時光線跟蹤運算。

以往整合圖形核心一般是內建於主機板的北橋中。而AMD Fusion專案則是結合現時的處理器和繪圖核心，即是將處理一般事務的CPU核心、處理3D幾何任務以及圖形核心之擴展功能的現代GPU核心、以及主機板的北橋融合到一塊晶片上。目前的階段裏，AMD Fusion的矽晶片上有兩個獨立的核心，一個負責處理器，另一個負責繪圖核心，兩個核心並不是融合在一起，處理器有自己獨立的緩衝記憶體，繪圖核心部分同樣如此。兩個核心會透過CrossBar互相連接。此外，Fusion亦會集成記憶體控制器，後期與PCI-E控制器、HT匯流排控制器整合到一起並稱為「統一北橋」（Unified Northbridge）。Fusion APU中的各個元件之間使用HyperTransport連接，使各個元件連接成一個整體。這種設計允許一些應用程式或其相關連結界面來調用圖形處理器來加速處理進程，例如OpenCL。處理器和繪圖核心共用記憶體控制器，可以直接訪問記憶體，但繪圖核心沒有獨立的顯示記憶體，需要佔用系統記憶體的部分容量來充當之。南橋暫不會集成在Fusion APU晶片中，除了低功耗的、要求高集成度的SoC製品以外。未來AMD將會在AMD APU上實現記憶體統一定址空間，使CPU和GPU進一步結合。最終的目標是要將圖形處理器和中央處理器「深度整合」/「完全融合」，可根據任務類別自動分配運算任務予不同的運算單元中。無論是當前還是未來，如此的設計可有效降低一般PC平臺的功耗和發熱量，尤其是對功耗發熱敏感的HTPC和筆電來說更具吸引力。

縱使處理器和繪圖核心二合為一，但AMD會繼續設計中階以上級別的獨立顯示核心，因為高端使用者和物理計算仍然依賴獨立顯示卡的強大運算性能。

無論是桌上型平臺還是行動平臺，部份AMD的中階和中低階的獨立顯示核心可與處理器的內建顯示核心進行「交火」（CrossFire）互聯，對於中高階以及高階的獨立顯示核心由於和內建顯示核心交火互聯的效能提升效果不明顯而沒有支援。此技術亦可配合增強的AMD PowerNow!電源管理技術，使筆記型電腦更節省電量。例如一部筆記型電腦同時配置了Fusion APU處理器和AMD的獨立顯示卡。當流動使用時，獨立顯示核心會被關閉，只使用Fusion APU處理器內的顯示核心，以節省電量。當接駁了外置式電源時，可以根據圖形處理負載，決定內建顯示核心和獨立顯示卡的開與關，較低的圖形資料負載時也只開啟內建顯示核心，而在較重的圖形資料處理時，獨立顯示核心開啟或兩個顯示核心協同運作，以提供更強大的顯示性能。類似的設計也延伸到搭載非AMD處理器的筆電上，功效也和搭載AMD APU的一樣，在內建顯示核心和獨立顯示核心之間根據負載進行切換，但無法使用交火功能使兩個顯示核心協同運作。

### 目前AMD APU中已內建的模組單元

片上系統（SoC）模組單元｜整合到效能級APU的年份｜整合到低/超低功耗APU的年份｜被取代的片上系統模組單元｜備註

AMD K10處理器核心｜2011年

AMD Bobcat處理器核心｜2011年

AMD Radeon HD 6000顯示核心｜2011年｜2011年｜是為5-VLIW SIMD架構

北橋｜2011年｜2011年

PCIe控制器｜2011年｜2011年

DDR3記憶體控制器｜2011年｜2011年｜仲裁記憶體一致性和非一致性請求。系統主記憶體被劃分為圖形核心使用的顯示專用記憶體（最多2GB容量）和CPU核心使用主記憶體。

UVD單元｜2011年｜2011年

顯示控制器｜2011年｜2011年

AMD Piledriver處理器核心｜2012年｜AMD K10處理器核心

AMD Radeon HD 6900顯示核心｜2012年｜AMD Radeon HD 6000｜4-VLIW SIMD架構而非Radeon HD 7000系列的GCN架構，但品牌命名上屬於AMD Radeon HD 7000

AMD 高解析度媒體加速器（AMD HD Media Accelerator）｜2012年｜UVD單元｜相比舊有的UVD單元，新的媒體加速器包括AMD 高解析度完美畫面技術（AMD Perfect Picture HD）、AMD Quick Stream技術（類似對手英特爾的Quick Sync Video技術），以及AMD Steady Video技術

HDMI, DisplayPort 1.2, DVI控制器｜2012年

統一北橋｜2012年｜北橋｜新的統一北橋與舊有的整合北橋相比，內建處理器電源管理和新的C6電源狀態，新增Turbo Core 3.0（可根據負載需要和功耗狀態動態調整CPU核心和GPU核心的電壓和時脈，允許一段時間內實際時脈和電壓高於預設值但不超過熱設計功耗）

AMD Jaguar處理器核心｜2013年｜AMD Bobcat處理器核心

AMD Steamroller處理器核心｜2013年｜AMD Piledriver

AMD Radeon HD 7000顯示核心｜2013年｜2013年｜AMD Radeon HD 6900系列顯示核心｜新的GCN（Graphics Core Next）顯示核心架構：RISC SIMD取代4/5-VLIW SIMD

南橋｜2013年

ARM Cortex-A5 MP-Core｜2013年｜由ARM授權AMD作為TrustZone IP使用

AMD Radeon HD 8000顯示核心｜AMD Radeon HD 7000顯示核心

AMD Excavator處理器核心｜AMD Steamroller處理器核心

### AMD異構系統結構發展時程

類型｜HSA特性｜首次實作時間｜備註

最佳化平台｜圖形處理器運算支援C++語言｜2012年「Trinity」 APU｜支援OpenCL C++指令和微軟公司即將公佈的C++ AMP語言。這樣做可以更容易為CPU和GPU進行程式編寫，使它們兩者更好地協同運作，來處理並行運算負載。

HSA MMU｜GPU可以透過HSA MMU的轉譯服務和分頁故障管理來存取主系統記憶體。

統一電源管理｜GPU和CPU的供電由單一電源管理單元統一管理，可根據當前系統負載需要來決定各個單元的電源供應，以提高運算單元的復用率和能耗比。

架構整合｜統一虛擬定址空間｜2013年「Kaveri」 APU｜GPU 能直接使用 CPU 的虛擬定址存取系統記憶體，並允許 CPU 與 GPU 之間指針為指針 (pointer-is-a-pointer)。統一定址空間將讓異構運算程序的編程難度大大減少，並允許 CPU 與 GPU 之間更多進階的記憶體共享運用。

一致性系統記憶體｜GPU 運算單元能直接以統一虛擬定址空間的指針，存取位於一致性區城的系統記憶體，同時亦窺探 CPU 的緩存，實現 GPU 與 CPU 的緩存一致性。

GPU 存取分頁式系統記憶體｜藉由統一虛擬定址空間及 HSA MMU，GPU 亦能存取可分頁的系統記憶體統分頁記憶體（即虛擬記憶體）。目前的 GPU 要存取可分頁記憶體，必須先行複製副本，或是釘選分頁 (pinning)。

系統整合｜GPU 運算上下文切換｜2014年｜進行中的 GPU 與運算任務可以進行上下文切換，因而在多任務環境下系統能更快速地處理應用程式、運算任務以及圖形處理，為使用者提供無縫的效能體驗。

GPU 圖形處理優先權｜在可以進行上下文切換的同時，圖形處理將會被給予更高的優先權，以使圖形處理的延時未免受多任務處理影響。長時間運行的圖形處理任務將會被中斷並暫時切換。

服務質量控制（QoS）｜除了多任務切換以及優先權控制以外，硬體資源可以在多使用者和應用程式之間平衡分配或進行優先權排程。

### 類似設計

超微的競爭對手英特爾和輝達也有類似的設計。

- 英特爾最早在超微宣佈「Fusion」專案不久後也宣佈其處理器未來將整合圖形核心，其首發產品是2009年底基於Intel Westmere架構的Core i5、Core i3，它們是將包含圖形處理器的北橋以及CPU核心兩個獨立的晶片一同封裝在同一處理器基板上，而後來的Sandy Bridge以後除極致效能和部份企業級產品以外均採用類似AMD Fusion的設計：三級快取也是CPU核心和內建GPU核心共用；顯示核心也支援OpenCL以使得可以和CPU核心進行協同運算，儘管效能上仍然受制於英特爾當時還比較孱弱的圖形核心處理能力，而且許多異構運算的特性仍然缺乏支援；CPU核心新增的AVX（進階矢量擴充）等新指令集也加強了其內部各單元的並行處理能力。
- 而NVIDIA的「Project Denver」則是在圖形核心上融合基於ARM架構的CPU核心，可供桌上型電腦以及資料中心伺服器使用。

然而NVIDIA片上系統產品「Tegra」雖然也是顯示核心和ARM CPU核心整合到一塊晶片上，但GPU並不會協助CPU核心處理運算任務，仍然只負責圖形處理，和當下其它行動裝置的系統晶片一般。而NVIDIA也表明，「Project Denver」和「Tegra」的目標本身就有很大的不同，在當下兩者之間完全無關係。丹佛計劃的目標是使圖形處理器作為和當下的中央處理器一般的通用處理器使用，以效能為主要導向；而「Tegra」面向行動裝置SoC，再者，省電是其設計主要導向之一。

## 客制化APU

2013年5月1日，AMD公佈將會提供半客制化APU服務。

這些APU專為各間公司的不同要求而定製，種類包括一般的消費級APU到特定用途APU。其中最廣為人知的例子就是PS4和Xbox One所採用的客制化APU。

## 處理器列表

下列世代分法源自AMD ComputeX 2015簡報，其他Refresh核心以時間軸排序。

第一代AMD APU於2011年6月推出，核心代號Llano，採用Socket FM1，包括A4、A6和A8，搭配晶片組為A55/A75。

第二代AMD APU於2012年6月推出，核心代號Trinity，採用Socket FM2，包括E1、E2、A4、A6、A8和A10，晶片組為A55/A75/A85X。

第三代AMD APU於2013年5月推出，核心代號Kabini，採用Socket AM1以及Socket FT3，前者包括Athlon和Sempron後者包括E1、E2、A4、A6，為Soc設計。

AMD APU於2013年6月推出第二代APU Refresh版，核心代號Richland，採用Socket FM2，包括E1、E2、A4、A6、A8和A10以及Ax PRO系列，晶片組為A55/A75/A85X。

第四代AMD APU於2014年1月推出，核心代號Kaveri，採用Socket FM2+，包括A6到A10(A4為Richland refresh而來)，晶片組為A58/A78/A88X。

第五代AMD APU於2014年5月推出，核心代號Beema，採用Socket FT3b，包括E1到A8，為Soc設計。

第六代AMD APU於2015年6月推出，核心代號Carrizo，採用Socket FP4，包括E1到A10、FX以及Ax PRO系列。

AMD APU於2015年6月推出第四代APU Refresh版，核心代號Godavari，採用Socket FM2+，包括A4到A10，晶片組為A58/A78/A88X。

第七代AMD APU於2016年4月發表，核心代號Bristol Ridge，採用Socket AM4，包括A6到A12，晶片組為B350/A320。

2017年2月22日發表代號「Summit Ridge」的第一代Ryzen系列，取代AMD FX系列

2017年10月發表代號「Raven Ridge」的Ryzen APU產品線

2018年4月發表了代號「Pinnacle Ridge」的第二代Ryzen系列，是第一代Ryzen系列的小幅改良版

於2019年消費電子展中宣布將於同年年中發表代號「Matisse」，採用7奈米製程及支援PCIe 4.0之第三代Ryzen處理器（整合Vega內顯的第三代Ryzen仍然是PCIe 3.0）。

2020年7月21日台灣地區代號「Renoir」的4000 PRO系列APU開賣，採用全7奈米整合單晶圓，使用Vega核心，仍然使用PCIe 3.0，但為OEM版本，能透過特定管道DIY組裝機或是套裝機購買，適用晶片組為A520/B550/X570，其餘目前(2020/10/08)不適用

## 媒體談論

- digitimes.com AMD's vision for next few years - an interview with Henri Richard
- AMD's "Fusion" Process to merge CPU and GPU
- AMD's Purchase of ATI Closes, and Fusion Begins

## 外部連結

- ATI official Website* AMD official Website
- DailyTech - AMD Announces "Fusion" CPU/GPU Program

## 基本資料

- 日語原文：AMD APU
- 產品化：2011年
- CPU主頻範圍：1.0
- CPU主頻範圍：4.4
- CPU主頻範圍：GHz
- hypertransport-fastest：6.4
- hypertransport-fast-unit：GT/s
- 製作工藝/製程：0.032或0.040
- 製作工藝/製程：0.028
- 推出公司：超微半導體
- 設計公司：超微半導體
- manuf1：格羅方德&台積電
- sock1：Socket AM4
- sock2：Socket FM2+
- sock3：Socket FM2
- sock4：Socket FM1
- sock5：Socket AM1
- sock6：Socket FS1
- sock7：Socket FT3
- sock8：Socket FT3b
- sock9：Socket FP4
- 指令集架構：CISC（x86-64）、RISC（ARMv7，僅限於Kaveri架構的TrustZone IP）
- 微架構：10h/12h、Piledriver、Jagaur、Puma、Steamroller、Excavator
- 車站代碼：10h/12h：、Llano、Bobcat：、Ontario、Zacate、Piledriver：、Trinity、Richland、Jagaur：、Kabini、Temash、Steamroller：、Kaveri、Puma：、Beema、Mullins、Excavator：、Carrizo
- 核心數量：1至4個（Bulldozer/Piledriver架構的為1至2個模組）
- 一級快取：64KB指令+64KB資料
- 二級快取：1至4MB