半导体器件制造

<image>

半导体器件制造是用于制造半导体元件的过程，又称半导体制程，通常指制造集成电路（IC），如计算机处理器、微控制器和存储芯片（如NAND闪存和DRAM）的过程。半导体制程涵盖数百道加工步骤，包括微影、蚀刻、沉积、掺杂与平坦化等物理化学过程，分为“前段制程”及“后段制程”。在此过程中，电子电路逐渐在晶圆上创建，晶圆通常由纯单晶半导体材料制成，硅为常见之原料，但各种化合物半导体亦被用于专业应用。诸如刻蚀和光刻等步骤也可以用来制造其他器件，如液晶显示器（LCD）和有机发光二极管（OLED）显示器。

制造过程在高度专业化的半导体制造厂中执行，也称为晶圆厂或“fabs”，其核心部分是“净室”。在更先进的半导体器件（如现代14/10/7纳米节点）中，制造过程可能需要长达15周的时间，行业平均时间则为为11-13周。在先进的制造设施中，生产完全是自动化的，自动化材料处理系统负责从机器到机器的晶圆传送。

单个裸晶在称为芯片分离或晶圆切割的过程中从成品晶圆中分离出来。然后，芯片可以进行进一步的组装和封装。

在制造工厂内，晶圆在称为FOUPs（前开式晶圆传送盒）的特殊密封塑料盒中传送。在许多晶圆厂中， FOUPs包含内部氮气氛，有助于防止晶圆上的铜氧化。铜在现代半导体中用于布线。处理设备和FOUPs的内部比洁净室周围的空气更干净。这种内部气氛被称为微环境，有助于提高晶圆上工作设备的数量。这个微环境位于一个en（设备前端模块）内，它允许一台机器接收FOUPs，并将来自FOUPs的晶圆引入机器。此外，许多机器还在清洁的氮气或真空环境中处理晶圆，以减少污染并提高过程控制。制造工厂需要大量液氮来维持生产设备和FOUPs内的气氛，这些设备不断地用氮气净化。FOUP和EFEM之间还可以有一层气帘，有助于减少进入FOUP的湿度量，并提高产量。

制造工艺中使用的机器制造公司包括ASML、Applied Materials和Lam Research。

## 特征尺寸

特征尺寸（或工艺尺寸）由半导体制造工艺中可刻画的最窄线条宽度决定，这一测量称为线宽（linewidth）。图案化通常指光刻，它允许在制造过程中将器件的设计或图案定义到芯片上。F2常用来表示半导体器件不同部分的面积，基于制造工艺的特征尺寸。许多半导体器件由称为单元（cell）的部分组成，每个单元代表器件的一小部分，例如存储数据的存储单元。因此，F2用于衡量这些单元或部分所占的面积。

一种特定的半导体工艺对芯片每一层上图形的最小尺寸（宽度或关键尺寸CD/Critical Dimension）和间距都有具体的设计规则。通常，新一代的半导体工艺具有更小的最小尺寸和更紧密的间距。在某些情况下，这允许对现有芯片设计进行简单的芯片收缩，以降低成本、提升性能，并提高晶体管密度（单位面积上的晶体管数量），而无需重新设计。

早期的半导体工艺代际通常使用任意的命名方式（例如HMOS I/II/III/IV 和CHMOS III/III-E/IV/V）。后来，每一代新的工艺被称为技术节点或工艺节点，其名称由工艺的最小特征尺寸决定，单位为纳米（历史上也用微米），通常指该工艺的场效应管栅极长度，例如“90纳米制程”。然而，自1994年以来情况已经发生了变化，用于命名工艺节点的“纳米数”（参见国际半导体技术路线图）逐渐演变为一种营销术语，它与实际的功能性特征尺寸或晶体管密度没有统一的标准关系。

最初，晶体管栅极长度通常比工艺节点名称所暗示的数值要小（例如 350 nm 节点）；然而这一趋势在2009年发生了逆转。特征尺寸可能与营销中使用的纳米数毫无关系。

例如，英特尔过去的10纳米制程实际上在鳍式场效晶体管鳍片顶端具有7 nm的线宽，因此英特尔的10 nm工艺在晶体管密度上与台湾积体电路制造的7纳米制程相当。另一个例子是，格芯（GlobalFoundries）的12 nm和14 nm工艺的特征尺寸相近。

## 晶圆制造

典型的芯片是用极度纯净的硅以柴可拉斯基法、泡生法等方式长成直径12inch的单晶圆柱锭（梨形人造宝石）。这些硅碇被切成晶圆大约0.75毫米厚并抛光为非常平整的表面。

一旦晶圆准备好之后，半导体制造厂便可制造由积体电路设计（IC设计）公司所设计出之芯片。很多制程步骤对于生产需要的半导体集成电路是必要的。总之，包含晶圆制造在内的整个半导体制程步骤可分成四组：

- 前端工艺
- 后端工艺
- 测试
- 封装

## 晶圆加工

在半导体制程中，不同的生产工序可归为如下四类：沉积、清除、制作布线图案、以及电学属性的调整。

### 二氧化硅

透过热氧化法，使晶圆上产生一层二氧化硅膜。

### 金属层

透过化学气相沉积法（CVD）或物理气相沉积法（PVD）在晶圆上形成金属膜。

### 晶圆测试

晶圆处理高度有序化的本质增加了对不同处理步骤之间度量方法的需求。晶圆测试度量设备被用于检验晶圆仍然完好且没有被前面的处理步骤损坏。当一块晶圆测量失败次数超过一个预先设定的阈值时，晶圆将被废弃而非继续后续的处理工艺。

## 封装

塑料或陶瓷封装牵涉到固定裸晶（die）、连接裸晶垫片至封装上的针脚并密封整块裸晶。微小的接合线（bondwires，请参考打线接合）用来连接裸晶电片到针脚上。在早期1970年代，接线是靠手工搭接，但现今已经仰赖特制的机器去完成同样的工作。传统上，这些接线由黄金组成，引导至一片镀铜的含铅导线架（lead frame）。由于铅是有毒的，现今厂商大多为了遵守有害物质限用指令（RoHS）而不再使用含铅材料。

芯片尺寸封装（Chip Scale Package）是另一种封装技术。大部分的封装，如双列直插封装（dual in-line package），比实际隐藏在内部的裸晶大好几倍，然而 CSP 芯片就可以几乎等同于原本裸晶的大小，一片 CSP 可以在晶圆还没切割之前就建构在每个裸晶上。

### 芯片测试

封装过的芯片会再加以测试以确保它们在封装过程中没被损坏，以及裸晶至针脚上的连接作业有正确地被完成，接着就会使用激光在封装外壳上刻蚀出芯片名称和编号。

## 制程步骤列表

- 芯片处理
- 湿洗
- 平版照相术
- 光刻Litho
- 离子移植IMP
- 蚀刻（干法刻蚀、湿法刻蚀、等离子蚀刻）
- 热处理
- 快速热退火Annel
- 熔炉退火
- 热氧化
- 化学气相沉积 (CVD)
- 物理气相沉积 (PVD)
- 分子束外延 (MBE)
- 电化学沉积 (ECD)，见电镀
- 化学机械平坦化 (CMP)
- IC Assembly and Testing 封装测试
- Wafer Testing 芯片测试
- Visual Inspection外观检测
- Wafer Probing电性测试
- FrontEnd 封装前段
- Wafer BackGrinding 晶背研磨
- Wafer Mount晶圆附膜
- Wafer Sawing晶圆切割
- Die attachment上片覆晶
- Wire bonding焊线
- BackEnd 封装后段
- Molding模压
- Post Mold Cure后固化
- De-Junk 去节
- Plating 电镀
- Marking 打印
- Trimform 成形
- Lead Scan 检脚
- Final Test 终测
- Electrical Test电性测试
- Visual Inspection光学测试
- Baking 烘烤

## 有害材料标志

许多有毒材料在制造过程中被使用。这些包括：

- 有毒元素掺杂物比如砷、硼、锑和磷
- 有毒化合物比如砷化三氢、磷化氢和硅烷
- 易反应液体、例如过氧化氢、发烟硝酸、硫酸以及氢氟酸

工人直接暴露在这些有毒物质下是致命的。通常IC制造业高度自动化能帮助降低暴露于这一类物品的风险。

## 历史

当线宽远高于10微米时，纯净度还不像今天的器件生产中那样至关紧要。但随着器件变得越来越集成，无尘室也变得越来越干净。今天，工厂内是加压过滤空气，来去除哪怕那些可能留在芯片上并形成缺陷的最小的粒子。半导体制造产线里的工人被要求穿着无尘衣来保护器件不被人类污染。

在利润增长的推动下，在1960年代半导体器件生产遍及德克萨斯州和加州乃至全世界，比如爱尔兰、以色列、日本、台湾、韩国和新加坡，现今已成为全球产业。

半导体生产商的领袖大都在全世界拥有产线。英特尔，世界最大的生产商之一，以及在美其他顶级生产商包括台积电（台湾）、三星（韩国）、德州仪器（美国）、超微半导体（美国）、联电（台湾）、东芝（日本）、NEC电子（日本）、意法半导体（欧洲）、英飞凌（欧洲）、瑞萨（日本）、索尼（日本），以及恩智浦半导体 （欧洲）在欧洲和亚洲都有自己的设备。

在2006年，在美国有大约5000家半导体和电子零件生产商，营业额达1650亿美元。

## 外部链接

- 半导体制造 - www.SiliconFarEast.com
- Intel's Animated step-by-step process
- NEC Electronics' Virtual Factory Tour
- 半导体 Glossary
- 半导体材料工艺
- 硅热氧化计算器