AMD加速处理器

加速处理器（Accelerated Processing Unit，缩写APU）是AMD一个处理器品牌，包括E1/E2/A4/A6/A8/A10/Athlon/Sempron/FX与Ax-PRO等多个子系列。

APU以往以Fusion作为其专案代号。AMD Ryzen以后，APU指的是整合了显示核心的AMD处理器。

## 历史

超威（AMD）在并购ATI以后，随即公布了代号为“AMD Fusion”（融聚计划）。简要地说，这个专案的目标是在一块芯片上，整合传统中央处理器和图形处理器，并且内建最少16通道、可与外部PCI-E装置连结的PCI-E控制器，内存控制器等。而这种设计会将北桥芯片从主板上移除，整合到中央处理器中，CPU核心还可以将原来依赖CPU核心处理的任务（如浮点运算）交给为运算进行过最佳化的GPU处理（如处理浮点数运算）。AMD认为这是加速处理单元（APU）的一类，是为AMD加速处理器（AMD Accelerated Processing Units，AMD APU）。

首款市售的AMD APU在2011年1月4日于拉斯维加斯举行的消费电子展（CES-2011）上发布，核心代号“Llano”。2010年超微的财政分析日公布了2012年第二代Fusion APU的存在，核心代号为“Trinity”，2011年5月底超微公布了更多关于2012年Fusion APU的产品线，2012年5月“Trinity”正式发布，首发的是行动型号，CPU核心基于AMD Piledriver架构，GPU核心基于Radeon HD 7000系列（实际为Radeon HD 6900系列的4-VLIW SIMD设计），采用新的Socket FM2插座和A85芯片组。

除了硬件规格的提升，超威也发布了多个AMD Catalyst驱动程式更新，用于提升内建的Radeon HD显示核心的效能表现。

2013年，超威取消了基于Bobcat 2.0架构的Fusion APU，取而代之的是Jaguar架构，核心代号分别为“Kabini”和“Temash”，对应超低功耗装置和平板装置，芯片采用台积电的28奈米制程制造。

### 商标争议

开始“AMD Fusion”只是超威的专案代号，后来成为超威的一个商标，然而这样却引起争议。欧盟商标持有者的 Boost Up国际有限公司和Arctic Switzerland AG称它们早在2006年首先使用了“Fusion”作为它们一系列电源供应器的产品商标。为避免争议进一步发展成商业诉讼，超微在2012年初期，计划将放弃“Fusion”商标，而倾向于改用“HSA”（Heterogeneous System Architecture，异构系统架构）作为AMD加速处理器的新商标。然而，由于AMD和Arctic公司在谈判中无法就法律费用和许可费用达成妥协，最终还是失败了。

2013年1月23日，Arctic宣布和AMD达成最终私人协议。为消除争议，在2013年1月31日前，超威产品的制造商（包括搭载AMD处理器的品牌电脑和笔电、以及OEM制品）和代理商被要求立即终止“Fusion”和“AMD Fusion”商标的使用。

## 大略技术特性

与传统的x86中央处理器相比，超微着重强调AMD APU的“异构系统架构”（Heterogeneous System Architecture，HSA），即单芯片上两个不同的架构进行协同运作，然而超微认为这个体系结构仍未成熟，但是未来将会使它变得更易于编程、更易于进行效能最佳化、负载资源更易于平衡、更高的效能以及更低的能耗。2006年10月25日，AMD完成对ATi的收购后，公司就公布了“Fusion”专案，初期预计在2009年底或2010年初发布。它亦是Torrenza统一加速计算平台的一部分，配合FireStream流处理器进行协同运算。内置显示核心效能较一般的入门级独立显示核心和以往的整合显示核心强劲，能支援实时光线跟踪运算。

以往整合图形核心一般是内建于主板的北桥中。而AMD Fusion专案则是结合现时的处理器和绘图核心，即是将处理一般事务的CPU核心、处理3D几何任务以及图形核心之扩展功能的现代GPU核心、以及主板的北桥融合到一块芯片上。目前的阶段里，AMD Fusion的硅芯片上有两个独立的核心，一个负责处理器，另一个负责绘图核心，两个核心并不是融合在一起，处理器有自己独立的缓冲内存，绘图核心部分同样如此。两个核心会透过CrossBar互相连接。此外，Fusion亦会集成内存控制器，后期与PCI-E控制器、HT总线控制器整合到一起并称为“统一北桥”（Unified Northbridge）。Fusion APU中的各个元件之间使用HyperTransport连接，使各个元件连接成一个整体。这种设计允许一些应用程序或其相关连结界面来调用图形处理器来加速处理进程，例如OpenCL。处理器和绘图核心共用内存控制器，可以直接访问内存，但绘图核心没有独立的显示内存，需要占用系统内存的部分容量来充当之。南桥暂不会集成在Fusion APU芯片中，除了低功耗的、要求高集成度的SoC制品以外。未来AMD将会在AMD APU上实现内存统一定址空间，使CPU和GPU进一步结合。最终的目标是要将图形处理器和中央处理器“深度整合”/“完全融合”，可根据任务类别自动分配运算任务予不同的运算单元中。无论是当前还是未来，如此的设计可有效降低一般PC平台的功耗和发热量，尤其是对功耗发热敏感的HTPC和笔电来说更具吸引力。

<image>

纵使处理器和绘图核心二合为一，但AMD会继续设计中阶以上级别的独立显示核心，因为高端用户和物理计算仍然依赖独立显示卡的强大运算性能。

无论是桌上型平台还是行动平台，部分AMD的中阶和中低阶的独立显示核心可与处理器的内建显示核心进行“交火”（CrossFire）互联，对于中高阶以及高阶的独立显示核心由于和内建显示核心交火互联的效能提升效果不明显而没有支援。此技术亦可配合增强的AMD PowerNow!电源管理技术，使笔记本电脑更节省电量。例如一部笔记本电脑同时配置了Fusion APU处理器和AMD的独立显卡。当流动使用时，独立显示核心会被关闭，只使用Fusion APU处理器内的显示核心，以节省电量。当接驳了外置式电源时，可以根据图形处理负载，决定内建显示核心和独立显示卡的开与关，较低的图形资料负载时也只开启内建显示核心，而在较重的图形资料处理时，独立显示核心开启或两个显示核心协同运作，以提供更强大的显示性能。类似的设计也延伸到搭载非AMD处理器的笔电上，功效也和搭载AMD APU的一样，在内建显示核心和独立显示核心之间根据负载进行切换，但无法使用交火功能使两个显示核心协同运作。

### 目前AMD APU中已内建的模组单元

片上系统（SoC）模组单元｜整合到效能级APU的年份｜整合到低/超低功耗APU的年份｜被取代的片上系统模组单元｜备注

AMD K10处理器核心｜2011年

AMD Bobcat处理器核心｜2011年

AMD Radeon HD 6000显示核心｜2011年｜2011年｜是为5-VLIW SIMD架构

北桥｜2011年｜2011年

PCIe控制器｜2011年｜2011年

DDR3内存控制器｜2011年｜2011年｜仲裁内存一致性和非一致性请求。系统主内存被划分为图形核心使用的显示专用内存（最多2GB容量）和CPU核心使用主内存。

UVD单元｜2011年｜2011年

显示控制器｜2011年｜2011年

AMD Piledriver处理器核心｜2012年｜AMD K10处理器核心

AMD Radeon HD 6900显示核心｜2012年｜AMD Radeon HD 6000｜4-VLIW SIMD架构而非Radeon HD 7000系列的GCN架构，但品牌命名上属于AMD Radeon HD 7000

AMD 高分辨率媒体加速器（AMD HD Media Accelerator）｜2012年｜UVD单元｜相比旧有的UVD单元，新的媒体加速器包括AMD 高分辨率完美画面技术（AMD Perfect Picture HD）、AMD Quick Stream技术（类似对手英特尔的Quick Sync Video技术），以及AMD Steady Video技术

HDMI, DisplayPort 1.2, DVI控制器｜2012年

统一北桥｜2012年｜北桥｜新的统一北桥与旧有的整合北桥相比，内建处理器电源管理和新的C6电源状态，新增Turbo Core 3.0（可根据负载需要和功耗状态动态调整CPU核心和GPU核心的电压和时脉，允许一段时间内实际时脉和电压高于预设值但不超过热设计功耗）

AMD Jaguar处理器核心｜2013年｜AMD Bobcat处理器核心

AMD Steamroller处理器核心｜2013年｜AMD Piledriver

AMD Radeon HD 7000显示核心｜2013年｜2013年｜AMD Radeon HD 6900系列显示核心｜新的GCN（Graphics Core Next）显示核心架构：RISC SIMD取代4/5-VLIW SIMD

南桥｜2013年

ARM Cortex-A5 MP-Core｜2013年｜由ARM授权AMD作为TrustZone IP使用

AMD Radeon HD 8000显示核心｜AMD Radeon HD 7000显示核心

AMD Excavator处理器核心｜AMD Steamroller处理器核心

### AMD异构系统结构发展时程

类型｜HSA特性｜首次实作时间｜备注

最佳化平台｜图形处理器运算支援C++语言｜2012年“Trinity” APU｜支援OpenCL C++指令和微软公司即将公布的C++ AMP语言。这样做可以更容易为CPU和GPU进行程式编写，使它们两者更好地协同运作，来处理并行运算负载。

HSA MMU｜GPU可以透过HSA MMU的转译服务和分页故障管理来存取主系统内存。

统一电源管理｜GPU和CPU的供电由单一电源管理单元统一管理，可根据当前系统负载需要来决定各个单元的电源供应，以提高运算单元的复用率和能耗比。

架构整合｜统一虚拟定址空间｜2013年“Kaveri” APU｜GPU 能直接使用 CPU 的虚拟定址存取系统内存，并允许 CPU 与 GPU 之间指针为指针 (pointer-is-a-pointer)。统一定址空间将让异构运算程序的编程难度大大减少，并允许 CPU 与 GPU 之间更多进阶的内存共享运用。

一致性系统内存｜GPU 运算单元能直接以统一虚拟定址空间的指针，存取位于一致性区城的系统内存，同时亦窥探 CPU 的缓存，实现 GPU 与 CPU 的缓存一致性。

GPU 存取分页式系统内存｜借由统一虚拟定址空间及 HSA MMU，GPU 亦能存取可分页的系统内存统分页内存（即虚拟内存）。目前的 GPU 要存取可分页内存，必须先行复制副本，或是钉选分页 (pinning)。

系统整合｜GPU 运算上下文切换｜2014年｜进行中的 GPU 与运算任务可以进行上下文切换，因而在多任务环境下系统能更快速地处理应用程序、运算任务以及图形处理，为使用者提供无缝的效能体验。

GPU 图形处理优先权｜在可以进行上下文切换的同时，图形处理将会被给予更高的优先权，以使图形处理的延时未免受多任务处理影响。长时间运行的图形处理任务将会被中断并暂时切换。

服务质量控制（QoS）｜除了多任务切换以及优先权控制以外，硬件资源可以在多使用者和应用程序之间平衡分配或进行优先权排程。

### 类似设计

超微的竞争对手英特尔和辉达也有类似的设计。

- 英特尔最早在超微宣布“Fusion”专案不久后也宣布其处理器未来将整合图形核心，其首发产品是2009年底基于Intel Westmere架构的Core i5、Core i3，它们是将包含图形处理器的北桥以及CPU核心两个独立的芯片一同封装在同一处理器基板上，而后来的Sandy Bridge以后除极致效能和部分企业级产品以外均采用类似AMD Fusion的设计：三级快取也是CPU核心和内建GPU核心共用；显示核心也支援OpenCL以使得可以和CPU核心进行协同运算，尽管效能上仍然受制于英特尔当时还比较孱弱的图形核心处理能力，而且许多异构运算的特性仍然缺乏支援；CPU核心新增的AVX（进阶矢量扩充）等新指令集也加强了其内部各单元的并行处理能力。
- 而NVIDIA的“Project Denver”则是在图形核心上融合基于ARM架构的CPU核心，可供台式电脑以及资料中心服务器使用。

然而NVIDIA片上系统产品“Tegra”虽然也是显示核心和ARM CPU核心整合到一块芯片上，但GPU并不会协助CPU核心处理运算任务，仍然只负责图形处理，和当下其它移动设备的系统芯片一般。而NVIDIA也表明，“Project Denver”和“Tegra”的目标本身就有很大的不同，在当下两者之间完全无关系。丹佛计划的目标是使图形处理器作为和当下的中央处理器一般的通用处理器使用，以效能为主要导向；而“Tegra”面向移动设备SoC，再者，省电是其设计主要导向之一。

## 客制化APU

2013年5月1日，AMD公布将会提供半客制化APU服务。

这些APU专为各间公司的不同要求而定制，种类包括一般的消费级APU到特定用途APU。其中最广为人知的例子就是PS4和Xbox One所采用的客制化APU。

## 处理器列表

下列世代分法源自AMD ComputeX 2015简报，其他Refresh核心以时间轴排序。

第一代AMD APU于2011年6月推出，核心代号Llano，采用Socket FM1，包括A4、A6和A8，搭配芯片组为A55/A75。

第二代AMD APU于2012年6月推出，核心代号Trinity，采用Socket FM2，包括E1、E2、A4、A6、A8和A10，芯片组为A55/A75/A85X。

第三代AMD APU于2013年5月推出，核心代号Kabini，采用Socket AM1以及Socket FT3，前者包括Athlon和Sempron后者包括E1、E2、A4、A6，为Soc设计。

AMD APU于2013年6月推出第二代APU Refresh版，核心代号Richland，采用Socket FM2，包括E1、E2、A4、A6、A8和A10以及Ax PRO系列，芯片组为A55/A75/A85X。

第四代AMD APU于2014年1月推出，核心代号Kaveri，采用Socket FM2+，包括A6到A10(A4为Richland refresh而来)，芯片组为A58/A78/A88X。

第五代AMD APU于2014年5月推出，核心代号Beema，采用Socket FT3b，包括E1到A8，为Soc设计。

第六代AMD APU于2015年6月推出，核心代号Carrizo，采用Socket FP4，包括E1到A10、FX以及Ax PRO系列。

AMD APU于2015年6月推出第四代APU Refresh版，核心代号Godavari，采用Socket FM2+，包括A4到A10，芯片组为A58/A78/A88X。

第七代AMD APU于2016年4月发表，核心代号Bristol Ridge，采用Socket AM4，包括A6到A12，芯片组为B350/A320。

2017年2月22日发表代号“Summit Ridge”的第一代Ryzen系列，取代AMD FX系列

2017年10月发表代号“Raven Ridge”的Ryzen APU产品线

2018年4月发表了代号“Pinnacle Ridge”的第二代Ryzen系列，是第一代Ryzen系列的小幅改良版

于2019年消费电子展中宣布将于同年年中发表代号“Matisse”，采用7奈米制程及支援PCIe 4.0之第三代Ryzen处理器（整合Vega内显的第三代Ryzen仍然是PCIe 3.0）。

2020年7月21日台湾地区代号“Renoir”的4000 PRO系列APU开卖，采用全7奈米整合单晶圆，使用Vega核心，仍然使用PCIe 3.0，但为OEM版本，能透过特定管道DIY组装机或是套装机购买，适用芯片组为A520/B550/X570，其余目前(2020/10/08)不适用

## 媒体谈论

- digitimes.com AMD's vision for next few years - an interview with Henri Richard
- AMD's "Fusion" Process to merge CPU and GPU
- AMD's Purchase of ATI Closes, and Fusion Begins

## 外部链接

- ATI official Website* AMD official Website
- DailyTech - AMD Announces "Fusion" CPU/GPU Program

## 基本资料

- 日语原文：AMD APU
- 产品化：2011年
- CPU主频范围：1.0
- CPU主频范围：4.4
- CPU主频范围：GHz
- hypertransport-fastest：6.4
- hypertransport-fast-unit：GT/s
- 制作工艺/制程：0.032或0.040
- 制作工艺/制程：0.028
- 推出公司：超微半导体
- 设计公司：超微半导体
- manuf1：格罗方德&台积电
- sock1：Socket AM4
- sock2：Socket FM2+
- sock3：Socket FM2
- sock4：Socket FM1
- sock5：Socket AM1
- sock6：Socket FS1
- sock7：Socket FT3
- sock8：Socket FT3b
- sock9：Socket FP4
- 指令集架构：CISC（x86-64）、RISC（ARMv7，仅限于Kaveri架构的TrustZone IP）
- 微架构：10h/12h、Piledriver、Jagaur、Puma、Steamroller、Excavator
- 车站代码：10h/12h：、Llano、Bobcat：、Ontario、Zacate、Piledriver：、Trinity、Richland、Jagaur：、Kabini、Temash、Steamroller：、Kaveri、Puma：、Beema、Mullins、Excavator：、Carrizo
- 核心数量：1至4个（Bulldozer/Piledriver架构的为1至2个模组）
- 一级快取：64KB指令+64KB资料
- 二级快取：1至4MB