耗盡負載NMOS邏輯

<image>

在積體電路領域中，耗盡負載NMOS是指一種僅使用單電源電壓，與早期需要多個電源電壓的NMOS（n型金屬氧化物半導體）邏輯器件不同的數字邏輯器件。雖然製造這類積體電路需要額外的工藝步驟，但開關速度的提高以及不需要額外電源的特性除使其成為許多微處理器和其他邏輯元件的首選。

使用耗盡型n型MOSFET作為負載電晶體的好處是只需要單電源即可工作，並且可以比只使用增強型負載的器件速度更高。上述現象的部分原因是耗盡型MOSFET比簡單的增強型電晶體更能近似地充當電流源，尤其是在沒有額外電源可用的情況下（這也是早期PMOS和NMOS晶片需要多個電源電壓的原因之一）。

與更簡單的增強型負載電路相比，在製造過程中加入耗盡型NMOS電晶體需要額外的製造步驟；這是因為耗盡型負載器件是通過增加負載電晶體溝道區域中的摻雜量以調整其閾值電壓來形成的。這種摻雜通常用離子注入來實現。

儘管20世紀80年代CMOS工藝取代了大多數NMOS電路設計，但一些耗盡負載NMOS電路仍在生產，而且通常與較新的CMOS電路同時生產。Z84015和Z84C15就是當時仍在生產的耗盡負載NMOS電路的例子。

## 歷史背景

1959年，貝爾實驗室的Mohamed Atalla和Dawon Kahng發明了MOSFET。兩人於1960年展示了MOSFET技術。他們製作了PMOS和NMOS器件，溝道長為20 μm。但他們沒能製造出合用的NMOS器件，只造出了可用的PMOS器件。

1965年，仙童半導體公司的Chih-Tang Sah、Otto Leistiko和AS Grove製作了數種NMOS器件，其溝道長度介於8 μm和65 μm之間。IBM的Dale L. Critchlow和Robert H. Dennard也在20世紀60年代製造了NMOS器件。IBM的第一款NMOS產品是一塊數據容量1 kb，存取時間50–100 ns的存儲晶片，這款晶片於20世紀70年代初進入量產階段。這導致20世紀70年代MOS半導體存儲器取代了早期的雙極型和鐵氧體磁芯存儲器技術。

### 矽柵極

在20世紀60年代後期，雙極性電晶體（BJT）比當時使用的（p溝道）MOS電晶體更快更可靠，但它們功耗更高、面積需求更大且需要更複雜的製造工藝。MOS積體電路在當時被認為有研究價值，但除了在一些小眾市場（例如低功耗應用）之外不足以取代快速雙極電路。MOS電路的速度低的原因之一是MOS電晶體的柵極由鋁製成，這會導致使用當時的製造工藝會產生相當大的寄生電容。引入具有多晶矽柵極的電晶體（1970年代中期到2000年代初期的事實上（de facto）的標準）是克服這一障礙的重要第一步。這種新型自對準矽柵極電晶體由仙童半導體公司的Federico Faggin於1968年初推出；它是John C. Sarace、Tom Klein和Robert W. Bower (約1966–1967年) 的想法和工作的改進（也是第一個可行的實現），旨在製造一種具有較低寄生電容的電晶體，作為積體電路的一部分（而不僅僅是作為分立元件）。這種新型PMOS電晶體的速度（每瓦）是鋁柵極PMOS電晶體的3-5倍，並且需要的面積更小，洩漏更少，可靠性更高。同年，Faggin還構建了第一個使用這種新型電晶體的積體電路，即Fairchild 3708（帶解碼器的8位模擬多路復用器），其性能比金屬柵極電晶體有顯著提高。在不到10年的時間裡，矽柵極MOS電晶體取代雙極電路成為複雜數字積體電路的主要載體。

### NMOS和背柵偏置

PMOS電晶體存在一些缺點：PMOS電晶體中作為電荷（電流）載體的空穴的遷移率低於NMOS電晶體中作為電荷載體的電子的遷移率（兩者之比約為2.5），此外，PMOS電路的接口不易與低壓正邏輯電路，例如DTL邏輯電路和TTL邏輯電路（7400系列）的接口兼容。但PMOS電晶體製造相對容易，因此被優先開發——蝕刻化學品和其他來源對柵極氧化層的離子污染很容易導致（基於電子的）NMOS電晶體無法關斷，而（基於空穴的）PMOS電晶體中的影響則要小得多。因此，NMOS電晶體的製造必須比雙極電晶體的製造工藝清潔許多倍，才能生產出正常工作的器件。

NMOS積體電路技術的早期工作最初由IBM在1969年ISSCC上的一篇簡短論文中介紹。惠普隨後開始開發 NMOS積體電路，以實現高速、接口便捷的積體電路，用於其計算器業務。惠普的Tom Haswell最終通過使用更純淨的原材料（尤其是用於互連的鋁）並增加偏置電壓以使柵極閾值足夠大來解決了NMOS電路存在的諸多問題；在離子注入技術（見下文）出現之前，這種背柵偏置一直是解決柵極（主要）鈉污染物的事實上的標準解決方案。到1970年，惠普已經能夠製造出性能足夠好的NMOS IC，並且充分描述了其特性。鑑於此，Dave Maitland在1970年12月的《電子學》雜誌上撰寫了一篇關於NMOS的文章。但直到1973年，NMOS才在半導體行業的其它領域中得到廣泛應用。

惠普掌握了可投入生產的NMOS工藝，使得其開發出業界首款4 kbit集成ROM。而摩托羅拉後來成為此類產品的第二供應商（替代供應商），並因此成為首批掌握NMOS工藝的商業半導體供應商之一（這要歸功於惠普的技術轉讓）。不久後，初創公司英特爾宣布推出一款名為1102的1 kbit PMOS DRAM，作為霍尼韋爾的定製產品開發（旨在取代其大型計算機中的磁芯存儲器）。惠普的計算器工程師想為9800系列計算器提供與之類似但功能更強大的產品，他們為此提供了4 kbit ROM項目的IC製造經驗支持，以幫助提高英特爾DRAM的可靠性，擴大了其工作電壓和溫度範圍。這些努力促成了英特爾1103 1 kbit PMOS DRAM的誕生，其性能與前款產品相比顯著提升。1103是世界上第一款商用DRAM IC。它於1970年10月正式推出，是英特爾第一款真正成功的產品。

### 耗盡型電晶體

<image>

早期的MOS邏輯只有一種電晶體類型——充當邏輯開關的增強型電晶體。由於難以製造合適的電阻，邏輯門使用飽和型負載——亦即，為了使一種電晶體充當負載電阻，必須通過將電晶體的柵極連接到電源（PMOS邏輯的負電源軌或NMOS邏輯的正電源軌）來使其始終導通。由於以這種方式連接的器件中的電流與負載兩端電壓的平方成正比，因此相對於下拉時的功耗，它的上拉速度較差。電阻（電流與電壓成正比）會更好，而電流源（電流固定，與電壓無關）則更好。耗盡型器件的柵極連接到相反的電源軌，是一種比增強型器件更好的負載，其作用介於電阻和電流源之間。

DRAM製造商Mostek率先製造了第一個耗盡負載NMOS電路，該公司在1975–1976年為原始Zilog Z80的設計提供了耗盡型電晶體。Mostek擁有必要的離子注入設備，可以建立比擴散方法更精確的摻雜分布，從而可以可靠地調整負載電晶體的閾值電壓。在英特爾，前仙童工程師、後來成為Zilog創始人的Federico Faggin於1974年引入耗盡負載。英特爾對耗盡負載的首次應用是用於重新設計當時英特爾最重要的產品之一，名為2102的+5V單電源1 kbit NMOS SRAM（使用了6000多個電晶體）。重新設計後，英特爾推出了速度顯著加快的2102A，這種晶片性能最高的版本的存取時間小於100 ns，標誌著MOS存儲器的速度首次接近雙極型RAM的速度。

其他幾家製造商也使用耗盡負載NMOS工藝生產了許多流行的8位、16位和32位CPU。與早期使用增強型MOSFET作為負載的PMOS和NMOS CPU設計類似，耗盡負載NMOS設計通常採用各種類型的動態邏輯（而不僅僅是靜態門）或傳輸電晶體作為動態觸發器。儘管對速度的影響很複雜，但這些技術可以大大提高面積經濟性。用耗盡負載NMOS電路構建的處理器包括6800（後期版本）、6502、Signetics 2650、8085、6809、8086、Z8000、NS32016和許多其他處理器（下文的HMOS則特別討論）。

大量支持和外圍IC也採用（通常是靜態的）基於耗盡負載的電路實現。儘管與多家替代貨源製造商合作的NMOS設計往往在某種程度上達到了事實上的標準組件地位，但NMOS從未有過任何標準化的邏輯電路系列（例如TTL7400系列和CMOS4000系列）。NMOS 8255 PIO設計就是一個事實上的標準組件的例子，它最初設計為8085外圍晶片，幾十年來一直用於Z80和x86嵌入式系統以及許多其他環境。現代低功耗版本有類似於7400系列的CMOS或BiCMOS實現。

### 英特爾HMOS

英特爾自主研發的耗盡負載NMOS工藝被稱為HMOS，即高密度短溝道MOS。該工藝的第一個版本於1976年末推出，最初用於英特爾的靜態RAM產品。很快，它就被用於速度更快、功耗更低的8085、8086以及其他晶片。

HMOS一共經歷了四代演變。據英特爾稱，HMOS II（1979年）的密度是當時其他典型的耗盡負載NMOS工藝的兩倍，速度/功率積是其他工藝的四倍。HMOS II被大量授權第三方使用，例如摩托羅拉將其用於其Motorola 68000晶片，康懋達半導體集團將其用於MOS Technology 8502晶片——微縮的MOS 6502晶片。

最初的HMOS工藝（後來被稱為HMOS I）的溝道長度為3微米，HMOS II的溝道長度縮短至2微米，而HMOS III的溝道長度則為1.5微米。到1982年HMOS III推出時，英特爾已經開始轉向CHMOS工藝——一種採用HMOS線路設計元素的CMOS工藝的研發。該系統的最後一個版本是HMOS-IV。HMOS線路的一個顯著優勢在於，每一代HMOS電路都經過精心設計，可以在不對現有布局進行重大更改的情況下實現晶片尺寸的縮小。英特爾引入了各種技術以確保系統在布局變化時仍能正常工作。

HMOS、HMOS II、HMOS III和HMOS IV工藝共同應用於多種類型的處理器：8085、8048、8051、8086、80186、80286和許多其他處理器，同時也用於同一基本設計的多代迭代產品（具體可查閱數據手冊）。

### 進一步發展

在20世紀80年代中期，使用類似HMOS工藝技術的更快的CMOS變體，例如英特爾的CHMOS I、II、III、IV 等，開始取代n溝道HMOS，用於英特爾80386和某些微控制器等應用。幾年後的1980年代後期，BiCMOS被引入用於高性能微處理器以及高速模擬電路。今天，大多數數字電路，包括無處不在的7400系列，都是使用各種CMOS工藝製造的，並採用了一系列不同的拓撲結構。這意味著，為了提高速度和節省晶片面積（電晶體和布線），高速CMOS設計通常還採用典型的慢速低功耗CMOS電路（1960年代和1970年代唯一的CMOS類型）的互補靜態門和傳輸門之外的其他元素。這些方法使用大量動態電路來構建晶片上更大的構建塊，例如鎖存器、解碼器、多路復用器等，是從20世紀70年代為NMOS和PMOS電路開發的各種動態方法發展而來的。

## 與CMOS相比

與靜態CMOS相比，所有NMOS（和PMOS）變體在穩定狀態下都相對耗電。這是因為它們依賴於充當電阻的負載電晶體，其中靜態電流決定了輸出端的最大可能負載以及柵極的速度（即在其他因素不變的情況下）。而靜態CMOS電路的功耗特性則不同，它的功耗特性只由輸出狀態改變時p型MOS管和n型MOS管短暫同時導通時的瞬態功耗決定。但上述描述是經過簡化的，更完整的圖景還必須考慮到，即使是純靜態CMOS電路，在現代微小几何尺寸下也存在顯著的漏電現象，還有現代CMOS晶片通常包含動態和/或多米諾邏輯電路以及一定數量的偽nMOS電路。

## 相比先前的NMOS類型的演變

耗盡負載工藝與前代工藝的不同之處在於代表邏輯「1」的Vdd電壓源連接到每個柵極的方式。在這兩種技術中，每個門電路都包含一個永久導通並連接到Vdd的NMOS電晶體。當連接到「0」的電晶體關閉時，這個上拉電晶體會默認將輸出確定為「1」。在標準NMOS中，上拉電晶體與用於邏輯開關的電晶體相同。當輸出電壓接近小於Vdd的值時，它會逐漸關閉。這會 減慢「0」到「1」的轉換，導致電路速度變慢。耗盡負載工藝用一個柵極偏置恆定的耗盡型NMOS電晶體取代這個電晶體，其柵極直接連接到源極。這種替代類型的電晶體充當電流源，直到輸出接近「1」，然後充當電阻器。這使得「0」到「1」的轉換更快。

## 靜態功耗

<image>

在速度相同的情況下，耗盡型負載電路比增強型負載電路消耗更少的功率。在兩種電路中，與高電平的連接通路始終處於導通狀態，即使是在與低電平的通路導通時也是如此。這會導致較高的靜態功耗。功耗取決於上拉電阻的驅動能力或物理大小。當輸出穩定在「0」時，（增強型）飽和負載和耗盡型上拉電晶體都會消耗最大功率，因此這種損失相當大。因為耗盡型電晶體的驅動能力在接近「1」時下降較少，所以儘管啟動較慢（即在轉換開始時和穩定狀態下傳導的電流較小），它們也可以更快地達到「1」。