熱氧化

熱氧化是矽的一種改變表面特性的工藝，在這一過程中於矽襯底（例如矽晶圓）或由矽構成的局部結構表面生成一層薄的非晶二氧化矽。該工藝在半導體技術中用於製造微電子電路等。該過程基於氧氣向矽中擴散並在約1100 °C以上與矽發生化學反應。該工藝時間非常短，也稱為「快速熱工藝」（Rapid Thermal Oxidation，RTO），用於製備非常薄的二氧化矽層（<2 nm）。類似的工藝還有在高溫下在矽襯底上生長熱氮化矽薄層。

## 過程描述

矽被氧化成二氧化矽是一個依賴擴散的固相反應。在實驗室條件下（需要水）該反應在室溫下即可進行，但反應速率遠低於工業性/技術性工藝的要求。此外，由於擴散受限，通常僅形成約2 nm的天然氧化層。

<image>

矽氧化主要分為兩類工藝：干法氧化和濕法氧化。另有少數類似變體，例如H2-O2燃燒法。所有變體的氧化過程可歸納為三步：(i) 氣態反應物（例如氧氣或水）向襯底表面的傳輸，(ii) 通過已存在氧化層的擴散，(iii) 氧化反應本身。在反應中氧被併入矽襯底，也就是說該過程並非在襯底上簡單地「沉積」一層外來薄膜，而是襯底表面被轉化。與塗敷（Beschichten）不同，最終形成的薄層有一部分位於原先矽襯底的範圍內；可以說矽被「消耗」了。對於熱氧化，生成的氧化層大約有46%位於原始襯底下方，54%位於其上方。

在生長速率和薄層性質（密度、介電強度等）方面，兩種主要工藝有時差別顯著。兩者的共同點是：其一，當摻雜濃度超過10−6（相當於約1018個原子相對於約6×1023個矽原子，參見阿伏伽德羅常數）時，氧化速度會加快；其二，氧化速率依賴晶體取向，其中{111}面矽的氧化速度比{100}面矽快約30-100%（此處{111}與{100}指示特定晶面或晶胞面，參見密勒指數與鑽石結構）。

和半導體領域的任何高溫工藝一樣，在氧化之前需要對晶圓進行清洗。這既能改善工藝本身，也能防止爐管污染。清洗主要用於降低金屬雜質，否則這些雜質會惡化氧化層的電學性能。典型的清洗工藝為RCA-2清洗，利用氯化氫（HCl）結合金屬雜質。HCl也用於清洗爐管，但現在更常用的還有有機氯化合物如1,2-二氯乙烯（DCE）。

### 干法氧化

提高溫度可以顯著加速反應。在通常使用的800-1200 °C溫度範圍內，將矽暴露於氧氣即可發生氧化。僅由氧氣導致的此類氧化稱為干法氧化。所得的層厚取決於溫度與氧化時間。該方法生長速率較慢，但薄層質量高。

$$\rm Si + O_2(g) \rightarrow SiO_2$$

### 濕法氧化

另一種方法使用水蒸氣作為氧化劑，因此稱為濕法氧化。通常載氣（常為氧氣或氧氮混合氣）先通過充滿90-95 °C去離子水的容器（稱為 bubbler），載運水分子進入氧化爐。載氣攜帶的水分子隨後與矽表面發生反應：

$$\rm Si + 2\ H_2O(g) \rightarrow SiO_2 + 2\ H_{2}(g)$$

該氧化反應一般在900-1100 °C之間進行。生長速率快，但薄層質量低於干法氧化。

### 其他工藝變體

除用純氧或水蒸氣進行的熱氧化外，還有一些工藝在反應室內通過氣體間反應先生成實際的氧化反應物，例如用氫氣（H2）與氧氣（O2）、三氯乙酸（TCA）與氧氣，或氯化氫（HCl）與氧氣等。這些在實踐中較少使用，但在某些情況下可獲得更好的薄層性質。

H2-O2燃燒：在H2-O2燃燒（英語：pyrogenic oxidation）中，超高純度的氫氣與氧氣在約600 °C條件下在反應室內直接生成水。兩種原料氣（通常伴隨氮氣）通過獨立管路送入工藝室。必須特別注意混合比例，因為存在通過形成爆炸性混合氣（Knallgas）帶來的爆炸危險。其實際氧化過程對應濕法氧化，即矽與水反應生成二氧化矽。通過H2-O2燃燒可製備生長速率高且雜質、缺陷較少的氧化層。

## 迪爾-格羅夫模型

迪爾-格羅夫模型是描述在潔淨矽表面上基於擴散的熱二氧化矽生長的常用模型。為達到某一二氧化矽層厚$d_\mathrm{SiO_2}$所需的時間$t$可按下式計算：

$$t = \frac{d_\mathrm{SiO_2}^2}{B} + \frac{d_\mathrm{SiO_2}}{ \frac{B}{A}}$$

其中$B$表示拋物線項的係數，因子${ \frac{B}{A}}$表示線性生長率。

對於已帶有氧化層的矽襯底，上式需加上項$\tau$。$\tau$表示在當前工藝參數下生成已存在那一層所需的時間：

$$t + \tau = \frac{d_\mathrm{SiO_2}^2}{B} + \frac{d_\mathrm{SiO_2}}{ \frac{B}{A}}$$

常數$\tau$也可用於在計算工藝時考慮迪爾-格羅夫模型無法描述的干法氧化初期的快速生長。

將上述二次方程對$d_\mathrm{SiO_2}$求解，得到：

$$d_\mathrm{SiO_2}(t) = \frac{A}{2} \cdot \left[ \sqrt{1+\frac{4B}{A^2}(t+\tau)} - 1 \right]$$

對於小於約30 nm的薄氧化層，迪爾-格羅夫模型並不適用，因為在薄層初期氧化生長常比模型預測的更快。此外，常觀察到在氧化開始前存在一段延遲時間，該延遲通常長於將工藝室內氣體置換所需的時間。

文獻中對超薄氧化層生長速率的建模採用不同方法。一種常用方法是在迪爾-格羅夫模型中增加一個額外項，用以描述層生長初期的速率。

另一種方法是假定在矽與二氧化矽之間存在一層過渡層。與假設Si與SiO2之間存在突變界面的迪爾-格羅夫模型不同，認為在厚度約1.5-2 nm的非化學計量二氧化矽（SiO0）過渡層中進行氧化反應。通過XPS測量已實驗上證實了這種過渡層的存在。

## 氧化技術和設備

<image>

熱氧化多在800-1200 °C的加熱爐中進行。單台爐通常在一個晶圓盒上裝載多個晶圓（25-200片）。按晶圓的放置方式，爐子主要分為水平爐與垂直爐兩種。水平結構主要用於較舊的設備或適用於 150 mm及以下直徑晶圓的設備；垂直爐則更多用於較新的200 mm或300 mm晶圓設備。

<image>

在水平爐中晶圓並列放置，落下的粉塵可在晶圓間進入，從而可能污染所有晶圓。水平爐典型地在氧化管內存在對流流動，導致反應室下部稍冷於上部，因此晶圓的下側生長較慢，造成薄膜厚度不均。對於現在常用的較大晶圓（直徑大於150 mm）及更高的製造公差要求，這種不均勻性已不可接受。水平爐的一項優點是可將多個爐管上下疊置，節省潔淨室空間。

在垂直爐中晶圓呈疊放狀放置。此排列方式使得落下的粉塵只可能落在最高位置的晶圓，從而將粉塵污染降到最低。臥式放置有助於實現更均勻的溫度分布，從而在單個晶圓上得到更均勻的薄層厚度。由於爐管內的溫度分布不同，放在下方的晶圓仍常比上方晶圓生成更薄的層，並且晶圓的上、下表面之間也存在微小差異。通過將氣流自上而下引導以逆轉對流流向，可以減小這些問題。

## 性質

密度（干法/濕法氧化）｜2.27 g/cm3；2.18 g/cm3

熱膨脹係數｜5.6×10−7 K−1

彈性模量｜6.6×1010 N/m²

泊松數｜0,17

熱導率｜3.2×10−3 W/(cm·K)

相對介電常數｜3.7…3.9

介電強度（干法/濕法氧化）｜≈ 10 MV/cm；≈ 8 MV/cm

能隙｜8.9 eV

通過干法或濕法氧化製得的二氧化矽薄層呈玻璃狀，僅具有短程有序（即非晶態）。其性質與石英玻璃幾乎一致，石英通常用作氧化爐管的材料。此外，並非所有的矽-氧鍵都完全形成，這會產生未鍵合的帶電氧原子。因而其分子結構與晶體二氧化矽（石英）顯著不同，例如在密度上約為≈2.2 g·cm−3（而石英為2.65 g·cm−3），以及在彈性模量上約為87 GPa（而石英為107 GPa）。

由熱氧化得到的二氧化矽薄層的性質隨工藝條件而變化。最重要的影響因素為氧化方式（干法或濕法）與工藝溫度。對於微電子器件與電路的性能和可靠性而言，熱氧化層的電學性質尤為關鍵，例如電導率、載流子俘獲（carrier trapping）以及存在的氧化層電荷。

在製備較厚氧化層時，因增長速率較高，常優先採用濕法氧化而非干法。濕法的缺點是層質量（尤其電學性質）較差。較高的生長速率會在矽/氧化物界面及氧化層內部產生更多未鍵合的懸鍵（dangling bonds），這通常也稱為更高的缺陷密度。這些未鍵合鍵作為缺陷位或散射中心作用於電子，使得界面處產生沿界面的漏電流，並降低介電強度。

相比之下，由干法氧化製成的薄層具有更好的層質量，但生長緩慢導致工藝成本上升。實踐中常採用兩種方法結合的工藝（即所謂的「dry–wet–dry」循環）。先用干法氧化在界面處生成高質量的界面層，隨後用濕法快速增加厚度，再以干法封頂，從而在保持良好界面品質的同時縮短工藝時間並抵消濕法的負面影響。

## 偏析

如前所述，矽在氧化物生長過程中會被消耗。由於外來物質在矽和氧化矽中的溶解度不同，它們可能被摻入氧化層中，也可能留在矽中或界面處。根據溶解度係數的不同，這可能導致外來物質的積累或貧困（矽中外來原子在氧化物界面處的分離；這種分離也稱為偏析。所謂的偏析係數k對於評估這一過程至關重要。它能夠確定氧化物和矽中外來原子的比例分布。

如前所述，氧化生長過程中矽被消耗。由於外來雜質在矽與二氧化矽中的溶解度不同，這些雜質要麼被摻入氧化層，要麼滯留在矽中或分布於界面。根據溶解度係數的不同，外來原子可在界面處出現富集（$k > 1$）或貧化（$k<1$），此現象稱為偏析（Segregation）。評估該過程時，關鍵量為所謂的偏析係數$k$（外來原子在矽中的溶解度除以外來原子在二氧化矽中的溶解度），用於確定外來原子在氧化物與矽中的相對分配比例。

## 應用

<image>

自 1950 年代中期首批基於矽的商用電晶體問世以來，矽的熱氧化就是製造微電子電路的關鍵工藝之一。當時矽逐漸取代鍺成為半導體工業的首選材料，部分原因在於二氧化矽相對於鍺氧化物具有更好的材料特性：鍺氧化物附著性差且不耐水。

矽的熱氧化工藝於 1950 年代在新澤西州貝爾實驗室（1947年發現首個可工作電晶體的地方）被偶然發現（當然其他工業研究所與大學也參與了相關研究）。那時通過氣相漫入摻雜劑（硼、磷、砷、銻）進行半導體摻雜的擴散工藝已為人知，並在約1000 °C的高溫下進行。1955 年，Carl Frosch意外在擴散管中混入了氫氣與氧氣；當時取出的矽樣品顯示出淺綠色著色，後經確認是在表面形成了一層穩定的熱矽二氧化薄膜。

熱氧化生成的二氧化矽長期被用於選擇性掩膜以進行擴散摻雜、矽的表面鈍化，以及平面工藝中器件的電隔離等。用於現代積體電路製造時，該技術通常僅在工藝初期使用，例如在淺槽隔離（STI）或作為CMOS電晶體柵氧化層（將柵極與矽隔開以通過電場形成導電通道）。熱氧化在後期工藝中不常使用的主要原因是高工藝溫度會導致摻雜剖面移動等不利影響。因此在其他製造階段（互連絕緣等）一般採用諸如化學氣相沉積（使用四乙氧基矽烷，在約600 °C下反應）或（較少見的）濺射沉積等低溫方法。儘管這些低溫方法產生的氧化物質量較差，但它們可以在除矽以外的材料上形成氧化層。

### 用於擴散摻雜的材料選擇性掩模

矽二氧化物作為對矽中摻雜劑擴散具材料選擇性屏蔽的特性最早由貝爾實驗室的Frosch與Derick於 1956 年提出。他們發現，在1000 °C以上的氧化性氣氛中，n型摻雜劑（P、As、Sb）向矽中的擴散會被氧化層阻擋。硼（p 型摻雜劑）在有氫或水蒸氣存在時能更快穿透氧化層進入矽。該選擇性掩模技術被用於例如雙重擴散電晶體（double diffused transistor）或所謂的台面電晶體，使得發射極與基極在同一表面上製造成為可能。

### 表面鈍化

早期電晶體由於表面未受保護而表現出不可預測且不穩定的特性。1955-1960年間，許多研究機構致力於鍺和矽的表面鈍化研究。貝爾實驗室的Mohamed M. Atalla等人發現，通過特殊清洗並隨後製備一層薄的熱氧化膜（15-30 nm），可以明顯降低pn結的漏電流。其原因在於表面態的化學結合或中和，從而實現了後來通過外加電場控制載流子遷移率的可能性（見金屬氧化物半導體場效電晶體）。表面鈍化推動了平面工藝、平面擴散電晶體及基於其的積體電路的發展。

至今熱氧化仍用於單晶與多晶矽層的表面鈍化。該工藝並不限於微電子器件製造，還可用於幾乎所有以矽用於「電學應用」的領域，例如太陽能電池或微機電系統（MEMS）。

### 器件隔離

<image>

積體電路中的器件（電晶體、二極體）通常位於晶圓表面。早期微電子學時代這些器件間距較大，器件隔離可通過反向偏置的Pn結實現。但1970年代起隨著電路性能需求與器件集成度的提升，pn隔離已不再足夠。取而代之的是氧化物隔離，通常通過局部矽氧化（LOCOS）或類似工藝形成。這些氧化隔離可將器件間的電容與漏電流降至最低，並提高集成度，從而節省晶圓面積。LOCOS工藝僅在局部區域氧化矽，非氧化區由阻擋氧與水擴散的掩模材料（例如氮化矽）覆蓋，該掩模通過光刻成形。由於氧化過程中存在側向擴散至掩模下的現象，LOCOS無法得到非常尖銳的邊界，而會產生過渡區域（即LOCOS的「鳥喙」效應）。

1990 年代，因對集成度和平面度（尤其為後續光刻工序）要求提高，LOCOS技術逐漸被淺槽隔離（STI）取代。LOCOS在熱氧化引起的幾何效應（如鳥喙）方面存在根本不足，針對這些缺陷的改進變得複雜且昂貴，因此被更可控的淺槽隔離所替代。

即便如此，熱氧化仍在現代IC的隔離製造中發揮作用。例如在淺槽隔離工藝中，熱氧化可作為子工藝用於製備具有優良電學性質的薄氧化層，這些電學性能是通過四乙氧基矽烷（TEOS）或HDP（高密度等離子體）氧化物難以達到的。此外，還有用於製備絕緣體上矽（SOI）晶圓的工藝，先在晶圓上生長熱氧化層，再與另一晶圓鍵合。

### 現代MOS電晶體

<image>

熱氧化製得的絕緣層對實現首批絕緣柵場效應電晶體（IGFET）具有關鍵影響。場效應電晶體的概念早在1920年代末由尤利烏斯·埃德加·利林菲爾德與Oskar Heil等人提出，但當時缺乏足夠純淨的半導體晶體與隔離層以實現該構想。直到1960年6月，貝爾實驗室的姜大元與Mohamed M. Atalla首次發表了可工作的MOSFET。

MOSFET由一層熱氧化的二氧化矽覆蓋在p或n摻雜的單晶矽表面之上，以及覆蓋在氧化層之上的金屬（後來多為摻雜多晶矽）柵電極組成。這個金屬-隔離體-半導體電容是場效應電晶體的關鍵部分：通過柵極電壓可以在矽-二氧化矽界面處聚集電子或空穴，從而在源極與漏極之間形成導電溝道。早期MOSFET的電學性能可重複性差且不穩定。直至1965年，快捷半導體的研究人員才找到根本原因：氧化層及界面中的鈉雜質（帶正電的鈉離子）影響了閾值電壓並導致器件行為不穩定。識別出鹼金屬離子為不穩定性的源頭後，研究與工程界花費大量時間與精力來分析、去除並控制這些離子雜質，例如通過C-V（電容-電壓）測量來評估可能的電荷，並開發出多種捕獲（吸氣劑）或保護掩模措施以固定或隔離這些離子。

截至2009年，大多數製造商仍將熱生長的二氧化矽用作柵絕緣材料。柵氧化層厚度已減小至約1-3 nm，通常通過快速熱氧化（RTO）製備。然而在如此薄的層厚下，隧穿電流損耗顯著增加。採用介電常數高於二氧化矽的柵材料（高介電常數材料）可以在保持電容的同時增厚物理層厚，從而減小隧穿損耗。

### 多晶矽與金屬矽化物

除單晶矽外，在半導體工藝中類似的熱氧化工藝亦用於多晶矽與金屬矽化物（如二矽化鎢WSi2、二矽化鈷CoSi2等）。

多晶矽的熱氧化過程與單晶矽本質相同。由於多晶結構不存在單一晶面取向，氧化受多晶矽膜厚與晶粒尺寸影響。未摻雜多晶矽的氧化速率通常介於{100}與{111}取向的單晶矽之間。實際應用中多晶矽層常在氧化前被高度摻雜，這會改變氧化動力學。強p摻雜的多晶矽氧化速率明顯更高；這種摻雜增強效應在多晶矽中比在單晶矽中弱，且在較低工藝溫度（< 1000 °C）下更為顯著。多晶矽的熱氧化用於電氣隔離不同多晶矽層，見於多種超大規模集成電路應用，例如動態隨機存儲器（DRAM）、可擦除可規劃式唯讀記憶體（EPROM）、電荷耦合器件（CCD）與開關電容電路等。

金屬矽化物以其高電導率被用於與摻雜矽區（如源/漏接觸）或多晶矽（如柵極）的接觸。金屬矽化物的氧化同樣可用於在MOSFET中實現柵極相對其它層的電隔離。金屬矽化物氧化為二氧化矽的生長動力學與矽的氧化類似，受氧化劑（O2或H2O）的物質傳輸、通過已形成氧化層的擴散以及界面反應所控制。為製備低金屬離子含量的良好絕緣氧化層，必須保證矽化物/二氧化矽界面處有足夠的矽供應。