半導體器件製造

<image>

半導體器件製造是用於製造半導體元件的過程，又稱半導體製程，通常指製造積體電路（IC），如電腦處理器、微控制器和存儲晶片（如NAND快閃記憶體和DRAM）的過程。半導體製程涵蓋數百道加工步驟，包括微影、蝕刻、沉積、摻雜與平坦化等物理化學過程，分為「前段製程」及「後段製程」。在此過程中，電子電路逐漸在晶圓上創建，晶圓通常由純單晶半導體材料製成，矽爲常見之原料，但各種化合物半導體亦被用於專業應用。諸如刻蝕和光刻等步驟也可以用來製造其他器件，如液晶顯示器（LCD）和有機發光二極體（OLED）顯示器。

製造過程在高度專業化的半導體製造廠中執行，也稱為晶圓廠或「fabs」，其核心部分是「淨室」。在更先進的半導體器件（如現代14/10/7納米節點）中，製造過程可能需要長達15週的時間，行業平均時間則為為11-13週。在先進的製造設施中，生產完全是自動化的，自動化材料處理系統負責從機器到機器的晶圓傳送。

單個裸晶在稱為晶片分離或晶圓切割的過程中從成品晶圓中分離出來。然後，晶片可以進行進一步的組裝和封裝。

在製造工廠內，晶圓在稱為FOUPs（前開式晶圓傳送盒）的特殊密封塑料盒中傳送。在許多晶圓廠中， FOUPs包含內部氮氣氛，有助於防止晶圓上的銅氧化。銅在現代半導體中用於布線。處理設備和FOUPs的內部比潔淨室周圍的空氣更乾淨。這種內部氣氛被稱為微環境，有助於提高晶圓上工作設備的數量。這個微環境位於一個en（設備前端模塊）內，它允許一台機器接收FOUPs，並將來自FOUPs的晶圓引入機器。此外，許多機器還在清潔的氮氣或真空環境中處理晶圓，以減少污染並提高過程控制。製造工廠需要大量液氮來維持生產設備和FOUPs內的氣氛，這些設備不斷地用氮氣淨化。FOUP和EFEM之間還可以有一層氣簾，有助於減少進入FOUP的濕度量，並提高產量。

製造工藝中使用的機器製造公司包括ASML、Applied Materials和Lam Research。

## 特徵尺寸

特徵尺寸（或工藝尺寸）由半導體製造工藝中可刻畫的最窄線條寬度決定，這一測量稱為線寬（linewidth）。圖案化通常指光刻，它允許在製造過程中將器件的設計或圖案定義到晶片上。F2常用來表示半導體器件不同部分的面積，基於製造工藝的特徵尺寸。許多半導體器件由稱為單元（cell）的部分組成，每個單元代表器件的一小部分，例如存儲數據的存儲單元。因此，F2用于衡量這些單元或部分所占的面積。

一種特定的半導體工藝對晶片每一層上圖形的最小尺寸（寬度或關鍵尺寸CD/Critical Dimension）和間距都有具體的設計規則。通常，新一代的半導體工藝具有更小的最小尺寸和更緊密的間距。在某些情況下，這允許對現有晶片設計進行簡單的晶片收縮，以降低成本、提升性能，並提高電晶體密度（單位面積上的電晶體數量），而無需重新設計。

早期的半導體工藝代際通常使用任意的命名方式（例如HMOS I/II/III/IV 和CHMOS III/III-E/IV/V）。後來，每一代新的工藝被稱為技術節點或工藝節點，其名稱由工藝的最小特徵尺寸決定，單位為納米（歷史上也用微米），通常指該工藝的場效應管柵極長度，例如「90納米製程」。然而，自1994年以來情況已經發生了變化，用於命名工藝節點的「納米數」（參見國際半導體技術路線圖）逐漸演變為一種營銷術語，它與實際的功能性特徵尺寸或電晶體密度沒有統一的標準關係。

最初，電晶體柵極長度通常比工藝節點名稱所暗示的數值要小（例如 350 nm 節點）；然而這一趨勢在2009年發生了逆轉。特徵尺寸可能與營銷中使用的納米數毫無關係。

例如，英特爾過去的10納米製程實際上在鰭式場效電晶體鰭片頂端具有7 nm的線寬，因此英特爾的10 nm工藝在電晶體密度上與台灣積體電路製造的7納米製程相當。另一個例子是，格芯（GlobalFoundries）的12 nm和14 nm工藝的特徵尺寸相近。

## 晶圓製造

典型的晶片是用極度純淨的矽以柴可拉斯基法、泡生法等方式長成直徑12inch的單晶圓柱錠（梨形人造寶石）。這些矽碇被切成晶圓大約0.75毫米厚並拋光為非常平整的表面。

一旦晶圓準備好之後，半導體製造廠便可製造由積體電路設計（IC設計）公司所設計出之晶片。很多製程步驟對於生產需要的半導體積體電路是必要的。總之，包含晶圓製造在內的整個半導體製程步驟可分成四組：

- 前端工藝
- 後端工藝
- 測試
- 封裝

## 晶圓加工

在半導體製程中，不同的生產工序可歸為如下四類：沉積、清除、製作布線圖案、以及電學屬性的調整。

### 二氧化矽

透過熱氧化法，使晶圓上產生一層二氧化矽膜。

### 金屬層

透過化學氣相沉積法（CVD）或物理氣相沉積法（PVD）在晶圓上形成金屬膜。

### 晶圓測試

晶圓處理高度有序化的本質增加了對不同處理步驟之間度量方法的需求。晶圓測試度量設備被用於檢驗晶圓仍然完好且沒有被前面的處理步驟損壞。當一塊晶圓測量失敗次數超過一個預先設定的閾值時，晶圓將被廢棄而非繼續後續的處理工藝。

## 封裝

塑料或陶瓷封裝牽涉到固定裸晶（die）、連接裸晶墊片至封裝上的針腳並密封整塊裸晶。微小的接合線（bondwires，請參考打線接合）用來連接裸晶電片到針腳上。在早期1970年代，接線是靠手工搭接，但現今已經仰賴特製的機器去完成同樣的工作。傳統上，這些接線由黃金組成，引導至一片鍍銅的含鉛導線架（lead frame）。由於鉛是有毒的，現今廠商大多為了遵守有害物質限用指令（RoHS）而不再使用含鉛材料。

晶片尺寸封裝（Chip Scale Package）是另一種封裝技術。大部分的封裝，如雙列直插封裝（dual in-line package），比實際隱藏在內部的裸晶大好幾倍，然而 CSP 晶片就可以幾乎等同於原本裸晶的大小，一片 CSP 可以在晶圓還沒切割之前就建構在每個裸晶上。

### 晶片測試

封裝過的晶片會再加以測試以確保它們在封裝過程中沒被損壞，以及裸晶至針腳上的連接作業有正確地被完成，接著就會使用雷射在封裝外殼上刻蝕出晶片名稱和編號。

## 製程步驟列表

- 晶片處理
- 濕洗
- 平版照相術
- 光刻Litho
- 離子移植IMP
- 蝕刻（乾法刻蝕、濕法刻蝕、等離子蝕刻）
- 熱處理
- 快速熱退火Annel
- 熔爐退火
- 熱氧化
- 化學氣相沉積 (CVD)
- 物理氣相沉積 (PVD)
- 分子束外延 (MBE)
- 電化學沉積 (ECD)，見電鍍
- 化學機械平坦化 (CMP)
- IC Assembly and Testing 封裝測試
- Wafer Testing 晶片測試
- Visual Inspection外觀檢測
- Wafer Probing電性測試
- FrontEnd 封裝前段
- Wafer BackGrinding 晶背研磨
- Wafer Mount晶圓附膜
- Wafer Sawing晶圓切割
- Die attachment上片覆晶
- Wire bonding焊線
- BackEnd 封裝後段
- Molding模壓
- Post Mold Cure後固化
- De-Junk 去節
- Plating 電鍍
- Marking 列印
- Trimform 成形
- Lead Scan 檢腳
- Final Test 終測
- Electrical Test電性測試
- Visual Inspection光學測試
- Baking 烘烤

## 有害材料標誌

許多有毒材料在製造過程中被使用。這些包括：

- 有毒元素摻雜物比如砷、硼、銻和磷
- 有毒化合物比如砷化三氫、磷化氫和矽烷
- 易反應液體、例如過氧化氫、發煙硝酸、硫酸以及氫氟酸

工人直接暴露在這些有毒物質下是致命的。通常IC製造業高度自動化能幫助降低暴露於這一類物品的風險。

## 歷史

當線寬遠高於10微米時，純淨度還不像今天的器件生產中那樣至關緊要。但隨著器件變得越來越集成，無塵室也變得越來越乾淨。今天，工廠內是加壓過濾空氣，來去除哪怕那些可能留在晶片上並形成缺陷的最小的粒子。半導體製造產線裡的工人被要求穿著無塵衣來保護器件不被人類污染。

在利潤增長的推動下，在1960年代半導體器件生產遍及德克薩斯州和加州乃至全世界，比如愛爾蘭、以色列、日本、台灣、韓國和新加坡，現今已成為全球產業。

半導體生產商的領袖大都在全世界擁有產線。英特爾，世界最大的生產商之一，以及在美其他頂級生產商包括台積電（台灣）、三星（韓國）、德州儀器（美國）、超微半導體（美國）、聯電（台灣）、東芝（日本）、NEC電子（日本）、意法半導體（歐洲）、英飛凌（歐洲）、瑞薩（日本）、索尼（日本），以及恩智浦半導體 （歐洲）在歐洲和亞洲都有自己的設備。

在2006年，在美國有大約5000家半導體和電子零件生產商，營業額達1650億美元。

## 外部連結

- 半導體製造 - www.SiliconFarEast.com
- Intel's Animated step-by-step process
- NEC Electronics' Virtual Factory Tour
- 半導體 Glossary
- 半導體材料工藝
- 矽熱氧化計算器