場效應管

<image>

<image>

場效應管（field-effect transistor，縮寫：FET）為電晶體的一種，是一種通過電場效應控制電流的電子元件。場效應電晶體分為兩種類型：結型場效應電晶體（JFET）和金屬氧化物半導體場效應電晶體（MOSFET）。FET具有三個端子：源極（source）、柵極（gate）和漏極（drain）。通過在柵極施加電壓，可以改變源極與漏極之間的電導率，從而控制電流。

FET依靠電場去控制導電溝道形狀，因此能控制半導體材料中某種類型載流子的溝道的導電性。由於僅使用單一載流子類型進行操作，場效應電晶體有時被稱為「單極性電晶體」，以它的單載流子型作用對比雙極性電晶體。FET僅使用電子（n溝道）或空穴（p溝道）作為載流子，而非同時使用兩者。由於半導體材料的限制，以及曾經雙極性電晶體比場效應電晶體容易製造，場效應電晶體比雙極性電晶體要晚造出，但場效應電晶體的概念卻比雙極性電晶體早。場效應電晶體有多種類型，但通常在低頻下表現出非常高阻態的輸入特性。目前最廣泛使用的FET是金屬氧化物半導體場效應電晶體（MOSFET）。

## 歷史

<image>

場效應電晶體（FET）的概念最早由出生於奧匈帝國的物理學家尤利烏斯·埃德加·利林菲爾德於1925年申請專利，其後奧斯卡·海爾於1934年也提出了類似設想，但兩人均未能基於該概念製造出實用的半導體器件。1947年，在貝爾實驗室工作的約翰·巴丁與沃爾特·豪澤·布拉頓觀察並解釋了電晶體效應，該研究由威廉·肖克利領導，時間恰好在李利恩費爾德的專利過期17年之後。肖克利最初嘗試通過調製半導體的電導率來構建FET，但由於表面態、懸掛鍵及鍺和銅材料的複合問題而未能成功。在嘗試解釋失敗原因的過程中，巴丁和布拉頓於1947年發明了點接觸電晶體，次年肖克利提出了雙極型結電晶體。

首個成功製造的FET器件是結型場效應電晶體（JFET）。JFET最初由海因里希·韋爾克爾於1945年申請專利。1950年，日本工程師西澤潤一和渡邊康雄發明了短溝道類型的JFET——靜電感應電晶體（SIT）。肖克利於1952年對JFET作出理論分析後，喬治·C·戴西與伊恩·巴羅斯於1953年構建了實用的JFET器件。然而JFET仍存在結型電晶體的通用問題。由於體積龐大、製造困難，JFET限制於特定領域。絕緣柵場效應電晶體（IGFET）曾被設想為替代方案，但由於表面態障礙無法有效滲透電場，早期實驗均未能實現。至1950年代中期，研究者逐漸放棄FET構想，轉向雙極型電晶體技術。

金屬氧化物半導體場效應電晶體（MOSFET）技術的基礎由威廉·肖克利、約翰·巴丁和沃爾特·布拉頓的研究奠定。肖克利於1945年獨立設想出場效應電晶體（FET）的概念，但未能製造出可正常工作的器件。次年，巴丁通過表面態理論解釋了這一失敗。巴丁將表面態理論應用於半導體（關於表面態的早期研究由肖克利於1939年及伊戈爾·塔姆於1932年進行），並發現由於有額外電子被吸引到半導體表面，外部電場在表面被屏蔽。電子被困於這些局域態中，形成反型層。巴丁的假說標誌著表面物理學的誕生。隨後，巴丁決定利用反型層，取代肖克利在其FET設計中設想的那種非常薄的半導體層。基於其理論，巴丁於1948年申請了一項MOSFET前身——帶有反型層的絕緣柵場效應電晶體（IGFET）的專利。反型層約束了少數載流子的流動，從而提高了調製能力和導電性，但其電子傳輸特性依賴於覆蓋在反型層之上的柵極絕緣體的質量（如採用氧化物材料作為絕緣體）。巴丁的專利以及反型層的概念，構成了當今互補金屬氧化物半導體技術的基礎。1976年，肖克利稱巴丁的表面態假說是「半導體研究計劃中最重要的研究思想之一」。

在巴丁提出表面態理論之後，這三位研究者嘗試克服表面態帶來的影響。1947年末，羅伯特·吉布尼和布拉頓建議在金屬與半導體之間加入電解質，以克服表面態的效應。他們製造的FET器件可以工作，但放大性能較差。巴丁更進一步，建議將研究重點放在反型層的導電性上。進一步實驗促使他們將電解質替換為固態氧化物層，希望獲得更好的實驗結果。他們的目標是穿透氧化物層，進入反型層。然而，巴丁建議將材料從矽更換為鍺，在此過程中，氧化層被無意中洗去，他們偶然發現了完全不同的電晶體——點接觸電晶體。莉蓮·霍德森指出：「如果布拉頓和巴丁當時使用的是矽而不是鍺，他們很可能會偶然發現一種成功的場效應電晶體。」

到20世紀50年代上半葉末，隨著約翰·巴丁、沃爾特·布拉頓、金斯頓（Kingston）、莫里森（Morrison）等人的理論與實驗研究逐步深入，人們逐漸認識到存在兩種類型的表面態。研究發現，快速表面態與半導體體內和半導體/氧化物界面相關，而慢速表面態則與氧化層中從外部環境吸附來的原子、分子和離子有關。後者的數量更多，且具有更長的弛豫時間。當時，費羅·法恩斯沃斯等人提出了多種方法以獲得原子級潔淨的半導體表面。

1955年，卡爾·弗羅施與林肯·德里克（Lincoln Derrick）在一次偶然實驗中使矽晶圓表面覆蓋了一層二氧化矽。他們證明該氧化層可阻止某些摻雜物進入矽晶圓，同時允許其他摻雜物擴散，從而發現了熱氧化對半導體表面的鈍化效應。隨後他們進一步研究了如何在氧化層上蝕刻出小孔以實現摻雜物的區域選擇性擴散。1957年，他們發表了一篇研究論文，並申請了專利，總結了其研究成果。這項技術被稱為「氧化掩膜擴散」，後來被廣泛應用於半導體器件製造中的MOSFET器件製程中。在貝爾實驗室，弗羅施技術的重要性被立即認識到。其研究成果在正式發表前以BTL備忘錄的形式在實驗室內廣泛傳播。1956年12月，在肖克利半導體實驗室，威廉·肖克利將該研究論文的預印本分發給包括讓·霍爾尼在內的所有高級員工。

1955年，伊恩·蒙羅·羅斯提交了一項鐵電場效應電晶體或MFSFET的專利。其結構類似於現代反型通道MOSFET，但其電介質/絕緣層採用鐵電材料而非氧化物。他將其設想為一種存儲器形式，早於浮柵MOSFET的發明。1957年2月，約翰·沃爾馬克為一種場效應電晶體申請專利，其中以一氧化鍺作為柵極絕緣材料，但他並未進一步推進這一構想。同年，他在另一項專利中描述了一種雙柵FET。1957年3月，在實驗記錄本中，貝爾實驗室的研究員埃內斯托·拉巴特（Ernesto Labate）構思出一種與後來的MOSFET相似的器件，儘管該器件未明確採用二氧化矽作為絕緣體。

## 電極

<image>

所有的FET都有柵極（gate）、漏極（drain）、源極（source）三個端，分別大致對應雙極性電晶體的基極（base）、集電極（collector）和發射極（emitter）。除了結型場效應管外，所有的FET也有第四端，被稱為體（body）、基（base）、塊體（bulk）或襯底（substrate）。這個第四端可以將電晶體調製至運行；在電路設計中，很少讓體端發揮大的作用，但是當物理設計一個積體電路的時候，它的存在就是重要的。在圖中柵極的長度（length）L，是指源極和漏極的距離。寬度（width）是指電晶體的範圍，在圖中和橫截面垂直。通常情況下寬度比長度大得多。長度1微米的柵極限制最高頻率約為5GHz，0.2微米則是約30GHz。

這些端的名稱和它們的功能有關。柵極可以被認為是控制一個物理柵的開關。這個柵極可以通過製造或者消除源極和漏極之間的溝道，從而允許或者阻礙電子流過。如果受一個外加的電壓影響，電子流將從源極流向漏極。體很簡單的就是指柵極、漏極、源極所在的半導體的塊體。通常體端和一個電路中最高或最低的電壓相連，根據類型不同而不同。體端和源極有時連在一起，因為有時源也連在電路中最高或最低的電壓上。當然有時一些電路中FET並沒有這樣的結構，比如級聯傳輸電路和串疊式電路。

## 組成

FET由各種半導體構成，目前矽是最常見的。大部分的FET是由傳統塊體半導體製造技術製造，使用單晶半導體矽片作為反應區，或者溝道。

大部分的不常見體材料，主要有非晶矽、多晶矽或其它在薄膜電晶體中，或者有機場效應電晶體中的非晶半導體。有機場效應電晶體基於有機半導體，常常用有機柵絕緣體和電極。

## 類型

<image>

摻雜FET（解釋如下）的溝道用來製造N型半導體或P型半導體。在耗盡模式的FET下，漏和源可能被摻雜成不同類型至溝道。或者在提高模式下的FET，它們可能被摻雜成相似類型。場效應電晶體根據絕緣溝道和柵的不同方法而區分。FET的類型有：

- DEPFET（Depleted FET）是一種在完全耗盡基底上製造，同時用為一個感應器、放大器和記憶極的FET。它可以用作圖像（光子）感應器。
- DGMOFET（Dual-gate MOSFET）是一種有兩個柵極的MOSFET。
- DNAFET是一種用作生物感應器的特殊FET，它通過用單鏈DNA分子製成的柵極去檢測相配的DNA鏈。
- FREDFET（Fast Recovery Epitaxial Diode FET）是一種用於提供非常快的重啟（關閉）體二極體的特殊FET。
- HEMT（高電子遷移率電晶體，High Electron Mobility Transistor），也被稱為HFET（異質結場效應電晶體，heterostructure FET），是運用帶隙工程在三重半導體例如AlGaAs中製造的。完全耗盡寬頻隙造成了柵極和體之間的絕緣。
- IGBT（Insulated-Gate Bipolar Transistor）是一種用於電力控制的器件。它和類雙極主導電溝道的MOSFET的結構類似。它們一般用於漏源電壓範圍在200-3000伏的運行。功率MOSFET仍然被選擇為漏源電壓在1到200伏時的器件.
- ISFET是離子敏感的場效應電晶體（Ion-Sensitive Field Effect Transistor）,它用來測量溶液中的離子濃度。當離子濃度（例如pH值）改變，通過電晶體的電流將相應的改變。
- JFET用相反偏置的p-n結去分開柵極和體。
- MESFET（Metal-Semiconductor FET）用一個肖特基勢壘替代了JFET的PN結；它用於GaAs和其它的三五族半導體材料。
- MODFET（Modulation-Doped FET）用了一個由篩選過的活躍區摻雜組成的量子阱結構。
- MOSFET用一個絕緣體（通常是二氧化矽）於柵和體之間。
- NOMFET是納米粒子有機記憶場效應電晶體（Nanoparticle Organic Memory FET）。Organic transistor paves way for new generations of neuro-inspired computers
- OFET是有機場效應電晶體（Organic FET），它在它的溝道中用有機半導體。

## FET工作

### 柵極電壓對電流的影響

<image>

FET通過影響導電溝道的尺寸和形狀，控制從源到漏的電子流（或者空穴流）。溝道是由（是否）加在柵極和源極的電壓而創造和影響的（為了討論的簡便，這默認體和源極是相連的）。導電溝道是從源極到漏極的電子流。

#### 耗盡模式

在一個n溝道"耗盡模式"器件，一個負的閘源電壓將造成一個耗盡區去拓展寬度，自邊界侵占溝道，使溝道變窄。如果耗盡區擴展至完全關閉溝道，源極和漏極之間溝道的電阻將會變得很大，FET就會像開關一樣有效的關閉（如右圖所示，當柵極電壓很低時，導電溝道幾乎不存在）。類似的，一個正的柵源電壓將增大溝道尺寸，而使電子更易流過（如右圖所示，當柵極電壓足夠高時，溝道導通）。

#### 增強模式

相反的，在一個n溝道"增強模式"器件中，一個正的柵源電壓是製造導電溝道所必需的，因為它不可能在電晶體中自然的存在。正電壓吸引了導體中的自由移動的電子向柵極運動，形成了導電溝道。但是首先，充足的電子需要被吸引到柵極的附近區域去對抗加在FET中的摻雜離子；這形成了一個沒有運動載流子的被稱為耗盡區的區域，這種現象被稱為FET的閾值電壓。更高的柵源電壓將會吸引更多的電子通過柵極，則會製造一個從源極到漏極的導電溝道；這個過程叫做"反型"。

### 漏極源極電壓對電流的影響

無論是增強模式還是耗盡模式器件，在漏源電壓遠小於柵源電壓時，改變柵極電壓將改變溝道電阻，漏電流將和漏電壓（相對於源極的電壓）成正比。在這種模式下FET將像一個可變電阻一樣運行，被稱為"線性模式"或"歐姆模式"。

如果漏源電壓增長了，由於源漏電勢的梯度，它將造成溝道形狀上的一個很大的非對稱改變。在溝道的漏末端，反型區域的形狀變成夾斷（pinched-off）。如果漏源電壓進一步增長，溝道的夾斷點將開始離開漏極，向源極移動。這種FET被稱為"飽和模式"；一些作者把它稱為"有源模式"，為了更好的和雙極電晶體操作區對比。當需要放大的時候一般用飽和模式或者歐姆模式與飽和模式的中間模式。中間模式有時被認為是歐姆或線性模式的一部分，儘管漏電流並不隨著漏電壓大致線性增長。

儘管在飽和模式下，柵源電壓形成的導電溝道不再和源相連，載流子的流動並沒有被禁止。重新考慮n溝道器件，耗盡區存在於p型體中的導電通道和漏、源區域周圍。如果受到漏源電壓向漏方向的吸引，組成溝道的電子將通過耗盡區自由的從溝道中移走。耗盡區將沒有載流子，而有近似於矽的電阻。任何漏源電壓的增長將增加漏極到夾斷點的距離，相對於耗盡區增加的電阻和加在漏源上的電壓成正比。這種正比的變化造成漏源電流保持相對固定的對漏源電壓的獨立變化，這和線性模式運行有所不同。儘管在飽和模式下，FET就像一個穩恆電流源而不是電阻，它可以在電壓放大器中大多數有效的運用。在這種情況下，柵源電壓決定了通過溝道的固定電流的大小。

## 用途

IGBT在開關內燃機點燃管中有用。快速開關和電壓阻礙能力在內燃機中是非常重要的。

大部分常用的FET是金屬氧化物半導體場效電晶體。互補式金屬氧化物半導體過程技術是現代數字積體電路的基礎。這個過程技術排列了相連成串的p溝道MOSFET和n溝道MOSFET（通常在提高模式），使得當一個開，另一個則關。

MOSFET中柵和溝道之間的脆弱絕緣層使得它在操作中容易受到靜電損壞。器件在合適的設計電路中安裝後則通常不成問題。

在FET中，當在線性模式下運行，電子能向各個方向流動通過溝道。當器件是特別的（但並不是經常的）從源極到漏極的對稱製造，漏極和源極的名稱變化有時是隨機的。這使得FET適合用來開關路程間的模擬信號（多路技術）。例如，由這一概念，固體混合板就可以被構造出。

## 外部連結

- PBS The Field Effect Transistor
- Junction Field Effect Transistor
- The Enhancement Mode MOSFET
- CMOS gate circuitry
- Winning the Battle Against Latchup in CMOS Analog Switches
- Nanotube FETs at IBM Research
- Field Effect Transistors in Theory and Practice
- The Field Effect Transistor as a Voltage Controlled Resistor