thumb 二個 SMT，包裝的功率 MOSFET。若在有適當散熱情形下，其截止電壓是 120 伏特，連續運作電流為 30 安培 功率 MOSFET 是專門處理大功率的電壓和電流的金氧半導體場效電晶體（MOSFET），也是的一種。和其他功率半導體（例如絕緣柵雙極電晶體或閘流體）比較，功率 MOSFET 的優點是其切換速度快，在低電壓下的高效率。功率 MOSFET 和 IGBT 都有隔離的閘體，因此在驅動上比較容易。功率 MOSFET 的缺點是增益較小，有時閘極驅動的電壓甚至比實際要控制的電壓還低。 MOSFET 及互補式金氧半導體（CMOS）技術持續的演進，自 1960 年起已用在積體電路上，這也是功率 MOSFET 的設計得以實現的原因。功率 MOSFET 和一般訊號級的 MOSFET 原理相同。功率 MOSFET 常用在電力電子學，是源自訊號級的 MOSFET，自 1970 年代開始有商品販售。 功率 MOSFET 是最常見的，原因是因為其閘極驅動需要的功率小、以及快速的切換速度、容易實施的並聯技術、高頻寬、堅固性、偏壓簡單、容易使用、也容易維修。在低壓（200V 以下）的應用中，功率 MOSFET 是最常見的功率半導體。功率 MOSFET 可以用在許多不同的領域中，包括大部份的電源供應器、直流 直流轉換器、低電壓電機控制器等，以及許多其他的應用。 歷史 金氧半導體場效電晶體是貝爾實驗室的和在 1959 年發明的，是電力電子學的一大突破。MOSFET 一代一代的推進，讓電力電子元件的設計者可以達到雙極性電晶體無法達到的效能以及功率密度。 日立製作所在 1969 年發明瞭第一個垂直式的功率 MOSFET，之後稱為（V 型槽 MOSFET）。日本的 Y Tarui Y Hayashi 和 Toshihiro Sekigawa 首次提出有的雙擴散 MOSFET（DMOS）。1974 年時，日本東北大學的西澤潤一發明瞭用在音訊上的功率 MOSFET，很就由山葉公司生產，用在高保真。JVC、Pioneer、索尼及東芝也開始在 1974 年開始生產有功率 MOSFET 的放大器。Siliconix 在 1975 年開始販售 VMOS。 VMOS 和 DMOS 發展成當時所謂的 VDMOS（垂直型 DMOS）。惠普實驗室的研突團隊在 1977 年製作了 DMOS 的原型，展示 DMOS 比 VMOS 優越的特性，包括低導通阻抗以及高崩潰電壓。日立在同一年開發了橫向擴散金氧半導體（橫向 DMOS），屬於平面型的 DMOS。日立是 1977 年至 1983 年之間，唯一的 LDMOS 製造商，當時的 LDMOS 是由和用在音訊功率擴大器中，也用在音樂以及中。當 2G 數位蜂窩網路在 1995 年開始使用時，LDMOS 廣為使用在 2G、3G 等無線網路的中，後來也用在 4G 網路中。 於 1977 年在史丹佛大學和 Tom Herman 共同發明瞭 HexFET，六邊形的功率 MOSFET。在 1978 年開始販售 HexFET。絕緣柵雙極電晶體（IGBT）結合了功率 MOSFET 以及雙極性電晶體（BJT）的特點，是由通用電氣的 B賈揚特巴利加在 1977 年至 1979 年所發明的。 超接合面（Super Junction）MOSFET 是用 P columns 穿透 N 外延層的 MOSFET。將 P 層和 N 層疊層的概令念最早是由大阪大學的 Shozo Shirota 和 Shigeo Kaneda 在 1978 年提出。飛利浦的 David J Coe 發明瞭超接合面的 MOSFET，作法是將 p 型及 n 型的層對調，並且因此在 1984 年申請了美國專利，在 1988 年透過 US Patent 4754310。 應用 功率 MOSFET 是最常用到的功率半導體。，功率 MOSFET 佔功率半導體市場的 53，比絕緣柵雙極電晶體（27）、（11）及雙極性電晶體（9）要多。，每年銷售的功率 MOSFET 超過五百億個，其中包括溝槽式（Trench）功率 MOSFET，到 2017 年二月為止已銷售一百億個，以及意法半導體的 MDmesh（超接合面 MOSFET），已販售五十億個。 功率 MOSFET 廣為使用在消費電子產品中。 RF DMOS，也稱為 RF 功率 MOSFET，是設計在射頻（RF）應用的 DMOS 功率電晶體，用在許多電臺廣播及無線電應用中 功率 MOSFET 也常用在運輸技術中，包括許多不同種類的載具。 在汽車產業中，功率 MOSFET 是常見的汽車電子元件。 功率 MOSFET（包括 DMOS、LDMOS 及 VMOS）也可以用在其他的應用領域中。 基本結構 在第一個商用功率半導體問世的 1970 年代，已研發了許多的結構，不過大部份（至少到目前為止）已不再開發，主要的結構為垂直擴散 MOS（VDMOS）結構（也稱為是雙擴散 MOS，或 DMOS），以及橫向擴散金氧半導體（LDMOS）結構。 VDMOS 的截面（如圖 1）可以看出元件的「垂直特性」：可以看出源極電極放在汲極的上方，在電晶體導通時，電流主要是垂直路徑。VDMOS 的「擴散作用」是指其製程。P 極井（如圖 1）是透過擴散過程形成（其實是雙重擴散過程，產生 P 和 N 區，因此稱為雙擴散）。 功率 MOSFET 和側向 MOSFET 的結構不同：就像大部份功率元件一樣，其結構是垂直的，不是水平的。在平面結構中，電流和擊穿電壓額定都是通道大小的函式（也就是通道的長和寛），因此在矽晶面積上沒有有效率的使用。在垂直架構中，電晶體的電壓額定是 N 磊晶摻雜及厚度的函式（可以參考圖 1），而電流額定是通道寬度的函式。因此可以讓電晶體在小的矽晶元中，可以維持高截止電壓以及大電流額定。 LDMOS 是側向結構的功率 MOSFET，主要是用在高階音響放大器以及無線蜂窩網路（例如 2G、3G 及 4G）用的無線電功率放大器 。好處是在飽和區（對應電晶體的線性區）特性比 VDMOS 好。VDMOS 主要用在切換的應用中，只會有開和關二個狀態，不需考慮飽和區的特性。 導通電阻 當功率 MOSFET 在導通狀態時，在汲極和源極之間有電阻性的行為。在圖 2 中可以看到電阻（稱為 RDSon，表示導通時，在汲極和源極之間的電阻）是以下電阻的和： RS 是源極電阻。代表了從封裝的端子到 MOSFET 通道之間的所有電阻：包括打線接合的電阻、源端金屬化的電阻，以及 N 井的電阻。 Rch 是通道電阻，和通道寛度成反比。通道電阻是低壓 MOSFET 中，RDSon 的主要貢獻來源，因此有許多的研究是在縮小晶元大小，增加通道密度。 Ra 是接觸電阻，若電阻的方向從水平（通道）變成垂直（到汲極接觸）時，接觸電阻表示在閘極電阻下磊晶區的電阻。 RJFET 是上述尺寸減少造成的不良影響：P 注入（如圖 1）形成了閘極的寄生 JFET 電晶體，會減少電流的流動。 Rn 是磊晶層的電阻，磊晶層的作用是維持截止電壓，Rn 直接和元件的電壓額定有關。高壓的 MOSFET 需要較厚，較少摻雜的磊晶層，也就是高電阻，相對的，低壓的 MOSFET 只需要較薄的磊晶層，但摻雜要比較多，也就是低電阻。因此，Rn 是高壓 MOSFET 中，RDSon 的主要貢獻來源。 RD 是汲極電阻，其特性類似 RS，代表了電晶體基板的電阻（截面圖是示意圖，未照實際比例，底下的 N 層其實是最厚的）以及連線到封裝端子之間的電阻。 崩潰電壓以及導通電阻之間的取捨 在不導通時，功率 MOSFET 可以等效為 PIN 二極體（由 the P 擴散層、N磊晶層以及 N 基板組成）。在這個高度不對稱的結構逆向偏壓時，無載子的區域會往低摻雜的區域擴充套件，也就是 N層的上方。表示這一層需要承受不導通時，大部份汲極到源極的電壓。 不過當 MOSFET 在導通狀態時，N層沒有功能，而且，因為是低摻雜的區域，其本質電阻無法忽略，會加在導通時的電阻 RDSon 當中（就是圖 2 中的電阻 Rn）。 二個主要的引數決定了電晶體的崩潰電壓以及 RDSon：摻雜程度以及 N磊晶層厚度。磊晶層厚度越厚，摻雜越少，崩潰電壓越高。相反的，磊晶層厚度越薄，摻雜越多，RDSon 越低（MOSFET 的導通損失也會越少）。因此這是 MOSFET 設計上的取捨，在電壓額定以及導通電阻之間進行取捨，這也是圖 3 所描述的。 本體二極體 在圖 1 中可以看到，MOSET 的工作原理只要源極連線到 N 區，但源極的金屬化連線了 N 和 P 的注入部份。若有這樣的情形出現，會形成在 N 摻雜源極以及汲極之間的浮動的 P 區，可以等效為 NPN 電晶體，有一個未連線的基極。在特定情形下（例如汲極有大電流、汲極到源極的電壓有數伏特的大小），會觸發雜散 NPN 電晶體，使得 MOSFET 不可控。P 注入層到源極金屬化部份的連線會使雜散電晶體的基極對射極短路（MOSFET 的源極），因此不會有了寄生鎖存效應。 不過這解法在 MOSFET 的汲極（陰極）和源極（陽極）之間產生了二極體（本體二極體，body doide），使其只能單一方向阻隔電流。 在 H 橋或半橋的電路組態中，若是電感性負載，可以把本體二極體用來作為續流二極體。這些二極體的順向導通壓降會比較高，但可以承受大電流，在許多的應用中已經足夠，而且可以節省元件個數，減少裝置的成本以及電路板的大小。 切換特性 功率 MOSFET 是單載子元件，可以高速進行切換。沒有雙載子元件需要移除少數載子的問題。不過功率 MOSFET 的切換速度仍有本質上的限制，就是 MOSFET 中的內部電容（如圖 4）。在 MOSFET 切換時，需要將電容器充電及放電。流進閘極電容的電流會受到外部驅動電路的限制，因此充放電的速度會比較慢。若不考慮功率電路中的電感，驅動電路會主控 MOSFET 的切換速度。 電容 在 MOSFET 的中，電容會用 Ciss（汲極和源極短路時的輸入電容）、Coss（閘極和源極短路時的輸出電容）、Crss（源極短路到地時的反向傳遞電容）。這些電容和內部電容的關係如下： begin matrix C_iss C_GSC_GD C_oss C_GDC_DS C_rss C_GD end matrix 其中 CGS、CGD 和 CDS 是閘極對源極、閘極對汲極、汲極對源極的電容。供應商選用 Ciss、Coss 和 Crss 來標示的原因是可以直接量測。而 CGS、CGD 和 CDS 比較接近物理上的意義，條目後續內容也會用此方式說明。 閘極對源極電容 閘極對源極電容 CGS 是由 CoxN、CoxP 和 Coxm 的並聯連線組成（如圖 4）。N 和 P 區都是高度摻雜的區域，這二部份的電容可以視為是常數，Coxm 是多晶矽閘極和金屬源極之間的電容，也是常數。因此一般會將 CGS 視為是常數，不會隨電晶體的狀態而改變。 閘極對汲極電容 閘極對汲極電容 CGD 可以視為二個基本電容串聯後所組成。第一個是氧化層的電容（CoxD），是由閘極電極、二氧化矽以及上方 N 磊晶層所產生，這個電容是定值。第二個電容（CGDj）是因為 MOSFET 不導通時，空乏層的擴充套件所產生，因此和源極及汲極之間的電壓有關。CGD 的值為： C_GDfrac C_oxDtimes C_GDjleft V_GDrightC_oxD C_GDjleft V_GDright 空乏層的寬度為 Simon M Sze Modern semiconductor device physics John Wiley and Sons Inc 1998 w_GDjsqrt frac 2epsilon_Si V_GDqN 其中 epsilon_Si 是矽的電容率，q 是電子電荷，N 是摻雜程度。CGDj 的值可以用平板電容器的公式來近似： C_GDjA_GDfrac epsilon_Siw_GDj 其中 AGD 是源極及汲極重疊部份的面積，因此： C_GDjleft V_GDrightA_GDsqrt frac qepsilon_Si N2V_GD 可以看出 CGDj（以及 CGD）的電容值會隨源極及汲極的電壓而改變。若電壓是增加，則電容也會增加。若 MOSFET 在導通態，CGDj 短路，閘極對汲極電容等於 CoxD，為一定值。 汲極對源極電容 因為源極的金屬化會覆蓋 P 井（如圖 1），汲極和源極的端子會被 PN 結隔開，因此 CDS 即為 PN 結的電容，電容是非線性電容，可以用類似 CGDj 的公式求得。 其他有關動態響應的元件 包裝電感 MOSFET 的晶元需要和和外部的電路連線，多半會用打線接合的方式連線到 MOSFET 的端子（目前也在研究其他的接方式）。接線中會有雜散電感，這不是專門針對 MOSFET 的技術，但若在高速切換下，會有很明顯的效應。雜散電感會使電流維持定值，在晶體關閉時會產生大電壓，因此會增加切換損。 雜散電感在 MOSFET 的每一個端子都會出現，其影響不同： 閘極電感很小（假設小於數百 nF），原因是閘極的電流梯度比較慢，。不過有時閘極電感和電晶體的輸入電容器會產生振盪，可能會產生很大的切換損失，甚至會破壞裝置，因此要設法避免。在一般的設計中，會維持雜散電感很低，讓此一現象不會出現。 汲極電感會在 MOSFET 導通時設法減少汲極電壓，因此可以降低切換導通損失（turnon loss）。不過在關斷 MOSFET 時也會產生大電壓，因此會增加關斷損失（turnoff loss）。 源極雜散電感的行為類似汲極電感，但會加上回授效應，會讓切換持續的時間變長，增加切換損失。 在要開始快速開啟時，因為源極雜散電感，晶元上的源極電壓可以快速上昇，閘極電壓也可以快速上昇，而內部的 VGS 會維持較低的值一段時間，因此會使切換時的導通變慢。 在要開始快速關斷時，源極電感上的電流快速減少，上面的電壓會變負值（相對包裝外的導線），因此讓內部的 VGS 增加，讓 MOSFET 維持導通，因此切換時的關斷也會變慢。 工作時的限制 閘極氧化層崩潰 閘極的氧化層很薄（100 nm，甚至更小），因此可以承受的電壓有限。製造商會在資料表中列出閘極－源極電壓的最大值，大約是 20 V，若電壓超過此限制值，可能會造成元件的損壞。而且，過高閘極－源極電壓會讓縮短 MOSFET 的壽命，降低 RDSon 的效果不明顯，甚至沒有效果。 為了改善這方面的問題，會配合閘極驅動器應用。 最大汲極－源極電壓 功率 MOSFET 在關斷時，汲極－源極電壓有最大值的限制，若電壓超過此限值，會出現突崩潰的情形。若電壓超過崩潰電壓，會讓功率開關誤導通，可能因為誤導通時產生的大量熱量，造成開關或是其他電路的損壞。 最大汲極電流 一般而言，功率 MOSFET 的汲極電流需低於一定值（最大連續汲極電流）。汲極電流可以在短時間超過該限制值，不過仍需要小於最大脈波電流（有時會標示不同的脈波持續時間）。汲極電流會讓內部元件（例如打線接合）因為焦耳加熱而發熱，也和其他現象有關（例如金屬層的電遷移）。 最高溫度 為了功率 MOSFET 元件的可靠度，其結溫（TJ）有最高溫度的限制，此溫度和 MOSFET 晶元的佈置以及封裝的材料有關。封裝材料的模塑膠以及人造樹脂的特性，會元件的最高結溫。 最高工作環境溫度是由發熱量以及熱阻所決定。結點到外殼（junctiontocase）的熱阻是元件以及封裝的固有特性，外殼到環境（casetoambient ）的熱阻主要和在電路版上的佈局、固定方式、散熱片、氣流或是散熱液體流動有關。 功率 MOSFET 發熱的方式（連續發熱或是脈衝發熱），會對應不同的特性，也會會影響最大操作溫度。一般來說，相同發熱量下，若脈波的頻率最低，最高工作環境溫度就可以越高，因為元件可以冷卻的時間比較長。有些模型（例如）可以用來分析功率模組暫態下的溫度特性。 安全工作區 安全工作區會結合功率 MOSFET 的汲極電流以及汲極－源極電壓，定義 MOSFET 可以正常使用，不會損壞元件的電壓及電流範圍。一般會用圖示的方式，在座標軸分別是汲極電流及汲極－源極電壓的圖上標示。汲極電流以及汲極－源極電壓都需要低於其標示的最大值，而且其乘積也要小於元件可以散熱的最大發熱量。一般來說，功率 MOSFET 因為散熱能力的限制，無法工作在汲極－源極電壓以及汲極電流均為最大值的條件下 Pierre Aloïsi Les transistors MOS de puissance in Interrupteurs électroniques de puissance traite EGEM under the direction of Robert Perret Lavoisier Paris 2003 in French 。 閂鎖 功率 MOSFET 的等效電路中包括一個 MOSFET，以及一個並聯的寄生 BJT。此 BJT 無法透過閘極進行控制，因此若導通了，就無法關閉。此一現象稱為，會造成元件的毀壞。BJT 可能因為 ptype 體區的電位差而導通。為了避免閂鎖現象，MOSFET 體以及源極之間會透過封裝直接短路，避免有電位差。 技術 佈置 Cellular 結構 如上所述，功率 MOSFET 可以流過的電流是由其閘極通道的寬度所決定。閘極通道寬度是圖中截面上的 Z 軸。 為了降低成本以及尺寸，會讓晶元的面積越小越好。因此有許多的最佳化技術可以增加通道的表面積，也就是增加「通道密度」。作法包括在 MOSFET 晶元產生多個重覆性的 Cellular 結構。針對這些單元，有提出幾種不同的規劃方式，最著名的是 International Rectifier 的 HEXFET 元件使用的六邊形外形。 另外一種增加通道密度的方式是縮小基本結構的尺寸，因此可以在相同的表面積內容納更多的單元，也就增加了通道密度。不過隨著單元尺寸的縮小，要確保每一個單元的接面正常的難度也隨之提高。因此會出現條形結構（如圖所示）。條形結構在通道密度的效率不如 Cellular 結構，但是其長度可以比較小。平面結構的另一個優點是比較不會因為順向偏壓讓雜散 BJT 導通產生的突崩潰而失效。在 Cellular 結構中，若任何一個單元的源極接觸不好，就有可能會出現雜散 BJT，進而出現突崩潰。而平面條狀結構的 MOSFET，只會因為外部熱應力產生的突崩潰而使其損壞。 結構 Psubstrate 功率 MOSFET Psubstrate MOSFET（常簡稱 PMOS）是摻雜方式相反的 MOSFET（如圖 1，但 P 改為 N，N 改為 P）。MOSFET 是由 P 類的基板構成，有 P的磊晶。通道在 N 區，晶體是由閘極對源極的逆向電壓導通。這適用於降壓轉換器，開關的一端接在輸入電壓的高電壓側。若是用 NMOSFET，此一組態需要提供 V_in V_GS 的電壓給閘極，但是用 PMOSFET，需要的電壓不會超過 V_in。 這類 MOSFET 的主要缺點是導通特性不佳，因為是利用電洞作為載流子。電洞的載子遷移率比電子要差，而電導率和載子遷移率有關。PMOS 元件的 R_DSon 會是相同尺寸 NMOSFET 的三倍。 VMOS 結構在閘極有 V 型槽，是最早商品化的元件 Duncan A Grant John Gowar POWER MOSFETS Theory and Applications John Wiley and Sons Inc 1989。 UMOS 此功率 MOSFET 結構（也稱為 trenchMOS），其閘極電極埋在矽蝕刻的溝槽內。因此可以產生垂直型的通道。此結構主要好處是沒有 JFET 效應。UMOS 的名稱是源自其 U 型的溝槽。 超接合面深溝槽技術（Superjunction deeptrench technology） 針對電壓等級超過 500V 的 MOSFET，元件製造商（包括英飛凌科技以及其 CoolMOS 產品）開始使用電荷補償原理（charge compensation principle）。使用此技術時，磊晶層的電阻（佔高壓 MOSFET 元件電阻的 95）可以縮小到原來的五分之一。 瑞薩電子為了提昇超接合面（superjunction）MOSFET 的生產效率以及可靠度，發展了有深溝槽（deeptrench）製程技術的超接合面結構。此技術是在低雜質的 N 型材料上饋蝕刻溝槽，以產生 P 型區。此製程克服了多層磊晶成長時的一些固有問題，其導通電阻及內部電容都很低。 因為超接合面結構的 pn 接合面面積增加，相較於傳統平面式的功率 MOSFET，超接合面結構 MOSFET 的逆向恢復時間較短，但逆向恢復電流較大。 相關條目 IGBT MOSFET 電力電子學 參考資料 延伸閱讀 Power Semiconductor Devices B Jayant Baliga PWS publishing Company Boston Category 功率電子學 Category 日本發明