第四代雙倍資料率同步動態隨機存取記憶體（，簡稱為），是一種高頻寬的電腦記憶體規格。它屬於 SDRAM 家族的記憶體產品，是自 1970 年 DRAM 開始使用以來取代舊有的記憶體規格。 DDR4SDRAM 提供比 DDR3DDR2SDRAM 更低的供電電壓以及更高的頻寬，但由於電壓標準、物理介面等諸多設計與 DDR3SDRAM 等的不一致，因此 DDR4SDRAM 與前代 DDR3DDR2DDR 等一樣，不會向下相容。現時，超微和英特爾兩大 x86 處理器廠商推出的大部分處理器產品都支援 DDR4SDRAM。 發展歷史 JEDEC，記憶體標準的主體制定組織，在 2005 年時已經著手 DDR3 SDRAM 的繼任標準，此時離 DDR3 標準亮相的 2007 年還有 2 年。DDR4 的高層級架構原定計劃在 2008 年完成。 2007 年開始就有 DDR4 標準的一些早前資訊被公開，2008 年 8 月份於三藩市舉行的英特爾開發者論壇（IDF）上，一位來自奇夢達的出席演講嘉賓提供更多關於 DDR4 的公開資訊。 English 當年關於 DDR4 的描述中，DDR4 將使用 30 奈米製程、12 伏的執行電壓、常規匯流排時脈速率在 2133MTs 而 發燒級 的有 3200MTs、在 2012 年推出市場、在 2013 年它的執行電壓將改進至只有 1 伏。 後來，在 2010 年於東京舉行的 MenCon（一個電腦記憶體工業的大會）上，由 JEDEC 主導的題為 Time to rethink DDR4 的技術展示中，更多的 DDR4 技術資 料被公佈。當時以 New roadmap More realistic roadmap is 2015 為題公佈 DDR4 記憶體標準的新時間線，使不少媒體站點報導 DDR4 的發布將會 English 或已定好推遲至 2015 年。然而早在 2011 年初，三星電子、海力士已製造出並公佈全球首支 DDR4SDRAM 記憶體模組工程樣品，這個時間剛好是原定計劃上，而且記憶體廠商也開始準備進行 DDR4 SDRAM 顆粒、模組的大規模商業化生產以達到計劃 2012 年推出市場的目標。 預期計劃 DDR4 在 2013 年的 DRAM 市場上獲得 5 的市場佔有率，大約 2015 年普及並佔有 50 的市佔率。然而到 2013 年，DDR4 的市場普及計劃被延期至 2016 年或以後。Shah Agam Adoption of DDR4 memory faces delays TechHive IDG April 12 2013 Retrieved on June 30 2013DDR3 至 DDR4 的市場普及過渡速度將比 DDR2 過渡至 DDR3 的要快上不少，DDR3 花大約 5 年才從市場佔有率上超過 DDR2。在這個層面上，是由於現時升級 DDR4 SDRAM 需要連帶電腦系統的一些部件（如主機板、CPU）一併更換而致的。 2009 年 2 月，三星電子放出訊息確認 40 奈米製程的 DRAM 晶片已成功流片，成為 DDR4 發展的關鍵一步。自 2009 年開始，DRAM 的製程僅開始遷移至 50 奈米。2011 年 1 月，三星電子宣佈他們已經完成 2GB 的 DDR4 DRAM 模組的製造和測試，並公佈全球首支 DDR4 SDRAM 模組，其 DDR4 DRAM 顆粒基於 30 至 39 奈米之間的製程，資料傳輸率為 2133MTs，運作電壓在 12V，使用漏極開路（Open Drain）技術（從製造 GDDR 圖形記憶體的工藝改造而來）並且表現出比同規格 DDR3 模組低 40 的耗電量。 三個月以後（即 2011 年 4 月），海力士宣佈運作於 2400MTs 資料速率的 2GB DDR4 記憶體模組面世，運作電壓同樣在 12V，也採用 30 至 39 奈米的製程（未具體指明），另外他們還預期在 2012 年下半年開始大批次生產。DDR4 的半導體製程預期計劃是需要 30 奈米或更小長度的製程，預期將在 2012 年至 2014 年之間完成這個轉變。 注意 PC Watch 的文章日期是 2010 年 8 月 16 日 2012 年 5 月，美光科技宣佈他們將在 2012 年後期使用 30 奈米製程生產 DRAM 及快閃記憶體顆粒。 在 2012 年 7 月，三星電子宣佈試制業界首支 16GB 的寄存式雙列直插記憶體模組（registered dual inline memory modules，RDIMM），採用 DDR4 SDRAM 顆粒，用於企業級伺服器系統。 2012 年 9 月，JEDEC 宣佈 DDR4 SDRAM 的最終規格，正式成為 DDR3 SDRAM 的後繼記憶體標準。起始資料傳送率由 2133MTs 起跳，上限暫定為 4266MTs。 2014 年 4 月，海力士宣佈他們已經開發出世界上首支並且儲存密度最高的 128GB 的 DDR4 SDRAM 記憶體模組，基於使用 20 奈米製程級別的 8Gb DDR4 顆粒。該模組工作於 2133MTs，位寬 64 位元，資料頻寬為 17GBs。海力士預計 2015 年開始 DDR4 SDRAM 投入商業化，2016 年將成為主流標準。 未來市場發展 2013 年 4 月，一名新聞作家對國際資料集團（IDG）旗下的國際資料資訊（IDC）的關於 DDR4 SDRAM 製造生產的相關調查發表看法。其中指出，隨著行動式運算平臺以及相關裝置的日益普及 它們都使用效能較低但極低功耗的記憶體，傳統桌上型運算平臺的市場增長緩慢，以及記憶體廠商市場份額的鞏固以及製造流程業務的整合（即記憶體顆粒以及記憶體模組的製造同屬於記憶體廠商的業務，如三星電子），這些就意味著 RAM 行業的利潤空間將十分低下。結果就是他們會尋求保費定價的方式來保證營業利潤，以支援龐大的研發費用以向市場推出新技術，但是要做到這樣是十分困難的，而且市場容量已轉移至其它領域上；根據 iSupply 的報導指出，SDRAM 製造商和晶片組開發者在某種程度上處於「進退兩難的境地」，「沒有人 消費者 願意花大錢購買 DDR4 的產品，而價位低，利潤也低，造成製造商對這產品的生意興致缺缺」。市場情緒的轉變在於桌上型運算平臺，而由英特爾、超微製造的支援 DDR4 的晶片組、處理器產品，可能會引領新一輪的記憶體市場增長。 不過由於當前 DDR4 相較於 DDR3 的實際效能表現並不是十分出彩（除非運作時脈能有大幅度的提升），2015 年下半年到 2016 年中時雖然 DDR4 記憶體每 MB 容量的價格比 DDR3 的低，然而這個時間段市面上支援 DDR4 的處理器較少，而這些處理器的效能對比 DDR3 世代的產品的也沒有明顯提升，主要依靠舊電腦的汰換升級來獲得市場普及機會；而到 2017 年時，儘管有更多的支援 DDR4 記憶體的處理器和主機板推出，由於各大記憶體晶片廠商的減產加上製程更新而導致的新一輪抬價，本來已經不佳的個人電腦出貨量則是持續灰暗光景，為 DDR4 全面取代 DDR3 的程序增添未知數。 支援產品 實際可支援 DDR4 記憶體的主機板、處理器產品於 2014 年面世，包括英特爾、超微於 2014 年下半年發布的處理器。2014 年第二季度已經有帶有 ECC 校驗功能的產品推出市場，無 ECC 校驗功能的型號在 2014 年第三季度推出。超微在 2014 年發布的「Hierofalcon」系統晶片（SoC）開始支援 DDR4 記憶體。而英特爾早在 2014 年 HaswellE 的路線圖上計劃支援 DDR4，2014 年底發布的「HaswellE」核心之處理器是英特爾首款支援 DDR4 SDRAM 的產品。此時，已經有不少 DDR4 記憶體模組持續鋪貨中。目前 Intel 的 Coffe Lake、Kaby Lake、Skylake、HaswellE 和 BroadwellE 處理器架構全面支援 DDR4 記憶體，而它們當中 Kaby Lake 和 Skylake 保留 DDR3 和 LPDDR3 的支援（LPDDR3 主要是低功耗處理器，即型號中帶 Y 的產品線，它們停用 DDR4 記憶體控制器）。 2014 年 8 月下旬，英特爾釋出支援 DDR4 記憶體，基於 HaswellEEP 核心的 Core i759005800 處理器系列以及配套的 X99 晶片組，支援四通道記憶體技術。是全球首款支援 DDR4 記憶體的處理器。此外還採用與 LGA 2011 不相容的 LGA 2011v3 插座，與使用 DDR3 記憶體的前代型號有所區分。王者中的王者，Core i75960X 處理器、X99 主機板評測 expreviewcom 2015 年 8 月上旬，英特爾發布 Skylake 微架構的 CPU，Core i76700K 和 Core i56600K 以及 Z170 晶片組，支援 DDR4。其後除了 Core m 系列不支援 DDR4 之外，Core i 全系列型號均全數支援，不過這些處理器同時也支援 DDR3L 記憶體（低電壓版 DDR3 記憶體），只是 DDR3L 和 DDR4 不能同時使用，只能二者擇其一。 2016 年 8 月，超微發表最後一代基於 Bulldozer 微架構、核心代號「Bristol Ridge」的 AMD APU，僅支援 DDR4 SDRAM，採用 Socket AM4 插座。2017 年 3 月發表的基於 Zen 微架構的 Ryzen 系列處理器上，這些處理器也使用 Socket AM4，僅支援 DDR4 記憶體。 效能提升 與 DDR3 SDRAM 相比，DDR4 SDRAM 擁有更高的時脈速率以及資料傳輸速率，初期支援 2133 至 4266MTs 的資料傳輸率，而對於 DDR3，JEDEC 制定的標準也僅從 800 至 1600MTs，後期才擴充套件至 2133MTs，非標準的也只有規格強大但產量較少的 2400MTs。而且，在效能提升的前提下，還比 DDR3 SDRAM 擁有更好的功耗表現，得益於更高的記憶體顆粒製程以及 DDR4只 有 105V 至 12V 的供電電壓（DDR3 的為 12V 至 165V），最大電流值僅和 DDR3 相當。對於伺服器市場，還提供 Banks 切換特性， English translation 但也就這樣使得伺服器用 DDR4 記憶體與桌面版本的 DDR4 記憶體從物理層面上就無法互用。 技術細節 DDR4 相較於前代的 DDR3 的優勢，主要是更高的模組密度（容量單位體積容量更大）、操作電壓更低（功耗降低）以及頻寬增加三方面。 容量 相較於 DDR3，DDR4 理論上每根 DIMM 模組能達到 512GiB 的容量，而 DDR3 每個 DIMM 模組的理論最大容量僅 128GiB；一個 rank 單元內的 bank 單元數量增長至 16 個（4 個 bank 選擇位元），每個 DIMM 模組最高擁有 8 個 rank 單元。 DDR4 為提升資料儲存密度，達到預定的容量目標，可能選擇矽穿孔製程或其它 3D 堆疊製程。 Page 1 Page 2 Page 3 DDR4 的規格中一開始也包含有標準的 3D 堆疊製程，最大的堆疊層數可達一顆 DRAM 顆粒 8 層晶片堆疊封裝。Xbit Labs 預料如果採用這樣高成本的高規格製程，將會導致高密度 DDR4 顆粒的價格非常的昂貴。記憶體預取依舊是 8n 帶 bank 群組，包括兩個或 4 個可選擇的 bank 群組。另外在伺服器平臺上，還可選可切換記憶體 bank 的功能。 2008 年一本關於半導體製程的書籍《Wafer Level 3D ICs Process Technology》受到了關注，無標明製程的類比電子元件，例如電荷泵浦（charge pump）以及穩壓器，另外額外的電路「可允許增加一定的特定頻寬，但這樣會消耗更多的晶圓面積」。這樣的例子有 CRC 錯誤校驗、片上終端、突發式硬體（burst hardware）、可程式管線、低阻抗，以及對感測放大器的需求越來越多（由於低工作電壓而導致的位線的電平會有下降的可能）。該書的作者也指出，這樣的結果導致記憶體陣列本身用到的晶圓面積佔記憶體晶片的面積比，隨著時間推移，下降至 SDRAM、DDR 晶片的 70 至 78，DDR2 的 47，DDR3 的 38，DDR4 更可能低至 30 以下。 DDR4 規格中也為 x4、x8、x16 等記憶體裝置定義了標準。 資料傳輸 最初三星的技術文件中表示 DDR4 的資料傳輸率也從 2133MTs 起跳，最高速率在 2013 年的標準中暫定為 4266MTs，由於當時已有一些超頻版 DDR3 記憶體模組已能上探至 2133MTs 的資料傳輸率，因此為了與 DDR3 拉開效能差距而將最低資料傳輸率定為 2133MTs。Techage 報導三星電子於 2011 年製造的 DDR4 SDRAM 記憶體模組的工程樣品中，CAS 延時值為 13 個時鐘週期，與 DDR3 的相比，延時值增長幅度和 DDR2 升級至 DDR3 時差不多。至 2012 年，JEDEC 正式確定 DDR4 SDRAM 的標準後，其資料傳輸率僅從 1600MTs 起跳，但是以來其記憶體陣列的核心時脈比 DDR3 的翻倍，達 200MHz～400MHz，而 IO 匯流排時脈也從 DDR3 SDRAM 的 400MHz～1066MHz 提升至 DDR4 SDRAM 的 800 至 1600MHz，不過 IO Buffer 預取仍和 DDR3 一樣維持 8n 倍率。由於 DDR4 記憶體的預取沒有變動，僅以拉昇運作時脈來提升傳輸率、傳輸延時也較高，而恰恰初面世時 DDR4 的運作時脈有普遍較低（1866～2400MTs 之間，更高的規格又多為 XMPAMP 超頻設定檔來產生），這麼低的運作時脈下實際的效能表現相比 DDR3 的並不會有太多出彩之處，除非大幅度地提升時脈。不過在 2017 年，一些有實力的廠商已經能將 DDR4 記憶體模組的資料傳輸率設定至 3200MTs 之譜並能穩定執行，頻寬表現也足夠突出。 傳輸協議還有些以下改變： 命令 位址匯流排上新增奇偶校驗 資料匯流排反轉（與 GDDR4 以後的顯示記憶體類似） 資料匯流排新增 CRC 校驗 DIMM 模組上的各個 DRAM 是獨立程式設計的，使得它們可以更好地由片上終端控制 供電 新技術使用最高 12V 的記憶體模組供電電壓，，最大字線電壓峰值 25V（VPP），相對地，DDR3 的模組供電電壓為 15V；2013 年釋出的技術說明中，DDR4 最低供電電壓為 105V（DDR4L），而至相對的是 DDR3 的低電壓版本 DDR3L 以及 DDR3U，最低也分別僅 135V 和 125V。 命令編碼 儘管執行方式與前代的 DDR3、DDR2 等基本相同，而 DDR4 還是相對於前幾代 SDRAM 的命令格式上作出了修改。一個新命令訊號「ACT」用來指示啟用（open row，開行）命令。 啟用命令需要比任何其它的命令更多的位址位元數（在一個 8Gb 的部分需要 18 列位址位元數），因此當 ACT 命令處於高電平時其高位元是閒置時，標準的「RAS」、「CAS」以及「WE」訊號是和位址位元的高位共用的。先前已編碼的一個啟用命令是不使用 RASL、CASH 以及 WEH 這樣的組合的。 就如以往的 SDRAM 編碼，A10 被用於選取命令變體：自動預充電存取命令，和對單個 bank 單元與全部 bank 單元預充電命令的選取。它也選取 ZQ 校準命令的兩個變體。 另外，A12 被用作請求突發突變（burst chop）：在 4 transfers 進行以後截斷一個 8transfer 突發。儘管直到 8 個傳輸時間過去之前 bank 仍然處於忙碌狀態並且其他命令不可用，不同的 bank 可供存取。 同樣，bank 的位址數量也被大幅提升。每個 DRAM 裡有 4 個 bank 選取位元可用來選取多達 16 個 bank 單元：兩個 bank 位址位元（BA0、BA1），和兩個 bank 群組位元（BG0、BG1）。當在同一個 bank 群組中存取不同的 bank 單元時會有另外的時間限制；在不同的 bank 群組中，存取一個 bank 比以往的更快。 另外，3 個晶片層選取訊號（C0、C1、C2），允許最多 8 個堆疊式晶片層封裝於一塊 DRAM 封裝上。這可以更有效地充當 3 個以上的 bank 單元選取位元，使選取總數達到 7（可以定位 128 個 bank 單元）。 DDR4 命令編碼 Username cypherpunks and password cypherpunks will allow download CS BGn BAn ACT A17 A16RAS A15CAS A14WE A13 A12 A11 A10 A90 命令 H X X X X X X X X X X X 無選取（無操作） L bank L 行位址 行位址 行位址 行位址 行位址 行位址 行位址 行位址 行位址 啟動（啟用）：開啟一行 L V H V H H H V V V V V 無操作 L V H V H H L V V V long V ZQ 校準 L bank H V H L H V BC V AP 列 讀取（BCburst chop，突發突變） L bank H V H L L V BC V AP 列 寫入（APautoprecharge，自動預充電） L V H V L H H V V V V V （未分配，保留） L V H V L H L V V V H V 對所有 bank 單元進行預充電 L bank H V L H L V V V L V 對某個 bank 單元進行預充電 L V H V L L H V V V V V 重新整理 L register H 0 L L L 0 資料 資料 資料 資料 模式暫存集合（Mode register set，MR0MR6） 注： 舊有的標準傳輸率僅為 1600、1866、2133 以及 2400MTs（1215，1415，1615 以及 1815GHz 的時脈速率，雙倍資料率），2666 和 3200MTs（2015 以及 2415GHz 的時脈速率）也有提供，但當時的規格尚未落定。 設計考量 美光科技的 DDR4 研發團隊釋出了一些積體電路（IC）以及印刷電路板（PCB）的關鍵設計要點： 積體電路設計： VrefDQ 測定校準（DDR4「要求 VrefDQ 測定校準要由控制器來執行」）； 新式定址排程解決方案（「bank 組群」，ACT_n 取代 RAS、CAS 以及 WE 命令，PAR 以及 Alert_n 用於錯誤檢查，DBI_n 用於資料匯流排倒轉 翻轉）； 新式節電特性（低能耗自動自重新整理，溫度控制重新整理，細粒度重新整理，資料匯流排倒轉 翻轉，CMDADDT 延時 潛伏）； 印刷電路板設計： 新式供電（VDDVDDQ 為 12V 電壓，字線升壓峰值（即 VPP）為 25V）； VrefDQ 必須供給至 DRAM 內，而 VrefCA 由外部（如主機板、顯示卡等）供給； DQ 腳位高電平終止使用偽開放汲極 IO（不同於 DDR3 由中心腳位至 VTT 的 CA 腳位） 模組封裝 DDR4 有數種封裝規格。 一種是 288 PIN UDIMM 模組，與 240 PIN 的 DDR2DDR3 DIMM 模組相近，供普通的桌上型電腦使用。每個 PIN 的之間的寬度極其接近（而每個 PIN 的寬度改為 085 毫米而非 10 毫米）以便符合標準的 5¼ 英寸 的 DIMM 模組寬度，標準的模組高度小幅增加到 而非 以使訊號佈線更容易，模組厚度也從 10 毫米增加到 12 毫米以容納更多的訊號層。 另有 288 PIN 的 RDIMM 模組，供伺服器主機板使用，除 PIN 數量、更精確更精確的電氣效能要求（但和 UDIMM 一樣是 12V 工作電壓）、支援 ECC 以外，和 UDIMM 相近，但和 UDIMM 不能互用。 260 PIN 的 SODIMM（DDR3 SODIMM 擁有 204 PIN），每個 PIN 的寬度是 05 毫米（DDR3 SODIMM 的為 06 毫米），模組整體長度由 DDR3 的 676 毫米增加到 686 毫米，但高度保持 30 毫米不變。 模組型號 JEDEC 標準 DDR4 模組 標準名稱 記憶體時脈 MHz IO 匯流排時脈 MHz 資料傳輸率 MTs 模組名稱 峰值頻寬 MBs 時序 CLtRCDtRP CAS 延時週期 ns DDR41600JDDR41600K DDR41600L 200 800 1600 PC41600 或 PC412800 12800 101010111111121212 125137515 DDR41866LDDR41866MDDR41866N 23333 93333 186667 PC41866 或 PC414900 1493333 121212131313141414 128571392915 DDR42133NDDR42133PDDR42133R 26667 106667 213333 PC42133 或 PC417000 1706667 141414151515161616 131251406315 DDR42400PDDR42400RDDR42400U 300 1200 2400 PC42400 或 PC419200 19200 151515161616181818 125133315 DDR42666TDDR42666UDDR42666VDDR42666W 325 1333 2666 PC421333 21333 171717181818191919202020 1275 1350 1425 15 DDR42933VDDR42933WDDR42933YDDR42933AA 3666 14665 2933 PC423466 23466 191919202020212121222222 1296 1364 1432 15 DDR43200WDDR43200AADDR43200AC 400 1600 3200 PC425600 25600 202020222222242424 1250 1375 15 可選項 （CAS Latency） 從傳送一個列位址訊號到記憶體與記憶體響應並開始資料傳輸之間的時鐘訊號週期 tRCD 行啟用與讀寫操作之間的時鐘週期 tRP 行預充電操作執行的時鐘週期 此回，DDR4xxxx 以及 PC4xxxx 中的「xxxx」都代表資料傳輸率（MTs），「DDR4xxxx」適用於記憶體晶片而「PC4xxxx」則用於已組裝完成的 DIMM 記憶體模組。此前 DDR3 以及更早的模組，標示記憶體的頻寬（MBs），所以像是 PC41866 對比 PC314900，它們的頻寬是一樣的。模組的峰值頻寬，由資料傳輸率 每秒的資料吞吐量乘以 8。乘以 8 是由於 DDR4 記憶體模組的資料匯流排為 64 位元，以此除以 8 位元每位元組而得。 不過往後的標準模組，型號又全數回到原來 PCxxxxxx，頻寬數值標示於型號上。 參見 SDR SDRAM DDR SDRAM DDR2 SDRAM DDR3 SDRAM DDR5 SDRAM GDDR6 RDRAM 腳註 注釋 參考資料 外部連結 JEDEC 官方頁面 Main Memory DDR3 DDR4 SDRAM DDR4 SDRAM STANDARD JESD794 媒體報導 你真的瞭解 DDR4 麼？看官方全景講解 盼星星盼月亮 DDR4 標準規範終於公佈！ 記憶體 10 年技術演進史，系統顆粒 DDR 與顯示顆粒 GDDR 差在哪？ DDR4 記憶體即將匯入個人電腦平臺，簡單看懂改朝換代的意義 二進位的世界：記憶體發展簡史 _ DDR4 VS DDR3 效能評測 CategorySDRAM Category2014 年面世